專利名稱：形成電阻結構的方法
技術領域：
本發(fā)明一般涉及半導體器件，尤其涉及具有電阻結構(resistivestructures)的半導體器件。
背景技術：
當在多條生產(chǎn)線中或在具有要改變的過程的生產(chǎn)線上制造高性能半導體產(chǎn)品設計時，需要有獲得高精度電阻器的修正電阻值的能力，以確保具有不同電阻器規(guī)格(諸如以歐姆/方形面積(ohms/square)測量的不同的薄層電阻率(sheet resistivity))的此種生產(chǎn)線上的適當功能性。
修正形成在半導體器件上的電阻器的值的一個方法是通過提供新的接觸光掩模而改變該電阻器的接觸位置。通過改變沿著電阻器的接觸點，改變了接觸之間的電阻結構的方形面積數(shù)目，由此而修正電阻值。當技術尺寸按比例縮小時，接觸光掩模的成本增加，使得這樣的修正變得更昂貴。
因此，希望能有一種減小獲得修正電阻值的成本的方法。


通過參照附圖，可更好地了解本發(fā)明，并且本發(fā)明的許多特征和優(yōu)點對本領域技術人員而言將是顯而易見的。
圖1和圖3以平面圖顯示了具有依照本發(fā)明的電阻器的半導體器件的特定實施；圖2，圖4和圖5以剖面圖顯示了具有依照本發(fā)明的電阻器的半導體器件的特定實施；圖6至圖8以流程圖的形式顯示了依照本發(fā)明的特定方法。
在不同附圖中使用相同的參考符號表示相似或相同的項目。
具體實施例方式
依照本發(fā)明的特定實施例，用硅化物阻隔層(silicide block layer)來掩蓋所形成的覆在半導體器件之上的(overlying a semiconductor device)電阻結構的一部分，以定義不硅化的電阻結構部分和要硅化的電阻結構部分。通過修正要硅化的電阻結構相對于不硅化部分的比例，則可通過改變用來形成該硅化物阻隔層的光掩模而修正電阻結構的電阻值，而此種方式比改變更昂貴的接觸層更符合成本效益。參照圖1至圖8能更好地了解本發(fā)明的特定實施例。
圖1顯示形成在半導體襯底(圖1中未顯示)之上的電阻結構102的平面圖。電阻結構102的形狀為蜿蜒(serpentine)結構形，但應了解的是，可以使用許多替代的電阻結構形狀。構成電阻結構102的蜿蜒結構的垂直長度以標號111表示，而構成電阻結構102的蜿蜒結構的水平長度以標號142表示。在電阻結構102的各端，分別具有標號為105和106的接觸。接觸105和106之間的電阻結構總長度，TL，由等式1定義。
總長度＝(垂直長度111)×(垂直延伸的數(shù)目)+(水平長度142)×(水平延伸的數(shù)目)等式1對于圖1，垂直延伸(vertical runs)的數(shù)目等于七(7)，而水平延伸的數(shù)目等于六(6)。應了解，水平延伸和垂直延伸的數(shù)目可因設計不同而改變。此外，與圖1的電阻結構102相關的接觸數(shù)目可以變化。舉例而言，在接觸105和106之間可以有額外的接觸。為了方便討論，長度一詞應被理解為具有用方形面積來表示的單位，而本領域技術人員將了解，其中電阻結構102的方形面積是電阻結構102的寬度W 113的函數(shù)。
一般而言，通過蝕刻多晶硅(poly silicon)層而形成電阻結構102，其中該多晶硅層具有特定的薄層電阻率Rp。在形成多晶硅層之后，電阻結構102的一個或多個區(qū)段(segments)116的部分被硅化為具有薄層電阻率Rs，留下電阻結構的一個或多個區(qū)段117的部分作為具有薄層電阻率Rp的未硅化多晶硅。硅化物阻隔層120定義硅化的區(qū)段116以及不硅化的區(qū)段117。硅化物阻隔層120為掩模層，該掩模層防止下面的電阻結構102部分在硅化作用過程期間被硅化。特定的硅化物阻隔層可以是諸如氮氧化硅、SiN的含氮層，以及諸如氮氧化硅的含氧層。硅化的區(qū)段116具有組合長度(combined length)L116，而未硅化的區(qū)段117具有組合長度L117，其中L116和L117的總和等于電阻結構102的總長度(TL)。
當區(qū)段116和117代表著硅化的多晶硅和未硅化的多晶硅時，則未硅化的薄層電阻率Rp要大于硅化的薄層電阻率Rs。雖然此處所討論的特定實施例假設使用多晶硅，但是也可使用其它材料，該其它材料具有可通過修改諸如硅化作用過程或其它過程的過程而變化的電阻性能。
電阻結構102的電阻值(電阻[102])，當在接觸105和106之間測量時，由等式2定義電阻[102]＝Rp*L117+Rs*L116等式2假定要用電阻結構102來實現(xiàn)所期望的電阻Rd，則不硅化的電阻結構102的長度，即圖1中區(qū)段117的組合長度，可從等式3求解L117得到等式4而獲得，如下所示?；赑1的變量為第一過程的變量。例如，Rp[P1]為第一過程P1的薄層電阻。
Rd＝Rp[P1]*L117+Rs[P1]*L116；等式3Rd＝Rp[P1]*L117+Rs[P1]*(TL-L117)；Rd＝Rp[P1]*L117+Rs[P1]*TL-Rs[P1]*L117；Rd＝(Rp[P1]-Rs[P1])*L117+Rs[P1]*TL；Rd-Rs[P1]*TL＝(Rp[P1]-Rs[P1])*L117；(Rd-Rs[P1]*TL)/(Rp[P1]-Rs[P1])＝L117；等式4通過等式5可容易地定義圖1的電阻結構102的要硅化的總長度部分L116。
L116[P1]＝TL-L117[P1]等式5一旦已知了不硅化的長度和/或硅化的長度，則能夠很容易地確定一般被稱為掩模層的硅化物阻隔層120的尺寸。圖2顯示圖1的電阻結構102在剖面位置140處的剖面圖。層210為半導體襯底，而層212代表在襯底210和電阻結構102之間的一層或多層。舉例而言，層210可以是單一的柵氧化物層，或者層210可代表數(shù)層，諸如介電層和導電層。
圖3顯示形成在半導體襯底之上的電阻結構122的平面圖。在一個實施例中，圖2和圖3中的電阻結構的布局(layout)基本上相同，導致電阻結構122的長度基本上等同于電阻結構102的長度，所具有的差別在于電阻結構122是由與電阻結構102不同的過程P2所形成的。因為使用了不同的過程，所以圖3的過程的薄層電阻Rp[P2]和Rs[P2]與圖1的過程的薄層電阻Rp[P1]和Rs[P1]不同。
假定電阻結構122要具有與電阻結構102相同的電阻Rd，則用等式6來確定電阻結構122的不硅化的長度部分，該長度為圖3中區(qū)段127的組合長度(L127)，并用等式7來確定電阻結構122的要硅化的長度部分。
L127＝(Rd-Rs[P2]*TL)/(Rp[P2]-Rs[P1])等式6L126[P2]＝TL-L127[P2]等式7圖4顯示圖3的器件在剖面位置140處的剖面圖。值得注意的是，圖3中硅化物阻隔層130的寬度132不同于圖1中硅化物阻隔層120的寬度122。應了解，若過程P2的薄層電阻Rp[P2]和Rs[P2]大于過程P1的薄層電阻Rp[P1]和Rs[P1]，則電阻結構102的組合硅化長度L117將小于電阻結構122的組合硅化長度L127。同樣地，若過程P2的薄層電阻Rp[P2]和Rs[P2]分別小于過程P1的薄層電阻Rp[P1]和Rs[P1]，則電阻結構102的組合硅化長度L117將大于電阻結構122的組合硅化長度L127。
圖5顯示完成的半導體器件，其具有形成在圖4的電阻元件122之上的額外層250。額外層的例子包括介電層、金屬層和接觸層。
圖6顯示依照本發(fā)明的方法。在步驟401，定義具有總長度的電阻結構為半導體器件的一部分。定義電阻結構包括設計和/或形成該電阻結構。
在步驟402，定義電阻結構的期望電阻值(desired resistive value)。
在步驟403，確定將由第一過程形成的電阻結構的總長度的哪一部分要硅化，以便獲得期望電阻值。應了解，確定要硅化的部分實際上也確定了電阻結構保留不硅化的部分。
在步驟404，確定將由第二過程形成的電阻結構的總長度的哪一部分要硅化，以便達到期望電阻值。該第二過程可結合與該第一過程的生產(chǎn)線不同的生產(chǎn)線，例如，其中用多個生產(chǎn)線來制造具有該電阻結構的功能上共同的器件。或者，可在共同的生產(chǎn)線上實施該第一過程和第二過程，其中已修正了生產(chǎn)線過程的某些方面，以造成電阻結構的薄層電阻的改變。
在步驟405，要求形成第一光掩模，以在實施第一過程的生產(chǎn)線上促進形成該電阻值。典型地，此步驟將包括提供層定義給掩模提供者。
在步驟406，要求形成第二光掩模，以在實施第二過程的生產(chǎn)線上促進形成該電阻值。
圖7顯示依照本發(fā)明的方法。在步驟501，確定第一過程和第二過程的非硅化多晶硅層(poly layer)的薄層電阻。
在步驟502，確定第一過程和第二過程的硅化多晶硅層的薄層電阻。
在步驟503，作為第一過程的一部分，確定要由掩模層的一部分所掩蓋的電阻結構的長度。在一個實施例中，該掩模層為硅化物阻隔層。
在步驟504，作為第二過程的一部分，確定要由掩模層(硅化物阻隔層)的一部分所掩蓋的電阻結構的長度。在一個實施例中，該掩模層為硅化物阻隔層。
在步驟505，分別基于步驟503和504所確定的長度的第一光掩模和第二光掩模被生成，以促進形成步驟503和步驟504的掩模層。
在步驟506，使用該第一光掩模和第二光掩模制造多個器件，以包括所述電阻結構。
圖8顯示依照本發(fā)明的方法。在步驟601，提供光掩模至第一生產(chǎn)線，其中該光掩模具有特征結構(feature)供形成覆在電阻結構的一部分之上的掩模層，以獲得所期望的電阻。光掩模特征結構可以是不透明的或透明的，依賴于第一生產(chǎn)線的特定過程而定。
在步驟602，將不同于第一光掩模的光掩模提供至第二生產(chǎn)線，其中該光掩模也具有特征結構供形成覆在電阻結構的一部分之上的掩模層，以獲得該期望的電阻，而該電阻結構一般與步驟601的電阻結構相同或相似。光掩模特征結構可以是不透明的或透明的，依賴于第二生產(chǎn)線的特定過程而定。該第二生產(chǎn)線可以是不同于第一生產(chǎn)線的生產(chǎn)線，也就是說，可以同時使用兩個生產(chǎn)線以生產(chǎn)具有共同規(guī)格組的產(chǎn)品，或者該第一生產(chǎn)線和第二生產(chǎn)線可以是在不同時間點的相同生產(chǎn)線。舉例而言，具有需要電阻結構修正值的修正過程的生產(chǎn)線。
前述詳細說明已描述了形成不同過程的電阻結構的方法，所述過程具有相同的期望電阻值。在一個實施例中，應了解，雖然預計所獲得的期望值基本上相同，正如基于與半導體器件制造相關的典型變化而預計，但所獲得的實際電阻值可不相同。在另一個實施例中，應進一步了解，雖然期望電阻值一詞對于形成在各過程中的電阻結構而言一般是指相同的值，但此詞對于各過程而言也可指不同的值。舉例而言，所期望的電阻對于各過程可選擇性地改變，以補償與電阻結構本身不直接相關的過程中的變化或補償與電阻結構相關的非線性變化。例如，設計組件除電阻結構之外的某些過程變化可通過具有各過程不同的期望電阻值而補償。而且，通過使用不同的光掩模來實現(xiàn)不同的電阻值，可修正單個生產(chǎn)線上的器件性能。
在上述詳細說明中，參照了形成本說明書一部分的附圖，而且在附圖中作為示意顯示了可實施本發(fā)明的特定實施例。已充分詳細地說明了這些實施例及其某些變化，以使本領域技術人員能夠?qū)嵤┍景l(fā)明。例如，本發(fā)明的特定新穎實施例由下面所列的項目(items)而識別項目1.一種形成多個半導體器件的方法，包括定義將形成為半導體器件的一部分的電阻結構，該電阻結構包括總長度；確定期望電阻值；確定該電阻結構的總長度的第一部分，該第一部分將要硅化以在用第一過程所制造的第一多個器件上實現(xiàn)該期望電阻值；以及確定該電阻結構的總長度的第二部分，該第二部分將要硅化以在用第二過程所制造的第二多個器件上實現(xiàn)該期望電阻值。
項目2.如項目1所述的方法，其中，確定該總長度的第一部分包括該第一部分具有第一長度，以及確定該總長度的第二部分包括該第二部分具有第二長度，其中，當該第一過程具有比該第二過程更高的薄層電阻時，該第一長度代表比該第二長度更長的長度。
項目3.如項目1所述的方法，其中，確定該總長度的第一部分包括該第一部分覆在該總長度的第一長度之上，以及確定該第二部分包括該第二部分覆在該總長度的第二長度之上，其中，當該第一過程具有比該第二過程更低的薄層電阻時，該第一長度代表比該第二長度更短的長度。
項目4.如項目1所述的方法，其中該第二過程在和該第一過程不同的生產(chǎn)線上實施。
項目5.如項目4所述的方法，其中該第二過程和該第一過程在時間上同時實施。
項目6.如項目1所述的方法，其中該第二過程在和該第一過程相同的生產(chǎn)線上實施。
項目7.如項目1所述的方法，進一步包括要求形成具有第一特征結構的第一光掩模，該第一特征結構用以定義第一掩模層覆在該電阻結構總長度的第三部分之上，而該第三部分具有第三長度，其中該第一長度與該第三長度的總和等于該總長度；以及要求形成具有第二特征結構的第二光掩模，該第二特征結構用以定義第二掩模層覆在該電阻結構總長度的第四部分之上，而該第四部分具有第四長度，其中該第二長度與該第四長度的總和等于該總長度。
項目8.如項目7所述的方法，其中該第一掩模層包括氮化物。
項目9.如項目1所述的方法，其中該第一掩模層包括氧化物。
項目10.如項目1所述的方法，其中，定義該電阻結構包括定義該電阻結構以包括該電阻結構的第一接觸和第二接觸，其中，該期望電阻值是在該第一接觸和第二接觸之間測量的。
項目11.一種形成多個半導體器件的方法，包括提供具有第一特征結構的第一光掩模，以形成覆在第一器件的電阻結構的第一部分之上的第一掩模層，其中用該第一特征結構來定義在該第一器件上的該電阻結構的實際電阻值；以及提供具有第二特征結構的第二光掩模，以形成覆在第二器件的電阻結構的第二部分之上的第二掩模層，其中用該第二特征結構來定義在該第二器件上的該電阻結構的實際電阻值。
項目12.一種用多個過程來形成具有電阻結構的多個半導體器件的方法，包括對于第一過程，確定多晶硅層的非硅化部分的薄層電阻值Rp1以及該多晶硅層的硅化部分的薄層電阻值Rs1；對于第一過程，根據(jù)等式L1＝(DR1-(LT1*Rp1)/(Rs1+Rp1)來確定由掩模層所掩蓋的該第一電阻結構的第一長度L1，其中LT1為該電阻元件的總長度，而DR1為該第一電阻結構的期望電阻值；對于第二過程，確定多晶硅層的未硅化部分的薄層電阻值Rp2以及該多晶硅層的硅化部分的薄層電阻值Rs2；對于第二過程，根據(jù)等式L2＝(DR2-(LT2*Rp2)/(Rs2+Rp2)來確定由第二掩模層所掩蓋的該第二電阻結構的第二長度L2，其中LT2為該第二電阻結構的總長度，而DR2為該第二電阻結構的期望電阻值。
項目13.如項目12所述的方法，其中DR1和DR2為基本上相同的電阻值。
項目14.如項目12所述的方法，其中DR1和DR2為不同的電阻值。
項目15.如項目14所述的方法，其中期望電阻值DR1和DR2之間的差值補償該第一過程和該第二過程之間的過程變化。
項目16.如項目15所述的方法，其中該過程變化包括半導體結構之間除了第一電阻結構和第二電阻結構之外的變化，所述半導體結構分別用該第一過程和該第二過程而形成。
項目17.如項目15所述的方法，其中該過程變化包括在該第一電阻結構和第二電阻結構之間的非線性變化。
項目18.如項目12所述的方法，其中該第二電阻結構的總長度LT2和該第一電阻結構的總長度LT1是基本上相同的長度。
項目19.如項目12所述的方法，其中該第二電阻結構的總長度LT2不同于該第一電阻結構的總長度LT1。
項目20.一種用多個過程來形成具有電阻結構的多個半導體器件的方法，包括形成第一半導體器件，該第一半導體器件包括第一電阻元件，第一硅化物阻隔層覆在該電阻元件的第一長度之上；以及形成第二半導體器件，該第二半導體器件包括第二電阻元件，第二硅化物阻隔層覆在該電阻元件的第二長度之上，其中該第一半導體器件和第二半導體器件具有基本上相同的功能規(guī)格并且該第一電阻元件對應于該第二電阻元件。
應了解，可使用其它適當?shù)膶嵤├?，并且可作邏輯的、機械的、化學的和電方面的改變，而不會偏離本發(fā)明的精神和范圍。此外，應了解，可進一步以多種方式來結合或劃分附圖中所示的功能方塊，而不會偏離本發(fā)明的精神和范圍。因此，前述詳細說明并不欲限制于在此所提出的特定形式，相反，意在涵蓋這樣的替代、修正和等價，當其能夠合理地包含在隨附權利要求的精神和范圍內(nèi)時。
權利要求
1.一種形成多個半導體器件的方法，包括定義將形成為半導體器件的一部分的電阻結構，所述電阻結構包括總長度；確定期望電阻值；確定所述電阻結構的總長度的第一部分，所述第一部分將要硅化以在用第一過程所制造的第一多個器件上實現(xiàn)所述期望電阻值；以及確定所述電阻結構的總長度的第二部分，所述第二部分將要硅化以在用第二過程所制造的第二多個器件上實現(xiàn)所述期望電阻值。
2.如權利要求1所述的方法，其中，確定所述總長度的第一部分包括所述第一部分具有第一長度，以及確定所述總長度的第二部分包括所述第二部分具有第二長度，其中，當所述第一過程具有比所述第二過程更高的薄層電阻時，所述第一長度代表比所述第二長度更長的長度。
3.如權利要求1所述的方法，其中，確定所述總長度的第一部分包括所述第一部分覆在所述總長度的第一長度之上，以及確定所述第二部分包括所述第二部分覆在所述總長度的第二長度之上，其中，當所述第一過程具有比所述第二過程更低的薄層電阻時，所述第一長度代表比所述第二長度更短的長度。
4.如權利要求1所述的方法，其中所述第二過程在和所述第一過程不同的生產(chǎn)線上實施。
5.如權利要求1所述的方法，其中所述第二過程在和所述第一過程相同的生產(chǎn)線上實施。
6.如權利要求1所述的方法，進一步包括要求形成具有第一特征結構的第一光掩模，所述第一特征結構用以定義第一掩模層覆在所述電阻結構的所述總長度的第三部分之上，而所述第三部分具有第三長度，其中所述第一長度與所述第三長度的總和等于所述總長度；以及要求形成具有第二特征結構的第二光掩模，所述第二特征結構用以定義第二掩模層覆在所述電阻結構的所述總長度的第四部分之上，而所述第四部分具有第四長度，其中所述第二長度與所述第四長度的總和等于所述總長度。
7.如權利要求1所述的方法，其中定義所述電阻結構包括定義所述電阻結構以包括所述電阻結構的第一接觸和第二接觸，其中所述期望電阻值是在所述第一接觸和第二接觸之間測量的。
8.一種形成多個半導體器件的方法，包括提供具有第一特征結構的第一光掩模，以形成覆在第一器件的電阻結構的第一部分之上的第一掩模層，其中用所述第一特征結構來定義在所述第一器件上的所述電阻結構的實際電阻值；以及提供具有第二特征結構的第二光掩模，以形成覆在第二器件的電阻結構的第二部分之上的第二掩模層，其中用所述第二特征結構來定義在所述第二器件上的所述電阻結構的實際電阻值。
9.一種用多個過程來形成具有電阻結構的多個半導體器件的方法，包括對于第一過程，確定多晶硅層的非硅化部分的薄層電阻值Rp1以及所述多晶硅層的硅化部分的薄層電阻值Rs1；對于第一過程，根據(jù)等式L1＝(DR1-(LT1*Rp1)/(Rs1+Rp1)來確定由掩模層所掩蓋的所述第一電阻結構的第一長度L1，其中LT1為所述電阻元件的總長度，而DR1為所述第一電阻結構的期望電阻值；對于第二過程，確定多晶硅層的未硅化部分的薄層電阻值Rp2以及所述多晶硅層的硅化部分的薄層電阻值Rs2；對于第二過程，根據(jù)等式L2＝(DR2-(LT2*Rp2)/(Rs2+Rp2)來確定由第二掩模層所掩蓋的所述第二電阻結構的第二長度L2，其中LT2為所述第二電阻結構的總長度，而DR2為所述第二電阻結構的期望電阻值。
10.一種用多個過程來形成具有電阻結構的多個半導體器件的方法，包括形成第一半導體器件，所述第一半導體器件包括第一電阻元件，第一硅化物阻隔層覆在所述電阻元件的第一長度之上；以及形成第二半導體器件，所述第二半導體器件包括第二電阻元件，第二硅化物阻隔層覆在所述電阻元件的第二長度之上，其中所述第一半導體器件和第二半導體器件具有基本上相同的功能規(guī)格并且所述第一電阻元件對應于所述第二電阻元件。
全文摘要
用硅化物阻隔層(120)掩蓋所形成的覆在半導體襯底之上的電阻結構(102)，以定義不硅化的電阻結構部分和硅化的電阻結構部分。改變硅化物阻隔層(120)以促進不同的過程。
文檔編號H01L21/02GK1791980SQ200480013910
公開日2006年6月21日 申請日期2004年1月9日 優(yōu)先權日2003年5月19日
發(fā)明者D·D·吳, J·D·奇克 申請人:先進微裝置公司