專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置及其制造方法，特別涉及一種具有在半導(dǎo)體基板上形成的溝槽內(nèi)填埋絕緣膜而形成的溝槽型元件分離區(qū)域的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
隨著近年的半導(dǎo)體裝置的微細(xì)化，一種多采用的方法是，在半導(dǎo)體基板上形成溝槽后，通過在溝槽內(nèi)填埋絕緣膜而形成元件分離，即形成被稱為所謂的STI(shallow trench isolation，淺溝絕緣層)的元件分離的方法。根據(jù)該STI的元件分離方法，與依據(jù)這之前的LOCOS法的元件分離相比，由于基本不會(huì)產(chǎn)生鳥嘴(bird′s beak)，因此有利于微細(xì)化(例如，參照特開2003-31648號(hào)公報(bào))。
以下，對(duì)形成有STI的以往的半導(dǎo)體裝置的制造方法進(jìn)行說明，圖7(a)～(e)，為過去的半導(dǎo)體裝置的制造工序的截面圖。
首先，圖7(a)所示的工序中，在半導(dǎo)體基板101上依次形成氧化膜、非晶硅膜、以及氮化膜后，采用在成為元件分離區(qū)域的區(qū)域形成了開口的抗蝕層進(jìn)行蝕刻。這樣，對(duì)氧化膜、非晶硅膜、以及氮化膜進(jìn)行蝕刻，就分別形成了氧化膜120、非晶硅膜102、以及氮化膜103。并且，將半導(dǎo)體基板101蝕刻至給定深度后形成溝槽104。接著，除去抗蝕層后，將氮化膜103作為掩模，通過將半導(dǎo)體基板101熱氧化，在半導(dǎo)體基板101內(nèi)，在溝槽104的側(cè)面部分以及底面部分形成氧化膜105。
其次，圖7(b)所示的工序中，在基板上的整個(gè)面上，采用CVD法，堆積至少具有將溝槽104填埋的膜厚的、例如由硅氧化膜構(gòu)成的絕緣膜106。
接著，圖7(c)所示的工序，利用化學(xué)機(jī)械研磨(CMP)法對(duì)絕緣膜106進(jìn)行平坦化，通過研磨以及除去絕緣膜106直到使氮化膜103露出，就能形成在溝槽104內(nèi)填埋的絕緣膜106a。
接著，圖7(d)所示的工序中，將氮化膜103、非晶硅膜102、以及氧化膜120除去后，就能形成在溝槽104內(nèi)填埋有氧化膜105以及填埋絕緣膜106a的元件分離用絕緣膜107。
其次，圖7(e)所示的工序中，利用公知的技術(shù)，在由半導(dǎo)體基板形成的活性區(qū)域，形成具有柵絕緣膜108、由硅電極109以及金屬電極110(Ti/TiN/W)構(gòu)成的柵電極111、柵上絕緣膜112、側(cè)壁113、源—露區(qū)域114的MIS型晶體管(MISFET)。然后，在分離寬度窄的元件分離用絕緣膜107以及分離寬度寬的元件分離用絕緣膜117上形成與柵電極111具有相同構(gòu)造的柵布線115。元件分離用絕緣膜117，與元件分離用絕緣膜107同時(shí)形成。元件分離用絕緣膜107、117均包含在溝槽內(nèi)設(shè)置的氧化膜105、和在氧化膜105上設(shè)置的填埋溝槽104的填埋絕緣膜106a。
在上述以往的半導(dǎo)體裝置的制造方法中，在半導(dǎo)體基板101內(nèi)成為元件分離形成區(qū)域的區(qū)域上形成溝槽104后，由于在該溝槽104內(nèi)形成氧化膜105以及填埋絕緣膜106a，成為在設(shè)置在由硅構(gòu)成的半導(dǎo)體基板101上的溝槽104內(nèi)填充了作為異種膜的絕緣膜106a的狀態(tài)。該狀態(tài)下，在后續(xù)工序中如果通過對(duì)離子注入后的雜質(zhì)進(jìn)行活性化退火和熱氧化而實(shí)施柵氧化膜的形成，由于半導(dǎo)體基板101和填埋的絕緣膜106a在熱處理時(shí)的膨脹系數(shù)和伸縮方向不同，因此向位于溝槽上部的側(cè)方的半導(dǎo)體基板101給予強(qiáng)應(yīng)力，使半導(dǎo)體基板上產(chǎn)生結(jié)晶缺陷(含有結(jié)晶變形)116。為此，為此，由于橫跨在半導(dǎo)體基板101上面附近形成的MISFET的源/漏區(qū)域114和半導(dǎo)體基板101形成缺陷區(qū)域116，在源—漏極之間產(chǎn)生過剩的泄漏電流，因此降低了半導(dǎo)體裝置的可信賴性。
并且，這里雖然示出了作為半導(dǎo)體元件一例而設(shè)置MISFET的情況，對(duì)于設(shè)置了在動(dòng)作中載流子通過半導(dǎo)體基板101上面附近的MISFET以外的場(chǎng)效應(yīng)晶體管和雙極晶體管等而言，可以認(rèn)為同樣會(huì)受到結(jié)晶缺陷的影響。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種降低由于溝槽型元件分離用絕緣膜的形成所產(chǎn)生的結(jié)晶缺陷對(duì)半導(dǎo)體元件的動(dòng)作影響，并抑止泄漏電流的發(fā)生的半導(dǎo)體裝置以及其制造方法。
本發(fā)明的半導(dǎo)體裝置，包括形成有溝槽的半導(dǎo)體基板、和填埋上述溝槽的元件分離用絕緣膜；上述元件分離用絕緣膜包括第1絕緣膜，至少沿著上述溝槽的側(cè)面部分被形成；和填埋絕緣膜，其被設(shè)置在上述第1絕緣膜的上面或者上方，填埋上述溝槽；在上述半導(dǎo)體基板內(nèi)包含上述溝槽的底角部的部分，形成結(jié)晶缺陷。
這樣，在通過制造工序中的熱處理等由填埋絕緣膜向溝槽周邊的半導(dǎo)體基板施加應(yīng)力時(shí)，通過擴(kuò)大在溝槽的底角部存在的結(jié)晶缺陷，能夠減小對(duì)其它部分施加的應(yīng)力，其結(jié)果，能夠使半導(dǎo)體基板內(nèi)溝槽上部周邊產(chǎn)生的結(jié)晶缺陷比以往的要小。因此，在半導(dǎo)體基板的淺區(qū)域載流子流動(dòng)的MISFET或雙極晶體管等元件被設(shè)置在半導(dǎo)體基板上時(shí)，可以比以往降低泄漏電流。
通過使上述第1絕緣膜的膜應(yīng)力比上述填埋絕緣膜強(qiáng)，在制造工序時(shí)半導(dǎo)體基板上產(chǎn)生的結(jié)晶缺陷，能夠集中在溝槽底角部附近，因此半導(dǎo)體基板中溝槽上緣部分周邊所產(chǎn)生的結(jié)晶缺陷的范圍能更加縮小。
通過使上述半導(dǎo)體基板內(nèi)的上述溝槽的底角部所包含的結(jié)晶缺陷的密度，比上述溝槽的上緣部分所包含的結(jié)晶缺陷的密度高，在半導(dǎo)體基板的淺區(qū)域載流子流動(dòng)的MISFET或雙極晶體管等元件被設(shè)置在半導(dǎo)體基板上時(shí)，可以比以往降低泄漏電流。
通過使上述第1絕緣膜從上述溝槽的底部橫跨側(cè)部形成，在制造工序時(shí)半導(dǎo)體基板上產(chǎn)生的結(jié)晶缺陷，能夠有效集中在溝槽的底角部附近。
通過使上述溝槽底角部所包含的結(jié)晶缺陷，在上述半導(dǎo)體基板內(nèi)，以高度為從上述溝槽底面位置開始至上述溝槽底部形成的上述第1絕緣膜的上面位置為止的范圍區(qū)域內(nèi)形成，由于抑止了溝槽上部周邊的半導(dǎo)體基板上產(chǎn)生的結(jié)晶缺陷，因此在半導(dǎo)體基板上設(shè)置上述元件時(shí)，可以比以往降低泄漏電流。
通過使上述第1絕緣膜內(nèi)，在上述溝槽的側(cè)面上設(shè)置的部分的膜厚，其下部比上部大，由于來自第1絕緣膜的應(yīng)力，更加集中在半導(dǎo)體基板中溝槽底角部而進(jìn)行施加，因此能夠縮小半導(dǎo)體基板的溝槽上部周邊所產(chǎn)生的缺陷區(qū)域。
上述第1絕緣膜，也可以在上述溝槽的側(cè)部以側(cè)壁形狀形成。
通過使上述第1絕緣膜的膜質(zhì)，比上述填埋絕緣膜的膜質(zhì)疏松，在第1絕緣膜和填埋絕緣膜由相同絕緣體構(gòu)成時(shí)，由于第1絕緣膜的蝕刻速率比填埋絕緣膜的蝕刻速率大，因此能夠在進(jìn)行蝕刻后適當(dāng)?shù)卣{(diào)節(jié)第1絕緣膜以及填埋絕緣膜的上面高度。
通過使上述第1絕緣膜的上面位置，比上述半導(dǎo)體基板的上面位置高，且比上述填埋絕緣膜的上面位置低，在形成半導(dǎo)體元件時(shí)，由于能夠使元件分離用絕緣膜的附近設(shè)置的保護(hù)膜的膜厚能夠緩慢變動(dòng)，因此就能形成微細(xì)的圖案。
通過使在上述溝槽的底角部所包含的結(jié)晶缺陷，在距上述半導(dǎo)體基板的上面深度為200nm以上的區(qū)域內(nèi)形成，由于例如MISFET的源/漏極等、動(dòng)作時(shí)電流流動(dòng)的部分與缺陷區(qū)域沒有重疊，因此能夠提高半導(dǎo)體基板上形成的元件的動(dòng)作可靠性。
有關(guān)本發(fā)明的半導(dǎo)體裝置的制造方法，用于制造包含形成有溝槽的半導(dǎo)體基板、和填埋上述溝槽的元件分離用絕緣膜的半導(dǎo)體裝置，包含工序(a)，在上述半導(dǎo)體基板上形成的上述溝槽內(nèi)形成1絕緣膜；工序(b)，在上述工序(a)后，進(jìn)行熱處理，形成至少在上述半導(dǎo)體基板內(nèi)的上述溝槽底角部包含結(jié)晶缺陷的缺陷區(qū)域；和工序(c)，通過在上述第1絕緣膜的上面或者上方形成填埋上述溝槽的填埋絕緣膜，形成具有上述第1絕緣膜和上述填埋絕緣膜的元件分離用絕緣膜。
根據(jù)該方法，在工序(b)中由于在溝槽底角部形成缺陷區(qū)域，因此由在工序(c)的填埋絕緣膜的形成時(shí)，以及在向半導(dǎo)體元件注入離子后的熱處理工序等從填埋絕緣膜中接受到應(yīng)力時(shí)，由于通過擴(kuò)大溝槽底角部附近的缺陷區(qū)域而緩和該應(yīng)力，因此在溝槽上部周邊的半導(dǎo)體基板很難產(chǎn)生缺陷區(qū)域。其結(jié)果，在半導(dǎo)體基板上形成MISFET和雙極晶體管等半導(dǎo)體元件時(shí)，能夠使在這些元件內(nèi)產(chǎn)生的泄漏電流比以往的少。
通過在上述工序(a)中，將上述第1絕緣膜形成為沿上述溝槽的凹狀，因此在工序(b)中在溝槽底角部能夠產(chǎn)生集中應(yīng)力的缺陷區(qū)域。
通過使上述缺陷區(qū)域，為在上述半導(dǎo)體基板內(nèi)，高度為從上述溝槽的底面位置開始至上述溝槽底部形成的上述第1絕緣膜的上面位置為止的范圍區(qū)域內(nèi)形成，在工序(c)或者其后的工序，由于抑止溝槽上部周邊的半導(dǎo)體基板上產(chǎn)生缺陷區(qū)域，因此在半導(dǎo)體基板上設(shè)置了上述元件時(shí)，能夠使泄漏電流比以往的少。
通過讓在上述工序(a)中形成的上述第1絕緣膜內(nèi)，上述溝槽側(cè)面上設(shè)置的部分的膜厚，其下部比上部大，在工序(b)也能夠產(chǎn)生使溝槽底角部附近集中應(yīng)力的缺陷區(qū)域。
上述工序(a)中，上述第1絕緣膜，也可以在上述溝槽的側(cè)面以側(cè)壁形狀形成。
通過使上述工序(a)中形成的上述第1絕緣膜，其膜應(yīng)力比在上述工序(c)中形成的上述填埋絕緣膜強(qiáng)，在工序(b)中，由于由第1絕緣膜施加的應(yīng)力大，因此在包含溝槽底角部的區(qū)域能夠更加可靠產(chǎn)生缺陷區(qū)域。
通過在上述工序(b)中，在600℃以上進(jìn)行上述半導(dǎo)體基板的熱處理，與在600℃以下的溫度進(jìn)行熱處理相比，第1絕緣膜的殘留應(yīng)力較大，因此能夠在溝槽底角部附近更加可靠產(chǎn)生缺陷區(qū)域。
通過使上述第1絕緣膜，與上述填埋絕緣膜相比，其膜質(zhì)為疏松，在第1絕緣膜和填埋絕緣膜為由相同絕緣體構(gòu)成時(shí)，第1絕緣膜的蝕刻速率比填埋絕緣膜的蝕刻速率大，因此在進(jìn)行蝕刻后能夠合適調(diào)節(jié)第1絕緣膜以及填埋絕緣膜的上面高度。
通過使構(gòu)成上述第1絕緣膜的材料，與構(gòu)成上述填埋絕緣膜的材料相比，為在更高溫且高輸出條件下堆積而成，一般地，能夠使第1絕緣膜的膜質(zhì)比填埋絕緣膜疏松。
通過還包括工序(d)，上述工序(c)之后，對(duì)上述第1絕緣膜以及上述填埋絕緣膜蝕刻后，形成使上述第1絕緣膜的上面位置，比上述半導(dǎo)體基板的上面位置高，且比上述填埋絕緣膜的上面位置低，在形成半導(dǎo)體元件之時(shí)，由于使元件分離用絕緣膜的附近設(shè)置的抗蝕層的膜厚能夠緩慢變動(dòng)，因此能夠形成微細(xì)的圖案。
本發(fā)明的半導(dǎo)體裝置中，由于在填埋元件分離區(qū)域的形成時(shí)產(chǎn)生的結(jié)晶缺陷和結(jié)晶變形在溝槽的底部周邊集中形成，因此能夠使溝槽上部周邊的半導(dǎo)體基板比以往結(jié)晶缺陷的密度降低，能夠緩和結(jié)晶的變形。因此，結(jié)晶缺陷和結(jié)晶變形，使在半導(dǎo)體裝置的動(dòng)作時(shí)使載流子移動(dòng)的區(qū)域和施加高電場(chǎng)的區(qū)域沒有重疊。例如，在半導(dǎo)體基板上設(shè)置場(chǎng)效應(yīng)晶體管的情況下。由于減低源/漏極間的泄漏電流，因此實(shí)現(xiàn)了可靠性的提高。
而且，根據(jù)本發(fā)明的半導(dǎo)體裝置的制造方法，由于在溝槽下部附近設(shè)置硅結(jié)晶的變形，因此，能夠防止在半導(dǎo)體基板的上面附近產(chǎn)生給半導(dǎo)體元件造成影響的結(jié)晶缺陷和結(jié)晶變形。


圖1表示有關(guān)本發(fā)明第1實(shí)施方式的半導(dǎo)體裝置的截面圖。
圖2(a)～(g)表示有關(guān)本發(fā)明第1實(shí)施方式的半導(dǎo)體裝置的制造工序的截面圖。
圖3表示有關(guān)本發(fā)明第2實(shí)施方式的半導(dǎo)體裝置的截面圖。
圖4(a)～(g)表示有關(guān)第2實(shí)施方式的半導(dǎo)體裝置的制造工序的截面圖。
圖5(a)～(d)表示有關(guān)本發(fā)明第3實(shí)施方式的半導(dǎo)體裝置的制造工序的截面圖。
圖6表示在形成了HDP-NSG膜的狀態(tài)下施加熱處理的情況下熱處理溫度和應(yīng)力的關(guān)系指示圖。
圖7(a)～(e)表示以往的半導(dǎo)體裝置的制造工序的截面圖。
圖中1—半導(dǎo)體基板，2、2b—涂層絕緣膜，3—非晶硅膜，4—氮化硅膜，5—溝槽，6—硅氧化膜，7、7a、7b—第1絕緣膜，8—缺陷區(qū)域，9、9a、9b—填埋絕緣膜，10、18、33—元件分離用絕緣膜，11—柵絕緣膜，12—多晶硅電極，13—金屬電極，14—柵電極，15—柵上絕緣膜，16、側(cè)壁，17—源/漏區(qū)域，18—元件分離用絕緣膜，19—柵布線，21、21a、21b、31、31a、31b—第1絕緣膜。
具體實(shí)施例方式
(第1實(shí)施方式)
有關(guān)本發(fā)明第1實(shí)施方式的半導(dǎo)體裝置及其制造方法，以下利用圖1以及圖2進(jìn)行說明。
圖1表示有關(guān)本發(fā)明第1實(shí)施方式的半導(dǎo)體裝置的截面圖，圖2(a)～(g)表示有關(guān)本發(fā)明第1實(shí)施方式的半導(dǎo)體裝置的制造工序的截面圖。
如圖1所示，本實(shí)施方式的半導(dǎo)體裝置包括半導(dǎo)體基板1，其包含活性區(qū)域、和包圍活性區(qū)域的元件分離區(qū)域，在元件分離區(qū)域形成有溝槽；場(chǎng)效應(yīng)晶體管，其被設(shè)置在半導(dǎo)體基板1的活性區(qū)域上；元件分離用絕緣膜10、18，其填埋元件分離區(qū)域內(nèi)的溝槽；和柵布線19，其分別被設(shè)置在元件分離用絕緣膜10、18上。元件分離區(qū)域內(nèi)的溝槽，其深度優(yōu)選在200nm以上600nm以下的程度。
圖1所示的例中，場(chǎng)效應(yīng)晶體管，是一種MISFET，具有在例如由硅構(gòu)成的半導(dǎo)體基板1上形成的柵絕緣膜11；在柵絕緣膜11上設(shè)置的由多晶硅電極12以及金屬電極13構(gòu)成的柵電極14；在柵電極14上設(shè)置的柵上絕緣膜15；在柵電極14的側(cè)面上設(shè)置的側(cè)壁16；在半導(dǎo)體基板1中位于柵電極14兩側(cè)的區(qū)域上設(shè)置的源/漏區(qū)域17。而且，柵布線19，具有與場(chǎng)效應(yīng)晶體管相同的構(gòu)成。
元件分離用絕緣膜10具有在溝槽內(nèi)壁上設(shè)置的厚約5～20nm的硅氧化物構(gòu)成的涂層絕緣膜2；在涂層絕緣膜2上設(shè)置的厚約30nm以上80nm以下的硅氧化物(HDF-NSG)構(gòu)成的第1絕緣膜7a；在第1絕緣膜7a上設(shè)置的并且填埋溝槽的填埋絕緣膜9a。這里，第1絕緣膜7a，與填埋絕緣膜9a的膜質(zhì)不同，對(duì)半導(dǎo)體基板1提供的應(yīng)力更大。作為填埋絕緣膜9a的材料，可以是采用硅氧化物，也可以是采用硅氮化膜。
而且，元件分離用絕緣膜18，具有與元件分離用絕緣膜10大致相同的構(gòu)成。即，元件分離用絕緣膜18具有在溝槽內(nèi)壁設(shè)置的由厚約5～20nm的硅氧化物構(gòu)成的涂層絕緣膜2b；在涂層絕緣膜2b上設(shè)置的厚約30nm以上80nm以下的硅氧化物(HDP-NSG)構(gòu)成的第1絕緣膜7b；在第1絕緣膜7b上設(shè)置的且填埋溝槽的填埋絕緣膜9b。并且，元件分離用絕緣膜10的柵長度方向的寬度為例如2μm以下，元件分離用絕緣膜18的寬度例如超過2μm。
本實(shí)施方式的半導(dǎo)體裝置的特征在于，具有上述元件分離用絕緣膜10、18的構(gòu)造；和根據(jù)該構(gòu)造，在半導(dǎo)體基板1內(nèi)溝槽的下緣部分(底角部意思是溝槽底部的角部分)的周邊存在含有結(jié)晶缺陷的缺陷區(qū)域8。并且，本說明書中溝槽的下緣部分(或者底角部)，就是溝槽的側(cè)面和底面相接的部分。
該缺陷區(qū)域8，多見于半導(dǎo)體基板1的上面開始深至200nm以上的區(qū)域。對(duì)此，半導(dǎo)體基板1內(nèi)的溝槽的周邊部分，從上面開始深度為150nm以內(nèi)的區(qū)域中，基本看不見缺陷區(qū)域，或者與在深度為200nm以上的區(qū)域相比，缺陷區(qū)域顯著地減小了。而且，含有結(jié)晶缺陷的的缺陷區(qū)域8，主要存在于與元件分離用絕緣膜10、18距離200nm以內(nèi)的區(qū)域。
另一方面，MISFET的源/漏區(qū)域17，由于設(shè)置在半導(dǎo)體基板1內(nèi)的深度為從上面開始150nm以內(nèi)的區(qū)域，在源/漏區(qū)域17內(nèi)基本看不到缺陷區(qū)域8，結(jié)晶缺陷的密度，與以往的半導(dǎo)體裝置相比，顯著降低了。因此，本實(shí)施方式的半導(dǎo)體裝置中，在MISFET的動(dòng)作時(shí)就可以在降低源/漏區(qū)域17或源/漏區(qū)域17間的溝道區(qū)域中產(chǎn)生的泄漏電流。
因此，在本實(shí)施方式的半導(dǎo)體裝置中，能夠提高在半導(dǎo)體基板1上設(shè)置的元件的動(dòng)作可靠性其次，關(guān)于上述半導(dǎo)體裝置的制造方法利用圖2進(jìn)行說明。同圖中，以元件分離用絕緣膜10的周邊部分為例來表示。
首先，圖2(a)所示的工序中，在p型半導(dǎo)體基板1上依次形成硅氧化膜6、非晶硅膜3、以及硅氮化膜4后，采用在成為元件分離形成區(qū)域的區(qū)域上具有開口的抗蝕層(圖示略)，通過干式蝕刻對(duì)氮化膜4、非晶硅膜3以及硅氧化膜6蝕刻后形成圖案。接著，將半導(dǎo)體基板1蝕刻給定深度例如深度200～600nm再蝕刻就形成了溝槽5。如果溝槽的深度淺，在后續(xù)工序中產(chǎn)生的缺陷區(qū)域8會(huì)進(jìn)入到MISFET的源/漏區(qū)域，因此優(yōu)選溝槽深度為200nm以上。
其次，在除去抗蝕層后，以硅氮化膜4作為掩模，通過在1000～1300℃的干O2環(huán)境氣體中對(duì)半導(dǎo)體基板1熱氧化，在溝槽5的內(nèi)壁(側(cè)面以及底面)形成厚度為5～20nm的涂層絕緣膜2。通過該氧化，使位于溝槽5的上緣部分的半導(dǎo)體基板1的角部被氧化，成為圓角。
接著，圖2(b)所示的工序中，在基板上的整個(gè)面，利用高密度等離子體法，在輸出4.0kw、600℃的形成條件下形成在厚度30nm以上80nm以下由硅氧化物(HDP-NSG)構(gòu)成的第1絕緣膜7。這時(shí)，作為第1絕緣膜7的材料，并不僅限于HDP-NSG，只要是高應(yīng)力且具有張量成分強(qiáng)的膜應(yīng)力的絕緣膜即可。這里，讓第1絕緣膜7的膜厚在80nm以下，是因?yàn)樵跍喜蹆?nèi)以未完全填埋的膜厚形成，在30nm以上，是因?yàn)樵诤罄m(xù)熱處理工序中，需要給半導(dǎo)體基板1只提供使第1絕緣膜7(7a)產(chǎn)生缺陷區(qū)域8的應(yīng)力。
其次，在圖2(c)所示工序中，采用CMP法除去硅氮化膜4上的第1絕緣膜7，只在溝槽5內(nèi)殘存第1絕緣膜7a。這里，第1絕緣膜7a，為沿著溝槽5成為凹狀。
接著，圖2(d)所示的工序中，對(duì)于半導(dǎo)體基板1，在N2環(huán)境氣體中，在溫度600～1300℃，處理時(shí)間10～40分鐘的條件下進(jìn)行高溫?zé)崽幚?。這時(shí)，具有高壓且張量成分強(qiáng)的膜應(yīng)力的第1絕緣膜7a存在于溝槽5的內(nèi)側(cè)，位于半導(dǎo)體基板1內(nèi)的溝槽5的下緣部分(底角部)周邊的部分與位于溝槽5的上緣部分周邊的部分相比，施加了強(qiáng)的應(yīng)力。這樣，對(duì)于位于半導(dǎo)體基板1內(nèi)的溝槽5的下緣部分周邊的部分接受來自第1絕緣膜7a的應(yīng)力，相反，在位于溝槽5的上緣部分周邊的部分，其上方有空間因而應(yīng)力被釋放了。該結(jié)果，半導(dǎo)體基板1的溝槽5的下緣部分(底角部)附近(圖2(d)所示a)產(chǎn)生結(jié)晶缺陷，或者應(yīng)力殘留嚴(yán)重的缺陷區(qū)域8。這里，結(jié)晶缺陷和缺陷區(qū)域8，在溝槽5的底部形成的第1絕緣膜7a的膜厚的范圍內(nèi)形成。溝槽5的深度，一般為200nm以上，結(jié)晶缺陷和缺陷區(qū)域8的深度大致為200nm以上。而且，結(jié)晶缺陷和缺陷區(qū)域8，在半導(dǎo)體基板1內(nèi)，主要發(fā)生在與溝槽(或者第1絕緣膜7a)的距離為200nm以下的區(qū)域。
并且，圖6表示在形成HDP-NSG膜的狀態(tài)下施加熱處理的情況下的熱處理溫度和應(yīng)力的關(guān)系圖。
如圖所示，熱處理溫度達(dá)到600℃以上后，由于升溫時(shí)(圖6中的“升溫”)的應(yīng)力和降溫時(shí)(圖6中的“降溫”)的應(yīng)力差很大，熱處理后的殘留應(yīng)力也會(huì)很大。因此，本工序的熱處理溫度，優(yōu)選在600℃以上。因?yàn)檫@樣能夠可靠產(chǎn)生結(jié)晶缺陷和缺陷區(qū)域8。
其次，圖2(e)所示的工序中，在基板上的整個(gè)面，利用高密度等離子體法，在3.0kW、420℃的形成條件下形成例如由厚400～600nm的HDP-NSG構(gòu)成的絕緣膜9。本工序中，根據(jù)溝槽的深度調(diào)整HDP-NSG的堆積量，使絕緣膜9完全填埋溝槽。絕緣膜9和第1絕緣膜7(7a)雖然均由HDP-NSG構(gòu)成；但絕緣膜9，與第1絕緣膜7a相比，是在更低功率且更低溫的條件下形成的。這樣，絕緣膜9的膜應(yīng)力，能夠比第1絕緣膜7a還小。
之后，處理溫度900～1200℃、處理時(shí)間為15～60分的條件下進(jìn)行熱壓燒結(jié)退火后，熱壓燒結(jié)成絕緣膜9。這時(shí)，根據(jù)熱壓燒結(jié)退火對(duì)半導(dǎo)體基板1施加應(yīng)力，在圖2(d)所示工序中使產(chǎn)成的缺陷結(jié)晶伸長，或者使缺陷區(qū)域擴(kuò)大。這里，產(chǎn)生結(jié)晶缺陷或缺陷區(qū)域8，主要是在與溝槽距離200nm以內(nèi)的區(qū)域內(nèi)。
這樣，通過伸長或擴(kuò)大位于溝槽5的下緣部分附近的結(jié)晶缺陷和缺陷區(qū)域8，就能夠?qū)⒔^緣膜9給半導(dǎo)體基板1施加的應(yīng)力抵消，因此給作為源/漏區(qū)域的活性區(qū)域施加的應(yīng)力與過去相比得到緩和，能夠抑止半導(dǎo)體基板1的上面附近的結(jié)晶缺陷或缺陷區(qū)域8的產(chǎn)生。
其次，圖2(f)所示的工序中，利用CMP法進(jìn)行絕緣膜9的平坦化。根據(jù)本工序，通過除去絕緣膜9至硅氮化膜4露出，在溝槽5內(nèi)形成填埋絕緣膜9a。
接著，圖2(g)所示工序中，為了調(diào)整相對(duì)于填埋絕緣膜9a的半導(dǎo)體基板1的上面的高度，進(jìn)行填埋絕緣膜9a的濕式蝕刻。之后，除去硅氮化膜4，非晶硅膜3以及硅氧化膜6。這樣，形成元件分離用絕緣膜10，其具有在溝槽5內(nèi)壁上設(shè)置的涂層絕緣膜2、第1絕緣膜7a、以及填埋絕緣膜9a。
而且，具有涂層絕緣膜2、第1絕緣膜7b、以及填埋絕緣膜9b的元件分離用絕緣膜18，與元件分離用絕緣膜10同時(shí)形成。
之后，利用公知的技術(shù)，如圖2所示，半導(dǎo)體基板1的活性區(qū)域上，形成MISFET，其具有柵絕緣膜11；由多晶硅電極12以及Ti(鈦)、TiN(氮化鈦)、W(鎢)、或者這些層疊體構(gòu)成的金屬電極13所構(gòu)成的柵電極14、柵上絕緣膜15、側(cè)壁16、源/漏區(qū)域17。
接著，在分離寬度為2μm以下的窄元件分離用絕緣膜10和分離寬度超過2μm的寬分離用絕緣膜18上，分別形成與MISFET的柵電極構(gòu)造相同的柵布線19(圖示略)。這樣，能夠制造出本實(shí)施方式的半導(dǎo)體裝置。
根據(jù)該方法，在圖2(d)所示工序中，由于是在活性區(qū)域內(nèi)的半導(dǎo)體基板1的上方?jīng)]有設(shè)置比過去的填埋絕緣膜的膜應(yīng)力強(qiáng)的第1絕緣膜7a的狀態(tài)下進(jìn)行熱處理，因此在半導(dǎo)體基板1內(nèi)的溝槽的下緣部分附近能夠產(chǎn)生結(jié)晶缺陷和缺陷區(qū)域8。在該狀態(tài)下，在對(duì)填埋用的絕緣膜9進(jìn)行熱處理時(shí)受到應(yīng)力后，由于應(yīng)力集中在結(jié)晶缺陷和缺陷區(qū)域8，使結(jié)晶缺陷和缺陷區(qū)域8伸長或擴(kuò)大，因此能夠抑止在制造工序中半導(dǎo)體基板1的深度為150nm以內(nèi)的區(qū)域產(chǎn)生缺陷區(qū)域8。而且，半導(dǎo)體基板1上形成的MISFET的源/漏區(qū)域17的深度為例如50nm～150nm的程度，能夠防止缺陷區(qū)域8橫跨源/漏區(qū)域17而形成，減低源/漏間的泄漏電流的發(fā)生。
這里，作為半導(dǎo)體基板1上形成的元件的例子雖然舉出的是MISFET，但除了載流子在半導(dǎo)體基板1的上面附近流動(dòng)的場(chǎng)效應(yīng)晶體管之外，對(duì)于形成雙極晶體管等的情況，也能取得相同的效果。
并且，本實(shí)施方式中，作為第1絕緣膜7可以利用HDP-NSG膜，但第1絕緣膜7只要是具有比絕緣膜9更高應(yīng)力的膜質(zhì)的絕緣膜，由于在溝槽底部附近能夠產(chǎn)生缺陷區(qū)域8，因此即使用根據(jù)例如LP-CVD法形成的硅氮化膜也能得到相同的效果。而且絕緣膜9，由于較第1絕緣膜7為低應(yīng)力，只要是填埋性良好的絕緣膜，也可以是HDP-NSG膜以外的膜。該情況下，也能夠得到與本發(fā)明相同的效果。
并且，本實(shí)施方式說明的方法中，雖然為了對(duì)溝槽的拐角到角而優(yōu)選形成涂層絕緣膜2，即使不形成涂層絕緣膜2也能夠得到提高M(jìn)ISFET的動(dòng)作可靠性的效果。
而且，作為半導(dǎo)體基板1，雖然優(yōu)選采用硅基板，也可以采用在基板的下方填埋絕緣膜的SOI基板，SiC(碳化硅)基板、SiGe基板等。
并且，即使設(shè)置多晶硅膜而替代非晶硅膜3，也能夠得到與本實(shí)施方式的半導(dǎo)體裝置相同的效果。
(第2實(shí)施方式)
圖3表示有關(guān)本發(fā)明第2實(shí)施方式的的半導(dǎo)體裝置的截面圖。圖4(a)～圖(g)表示有關(guān)第2實(shí)施方式的半導(dǎo)體裝置的制造工序的截面圖。
如圖3所示，本實(shí)施方式的半導(dǎo)體裝置，與第1實(shí)施方式的半導(dǎo)體裝置相比，只是在第1絕緣膜21a、21b的形狀上不同。
即，本實(shí)施方式的半導(dǎo)體裝置包括半導(dǎo)體基板1，其包含活性區(qū)域、和包圍活性區(qū)域的元件分離區(qū)域，在元件分離區(qū)域形成有溝槽；場(chǎng)效應(yīng)晶體管，其被設(shè)置在半導(dǎo)體基板1的活性區(qū)域上；元件分離用絕緣膜10、18，其填埋元件分離區(qū)域內(nèi)的溝槽；和柵布線19，其分別被設(shè)置在元件分離用絕緣膜10、18上。元件分離區(qū)域內(nèi)的溝槽，其深度優(yōu)選在200nm以上600nm以下的程度。
元件分離用絕緣膜10具有由在溝槽內(nèi)壁設(shè)置的厚約5～20nm的硅氧化物構(gòu)成的涂層絕緣膜2；在涂層絕緣膜2的側(cè)壁上設(shè)置的、由硅氧化物(HDP-NSG)構(gòu)成的側(cè)壁形狀的第1絕緣膜21a；在涂層絕緣膜2以及第1絕緣膜21a上設(shè)置的、且填埋溝槽的填埋絕緣膜9a。第1絕緣膜21a的膜厚，與溝槽內(nèi)的上部相比其下部要厚。第1絕緣膜21a內(nèi)，與涂層絕緣膜2的底面相接的最下部的厚度，為約30nm以上80nm以下。這里，“側(cè)壁形狀”是指與在MISFET的柵電極的側(cè)面上設(shè)置的側(cè)壁相同的形狀，具體講，是指覆蓋溝槽的側(cè)壁，從平面來看，只在溝槽底面的周緣部分上設(shè)置的形狀。
而且，第1絕緣膜21a，與填埋絕緣膜9a膜質(zhì)不同，給半導(dǎo)體基板1提供的應(yīng)力更大。還有，作為填埋絕緣膜9a的材料，可以采用硅氧化物，也可以采用硅氮化膜。
而且，元件分離用絕緣膜18，與元件分離用絕緣膜10具有大致相同的構(gòu)成。
即，元件分離用絕緣膜18包括由在溝槽內(nèi)部設(shè)置的厚約5～20nm的硅氧化物構(gòu)成涂層絕緣膜2b；在涂層絕緣膜2b的側(cè)壁上設(shè)置的、例如由HDP-NSG構(gòu)成的側(cè)壁形狀的第1絕緣膜21b；在涂層絕緣膜2以及第1絕緣膜21b上設(shè)置的、且填埋溝槽的填埋絕緣膜9b。
在本實(shí)施方式的半導(dǎo)體裝置中，與第1實(shí)施方式的半導(dǎo)體裝置相同，在半導(dǎo)體基板1的溝槽的下緣部分周邊存在包含結(jié)晶缺陷的缺陷區(qū)域8。該缺陷區(qū)域8，多見于從半導(dǎo)體基板1的上面開始深度為200nm以上的區(qū)域，在半導(dǎo)體基板1內(nèi)溝槽的周邊部分、從上面開始深度為150nm以內(nèi)的區(qū)域，基本看不見缺陷區(qū)域，或者與在深度為200nm以上的區(qū)域相比顯著要小。而且，在本實(shí)施方式的半導(dǎo)體裝置中，半導(dǎo)體基板1內(nèi)，溝槽上部的附近部分由第1絕緣膜21a、21b施加的應(yīng)力與第1實(shí)施方式相比變小了，因此更加降低了半導(dǎo)體基板1的上面附近產(chǎn)生的結(jié)晶缺陷的密度，能使缺陷區(qū)域8變得更小。
下面，說明關(guān)于本實(shí)施方式的半導(dǎo)體裝置的制造方法。
首先，在圖4(a)所示的工序中，在p型的半導(dǎo)體基板1上依次形成硅氧化膜6、非晶硅膜3、以及硅氮化膜4后，利用在成為元件分離形成區(qū)域的區(qū)域上具有開口的抗蝕層(圖示略)，通過干式蝕刻對(duì)硅氮化膜4、非晶硅膜3以及硅氧化膜6蝕刻后形成圖案。接著，將半導(dǎo)體基板1按給定的深度，至例如200～600nm為止進(jìn)一步蝕刻，形成溝槽5。如果溝槽的深度較淺，則在后續(xù)工序中產(chǎn)生的缺陷區(qū)域8會(huì)進(jìn)入MISFET的源/漏區(qū)域，因此優(yōu)選溝槽的深度為200nm以上。
接著，在除去抗蝕層后，以硅氮化膜4作為掩模，通過在1000～1300℃的環(huán)境氣體中對(duì)半導(dǎo)體基板1熱氧化，在溝槽5的內(nèi)壁(側(cè)面以及底面)形成厚度為5～40nm的涂層絕緣膜2。通過該氧化，就能使位于溝槽5上緣部分的半導(dǎo)體基板1的角部被氧化，成為圓角。
其次，在圖4(b)所示工序中，在基板上的整個(gè)面，采用高密度等離子體法，在4.0kw、600℃的形成條件下形成由厚度為30nm以上80nm以下的由硅氧化物(HDP-NSG)構(gòu)成的第1絕緣膜21。這時(shí)，作為第1絕緣膜21的材料，并不僅限于HDP-NSG，只要是高應(yīng)力且具有張量成分強(qiáng)的膜應(yīng)力的絕緣膜即可使用。這里，讓第1絕緣膜21的膜厚，重要的是在溝槽內(nèi)形成未被完全填埋的膜厚。至此為止的工序與第1實(shí)施方式相同。
接著，在圖4(c)所示的工序中，通過各向異性干式蝕刻對(duì)第1絕緣膜21蝕刻后，在溝槽5內(nèi)的側(cè)壁面上形成側(cè)壁形狀的第1絕緣膜21a。
接著，在圖4(d)所示的工序中，對(duì)于半導(dǎo)體基板1，在熱處理溫度為600～1300℃、處理時(shí)間為10～40分的條件下進(jìn)行高溫?zé)崽幚?。這時(shí)，具有高應(yīng)力且張量成分強(qiáng)的膜應(yīng)力的第1絕緣膜21a存在于溝槽5的側(cè)面，但是溝槽5的上部附近和下部附近，給半導(dǎo)體基板1施加的應(yīng)力不同。即，半導(dǎo)體基板1中的溝槽5的下部附近，其形成為側(cè)壁形狀的第1絕緣膜21a的膜厚比溝槽上部附近厚。因此，溝槽5的上部附近，由于與第1實(shí)施方式的第1絕緣膜7a相比第1絕緣膜21a的膜厚較薄，并且在溝槽以外部分的半導(dǎo)體基板1上沒有設(shè)置第1絕緣膜21a，應(yīng)力被釋放，因此半導(dǎo)體基板1上基本沒有被施加應(yīng)力。
另一方面，半導(dǎo)體基板1內(nèi)的溝槽5的下部附近，第1絕緣膜21a的膜厚與上部相比較厚，由于應(yīng)力集中，因此通過高溫?zé)崽幚斫o溝槽5的下緣部分(底角部)施加應(yīng)力，就形成了缺陷區(qū)域8。這里，與第1實(shí)施方式同樣，結(jié)晶缺陷和缺陷區(qū)域8，在溝槽5的底部形成的第1絕緣膜21a的膜厚范圍內(nèi)形成。并且，該缺陷區(qū)域8，主要，產(chǎn)生在半導(dǎo)體基板1的從上面開始深度為200nm以上的區(qū)域。而且，優(yōu)選本工序的熱處理溫度，根據(jù)圖6所示的結(jié)果，為第1實(shí)施方式相同的600℃以上。
接著，在圖4(e)所示工序中，基板上的整個(gè)面，采用高密度等離子體法，在3.0kW、420℃的形成條件下形成厚度為400～600nm的由HDP-NSG膜構(gòu)成的絕緣膜9。這時(shí)，絕緣膜9，與第1絕緣膜21相比，HDP-NSG膜的堆積條件是在低功率且低溫下堆積的。之后，由于熱壓燒結(jié)絕緣膜9，因此在處理溫度為900～1200℃、處理時(shí)間為15～60分鐘的條件下進(jìn)行熱壓燒結(jié)退火。這時(shí)，根據(jù)熱壓燒結(jié)退火對(duì)于半導(dǎo)體基板1的應(yīng)力，由于溝槽5的下緣部分(底角部)附近的缺陷區(qū)域8的成長而被吸收，因此半導(dǎo)體基板1內(nèi)，溝槽5的上部附近施加的應(yīng)力比以往的半導(dǎo)體裝置緩和。為此，之后在成為MISFET的源/漏區(qū)域的部分不容易產(chǎn)生缺陷區(qū)域8。
其次，在圖4(f)所示工序中，采用化學(xué)機(jī)械研磨(CMP)法對(duì)絕緣膜9進(jìn)行平坦化，通過除去硅氮化膜4上的絕緣膜9，在溝槽5內(nèi)形成填埋絕緣膜9a。
接著，在圖4(g)所示工序中，調(diào)整相對(duì)于填埋絕緣膜9a的半導(dǎo)體基板1上面的高度，對(duì)填埋絕緣膜9a進(jìn)行濕式蝕刻。之后，除去硅氮化膜4、非晶硅膜3以及硅氧化膜6，在溝槽5內(nèi)形成元件分離用絕緣膜10，其包含涂層絕緣膜2、第1絕緣膜21a以及填埋絕緣膜9a。
而且，含有涂層絕緣膜2、第1絕緣膜21b，以及填埋絕緣膜9b的元件分離用絕緣膜18，與元件分離用絕緣膜10同時(shí)形成。
其后，如圖3所示，采用公知的技術(shù)，在半導(dǎo)體基板1的活性區(qū)域，形成MISFET，其具有柵絕緣膜11、由多晶硅電極12以及Ti、TiN、W、或者由這些層疊體構(gòu)成的金屬電極13所構(gòu)成的柵電極14、柵上絕緣膜15、側(cè)壁16、源/漏區(qū)域17。接著，在分離寬度在2μm以下的窄元件分離用絕緣膜10以及分離寬度超過2μm的寬元件分離用絕緣膜18上，分別形成與MISFET的柵電極具有相同構(gòu)造的柵布線19(圖示略)。這樣，就能夠制造出本實(shí)施方式的半導(dǎo)體裝置。
根據(jù)該方法，在圖4(d)所示工序中，由于在與以往的填埋絕緣膜相比其膜應(yīng)力強(qiáng)的側(cè)壁形狀的第1絕緣膜21a存在于溝槽5(或者涂層絕緣膜2)的側(cè)壁的狀態(tài)下進(jìn)行熱處理，因此在半導(dǎo)體基板1內(nèi)的溝槽的下緣部分附近能夠產(chǎn)生結(jié)晶缺陷和缺陷區(qū)域8。尤其，第1絕緣膜21a的膜厚由于其下部比上部厚，因此與第1實(shí)施方式相比溝槽5上部附近的半導(dǎo)體基板1上施加的應(yīng)力會(huì)減少，能夠使應(yīng)力集中在溝槽5的下緣部分附近的半導(dǎo)體基板1。其結(jié)果，伸長或者擴(kuò)大結(jié)晶缺陷或缺陷區(qū)域8，能夠有效抑止制造工序中半導(dǎo)體基板1的深度為150nm以內(nèi)的區(qū)域產(chǎn)生缺陷區(qū)域8的情況。半導(dǎo)體基板1上形成的MISFET的源/漏區(qū)域17的深度為50nm～150nm的程度，因此能夠防止缺陷區(qū)域8橫跨源/漏區(qū)域17而形成，減少源/漏間的泄漏電流的發(fā)生。
并且，在本實(shí)施方式中，作為第1絕緣膜21雖然采用HDP-NSG膜，但第1絕緣膜21只要是具有比絕緣膜9更高應(yīng)力的膜質(zhì)的絕緣膜，由于在溝槽底部附近能夠產(chǎn)生缺陷區(qū)域8，因此即使用根據(jù)例如LP-CVD法形成的硅氮化膜也能得到相同的效果。而且絕緣膜9，只要是低應(yīng)力、填埋性良好的絕緣膜，即使是HDP-NSG膜以外的膜，也能夠得到與本發(fā)明相同的效果。
并且，在本實(shí)施方式中，雖然是對(duì)第1絕緣膜21a為側(cè)壁形狀的情況進(jìn)行了說明，如果溝槽5的側(cè)壁上方設(shè)置的第1絕緣膜21a的膜厚其下部比上部厚，那么也可以在溝槽5的底面上方設(shè)置第1絕緣膜21a，由于在溝槽底角部施加應(yīng)力，因此能得到與本實(shí)施方式相同的效果。
(第3實(shí)施方式)圖5(a)～(d)表示有關(guān)本發(fā)明第3實(shí)施方式的半導(dǎo)體裝置的制造工序的截面圖。
本實(shí)施方式的半導(dǎo)體裝置的制造方法，與第1實(shí)施方式大致相同，但第1絕緣膜31a的膜質(zhì)與第1實(shí)施方式的不同。以下，就與第1實(shí)施方式的不同點(diǎn)進(jìn)行說明。
首先，在圖5(a)所示工序中，與第1實(shí)施方式相同，在半導(dǎo)體基板1上形成溝槽5后，在溝槽5內(nèi)，以有機(jī)硅為主原料，通過熱CVD法或者等離子體CVD法，形成具有比以往的元件分離用絕緣膜的膜應(yīng)力更強(qiáng)的厚度為30～80nm的第1絕緣膜31。這時(shí)，第1絕緣膜31，是比其后形成的絕緣膜9的膜質(zhì)更疏松，比絕緣膜9的成膜條件具有更高輸出，并且是在高溫下形成第1絕緣膜31。例如在采用高密度等離子體(HDP)CVD法的情況下，在4.0kW、600℃的條件下形成第1絕緣膜31。根據(jù)該堆積條件，第1絕緣膜31的成膜反應(yīng)，由于比絕緣膜9的成膜反應(yīng)更迅速地進(jìn)行，因此第1絕緣膜31，具有含較多副反應(yīng)生成物的疏松的膜質(zhì)，對(duì)于張量成分強(qiáng)、含有HF的溶液，成為蝕刻速率大的膜質(zhì)。
其次，在圖5(b)所示工序中，和第1實(shí)施方式相同在研磨第1絕緣膜31形成第1絕緣膜31a之后，在基板上實(shí)施熱處理，在溝槽的下緣部分周邊的半導(dǎo)體基板1上產(chǎn)生缺陷區(qū)域8。
之后，在圖5(c)所示工序中，在基板上形成填埋特性良好的絕緣膜9。接著，通過CMP法研磨絕緣膜9后形成填埋絕緣膜9。通過該CMP工序，通常第1絕緣膜31a以及填埋絕緣膜9a的上面，比活性區(qū)域內(nèi)的半導(dǎo)體基板1的上面高。其次，為調(diào)整填埋絕緣膜9a的高度，采用含有HF的溶液進(jìn)行濕式蝕刻。這時(shí)，第1絕緣膜31，對(duì)于含有HF的溶液由于比填埋絕緣膜9a蝕刻速率大，因此能夠使填埋絕緣膜9a的高度有效地降低。這樣，通過使第1絕緣膜31a成為疏松的膜，即使在圖案密集的區(qū)域，也能防止填埋絕緣膜9a的高度比周圍高。
其次，除去硅氮化膜4、非晶硅膜3以及硅氧化膜6后形成元件分離用絕緣膜33。
根據(jù)以上方法，由于第1絕緣膜31a比填埋絕緣膜9a具有更疏松的膜，對(duì)于HF能使蝕刻速率變大，因此能使元件分離用絕緣膜33的上面和半導(dǎo)體基板1的上面之間的段差變小。這樣，利用光刻法形成微細(xì)的柵電極時(shí)，使元件分離用絕緣膜33的附近的抗蝕層的膜厚緩慢變動(dòng)，因而就可以形成微細(xì)的圖案。因此，與以往的半導(dǎo)體裝置相比在形成微細(xì)的柵電極時(shí)，能夠使抗蝕層的膜厚緩慢變動(dòng)，就能夠很容易進(jìn)行圖案的形成，其結(jié)果，就能提高具有微細(xì)的柵電極的半導(dǎo)體裝置的可靠性。
本發(fā)明的半導(dǎo)體裝置，可利用于控制例如電子機(jī)器、電腦、家電等，各種機(jī)器的動(dòng)作。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括形成有溝槽的半導(dǎo)體基板、和填埋所述溝槽的元件分離用絕緣膜，其特征在于，所述元件分離用絕緣膜包括第1絕緣膜，至少沿著所述溝槽的側(cè)面部分被形成；和填埋絕緣膜，其被設(shè)置在所述第1絕緣膜的上面或者上方，填埋所述溝槽；在所述半導(dǎo)體基板內(nèi)包含所述溝槽的底角部的部分，形成結(jié)晶缺陷。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述第1絕緣膜，其膜應(yīng)力比所述填埋絕緣膜強(qiáng)。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述半導(dǎo)體基板內(nèi)的所述溝槽的底角部所包含的結(jié)晶缺陷的密度，比所述溝槽的上緣部分所包含的結(jié)晶缺陷的密度高。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述第1絕緣膜，從所述溝槽的底部橫跨側(cè)部形成。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于，所述溝槽底角部所包含的結(jié)晶缺陷，在所述半導(dǎo)體基板內(nèi)，以高度為從所述溝槽底面位置開始至所述溝槽底部形成的所述第1絕緣膜的上面位置為止的范圍區(qū)域內(nèi)形成。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述第1絕緣膜內(nèi)，在所述溝槽的側(cè)面上設(shè)置的部分的膜厚，其下部比上部大。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于，所述第1絕緣膜，在所述溝槽的側(cè)部以側(cè)壁形狀形成。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述第1絕緣膜的膜質(zhì)，為比所述填埋絕緣膜的膜質(zhì)疏松。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于，所述第1絕緣膜的上面位置，比所述半導(dǎo)體基板的上面位置高，且比所述填埋絕緣膜的上面位置低。
10.根據(jù)權(quán)利要求1～9中任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，在所述溝槽的底角部所包含的結(jié)晶缺陷，在距所述半導(dǎo)體基板的上面深度為200nm以上的區(qū)域內(nèi)形成。
11.一種半導(dǎo)體裝置的制造方法，用于制造包含形成有溝槽的半導(dǎo)體基板、和填埋所述溝槽的元件分離用絕緣膜的半導(dǎo)體裝置，其特征在于，包含工序(a)，在所述半導(dǎo)體基板上形成的所述溝槽內(nèi)形成1絕緣膜；工序(b)，在所述工序(a)后，進(jìn)行熱處理，形成至少在所述半導(dǎo)體基板內(nèi)的所述溝槽底角部包含結(jié)晶缺陷的缺陷區(qū)域；和工序(c)，通過在所述第1絕緣膜的上面或者上方形成填埋所述溝槽的填埋絕緣膜，形成具有所述第1絕緣膜和所述填埋絕緣膜的元件分離用絕緣膜。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置的制造方法，其特征在于，所述工序(a)中，將所述第1絕緣膜形成為沿所述溝槽的凹狀。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置的制造方法，其特征在于，所述缺陷區(qū)域，為在所述半導(dǎo)體基板內(nèi)，高度為從所述溝槽的底面位置開始至所述溝槽底部形成的所述第1絕緣膜的上面位置為止的范圍區(qū)域內(nèi)形成。
14.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置的制造方法，其特征在于，所述工序(a)中形成的所述第1絕緣膜內(nèi)，所述溝槽側(cè)面上設(shè)置的部分的膜厚，其下部比上部大。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置的制造方法，其特征在于，所述工序(a)中，所述第1絕緣膜，在所述溝槽的側(cè)面以側(cè)壁形狀形成。
16.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置的制造方法，其特征在于，所述工序(a)中形成的所述第1絕緣膜，其膜應(yīng)力比在所述工序(c)中形成的所述填埋絕緣膜強(qiáng)。
17.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置的制造方法，其特征在于，在所述工序(b)中，在600℃以上進(jìn)行所述半導(dǎo)體基板的熱處理。
18.根據(jù)權(quán)利要求11～17中任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其特征在于，所述第1絕緣膜，與所述填埋絕緣膜相比，其膜質(zhì)為疏松。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體裝置的制造方法，其特征在于，構(gòu)成所述第1絕緣膜的材料，與構(gòu)成所述填埋絕緣膜的材料相比，為在更高溫且高輸出條件下堆積而成。
20.根據(jù)權(quán)利要求18所述的半導(dǎo)體裝置的制造方法，其特征在于，還包括工序(d)，所述工序(c)之后，對(duì)所述第1絕緣膜以及所述填埋絕緣膜蝕刻后，形成使所述第1絕緣膜的上面位置，比所述半導(dǎo)體基板的上面位置高，且比所述填埋絕緣膜的上面位置低。
全文摘要
對(duì)形成溝槽后的基板進(jìn)行熱氧化后，在高輸出且高溫條件下通過CVD法形成厚度為30～80nm的膜應(yīng)力強(qiáng)的第1絕緣膜。其次，對(duì)基板熱處理后在溝槽的下緣部分附近產(chǎn)生缺陷區(qū)域。接著，填埋溝槽，堆積比第1絕緣膜的膜應(yīng)力弱的絕緣膜，實(shí)施熱處理后，通過研磨絕緣膜，形成填埋絕緣膜。在后續(xù)工序中由于使從絕緣膜接受的應(yīng)力，能夠集中在缺陷區(qū)域，因此能夠防止在半導(dǎo)體元件的動(dòng)作時(shí)電流流動(dòng)的基板的上面附近產(chǎn)生缺陷區(qū)域。這樣，可以降低隨著溝槽型元件分離用絕緣膜的形成而產(chǎn)生的缺陷區(qū)域?qū)Π雽?dǎo)體元件的影響。
文檔編號(hào)H01L29/66GK1627496SQ200410100289
公開日2005年6月15日 申請(qǐng)日期2004年12月10日 優(yōu)先權(quán)日2003年12月12日
發(fā)明者松田隆幸 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社