專(zhuān)利名稱(chēng)：多晶片的封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種半導(dǎo)體封裝結(jié)構(gòu)，特別是一種內(nèi)含有一個(gè)次封裝結(jié)構(gòu)的封裝結(jié)構(gòu)。
背景技術(shù)：
對(duì)于電子產(chǎn)品的高密度、高性能及成本控制的需求加速了系統(tǒng)單晶片(System On a Chip，SOC)及系統(tǒng)單封裝(System In a Package，SIP)的發(fā)展，目前應(yīng)用最廣泛的封裝技術(shù)為多晶片模塊封裝結(jié)構(gòu)(Multi-ChipModule，MCM)，其為集成不同功能的晶片，例如微處理器(microprocessors)、內(nèi)存(memory)、邏輯元件(logic)、光學(xué)集成電路(optic ICs)及電容器(capacitors)，以取代先前將個(gè)別封裝結(jié)構(gòu)置于一電路板上。
參考圖1及圖2，分別顯示常用多晶片模塊封裝結(jié)構(gòu)的立體及剖面示意圖。常用多晶片模塊封裝結(jié)構(gòu)10包括一第一基板11、一第一封裝結(jié)構(gòu)12、一第二封裝結(jié)構(gòu)13及復(fù)數(shù)個(gè)第一焊球14。
該第一基板11具有一上表面111及一下表面112。
該第一封裝結(jié)構(gòu)12包括一第一晶片121、復(fù)數(shù)條第一導(dǎo)線122及一第一封膠123。該第一晶片121附著于該第一基板11的上表面111，且利用該等第一導(dǎo)線122與該第一基板11電氣連接。該第一封膠123包覆該第一晶片121、該等第一導(dǎo)線122及部分的該第一基板11上表面111。
該第二封裝結(jié)構(gòu)13包括一第二基板131、一第二晶片132、復(fù)數(shù)條第二導(dǎo)線133、一第二封膠134及復(fù)數(shù)個(gè)第二焊球135。該第二基板131具有一上表面1311及一下表面1312。該第二晶片132附著于該第二基板131的上表面1311，且利用該等第二導(dǎo)線133與該第二基板131電氣連接。該第二封膠134包覆該第二晶片132、該等第二導(dǎo)線133及該第二基板131上表面1311。該等第二焊球135形成于該第二基板131的下表面1312上。該第二封裝結(jié)構(gòu)13是于其本身封裝完成后，利用該等第二焊球135以表面安裝(surface mounting)的方式結(jié)合于該第一基板11的上表面111上。
第一焊球14形成于該第一基板11的下表面112。
在該常用多晶片模塊封裝結(jié)構(gòu)10中，該第一晶片121為一微處理晶片，該第二晶片132為一內(nèi)存晶片，由于不同的該內(nèi)存晶片的尺寸大小均不同，且輸入/輸出引腳的數(shù)目也不同，因此不同的內(nèi)存晶片與不同的微處理晶片作信號(hào)整合時(shí)，需要重新設(shè)計(jì)其信號(hào)傳遞路徑，造成成本增加及研發(fā)時(shí)間延長(zhǎng)。另外，在該常用多晶片模塊封裝結(jié)構(gòu)10中，該第一封裝結(jié)構(gòu)12及該第二封裝結(jié)構(gòu)13是平行排列，所占的面積較大。
因此，有必要提供一創(chuàng)新且富進(jìn)步性的多晶片的封裝結(jié)構(gòu)，以解決上述問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明的主要目的是提供一種內(nèi)含有一個(gè)次封裝結(jié)構(gòu)的封裝結(jié)構(gòu)，其以堆疊方式產(chǎn)生，以減少?gòu)?fù)數(shù)個(gè)封裝結(jié)構(gòu)平行排列時(shí)所占面積較大的問(wèn)題。
本發(fā)明的另一目的是提供一種內(nèi)含有一個(gè)次封裝結(jié)構(gòu)的封裝結(jié)構(gòu)，該封裝結(jié)構(gòu)中具有至少兩個(gè)晶片，不需再重新設(shè)計(jì)該等晶片間的信號(hào)傳遞路徑。
本發(fā)明的又一目的是提供一種多晶片的封裝結(jié)構(gòu)，其包括一第一基板、一第一晶片、一次封裝結(jié)構(gòu)及一第一封膠。
該第一基板具有一上表面及一下表面。該第一晶片附著于該第一基板的上表面，且與該第一基板電氣連接。
該次封裝結(jié)構(gòu)具有一上表面及一下表面，該次封裝結(jié)構(gòu)的下表面附著于該第一晶片上，該次封裝結(jié)構(gòu)包括一第二基板、一第二晶片及一第二封膠。該第二基板具有一上表面及一下表面，且與該第一晶片電氣連接。該第二晶片附著于該第二基板的上表面，且與該第二基板電氣連接。該第二封膠包覆該第二晶片及部分該第二基板上表面。
該第一封膠包覆該第一晶片、該次封裝結(jié)構(gòu)及該第一基板上表面。


圖1顯示常用多晶片模塊封裝結(jié)構(gòu)的立體示意圖；圖2顯示常用多晶片模塊封裝結(jié)構(gòu)的剖面示意圖；圖3顯示本發(fā)明第一實(shí)施例的剖面示意圖；圖4顯示本發(fā)明第二實(shí)施例的剖面示意圖；圖5顯示本發(fā)明第三實(shí)施例的剖面示意圖；及圖6顯示本發(fā)明第四實(shí)施例的剖面示意圖。
具體實(shí)施例方式
參考圖3，顯示本發(fā)明第一實(shí)施例的剖面示意圖。本實(shí)施例的多晶片的封裝結(jié)構(gòu)20，其包括一第一基板21、一第一晶片22、復(fù)數(shù)個(gè)第一導(dǎo)線23、一次封裝結(jié)構(gòu)24、復(fù)數(shù)個(gè)第三導(dǎo)線25、一第一封膠26及復(fù)數(shù)個(gè)焊球27。
該第一基板21具有一上表面211及一下表面212。該第一晶片22附著于該第一基板21的上表面211，且利用該等第一導(dǎo)線23與該第一基板21電氣連接?？梢岳斫獾氖?，如果該第一晶片22是以倒裝晶片方式(flip-chip)附著于該第一基板21，則無(wú)該等第一導(dǎo)線23的設(shè)置。
該次封裝結(jié)構(gòu)24具有一上表面241及一下表面242，該次封裝結(jié)構(gòu)24的下表面242以一膠粘劑粘附于該第一晶片22上，該次封裝結(jié)構(gòu)24包括一第二基板243、一第二晶片244、復(fù)數(shù)個(gè)第二導(dǎo)線245及一第二封膠246。
該第二基板243具有一上表面2431及一下表面2432，且利用該等第三導(dǎo)線25與該第一晶片22電氣連接，或者該等第三導(dǎo)線25與該第一基板21電氣連接。該第二晶片244附著于該第二基板243的上表面2431，且利用該等第二導(dǎo)線245與該第二基板243電氣連接。該第二封膠246包覆該第二晶片244及部分的該第二基板243上表面2431。值得注意的是，該第二封膠246并未完全蓋住該第二基板243上表面2431，而該第二基板243上表面2431未被該第二封膠246蓋住的部分設(shè)有復(fù)數(shù)個(gè)焊墊(未圖示)，以供該第三導(dǎo)線25連接之用。
該次封裝結(jié)構(gòu)24是一種選自由岸面柵格陣列(Land Grid Array，LGA)、四方扁平無(wú)引腳式(Quad Flat Non-leaded，QFN)、雙排小外觀無(wú)引腳式(Small Outline Non-leaded，SON)及覆晶薄膜(Chip On Film)等封裝結(jié)構(gòu)所組成的群組。在本實(shí)施例中，該次封裝結(jié)構(gòu)24為岸面柵格陣列封裝結(jié)構(gòu)，其下表面2432具有復(fù)數(shù)個(gè)接合焊墊(landing pad)以供測(cè)試之用，該次封裝結(jié)構(gòu)24是通過(guò)測(cè)試之后再粘附于該第一晶片22上，以減少浪費(fèi)。
該第一封膠26包覆該第一晶片22、該次封裝結(jié)構(gòu)24、該等第一導(dǎo)線23、該等第三導(dǎo)線25及該第一基板上表面211。該等焊球27形成于該第一基板21的下表面212，用以供該第一晶片22借此與外界裝置電氣連接。
該第一晶片22及第二晶片244可以是光學(xué)晶片、邏輯晶片、微處理晶片或內(nèi)存晶片。在本實(shí)施例中，該第一晶片22為一微處理晶片，該第二晶片244為一內(nèi)存晶片。
參考圖4，顯示本發(fā)明第二實(shí)施例的剖面示意圖。本實(shí)施例與第一實(shí)施例大致相同，不同處僅為本實(shí)施例加設(shè)一散熱片28，其包括一散熱片本體281及一支撐部282，該支撐部282是由該散熱片本體281向外向下延伸，用以支撐該散熱片本體281。該散熱片本體281的上表面暴露于空氣中，以增加散熱效率。
參考圖5，顯示本發(fā)明第三實(shí)施例的剖面示意圖。本實(shí)施例與第一實(shí)施例大致相同，不同處僅為在本實(shí)施例中，該第一晶片22與該次封裝結(jié)構(gòu)24的位置對(duì)調(diào)，即該第一晶片22是疊設(shè)于該次封裝結(jié)構(gòu)24的上表面241，且該次封裝結(jié)構(gòu)24的下表面242粘附于該第一基板21的上表面211。另外，在本實(shí)施例中，該等第三導(dǎo)線25電氣連接該第二基板243上表面2431及該第一基板21的上表面211。另外，該等第三導(dǎo)線25可電性連接該第一晶片22與該第一基板21，或者該等第三導(dǎo)線25可電性連接該第一晶片22與該第二基板243。
參考圖6，顯示本發(fā)明第四實(shí)施例的剖面示意圖。本實(shí)施例是加設(shè)一晶片于第一實(shí)施例中。本實(shí)施例的多晶片的封裝結(jié)構(gòu)30，其包括一第一基板31、一第一晶片32、復(fù)數(shù)個(gè)第一導(dǎo)線33、一次封裝結(jié)構(gòu)34、復(fù)數(shù)個(gè)第三導(dǎo)線35、一第一封膠36、復(fù)數(shù)個(gè)焊球37、一第三晶片38及復(fù)數(shù)個(gè)第四導(dǎo)線39。
該第一基板31具有一上表面311及一下表面312。該第一晶片32附著于該第一基板31的上表面311，且利用該等第一導(dǎo)線33與該第一基板31電氣連接?？梢岳斫獾氖牵绻摰谝痪?2是以倒裝晶片方式(flip-chip)附著于該第一基板31，則無(wú)該等第一導(dǎo)線33的設(shè)置。
該次封裝結(jié)構(gòu)34具有一上表面341及一下表面342，該次封裝結(jié)構(gòu)34的下表面342是以一膠粘劑粘附于該第一晶片32上，該次封裝結(jié)構(gòu)34包括一第二基板343、一第二晶片344、復(fù)數(shù)個(gè)第二導(dǎo)線345及一第二封膠346。
該第二基板343具有一上表面3431及一下表面3432，且利用該等第三導(dǎo)線35與該第一晶片32電氣連接。該第二晶片344附著于該第二基板343的上表面3431，且利用該等第二導(dǎo)線345與該第二基板343電氣連接。該第二封膠346包覆該第二晶片344及部分的該第二基板343上表面3431。值得注意的是，該第二封膠346并未完全蓋住該第二基板343上表面3431，而該第二基板343上表面3431未被該第二封膠346蓋住的部分設(shè)有復(fù)數(shù)個(gè)焊墊(未圖示)，以供該第三導(dǎo)線35連接之用。
該次封裝結(jié)構(gòu)34是一種選自由岸面柵格陣列、四方扁平無(wú)引腳式、雙排小外觀無(wú)引腳式及覆晶薄膜等封裝結(jié)構(gòu)所組成的群組。在本實(shí)施例中，該次封裝結(jié)構(gòu)34為岸面柵格陣列封裝結(jié)構(gòu)，其下表面3432具有復(fù)數(shù)個(gè)接合焊墊(landing pad)以供測(cè)試之用，該次封裝結(jié)構(gòu)34是通過(guò)測(cè)試之后再粘附于該第一晶片32上，以減少浪費(fèi)。
該第三晶片38附著于該次封裝結(jié)構(gòu)34的上表面341，且利用該等第四導(dǎo)線39與該第一基板31電氣連接。
該第一封膠36包覆該第一晶片32、該次封裝結(jié)構(gòu)34、該等第一導(dǎo)線33、該等第三導(dǎo)線35、該第三晶片38、該等第四導(dǎo)線39及該第一基板上表面311。該等焊球37形成于該第一基板31的下表面312。
該第一晶片32、第二晶片344及第三晶片38可以是光學(xué)晶片、邏輯晶片、微處理晶片或內(nèi)存晶片。在本實(shí)施例中，該第一晶片32為一微處理晶片，該第二晶片344為一內(nèi)存晶片，該第三晶片38為另一微處理晶片。
上述實(shí)施例僅為說(shuō)明本發(fā)明的原理及其功效，并非限制本發(fā)明，因此所屬領(lǐng)域的技術(shù)人員對(duì)上述實(shí)施例進(jìn)行修改及變化仍不脫本發(fā)明的精神。本發(fā)明的權(quán)利范圍應(yīng)如上述權(quán)利要求中所列。
權(quán)利要求
1.一種多晶片的封裝結(jié)構(gòu)，其包括一第一基板，其具有一上表面及一下表面；一第一晶片，其附著于該第一基板的上表面；復(fù)數(shù)個(gè)第一導(dǎo)線，用以電氣連接該第一基板及該第一晶片；一次封裝結(jié)構(gòu)，其具有一上表面及一下表面，該次封裝結(jié)構(gòu)的下表面附著于該第一晶片上，該次封裝結(jié)構(gòu)包括一第二基板，其具有一上表面及一下表面，且與該第一晶片及該第一基板其中之一電氣連接；一第二晶片，其附著于該第二基板的上表面，且與該第二基板電氣連接；及一第二封膠，其包覆該第二晶片及部分的該第二基板上表面；及一第一封膠，其包覆該第一晶片、該次封裝結(jié)構(gòu)及該第一基板上表面。
2.根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其中該次封裝結(jié)構(gòu)更包括復(fù)數(shù)個(gè)第二導(dǎo)線，用以電氣連接該第二基板及該第二晶片。
3.根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其更包括復(fù)數(shù)個(gè)第三導(dǎo)線，用以電氣連接該第二基板及該第一晶片。
4.根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其更包括復(fù)數(shù)個(gè)第三導(dǎo)線，用以電氣連接該第一基板及該第二基板。
5.根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其更包括一第三晶片，附著于該次封裝結(jié)構(gòu)的上表面，且與該第一基板電氣連接。
6.根據(jù)權(quán)利要求5所述的結(jié)構(gòu)，其更包括復(fù)數(shù)個(gè)第四導(dǎo)線，用以電氣連接該第三晶片及該第一基板。
7.根據(jù)權(quán)利要求5所述的結(jié)構(gòu)，其更包括一散熱片，該散熱片包括一散熱片本體及一支撐部，該支撐部是由該散熱片本體向外向下延伸，用以支撐該散熱片本體。
8.根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其更包括一散熱片，該散熱片包括一散熱片本體及一支撐部，該支撐部是由該散熱片本體向外向下延伸，用以支撐該散熱片本體。
9.根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其更包括復(fù)數(shù)個(gè)焊球，是形成于該第一基板的下表面，以供該第一晶片借此與外界裝置電氣連接。
10.根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其中該次封裝結(jié)構(gòu)是一種選自由岸面柵格陣列、四方扁平無(wú)引腳式、雙排小外觀無(wú)引腳式及覆晶薄膜等封裝結(jié)構(gòu)所組成的群組。
11.根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其中該第一晶片是一種選自由光學(xué)晶片、邏輯晶片、微處理晶片及內(nèi)存晶片所組成的群組。
12.根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其中該第二晶片是一種選自由光學(xué)晶片、邏輯晶片、微處理晶片及內(nèi)存晶片所組成的群組。
13.一種多晶片的封裝結(jié)構(gòu)，其包括一第一基板，其具有一上表面及一下表面；一次封裝結(jié)構(gòu)，其具有一上表面及一下表面，該次封裝結(jié)構(gòu)的下表面附著于該第一基板上，該次封裝結(jié)構(gòu)包括一第二基板，其具有一上表面及一下表面，且與該第一基板電氣連接；一第二晶片，其附著于該第二基板的上表面，且與該第二基板電氣連接；及一第二封膠，其包覆該第二晶片及部分的該第二基板上表面；一第一晶片，其附著于該次封裝結(jié)構(gòu)的上表面，且與該第一基板及第二基板其中之一電氣連接；及一第一封膠，其包覆該第一晶片、該次封裝結(jié)構(gòu)及該第一基板上表面。
14.根據(jù)權(quán)利要求13所述的結(jié)構(gòu)，其更包括復(fù)數(shù)個(gè)第一導(dǎo)線，用以電氣連接該第一基板及該第一晶片。
15.根據(jù)權(quán)利要求13所述的結(jié)構(gòu)，其中該次封裝結(jié)構(gòu)更包括復(fù)數(shù)個(gè)第二導(dǎo)線，用以電氣連接該第二基板及該第二晶片。
16.根據(jù)權(quán)利要求13所述的結(jié)構(gòu)，其更包括復(fù)數(shù)個(gè)第三導(dǎo)線，用以電氣連接該第二基板及該第一晶片。
17.根據(jù)權(quán)利要求13所述的結(jié)構(gòu)，其更包括復(fù)數(shù)個(gè)第三導(dǎo)線，用以電氣連接該第一基板及該第二基板。
18.根據(jù)權(quán)利要求13所述的結(jié)構(gòu)，其更包括一散熱片，該散熱片包括一散熱片本體及一支撐部，該支撐部是由該散熱片本體向外向下延伸，用以支撐該散熱片本體。
19.根據(jù)權(quán)利要求13所述的結(jié)構(gòu)，其更包括復(fù)數(shù)個(gè)焊球，形成于該第一基板的下表面。
20.根據(jù)權(quán)利要求13所述的結(jié)構(gòu)，其中該次封裝結(jié)構(gòu)是一種選自由岸面柵格陣列、四方扁平無(wú)引腳式、雙排小外觀無(wú)引腳式及覆晶薄膜等封裝結(jié)構(gòu)所組成的群組。
21.根據(jù)權(quán)利要求13所述的結(jié)構(gòu)，其中該第一晶片是一種選自由光學(xué)晶片、邏輯晶片、微處理晶片及內(nèi)存晶片所組成的群組。
22.根據(jù)權(quán)利要求13所述的結(jié)構(gòu)，其中該第二晶片是一種選自由光學(xué)晶片、邏輯晶片、微處理晶片及內(nèi)存晶片所組成的群組。
全文摘要
本發(fā)明是關(guān)于一種多晶片的封裝結(jié)構(gòu)，其包括一第一基板、一第一晶片、一次封裝結(jié)構(gòu)及一第一封膠。該第一晶片附著于該第一基板之上。該第一封膠包覆該第一晶片、該次封裝結(jié)構(gòu)及該第一基板上表面。該次封裝結(jié)構(gòu)的下表面是附著于該第一晶片上，該次封裝結(jié)構(gòu)包括一第二基板、一第二晶片及一第二封膠。該第二基板具有一上表面及一下表面，且與該第一晶片電氣連接。該第二晶片附著于該第二基板之上表面，且與該第二基板電氣連接。該第二封膠包覆該第二晶片及部分的該第二基板上表面。進(jìn)而，以減少?gòu)?fù)數(shù)個(gè)封裝結(jié)構(gòu)平行排列時(shí)所占面積較大的問(wèn)題，且不需再重新設(shè)計(jì)該等晶片間的信號(hào)傳遞路徑。
文檔編號(hào)H01L23/00GK1773700SQ20041008888
公開(kāi)日2006年5月17日 申請(qǐng)日期2004年11月8日 優(yōu)先權(quán)日2004年11月8日
發(fā)明者陶恕, 蔡裕方 申請(qǐng)人:日月光半導(dǎo)體制造股份有限公司