專利名稱：鍍覆接線端的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及用于多層電子元件的改進接線端部件，尤其涉及用于諸如電容器、電阻器等的多層電子部件或用于集成無源部件的鍍覆接線端。本發(fā)明接線端設(shè)計采用內(nèi)部和/或外部電極接頭的選擇性設(shè)置，從而便于鍍覆電連接的形成。優(yōu)選進行外部連接，由此消除或明顯簡化典型厚膜接線端帶的使用。
背景技術(shù)：
許多現(xiàn)代電子元件封裝成單片器件，并且可以在單個芯片封裝內(nèi)包括單個元件或多個元件。這種單片器件的一個具體例子是多層電容器或電容器陣列，對于所公開的技術(shù)而言，尤其引人注意地是帶有叉指內(nèi)部電極層和相應的電極接頭的多層電容器。包括叉指電容器(IDC)技術(shù)特征的多層電容器的例子可以參照美國專利No.5,880,925(DuPré等人)和6,243,253B1(DuPré等人)。其它單片電子元件對應于將多個無源元件集成在單芯片結(jié)構(gòu)內(nèi)的器件。這種集成無源元件可以提供電阻器、電容器、電感器和/或其它無源元件的選定組合，這些元件形成為多層結(jié)構(gòu)并且封裝為單片電子器件。
經(jīng)常需要選擇性接線端(selective termination)以便為各個單片電子元件形成電連接。需要多重接線端(multiple termination)以提供與集成單片器件的不同電子元件的電連接。還經(jīng)常將多重接線端與IDC和其它多層陣列結(jié)合使用，以便減小不希望的電感水平。在多層元件中形成多重接線端的一個典型方式是通過穿過芯片結(jié)構(gòu)的選定區(qū)域鉆孔，并且用導電材料填充通孔，使得在器件的選定電極部分之中形成電連接。
為本發(fā)明器件形成外部接線端的另一個方式是將玻璃基體中的銀或銅的厚膜帶施用于內(nèi)部電極層的暴露部分，接著在接線端帶(termination stripe)上鍍覆附加的金屬層，使得部件可焊接到基板上。在美國專利No.5,021,921(Sano等人)中公開了具有通過燒結(jié)的接線端和在其上鍍覆的金屬膜形成的外部電極的電子元件的例子。接線端的施用經(jīng)常難以控制，并且會成為減小芯片尺寸的障礙。美國專利No.6,232,144 B1(McLoughlin)和6,214,685B1(Clinton等人)涉及在電子器件的選定區(qū)域上形成接線端的方法。
電子元件不斷收縮的尺寸使得在預定區(qū)域中以所需精度印刷接線端帶變的尤為困難。一般用機器提供厚膜接線端帶，而所述機器能抓牢芯片，并用專門設(shè)計的輪子提供選擇的接線端。美國專利No.5,944,897(Braden)、5,863,331(Braden等人)、5,753,299(Garcia等人)和5,226,382(Braden)公開了有關(guān)向芯片結(jié)構(gòu)提供接線端帶的機械部件和步驟。對于電子芯片器件而言，元件尺寸的降低或接線端接點的數(shù)量的增加會使傳統(tǒng)接線端加工中的分辨率限制變的尤為突出。
當試圖提供選擇性接線端時會出現(xiàn)其它問題包括接線端焊盤的偏移、接線端的誤定位使得內(nèi)部電極接頭露出或完全錯過，以及遺失在重疊部分周圍的接線端部分。但當施加的涂料狀接線端材料的涂層太薄時或者當一部分接線端涂層涂到另一個上而導致接線端焊盤短路時，又會引起其它問題。圍繞單片器件的電子接線端設(shè)置的這些和其它問題提出需要為電子芯片元件提供便宜和有效的接線端部件。
隨著元件的小型化，對于提供彼此不短接在一起的接線端，特別是在電路板附近定位多個元件時，美國專利No.6,380,619(Ahiko等人)提供了一種芯片型電子元件，其具有以預定距離與陶瓷基板的側(cè)面隔開的外部電極。更加具體而言，其公開了與更加傳統(tǒng)的五側(cè)接線端相對的具有三側(cè)接線端的電子元件。這種具有三側(cè)接線端的元件更易于以彼此相鄰的關(guān)系設(shè)置，并且不會把不同的元件接線端短接在一起。Ahiko等人公開的實施例包括向單個電極的薄露部分使用電鍍膜。
另一種與接線端應用有關(guān)的已知選擇包括將多個單個的基板元件與掩模對齊?？梢园巡考b入專門設(shè)計的夾具中，例如在美國專利No.4,919,076(Lutz等人)中所公開的，然后通過掩模元件濺射。這通常是非常昂貴的制造工藝，因此希望提供其它有效并且具有更高成本效益的接線端。
美國專利No.5,880,011(Zablotny等人)、5,770,476(Stone)、6,141,846(Miki)以及3,258,898(Garibotti)分別涉及用于各種電子元件的接線端的形成。
涉及用于形成多層陶瓷器件的方法的其它背景參考文獻包括美國專利No.4,811,164(Ling等人)、4,266,265(Maher)、4,241,378(Dorrian)、以及3,988,498(Maher)。
雖然了解了電子元件及其接線端的領(lǐng)域中各種方案和可選部件，但沒有一種設(shè)計表現(xiàn)出完全涵蓋在此討論的所有情況。據(jù)此，所有上述美國專利的公開內(nèi)容全部被引入本申請中作為其參考。

發(fā)明內(nèi)容
本發(fā)明認識并陳述了各種上述缺點以及其它關(guān)于電接線端和相關(guān)技術(shù)的特定方案。因此，廣義上講，本公開技術(shù)的主要目的是用于電子元件的改進接線端部件。具體而言，對所公開的接線端部件是鍍覆形成的，并設(shè)計成消除或明顯簡化厚膜帶，所述厚膜帶典型地沿著用于接線端的單片器件部分進行印刷。
本公開技術(shù)的另一個主要目的是提供一種方法，以引導通過內(nèi)部電極接頭的采用和附加錨定接頭的選擇性設(shè)置形成鍍覆接線端。內(nèi)部電極接頭和附加錨定接頭都可以便于確保安全可靠的外部鍍覆層的形成?？梢栽O(shè)置一般不提供內(nèi)部電連接的錨定接頭，以便提高外部接線端的連接性、更好的機械一體性和鍍覆材料的沉積。
本發(fā)明的另一個主要目的是提供用于電子元件的接線端部件，從而消除或簡化常用的厚膜接線端帶，僅需要鍍覆接線端來實現(xiàn)外部電極連接。根據(jù)所公開的技術(shù)，鍍覆材料可包括金屬導體、電阻材料、和/或半導體材料。
此發(fā)明接線端技術(shù)的再一個主要目的在于，可以根據(jù)不同的多層單片器件應用接線端部件，多層單片器件例如包括低電感多陶瓷電容器和電容器陣列、多層陶瓷電容器和電容器陣列、以及集成無源元件。集成無源元件可包括電阻器、電容器、變阻器、電感器、不平衡變壓器、連接器和/或其它無源元件的選定組合。
所公開發(fā)明的優(yōu)點在于，無需采用接線端機械就可以獲得用于電子元件的接線端部件，因此具備生產(chǎn)具有其它情況下無法獲得的分辨率水平的外部接線端的能力。這種改進的接線端分辨率還可以在給定的元件區(qū)域中提供更多的接線端和具有更細間距的接線端。
本技術(shù)的一般目的是提供接線端部件，它能夠基于減小對焊料浸出的敏感性并降低絕緣電阻來實現(xiàn)有效的焊接。對露出電極部分和錨定接頭部分的結(jié)構(gòu)進行設(shè)計，使得選定的相鄰露出接頭部分以鍍覆接線端材料來覆蓋，而在不同的接線端定位之中沒有不希望的橋接。
本發(fā)明的另一目的在于，根據(jù)不同接線端結(jié)構(gòu)的不同(包括改變外部接線端的數(shù)量和位置)應用所公開的技術(shù)。根據(jù)在此描述的各種不同的鍍覆技術(shù)、可以通過在電子元件的外圍露出的導電部件的存在而自確定的位置形成鍍覆接線端。
本發(fā)明鍍覆接線端技術(shù)的再一個目的是以有利可靠的方式實現(xiàn)更便宜、更有效的電子元件的制造。
在此的詳細描述中列舉出了，或者本領(lǐng)域技術(shù)人員根據(jù)在此的描述可以很容易地看出，本發(fā)明的其它目的和優(yōu)點。并且本領(lǐng)域技術(shù)人員還應理解，在不脫離本發(fā)明實質(zhì)和范圍的情況下，依靠對其的參考，在不同的實施例的實踐中和所公開技術(shù)的采用中，可以進行對在此具體描述的、供參考的、討論的部件進行修改和變化。這種變化可以包括對于那些所示的、引作參考的、或討論的等效裝置和部件或材料的替換以及各種部件、特征等的功能、操作或相反定位的替換，但并不限于此。
另外，可理解本發(fā)明的不同實施例及不同優(yōu)選實施例可以包括所公開部件或元件、或其等效物(包括未在附圖中示出或在介紹中提及的部件或結(jié)構(gòu)的組合)的各種組合或結(jié)構(gòu)。
本發(fā)明的第一典型實施例涉及一種具有化學鍍覆接線的多層電子元件。這種多層電子元件可以優(yōu)選包括多個絕緣基板，其中插有多個電極。每個對應的電極優(yōu)選具有至少一個從其延伸出來的接頭部分，并沿著多個絕緣基板的選定邊緣暴露。選定的暴露電極接頭部分優(yōu)選彼此以預定距離疊置，使得多個化學鍍覆接線端可以沿著電子元件的外圍形成。在一些典型的實施例中，電極和各個接頭部分可以按照叉指結(jié)構(gòu)設(shè)置設(shè)置，其中電極接頭部分延伸至(例如，但不限于)電子元件的一個、兩個或四個側(cè)面。在其它典型實施例中，電極可以設(shè)置在一般為T形和/或J形的結(jié)構(gòu)中。
所公開技術(shù)的另一種相關(guān)實施例涉及一種諸如上述第一典型實施例的電子元件，還包括附加錨定接頭。在這種典型實施例中，錨定接頭還可以間插在多個基板層之間，并在預定位置暴露，使得鍍覆接線端的形成由暴露的電極接頭部分和暴露的錨定接頭引導。通過設(shè)置暴露接頭以及以暴露接頭的疊層對齊的介電材料體的至少一個最頂面和最底面上的暴露接頭的充分堆疊，沿著整個暴露的側(cè)面伸出并卷繞至電子元件頂面和底面中之一或兩者的鍍覆接線端的形成成為可能，并且通常(不總是)期望的。所得的J形或U形接線端提供了便于在印刷電路板或其它安裝位置上安裝電子元件的焊盤。另外，沿著整個側(cè)面暴露但未卷繞至頂面和/或底面的暴露接頭可以通過在器件的各個角半徑部分中設(shè)置錨定接頭而形成，由此便于仍能實現(xiàn)焊料與印刷電路板或其它安裝表面之間的良好接合的小焊盤接線端的形成。
在本發(fā)明的一些典型實施例中，接線端包括一個或更多個鍍覆接線端材料層，其頂上設(shè)置有附加的接線端層。這種多層接線端的一個示例對應于接在鎳和錫的各個層后面的初始銅鍍覆層，其還可以根據(jù)所公開的方法鍍覆。
本發(fā)明的另一種典型實施例對應于包括對應的多個第一和第二陶瓷層、多個電極和至少一層鍍覆接線端材料的多層電子元件。電極選擇性地插有多個第一陶瓷層，以形成內(nèi)部組件，而第二陶瓷層設(shè)置在內(nèi)部組件的相對外表面上，以形成電子元件的覆蓋層。電絕緣的錨定接頭可選地埋入在第一和/或第二陶瓷層之中，以進一步成核并引導鍍覆接線端材料的形成。
本發(fā)明的再一種典型實施例涉及一種叉指電容器，包括多個插入的電極和介電層，且其特征在于對應的最頂層和最底層。多層叉指電容器的最頂層和最底層優(yōu)選包括厚度大于疊層結(jié)構(gòu)中的其它介電層的介電覆蓋層。每個對應的電極層包括多個延伸至叉指電容器的選定側(cè)面的電極接頭。電極接頭優(yōu)選暴露在沿著電容器的側(cè)面的選定位置處的疊層部分中。錨定接頭優(yōu)選埋入在頂和底覆蓋層內(nèi)，并且可選地埋入在有源層內(nèi)，使得暴露的接頭疊層沿著多層器件的整個側(cè)面的一部分延伸。外部接線端可以隨后沿著暴露接頭疊層鍍覆，并且可以卷繞至最頂層和最底層中之一或兩者，若錨定接頭定位于其上，并且通常與暴露內(nèi)部接頭的疊層對齊。沿著整個側(cè)面延伸而未卷繞至最頂和/或最底層的暴露接頭可以包括器件頂和底覆蓋層的各個角半徑部分中的錨定接頭，由此便于形成與印刷電路板或其它安裝表面形成良好焊料接合的小焊盤接線端。
本發(fā)明還涉及與形成根據(jù)所公開技術(shù)的多層電子元件相關(guān)的方法。這種方法的一個典型實施例包括如下步驟，設(shè)置多個電子元件，設(shè)置化學鍍槽液，將電子元件浸入化學鍍槽液中預定時間。電子元件分別包括選擇性地插有多個內(nèi)部電極的多個陶瓷基板層。內(nèi)部電極的選定部分暴露于沿著每個電子元件外圍的位置，使得化學鍍槽液的浸入能夠使接線端材料沉積在多個電子元件上，以形成對各個元件的橋接接線端。
根據(jù)本發(fā)明的其它的典型步驟包括將元件浸入化學鍍槽液前清潔電子元件的選定面的步驟，諸如通過化學拋光。再一種典型步驟對應于向暴露的電極部分施用活化材料的步驟，諸如浸入金屬鹽、光刻構(gòu)圖有機金屬前體、絲網(wǎng)印刷或噴墨鈀沉積和/或電泳金屬沉積。又一種典型步驟對應于加熱或退火步驟，以增強鍍覆接線端材料對電子元件的附著力。
不必在此概述部分表達的本發(fā)明的其它實施例可包括并結(jié)合參考上述概述部分中的特征或部件和/或在此說明書中討論的其它特征和部件的各種方案的組合。
在描述本申請的剩余部分時，本領(lǐng)域技術(shù)人員將更好地理解這些實施例的特點和方案及其它內(nèi)容。


在參考附圖描述的說明書中，為本領(lǐng)域技術(shù)人員列出了包括其最佳實施方式在內(nèi)的本發(fā)明的完全和能夠表達的說明，附圖中圖1A表示用于多層叉指電容器的已知典型電極層結(jié)構(gòu)的總體頂部分解圖；圖1B表示具有如圖1A所示的已知典型實施例的內(nèi)部電極層結(jié)構(gòu)的典型多層叉指電容器的總體側(cè)面透視圖；圖2A表示用于根據(jù)本發(fā)明的多層叉指電容器的典型內(nèi)部電極層和錨定接頭結(jié)構(gòu)的總體頂部分解圖；圖2B表示具有如圖2A所示的內(nèi)部電極和錨定接頭部分的根據(jù)本發(fā)明的典型多層叉指電容器的總體側(cè)面透視圖；圖3A表示用于多層電容器的已知典型內(nèi)部電極層結(jié)構(gòu)的總體頂部分解圖；圖3B表示用于根據(jù)本發(fā)明的多層電容器的典型內(nèi)部電極層和錨定接頭結(jié)構(gòu)的總體頂部分解圖；圖4A表示具有如圖3B中所示的內(nèi)部電極和錨定接頭部分的根據(jù)本發(fā)明的典型多層電容器的總體側(cè)面透視圖；圖4B表示根據(jù)本發(fā)明的典型多層叉指電容器的總體側(cè)面透視圖，其特征在于在典型電容器結(jié)構(gòu)的四個選定側(cè)上露出的內(nèi)部電極和錨定接頭部分；圖5A和5B分別表示用于在典型多層電容器實施例中使用的已知電極層結(jié)構(gòu)的總體頂視圖；圖5C表示具有如圖5A和5B的已知典型形式的電極層結(jié)構(gòu)的典型多層電容器實施例的總體側(cè)面透視圖；圖6A和6B分別表示根據(jù)本發(fā)明用于在多層電容器實施例中使用的典型電極層結(jié)構(gòu)的總體頂視圖；圖6C表示了根據(jù)本發(fā)明的具有如圖6A和6B中所示的電極層結(jié)構(gòu)的典型多層電容器實施例的總體側(cè)面透視圖；圖7A表示具有暴露電極接頭的典型電容器陣列的總體側(cè)面透視圖；圖7B表示具有根據(jù)本發(fā)明的鍍覆接線端的典型電容器陣列的總體側(cè)面透視圖；圖8A表示具有根據(jù)本發(fā)明的鍍覆接線端的典型多層叉指電容器的總體側(cè)面透視圖；圖8B表示沿圖8A的平面截面線A-A截取的、具有根據(jù)所公開技術(shù)的典型鍍覆接線端的典型多層叉指電容器的側(cè)截面圖；圖9A表示具有根據(jù)所公開的技術(shù)的暴露電極接頭和附加錨定接頭的典型單片集成無源元件的稍微頂透視的總體側(cè)面圖；圖9B表示具有根據(jù)本發(fā)明的鍍覆接線端的典型單片集成無源元件的稍微頂透視的總體側(cè)面圖；圖10A表示具有為形成根據(jù)所公開技術(shù)的“I形”接線端而定位且曝光的電極和錨定接頭的典型多層電子元件的總體側(cè)面截面圖；圖10B表示具有“I形”接線端的典型多層電子元件的總體側(cè)面截面圖，“I形”接線端諸如是通過對圖10A所示裝置進行根據(jù)本發(fā)明所公開的選定鍍覆工藝而形成的；圖11A表示具有為形成根據(jù)所公開技術(shù)的“J形”接線端而定位且曝光的電極和錨定接頭的典型多層電子元件的總體側(cè)面截面圖；圖11B表示具有“J形”接線端的典型多層電子元件的總體側(cè)面截面圖，“J形”接線端諸如是通過對圖11A所示裝置進行根據(jù)本發(fā)明所公開的選定鍍覆工藝而形成的；圖12A表示具有為形成根據(jù)所公開技術(shù)的“U形”接線端而定位且曝光的電極和錨定接頭的典型多層電子元件的總體側(cè)面截面圖；圖12B表示具有“U形”接線端的典型多層電子元件的總體側(cè)面截面圖，“U形”接線端諸如是通過對圖12A所示裝置進行根據(jù)本發(fā)明所公開的選定鍍覆工藝而形成的；圖13A和13B分別表示用于多層電容器實施例的、根據(jù)本發(fā)明的典型電極層結(jié)構(gòu)的總體頂視圖；圖13C為根據(jù)本發(fā)明具有圖13A和13B所示的電極層結(jié)構(gòu)的典型多層電容器實施例的總體側(cè)面透視圖；圖14A和14B分別表示用于多層電容器實施例的、根據(jù)本發(fā)明的典型電極層結(jié)構(gòu)的總體頂視圖；以及圖14C為根據(jù)本發(fā)明具有圖14A和14B所示的電極層結(jié)構(gòu)的典型多層電容器實施例的總體側(cè)面透視圖。
本說明書和附圖中重復使用的附圖標記表示本發(fā)明中相同或相似的部件或元件。
具體實施例方式
參考發(fā)明內(nèi)容部分，本發(fā)明涉及用于單片電子元件的改進接線端部件。
本發(fā)明接線端設(shè)計在采用暴露電極部分的結(jié)構(gòu)，諸如單片電容器陣列、包括具有叉指電極結(jié)構(gòu)的暴露電極部分的多層電容器、集成無源元件、以及其它電子芯片結(jié)構(gòu)。附加錨定接頭可以埋在這種單片元件中，以提供疊置的多個暴露內(nèi)導電部分，鍍覆接線端可以形成到該暴露內(nèi)導電部分上、并且沿著器件的周邊固定地設(shè)置。
通過在芯片器件的頂和/或底表面上設(shè)置額外的錨定接頭，可以形成卷繞(wrap-around)的鍍覆接線端，該接線端沿著芯片側(cè)延伸到一個或多個頂和底層。在某些應用中這種卷繞的接線端是需要的，以便于芯片與印刷電路板或其它合適基板的焊接。沿著整個側(cè)面延伸而未卷繞至頂和/或底層的暴露接頭可以通過向器件頂部和底部覆蓋層的各個角半徑(corner radius)部分中設(shè)置錨定接頭而形成，由此便于仍能夠與印刷電路板或其它安裝表面形成良好焊料結(jié)合的更小焊盤接線端。
本發(fā)明的鍍覆技術(shù)和錨定接頭部件可根據(jù)多個不同的單片元件而采用。圖1A和1B表示現(xiàn)有的叉指電極層結(jié)構(gòu)的方案，其中電極接頭通常延伸至多層元件的兩個選定側(cè)面并在其上暴露出。此后，參考圖2A和2B，表示出根據(jù)本發(fā)明的鍍覆接線端的方案，它還涉及具有器件的兩個選定側(cè)面的暴露導電部分的多層元件實施例。
圖3A表示具有在多層電子器件的一個選定側(cè)面上暴露的電極接頭的現(xiàn)有電極層構(gòu)造的方案。圖3B和4A分別涉及對圖3A表示的典型實施例的改進，提供了一種典型的多層電容器，其具有在電容器的一個選定側(cè)面上露出的內(nèi)部電極接頭和根據(jù)本技術(shù)的獨特錨定接頭。圖4B涉及具有根據(jù)本發(fā)明露出元件的四個選定側(cè)面的內(nèi)部電極接頭和錨定接頭的典型多層叉指元件。
本發(fā)明的再一個典型實施例涉及分別在圖6A至6C中示出的多層電容器結(jié)構(gòu)，這些分別是對圖5A至5C的典型多層電容器結(jié)構(gòu)的改進。多層電容器結(jié)構(gòu)的其它示例分別在圖13A至13C和14A至14C中示出。參照圖7A和7B的典型電容器陣列，表述所公開技術(shù)的其它實施例。圖8A和8B則表示本發(fā)明鍍覆接線端部件的方案，而圖9A和9B涉及具有根據(jù)本發(fā)明的選擇性接線端的典型集成無源元件。作為本公開技術(shù)更加特別的可能應用的示例，圖10A和10B示出了“I形”接線端的方案，圖11A和11B示出了“J形”接線端的方案，圖12A和12B示出了“U形”接線端的方案。
應注意，在此表述的各個典型實施例不對所公開的技術(shù)構(gòu)成限制。作為一個實施例中的部分描述或說明的部件可以用于與其它實施例中的相結(jié)合，從而得到另外的實施例。此外，特定的部件可以與沒有提及、但具有相同、類似或等效功能的類似器件或部件互換。
現(xiàn)在將詳細描述所公開技術(shù)的優(yōu)選實施例。參考附圖，圖1A表示在多層叉指電容器或電容器陣列中采用的、具有電極接頭14的電極層10和12的現(xiàn)有典型結(jié)構(gòu)。電極層平行排列，接頭14從多個層伸出，使得從交替電極層10和12伸出的電極接頭沿各個列對齊。典型示例描述了具有相應接頭14的四個這種電極層，而采用本技術(shù)的典型陣列在某些情況下可以包括更多的電極層和相應的接頭。(通過選擇電極的數(shù)量)這種部件提供了構(gòu)成具有大范圍電容值的電容元件的選擇。
圖1A的典型電極層結(jié)構(gòu)不是完成的電容器實施例的表示。相反，圖1A提供了有關(guān)典型電容器和電容器陣列結(jié)構(gòu)的中間方案的參考?？稍诟鶕?jù)例如圖1B中所示的典型的多層叉指電容器中采用圖1A的電極層結(jié)構(gòu)。
叉指電容器通常諸如圖1A所示、設(shè)置在介電材料體18中的多個電極層構(gòu)成，介電材料體18例如在圖1B的典型叉指電容器結(jié)構(gòu)16中所見。電極層10和12設(shè)置在介電材料18中，使得電極接頭14延伸至IDC裝置16的兩側(cè)并在其上露出。用于這種電極層的典型材料可包括鉑、鎳、鈀-銀合金、或其它適合的導電物質(zhì)。介電材料18可包括鈦酸鋇、氧化鋅、具有微火玻璃(low-fire glass)的氧化鋁或其它合適的陶瓷或玻璃粘結(jié)材料?？蛇x地，介電材料可以是有機化合物，例如通常用作電路板材料的環(huán)氧樹脂(其中混合或未混合陶瓷，有或沒有玻璃纖維)、或者常作為介電材料的其它塑料。在這些情況下，導電體通常是銅箔，對此銅箔進行化學刻蝕以提供圖形。
可選地，可以認為典型IDC裝置16是器件的部分20中的電極層和介電層交替的多層結(jié)構(gòu)。IDC 16再一個典型特征在于，最頂層介電層22和最底層介電層24通常厚于IDC結(jié)構(gòu)16的其它介電層部分。此介電層22和24充當覆蓋層以保護器件，并提供足夠大小的體積以經(jīng)受玻璃/金屬燒料(frit)的應力，所述燒料可燒結(jié)到電容器體上。已知的電容器實施例采用圖1B的多層設(shè)置，本發(fā)明根據(jù)在此公開的其它特征利用這種結(jié)構(gòu)16的方案。
多層IDC元件16，例如結(jié)合了圖1A的現(xiàn)有典型電極層結(jié)構(gòu)的圖1B的那些，其特征在于，電極部分14暴露在IDC元件16的兩個選定側(cè)上。在多層元件中可以采用其它典型的內(nèi)部電極結(jié)構(gòu)，使得內(nèi)部電極部分在器件側(cè)面的不同位置和/或以不同數(shù)量露出。
例如，考慮在圖3A的分解圖中示出的典型內(nèi)部電極層結(jié)構(gòu)。交替的電極層26和28設(shè)有電極接頭部30，其朝著單一的選定方向延伸。對于每組交替的電極層來說，電極接頭30優(yōu)選以層疊結(jié)構(gòu)設(shè)置，例如使從電極層26伸出的接頭30以分別的兩排對齊。對于電極層28的接頭30而言，優(yōu)選保持相同的對準位置。采用圖3A的典型內(nèi)部電極結(jié)構(gòu)的多層電容器或其它無源元件典型構(gòu)造成將電極接頭部30在元件的單個選定側(cè)上露出。
再一個典型內(nèi)部電極層結(jié)構(gòu)設(shè)置有在多層叉指元件的四側(cè)上露出的電極接頭。這種內(nèi)部電極層可類似于圖1A所示的結(jié)構(gòu)，其中各交替電極層10和12具有在相鄰于延伸出接頭部14的各側(cè)的各層的各側(cè)上的額外接頭部分。
在圖5A至5C中分別示出了又一個典型的電極層結(jié)構(gòu)和相應的多層電容器實施例。在介電材料體36中間插第一多個內(nèi)部電極層32(例如圖5A所示)與內(nèi)部電極層34(例如圖5B所示)，形成多層電容器38，例如圖5C中所示。在這種典型多層元件38中，一組電極層32或34的部分40在元件38的側(cè)面42上露出。由此，在與側(cè)面42相對(圖中未示出)的器件另一側(cè)上露出其它組電極層32或34的部分。
再參考圖1B，用于IDC實施例16和用于其它單片電子元件的典型常規(guī)接線端包括印刷并燒結(jié)在玻璃基體中的銀、銅或其它適合的金屬的厚膜帶，在其頂部鍍覆一層鎳以助于抗浸出(leach)，接著鍍覆一層錫或焊料合金以防止鎳氧化，從而得到易焊接的接線端。
根據(jù)這種類型的接線端，厚膜帶通常還需要通過接線端機械和印刷輪子或其它合適于轉(zhuǎn)移裝有金屬膠的元件進行印刷。這種印刷硬件會有分辨率的限制，使得難以施加厚膜帶，尤其對于較小的芯片。對于IDC 16或其它電子元件而言，沿著兩組相對的側(cè)面典型的實際尺寸大約120密耳(千分之一英寸)乘以60密耳，從頂層到底層的厚度為約30密耳。當需要把超過四個的接線端提供給具有該尺寸的部件或者需要將接線端提供給更小尺寸的部件時，專門接線端機械的分辨率水平經(jīng)常成為對提供有效的接線端帶的限制。
本發(fā)明提供一種接線端設(shè)計，其中消除或顯著簡化了這種典型厚膜接線端帶的提供。通過消除難以控制的厚膜帶，避免了對于典型的接線端印刷硬件的需要。根據(jù)所公開的技術(shù)，接線端部件更集中在鎳、錫、銅等的涂覆層上，其通常形成在厚膜接線端帶之上。
利用根據(jù)所公開技術(shù)的鍍覆接線端，應理解，可以形成沿著元件的周邊具有與暴露的外部電極相同寬度的接線端。在其中應用了厚膜帶的現(xiàn)有技術(shù)的接線端設(shè)計中，接線端通常比暴露的外部電極部分寬，從而解決暴露接頭的重合不良。這種現(xiàn)有技術(shù)的實施例中的暴露電極通常必須足夠窄，從而不僅確保完全由接線端將其覆蓋，并且還要確保相鄰的接線端不短接在一起。根據(jù)本公開的鍍覆接線端的方案，最大化內(nèi)部電極接頭的寬度將產(chǎn)生具有較低等效串聯(lián)電感(ESL)優(yōu)點的電子元件。
考慮在圖7A中示出的典型電容器陣列結(jié)構(gòu)44。電容器陣列44的特征在于，多個內(nèi)部電極和相應的電極接頭46埋入介電材料體48中。與典型IDC結(jié)構(gòu)16的電極層相反，電容器陣列44的電極接頭46通常相應于分開的內(nèi)部電極。通過將電容器陣列44或其它具有相似地露出的電極接頭的電子元件放入化學鍍?nèi)芤褐?，例如鎳或銅離子溶液，優(yōu)選地實現(xiàn)了鍍覆接線端50的形成，如圖7B所示。暴露于這種溶液中能夠使露出的電極接頭46沉積上鎳、銅、錫或其它金屬鍍層。最終得到的鍍層材料的沉積優(yōu)選足以實現(xiàn)在疊層縱列中的相鄰電極接頭46之間的電連接。在接頭縱列中的相鄰電極接頭之間的距離優(yōu)選不超過約10微米，以確保適當?shù)腻兏?。在電極接頭46的相鄰縱列疊層之間的距離應當比此最小距離至少大2倍，以保證不同的接線端50不會連在一起。在本技術(shù)的一些實施例中，在露出的金屬化的相鄰縱列疊層之間的距離是在特定疊層中的相鄰露出的電極接頭46之間的距離的大約4倍。通過控制露出的內(nèi)導體部分之間的距離，可以控制接線端的連接性，以便根據(jù)所希望的接線端結(jié)構(gòu)形成橋接或非橋接的接線端。
由此根據(jù)露出的電極接頭46的定位引導鍍覆接線端50。由于通過在多層元件或電容器陣列44上的選定外圍位置處露出的金屬化部分的構(gòu)造確定鍍覆接線端50的形成，因此這種現(xiàn)象此后稱作“自確定”。露出的內(nèi)部電極接頭46還幫助錨定接線端50到達電容器陣列44’的外圍，這相應于添加有鍍覆接線端50的多層電容器的實施例，例如圖7A的44。通過在鍍液中加入降低電阻的添加劑，可以進一步確保金屬的完全鍍覆覆蓋和粘接。用于增強形成本發(fā)明鍍覆接線端的金屬沉積層的粘接性的又一種機制是此后根據(jù)如烘焙、激光處理、UV曝光、微波曝光、電弧焊等技術(shù)手段對元件進行加熱。
對于某些元件應用，形成圖7B的鍍覆接線端50就可以滿足，但有時從內(nèi)部電極接頭露出的金屬化部分不足以形成本技術(shù)的自確定接線端。在此情況下，提供埋入單片元件選定部分中的附加錨定接頭是有利的，甚至是必要的。錨定接頭是短導電接頭，一般不向元件提供電學功能，但在機械上起關(guān)鍵作用并確保附加鍍覆接線端沿著單片器件外圍。露出的錨定接頭與露出的內(nèi)部電極部分的結(jié)合可以提供足夠的露出金屬化部分，以建立更有效的自確定接線端。
例如，考慮在圖2A中所示的典型內(nèi)金屬化部分的分解結(jié)構(gòu)。以與圖1A的電極層相似的結(jié)構(gòu)設(shè)置交替的電極層52和54，其中電極接頭部56從電極層52和54的選定位置伸出。附加錨定接頭58還優(yōu)選設(shè)置在與有源電極層52和54相同的平面內(nèi)，使它們也沿著多層元件暴露在選定位置，但并不提供內(nèi)部電連接。附加錨定接頭還可以設(shè)置在多層元件的覆蓋層中并沿著選定的側(cè)面露出，使得能夠形成沿著多于元件外圍伸出的自確定鍍覆接線端。
參考圖2B，多層元件60對應于根據(jù)本發(fā)明的典型多層電容器實施例。多層元件60的部分62優(yōu)選包括埋入介電材料部分中的典型的叉指電極層和圖2A的錨定接頭結(jié)構(gòu)。沿著部分62外圍的實線56表示圖2A的電極接頭56的露出部分，沿著部分62外圍的虛線58表示露出的錨定接頭58。附加錨定接頭(未在圖2A中示出)可埋入介電覆蓋層64和66中(由虛線68表示其露出部分)，以進一步提供露出的金屬化部分的設(shè)置，以便根據(jù)本發(fā)明的自確定鍍覆接線端的形成。內(nèi)部錨定接頭優(yōu)選以一般與內(nèi)部電極接頭的疊層相似的縱列對齊，使得所有內(nèi)部接頭設(shè)置在公共的疊層中。
對于一些元件應用而言，優(yōu)選，接線端不僅沿著元件的整個寬度延伸，而且還卷繞至頂和底層。在此情況下，外部錨定接頭70可以處于多層IDC60的頂和底層上，使得鍍覆接線端可以沿著側(cè)面并在頂和底層部分上形成，形成延伸的焊盤。例如，與在IDC 60中存在的露出電極接頭56一起的埋入內(nèi)部電極錨定接頭58和68以及外部錨定接頭70的存在(如圖2B所示)有助于卷繞的鍍層接線端72的形成，如圖8A所示。
有幾種不同的技術(shù)可以潛在地用于形成鍍覆接線端，例如圖8A多層元件實施例74上的接線端72。如前所述，第一種方法對應于電鍍或電化學沉積，其中把具有露出的導電部分的電子元件暴露于鍍液，例如以電偏壓為特征的電解鎳或電解錫。然后將元件自身偏置到與鍍液極性相反的極性，將鍍液中的導電元素吸引到元件暴露的金屬化上。這種不具有極性偏置的鍍覆技術(shù)稱作化學鍍，可以與諸如鎳或銅離子溶液的化學鍍?nèi)芤航Y(jié)合采用。
根據(jù)化學鍍技術(shù)(還指某些諸如浸鍍的應用)的預處理步驟有時可以在將電子元件浸入給定的化學鍍?nèi)芤呵安捎?。在電子元件形成有暴露的金屬化電極和/或錨定接頭部分后，可以進行化學拋光步驟，以輔助近乎部分的露出。例如，在電極和/或錨定接頭部分由鎳制成時，化學拋光可以幫助化學地去除在尚未完成元件的外圍上形成的任何氧化鎳(NiO)。
還可以根據(jù)所公開的化學鍍技術(shù)采用的預處理步驟的又一個示例是活化器件暴露的金屬部分，以利于化學鍍材料的沉積?？梢酝ㄟ^將電子元件浸入鈀鹽、光構(gòu)圖鈀有機金屬前體(經(jīng)掩?；蚣す?、絲網(wǎng)印刷或噴墨沉積的鈀化合物或電泳鈀沉積。應理解，在此公開基于鈀的活化僅是作為活化溶液的示例，其通常用于由鎳或鎳基合金形成的暴露電極和/或接頭部分的活化。在其它實施例中，可以采用其它的活化溶液。在又一實施例中，可以向形成電容器電極的鎳墨中引入鈀(Pd)雜質(zhì)，以消除用于化學Cu沉積的Pd活化步驟。還應理解，上述活化方法中的某些，諸如有機金屬前體，還有利于用于增加與電子元的陶瓷基體的附著力的玻璃模的共沉積。
根據(jù)電化學沉積和化學鍍技術(shù)，優(yōu)選將諸如圖8A的IDC 74的元件浸入合適的鍍液中持續(xù)一定的時間。采用本發(fā)明的特定實施例，需要不超過15分鐘的時間就足以使鍍覆材料沿著元件沉積在露出的導電位置上，這樣，累積足以使鍍覆材料以垂直于露出的導電位置的方向擴展，并在選定的相鄰露出的導電部分中建立橋接。
根據(jù)本本發(fā)明的鍍覆接線端的形成可以采用的另一種技術(shù)包括鍍覆材料的磁性吸引技術(shù)。例如，通過利用鎳的磁性，可以將懸浮在電解溶液中的鎳粒子吸引到多層元件類似的導電暴露電極接頭和錨定接頭上。具有同樣磁性的其它材料也可以在鍍覆接線端的形成中采用。
有關(guān)將鍍覆接線端材料應用于多層元件的暴露電極接頭和錨定接頭的再一項技術(shù)包括電泳或靜電原理。根據(jù)這種典型技術(shù)，槽液包括有帶靜電的顆粒。然后利用相反電荷使帶有暴露導電部分的IDC或其它多層元件偏置并放入槽液中，使得帶電粒子沉積在元件上的選定位置處。這項技術(shù)特別適用于在玻璃及其它半導體或非導電材料中的應用。一旦沉積上這些材料，之后就可以通過將足夠熱量通過媒介施加于元件的方式把沉積的材料轉(zhuǎn)化成導電材料。
在此公開用于形成鍍覆接線端的大部分方法的相關(guān)優(yōu)點在于可以在諸如滾鍍或流床接線端工藝的批量工藝中為多重電子元件收尾。由于器件制造不再需要經(jīng)過精確構(gòu)造的接線端機械選擇性地應用接線端，因此這種方案有利于形成更方便和有利的元件接線端。
還應理解，這些電子部件變得更小，實際中，能夠物理上夾住這些部件同時向每個端部涂覆厚膜接線端變得更不可行。
另外，這種薄膜方式導致了更低的尺寸靈活性，尺寸靈活性有利于自動處理。
用以形成根據(jù)所公開技術(shù)的鍍覆接線端的一種特殊方法涉及上述鍍覆技術(shù)的結(jié)合?？梢允紫葘⒍鄬釉氲交瘜W鍍?nèi)芤褐?，例如銅離子溶液，以在露出的接頭部分上沉積最初的銅層，提供更大的接觸面。然后鍍覆技術(shù)可以轉(zhuǎn)為電化學鍍覆系統(tǒng)，該系統(tǒng)允許在這種元件的選定部分上更快地累積銅。
根據(jù)用于將材料鍍覆到本技術(shù)的多層元件的露出金屬化部分的不同可用技術(shù)，可采用不同類型的材料形成鍍覆接線端，并形成對電元件的內(nèi)部部件的電連接。例如，可以采用諸如鎳、銅、錫等的金屬導體以及合適的電阻導體或半導體材料，和/或由這些不同類型材料中選取的組合。
參考圖8B討論根據(jù)本發(fā)明的鍍覆接線端的特例，其中鍍覆接線端包括多種不同材料。圖8B提供了根據(jù)鍍覆接線端72的特定典型實施例、沿著平面截線A-A截取的圖8A的元件74的截面圖。應理解，接線端72可以僅包括第一鍍覆層，而沒有在此例中示出的其它層。由于對于圖8A和圖8B的多層元件和接線端實施例中鍍層的數(shù)量變化的可能，因此兩個分別的實施例分別標記以74和74’，并且此附圖標記不意味著在兩個單獨實施例之間的其它變化。
圖8B中示出的接線端的形成中的第一步驟包括將元件浸入諸如鎳或銅離子溶液的化學鍍銅溶液中，使得銅76或其它金屬的層沿著元件74’的外圍沉積，在此處暴露出內(nèi)部錨定接頭58和68、從電極層52和54延伸出的內(nèi)部電極接頭、以及外部錨定接頭70。然后可以在由金屬鍍層76覆蓋的接頭區(qū)域上覆蓋電阻-聚合物材料78，然后再利用金屬銅或其它材料80進行鍍覆。在其它典型實施例中，接線端層可以與焊料阻擋層(例如，Ni焊料阻擋層)相對應。在一些實施例中，層78可以通過在初始鍍層76(例如，鍍覆的銅)的頂上鍍覆另外的鎳層而形成。第三種典型接線端層80可以在與諸如鍍覆的Ni、Ni/Cr、Ag、Pd、Sn、Pb/Sn或其它適合的鍍覆焊料的導電層相對應的一些實施例中。
另一種可選的鍍覆對應于形成金屬鍍覆層，然后在這種金屬鍍層上電鍍電阻合金。鍍覆層可以單獨或結(jié)合設(shè)置，以提供各種不同的鍍覆接線端結(jié)構(gòu)。這種鍍覆接線端的基本原理在于，通過沿著元件外圍的暴露導電部分的設(shè)計和定位來構(gòu)成自確定鍍覆。應理解，上述具有多層結(jié)構(gòu)的鍍覆接線端不對圖8A和8B所示的實施例的應用構(gòu)成限制，并且可以根據(jù)所有所示、所公開及其它各種電子元件而應用。
可以以各種不同的結(jié)構(gòu)提供內(nèi)部電極部分和錨定接頭的這種特殊取向，從而有利于形成根據(jù)本發(fā)明的鍍覆接線端。例如，考慮帶有電極層26和28的圖3B的典型內(nèi)導電結(jié)構(gòu)。電極接頭30和內(nèi)部錨定接頭82可以設(shè)置在介電材料體中，從而形成類似圖4A所示的多層元件。還可以提供附加的內(nèi)部錨定接頭84和外部錨定接頭86。所描述的鍍覆技術(shù)之一用以沿著金屬化部分的露出區(qū)域在多層元件88上形成鍍覆接線端。
根據(jù)本發(fā)明的方案的再一種典型多層元件表示為圖4B中的元件90。內(nèi)部電極層設(shè)置有向元件90的四個側(cè)面伸出的電極接頭。附加內(nèi)部錨定接頭94可以與露出的電極接頭92交叉。另外內(nèi)部錨定接頭96可以埋入元件90的覆蓋層中以提供擴展的鍍覆接線端。外部錨定接頭98的存在有助于元件頂和/或底側(cè)卷繞的接線端的形成。這種外部錨定接頭98可以直接印刷在形成最頂層基板層的陶瓷板或帶中，從而形成完全與最頂層基板層平齊的“埋入”層。通過埋入電子元件的這些部分，接線端可以更不易受到局部破損或無意的移動的影響，還可以實現(xiàn)更加美觀的元件整體設(shè)計。
現(xiàn)在，將參照圖10A、10B、11A、11B、12A和12B展示諸如通過外部錨定接頭的選擇性設(shè)置實現(xiàn)的不同外圍接線端形狀的示例。特別參照圖10A，多層電子元件150具有由相應的第一電極152和相應的第二電極154體現(xiàn)的多對相對的電極。每個電極層形成在相應的陶瓷層上，其上還設(shè)置有至少一個錨定接頭156。附加錨定接頭158還可以設(shè)置在介電覆蓋層中，而非電極部件，使得暴露的導電區(qū)域沿著多層元件150的任意側(cè)面的整體設(shè)置。通過在覆蓋層中設(shè)置暴露的導電錨定接頭158并到達元件150的選定的對應角157，將有利于通常為“I形”接線端159a和159b的形成，如圖10B所示。這種“I形”接線端提供了仍能夠與印刷電路板或其它安裝表面形成良好焊料連接的更小焊盤的接線端，因為接線端優(yōu)選完全延伸到元件150的頂和/或底面。
現(xiàn)在，參照圖11A和11B，多層電子元件160具有由相應的第一電極162和相應的第二電極164體現(xiàn)的多對相對的電極。每個電極層形成在相應的陶瓷層上，其上還設(shè)置有至少一個錨定接頭166。附加錨定接頭168還可以設(shè)置在介電覆蓋層中，而非電極部件，使得暴露的導電區(qū)域沿著多層元件160的任意側(cè)面的整體設(shè)置。還優(yōu)選在元件160的頂和底側(cè)中選取的一個上設(shè)置外部錨定接頭165，從而根據(jù)本發(fā)明的技術(shù)形成形成所得的“J形”接線端169a和169b。這種“J形”接線端提供了用于將電子元件安裝在印刷電路板或其它安裝表面上的焊盤，并且由于焊盤僅在元件108的選定側(cè)面上，因此提供了預定的元件安裝取向。
有時需要頂面上缺少導電部分，例如，在表面與熱屏蔽或RF屏蔽相接觸時，其將導致短路。
現(xiàn)在，參照圖12A和12B，多層電子元件170具有由相應的第一電極172和相應的第二電極174體現(xiàn)的多對相對的電極。每個電極層形成在相應的陶瓷層上，其上還設(shè)置有至少一個錨定接頭176。附加錨定接頭178還可以設(shè)置在介電覆蓋層中，而非電極部件，使得暴露的導電區(qū)域沿著多層元件170的任意側(cè)面的整體設(shè)置。還優(yōu)選在元件170的頂和底側(cè)兩者上都設(shè)置外部錨定接頭175，從而根據(jù)本發(fā)明的技術(shù)形成形成所得的“U形”接線端179a和179b。這種“U形”接線端提供了用于將電子元件的任意一側(cè)安裝在印刷電路板或其它安裝表面上的焊盤。
參照圖10B、11B和12B，應理解，相應的接線端159a、159b、169a、169b、179a和179b可以選擇性地形成為單層接線端或多層接線端。例如，圖10B、11B和12B的每個外圍接線端可以與單層的鍍覆銅或鎳相對應?；蛘?，這種接線端可以形成為具有鍍覆銅的初始層，接著是各個鍍覆焊料阻擋層和焊料層，例如鎳和接下來的錫。
本公開技術(shù)的另一種應用涉及更一般的多層元件結(jié)構(gòu)，如圖6A、6B和6C所示。圖6A的電極層100和圖6B的電極層102設(shè)置在各自的T形結(jié)構(gòu)中，使電極接頭部分104從各電極層中伸出。當電極層100和102插以介電層以形成多層陶瓷器件時，如圖6C所示，各個電極接頭部分104在器件108的兩個相鄰側(cè)面上露出。還可以將錨定接頭部分106設(shè)置在電極層面中，使得露出的導電部分沿著器件108的相對外圍側(cè)對齊，從而利于在其上形成鍍覆電極。應理解，圍繞多層電子元件的選定角設(shè)置這種接線端通常難以使用現(xiàn)有技術(shù)接線端工藝實現(xiàn)。本領(lǐng)域技術(shù)人員還應理解，角接線端設(shè)計不僅可以在器件108中形成，而且還可以在其它多種特別構(gòu)造的器件中實現(xiàn)，并且還應理解，與上述錨定接頭類似，可以僅在一個角上設(shè)置角卷繞部分，在需要時，即在需要取向部件時。
可以采用本公開技術(shù)的多層電子元件的又一種示例如圖13A、13B和13C所示。圖13A的電極層130和圖13B的電極層132設(shè)置在各自的J形結(jié)構(gòu)中，使電極接頭部分134從各電極層中伸出。當電極層130和132插以介電層以形成多層陶瓷器件時，如圖13C所示，各個電極接頭部分134(由對應的實線表示)在沿著器件138頂側(cè)的選定位置處露出。還可以將錨定接頭部分136設(shè)置在電極層面中和/或介電覆蓋層中，使得附加的暴露導電部分(由圖13C中對應的虛線表示)可以利于在其上形成鍍覆電極。如圖13A至13C所示，采用“J形”電極的元件有利于具有固有的預定元件取向的應用，因為接線端僅形成在元件的一側(cè)上。
分別對圖13A至13C所示的“J形”電極的進行稍微的變化，對應于圖14A、14B和14C所示的“T形”電極。圖14A的電極層140和圖14B的電極層142設(shè)置在各自的T形結(jié)構(gòu)中，使電極接頭部分144從各電極層中伸出。當電極層140和142插以介電層以形成多層陶瓷器件時，如圖14C所示，各個電極接頭部分144(由對應的實線表示)在沿著器件148的頂和底側(cè)的選定位置處露出。還可以將錨定接頭部分146設(shè)置在電極層面中和/或介電覆蓋層中，使得附加的暴露導電部分(由圖14C中對應的虛線表示)可以利于在其上形成鍍覆電極。
圖9A和圖9B示出所公開技術(shù)的實施方案的另一個示例。圖9A表示集成無源元件110，包括設(shè)置在單個單片結(jié)構(gòu)中的無源元件的組合。集成元件110可包括電阻器、變阻器、電容器、電感器、聯(lián)接器、不平衡變壓器、和/或其它無源元件的選定組合。各種獨特的無源元件典型的特征在于至少一個導電電極狀部分，至少一個電極接頭部分112從該電極狀部分延伸，并沿著元件110的外圍露出。
如圖9A所示，集成無源元件110可具有所示的多個不同的內(nèi)部電極設(shè)置。相應的電極接頭112可以以對稱或不對稱的結(jié)構(gòu)設(shè)置，并且可以以各種方式成組。主要特征在于，露出的電極接頭112設(shè)置在元件110中以方便選擇性鍍覆接線端的形成。此外，內(nèi)部錨定接頭114和/或外部錨定接頭116還可以設(shè)置有集成無源元件，從而構(gòu)成附加的選擇性接線端設(shè)置。例如，考慮具有多個露出的內(nèi)部電極接頭112、內(nèi)部錨定接頭114和外部錨定接頭116的圖9A的露出接頭的設(shè)置。優(yōu)選地，將這種結(jié)構(gòu)提供到根據(jù)目前公開的技術(shù)而變化的鍍覆溶液中會實現(xiàn)多個鍍覆側(cè)面接線端118和卷繞的鍍覆接線端120的形成，如圖9B所示。集成無源元件或多層電子器件110’簡單地相應于分別帶有附加鍍覆接線端118和120的集成無源元件，例如圖9A的110。因此，可以對集成無源元件的接頭進行設(shè)計，從而可以在不同電極和不同元件層中形成鍍覆接線端。
應理解，分別在圖1A至圖9B中表示的單片元件實施例(包括其中間方案)僅作為所公開技術(shù)的示例表示。在多數(shù)的例子中，描述了四個或多個一般的電極列，但電極列的數(shù)量也可以更多或更少，這取決于所希望的元件結(jié)構(gòu)?？梢愿鶕?jù)所公開的技術(shù)、沿著任何選定元件側(cè)的任何選擇部分形成鍍覆接線端。這種鍍覆接線端可以包括單層鍍覆導電材料、電阻材料、半導體材料、或從這些材料中選取的多層組合。
應理解，內(nèi)部錨定接頭和外部錨定接頭可以選擇性地用于不同的接線端，優(yōu)選提供不同尺寸的側(cè)面接線端或卷繞的接線端。當對于特定應用來說，卷繞的接線端并不優(yōu)選時，在此示出和描述的IDC實施例的內(nèi)、外部錨定接頭部件例如都可以僅采用內(nèi)部錨定接頭部件。在各種不同多層元件上的帶有露出的電極接頭的內(nèi)、外部錨定接頭的不同組合可以生產(chǎn)出用于器件的各種潛在的接線端設(shè)計。
在參考具體實施例詳細描述本發(fā)明的同時，應理解，對于本領(lǐng)域的技術(shù)人員來說，在獲得上述提示后可以很容易地改變本技術(shù)，以對實施例進行選擇、變化和等效替代。因此，本說明書的內(nèi)容僅作為示例而并非限制，發(fā)明內(nèi)容并不排除對本發(fā)明的這種修改、變化和/或添加，這對本領(lǐng)域的技術(shù)人員來說是顯而易見的。
權(quán)利要求
1.一種形成用于電子元件的化學鍍覆接線端的方法，所述方法包括如下步驟設(shè)置多個電子元件，每個電子元件包括選擇性地插有多個內(nèi)部電極部件的多個陶瓷基板層，其中所述內(nèi)部電極部件的選定部分暴露于沿著電子元件外圍的選定位置處；設(shè)置化學鍍槽液；以及將所述多個電子元件浸入所述化學鍍槽液中預定的時間，從而在所述多個電子元件上沉積接線端材料，以在選定的暴露內(nèi)部電極部件之中形成各個橋接的接線端。
2.如權(quán)利要求1所述的方法，其中所述預定的時間少于約15分鐘。
3.如權(quán)利要求1所述的方法，其中所述預定的時間根據(jù)形成厚度大于約1微米的接線端材料所需的時間來確定。
4.如權(quán)利要求1所述的方法，其中所述多個電子元件浸入所述化學鍍槽液中預定的時間，從而實現(xiàn)各自厚度在約2至約4微米之間的橋接的接線端。
5.如權(quán)利要求1所述的方法，其中所述化學鍍槽液包括鎳或銅離子溶液。
6.如權(quán)利要求1所述的方法，還包括在該些電子元件浸入化學鍍槽液前清潔該多個電子元件的選定表面的步驟。
7.如權(quán)利要求6所述的方法，其中所述電子元件的內(nèi)部電極部件包括鎳，并且其中所述清潔步驟包括進行化學拋光以充分去除各個電子元件外圍上的任何氧化鎳積累。
8.如權(quán)利要求1所述的方法，還包括加熱該多個電子元件以增強各個橋接的接線端與該些電子元件的附著力的步驟。
9.如權(quán)利要求1所述的方法，還包括活化暴露的內(nèi)部電極部分以便于接線端材料在該多個電子元件上的沉積的步驟。
10.如權(quán)利要求9所述的方法，其中該活化步驟還包括按照從由浸入金屬鹽、光刻構(gòu)圖有機金屬前體、絲網(wǎng)印刷或噴墨沉積金屬化合物、以及電泳沉積金屬化構(gòu)成的組中選取的方式施用活化材料。
11.如權(quán)利要求9所述的方法，其中所述電子元件的該內(nèi)部電極部件包括鎳，并且其中該活化步驟還包括按照從由浸入鈀鹽、光刻構(gòu)圖鈀有機金屬前體、絲網(wǎng)印刷或噴墨沉積鈀化合物、以及電泳沉積鈀構(gòu)成的組中選取的方式施用活化材料。
12.一種形成用于電子元件的化學鍍覆接線端的方法，所述方法包括如下步驟設(shè)置多個電子元件，每個電子元件包括選擇性地插有多個內(nèi)部電極部件的多個陶瓷基板層，其中該內(nèi)部電極部件的選定部分暴露于沿著電子元件外圍的選定位置處；清潔該多個電子元件的選定表面；向每個電子元件的暴露內(nèi)部電極部分施用活化材料；以及將所述多個電子元件浸入化學鍍槽液中預定的時間，從而在所述多個電子元件上沉積接線端材料，以在選定的暴露內(nèi)部電極部件之中形成各個橋接的接線端。
13.如權(quán)利要求12所述的方法，其中所述預定的時間少于約15分鐘。
14.如權(quán)利要求12所述的方法，其中所述預定的時間根據(jù)形成厚度大于1微米的接線端材料所需的時間來確定。
15.如權(quán)利要求12所述的方法，其中所述多個電子元件浸入所述化學鍍槽液中預定的時間，從而實現(xiàn)各自厚度在約2至約4微米之間的橋接的接線端。
16.如權(quán)利要求12所述的方法，其中所述化學鍍槽液包括鎳或銅離子溶液。
17.如權(quán)利要求12所述的方法，其中所述電子元件的該內(nèi)部電極部件包括鎳，并且其中所述清潔步驟包括進行化學拋光以充分去除各個電子元件外圍上的任何氧化鎳積累。
18.如權(quán)利要求12所述的方法，還包括加熱該多個電子元件以增強各個橋接的接線端與該些電子元件的附著力的步驟。
19.如權(quán)利要求12所述的方法，所述施用活化材料的步驟對應于按照從由浸入金屬鹽、光刻構(gòu)圖有機金屬前體、絲網(wǎng)印刷或噴墨沉積金屬化合物、以及電泳沉積金屬化構(gòu)成的組中選取的方式應用。
20.如權(quán)利要求12所述的方法，其中所述電子元件的該內(nèi)部電極部件包括鎳，并且其中該活化步驟還包括按照從由浸入鈀鹽、光刻構(gòu)圖鈀有機金屬前體、絲網(wǎng)印刷或噴墨沉積鈀合物、以及電泳沉積鈀構(gòu)成的組中選取的方式施用活化材料。
21.一種多層電子元件，包括多個第一陶瓷層，每個陶瓷層通過邊緣橫向定界；多個電極，插于所述多個第一陶瓷層之間，所述多個電極的特征在于其接頭部分延伸至所述多個第一陶瓷層的至少一個邊緣處并沿著該邊緣露出，電極與第一陶瓷層的所述間插組合形成了特征在于各個最頂面和最底面的內(nèi)部組件；多個第二陶瓷層，通過邊緣橫向定界，并分別設(shè)置在所述內(nèi)部組件的選定最頂面和最底面上，以形成至少一個用于該多層電子元件的覆蓋層，所述內(nèi)部組件和所述至少一個覆蓋層形成了特征在于各個最頂面和最底面的單片元件組件；以及至少一層鍍覆接線端材料，連接選定的所述接頭部分，其中所述接頭部分彼此隔開預定的距離，使得暴露的接頭部分對鍍覆接線端材料起形成核和引導點的作用。
22.如權(quán)利要求21所述的多層電子元件，其中所述電極的該暴露接頭部分在該內(nèi)部組件的選定邊緣處沿著縱向列對齊，所述縱向列的特征在于各自的寬度，并且其中該至少一層鍍覆接線端材料形成有基本與該些對齊的縱向列相同的寬度。
23.如權(quán)利要求21所述的多層電子元件，還包括散布在選定的所述第一和第二陶瓷層的選定的邊緣之中并沿著該些邊緣露出的多個內(nèi)部錨定接頭。
24.如權(quán)利要求21所述的多層電子元件，其中所述電極的暴露接頭部分和所述內(nèi)部錨定接頭的暴露部分在該內(nèi)部組件和該至少一個覆蓋層兩者內(nèi)都在單片元件組件的選定邊緣處沿著縱向列對齊。
25.如權(quán)利要求24所述的多層電子元件，其中所述至少一層鍍覆接線端材料沿著所述電極暴露的所述接頭部分和所述內(nèi)部錨定接頭對齊的縱向列形成，使得所述至少一層鍍覆接線端材料從所述單片元件組件的最頂層延伸至最低層。
26.如權(quán)利要求24所述的多層電子元件，還包括多個外部錨定接頭，設(shè)置在所述單片元件組件選定的最頂面和最底面上，并且其中所述至少一層鍍覆接線端材料沿著所述電極暴露的所述接頭部分和所述內(nèi)部錨定接頭形成，使得所述至少一層鍍覆接線端材料從所述單片元件組件的最頂層延伸至最低層并卷繞至該單片元件組件選定的最頂面和最底面。
27.如權(quán)利要求26所述的多層元件，其中所述外部錨定接頭埋入所述單片元件組件所述選定的最頂面和最底面中并基本與其平齊。
28.如權(quán)利要求24所述的多層電子元件，還包括多個外部錨定接頭，設(shè)置在所述單片元件組件的最頂面和最底面上，并且其中所述至少一層鍍覆接線端材料沿著所述電極暴露的所述接頭部分和所述內(nèi)部錨定接頭形成，使得所述至少一層鍍覆接線端材料從所述單片元件組件的最頂層延伸至最低層并卷繞至該單片元件組件選定的最頂面和最底面。
29.如權(quán)利要求28所述的多層元件，其中所述外部錨定接頭埋入所述單片元件組件的最頂面和最底面中并基本與其平齊。
30.如權(quán)利要求24所述的多層電子元件，其中沿著給定的縱向列對齊的每個暴露的電極接頭部分和每個暴露的內(nèi)部錨定接頭部分以距離所述給定的縱向列中的該暴露的電極接頭部分和暴露的內(nèi)部錨定接頭中的至少另一個小于10微米的距離沿著所述單片元件組件的外圍暴露。
31.一種多層電子元件，包括多個絕緣基板，每個絕緣基板具有一上表面和一下表面，所述多個絕緣基板通過邊緣橫向地定界；多個電極，插于所述多個絕緣基板之間，所述多個電極的特征在于沿著所述多個基板的至少一個邊緣露出的其接頭部分；以及至少一層化學鍍覆接線端材料，連接選定的所述接頭部分，其中所述接頭部分彼此隔開預定的距離，使得露出的接頭部分對化學鍍覆接線端材料起形成核和引導點的作用。
32.如權(quán)利要求31所述的多層電子元件，其中選定的所述多個電極和各個接頭部分按一般為J形的結(jié)構(gòu)構(gòu)造。
33.如權(quán)利要求31所述的多層電子元件，其中選定的所述多個電極和各個接頭部分按一般為T形的結(jié)構(gòu)構(gòu)造。
34.如權(quán)利要求31所述的多層電子元件，其中選定的所述多個電極和各個電極接頭部分按叉指結(jié)構(gòu)設(shè)置，電極接頭部分暴露在多層電子元件的一個選定側(cè)面上，使得所述至少一層化學鍍覆接線端材料形成在該多層電子元件的所述一個選定的側(cè)面上。
35.如權(quán)利要求31所述的多層電子元件，其中選定的所述多個電極和各個電極接頭部分按叉指結(jié)構(gòu)設(shè)置，電極接頭部分暴露在多層電子元件的兩個選定側(cè)面上，使得至少兩層化學鍍覆接線端材料分別形成在該多層電子元件的所述兩個選定的側(cè)面上。
36.如權(quán)利要求31所述的多層電子元件，其中選定的所述多個電極和各個電極接頭部分按叉指結(jié)構(gòu)設(shè)置，電極接頭部分暴露在多層電子元件的四個選定側(cè)面上，使得至少四層化學鍍覆接線端材料分別形成在該多層電子元件的所述四個選定的側(cè)面上。
37.如權(quán)利要求31所述的多層電子元件，其中所述電極包括鎳。
38.如權(quán)利要求37所述的多層電子元件，其中所述電極還包括鈀雜質(zhì)。
39.如權(quán)利要求31所述的多層電子元件，其中所述至少一層化學鍍覆接線端材料包括銅。
40.如權(quán)利要求31所述的多層電子元件，還包括順序施加在所述至少一層化學鍍覆接線端材料上的附加接線端層。
41.如權(quán)利要求40所述的多層電子元件，其中所述至少一層化學鍍覆接線端材料包括銅，并且其中所述附加接線端層包括鎳層或錫層。
全文摘要
本發(fā)明公開了一種鍍覆接線端，用于多層電子元件。為單片元件設(shè)置鍍覆接線端，以消除或簡化對典型的厚膜接線端帶的需要。此技術(shù)消除了許多典型接線端問題且能以更細的間距形成更多的接線端，這尤其有益于更小的電子元件。利用選擇性地延伸到多層元件的覆蓋層的暴露內(nèi)部電極接頭和附加錨定接頭部分引導并錨定本鍍覆接線端。這種錨定接頭可相對于芯片結(jié)構(gòu)內(nèi)或外定位，為附加金屬鍍覆材料的成核。單片結(jié)構(gòu)的頂和底側(cè)上的外部錨定接頭可便于形成卷繞鍍覆接線端。本技術(shù)可以采用多個單片多層元件，包括叉指電容、多層電容陣列和集成無源元件?？稍谧源_定鍍覆接線端的形成中可以采用各種不同的鍍覆技術(shù)和接線端材料。
文檔編號H01F5/00GK1540692SQ200410032548
公開日2004年10月27日 申請日期2004年4月8日 優(yōu)先權(quán)日2003年4月8日
發(fā)明者安德魯·P·里特, 安德魯 P 里特, 海斯坦第二, 羅伯特·海斯坦第二, L 加爾瓦格尼, 約翰·L·加爾瓦格尼, 姆 達塔格魯, 斯里拉姆·達塔格魯, A 霍恩, 杰弗里·A·霍恩 申請人:阿維科斯公司