專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其制造方法，特別涉及具有通過側(cè)壁接觸來連接溝槽電容器和形成在襯底表面的晶體管的擴(kuò)散層的結(jié)構(gòu)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)及其制造方法。
背景技術(shù)：
DRAM的存儲(chǔ)單元由積蓄電荷(數(shù)據(jù))的電容器和承擔(dān)控制數(shù)據(jù)輸入輸出的開關(guān)作用的晶體管構(gòu)成。
DRAM隨著每增加一代，容量增加4倍，芯片面積也有增大的趨勢(shì)，所以要求構(gòu)成DRAM的存儲(chǔ)單元進(jìn)一步微細(xì)化。
另一方面，即使縮小單元面積，但為了使存儲(chǔ)單元穩(wěn)定工作，在微細(xì)的存儲(chǔ)單元面積中需要確保充分的電容器容量。作為在微小面積中確保充分的電容器容量的一種結(jié)構(gòu)，使用溝槽電容器。
在使用了溝槽電容器的DRAM中，在半導(dǎo)體襯底中形成距襯底表面幾μm左右深度的溝槽，在溝槽上部形成用于將晶體管的擴(kuò)散層和極板電極進(jìn)行電隔離的絕緣膜，在溝槽下部形成電容器，同時(shí)在其中間部設(shè)有用于將晶體管的擴(kuò)散層和存儲(chǔ)節(jié)點(diǎn)電極進(jìn)行電連接的側(cè)壁接觸。
圖9是表示現(xiàn)有的使用了溝槽電容器的DRAM的側(cè)壁接觸和其周邊結(jié)構(gòu)的剖面圖，圖10是表示現(xiàn)有的使用了溝槽電容器的DRAM的溝槽電容器單元部結(jié)構(gòu)的平面圖。再有，圖9是沿圖10的A-A’線的剖面圖。此外，如圖10所示，溝槽電容器單元部通常為左右對(duì)稱結(jié)構(gòu)，但在圖9的剖面圖中，僅示出沿A-A’線的部分、即左半部的部分。
作為半導(dǎo)體襯底，這里使用p型硅襯底101。在p型硅襯底101中，形成用于形成溝槽電容器的溝槽102。如果將襯底從襯底101的表面至溝槽102底面部大致三等分為襯底101的上層部、中層部和下層部，則在從襯底101的中層部到下層部的溝槽102周圍，形成第1n型擴(kuò)散層作為溝槽電容器的極板電極103。通過將作為含有砷的玻璃的砷玻璃(AsSG)埋入溝槽內(nèi)直至襯底101的中層部，經(jīng)熱處理擴(kuò)散后將其除去來形成該極板電極103。
在形成極板電極103的部分的溝槽102的內(nèi)壁上形成第一絕緣膜104，而且在第一絕緣膜104的內(nèi)側(cè)埋入摻雜了砷等雜質(zhì)的第一n型多晶硅層105。在將第一n型多晶硅層105埋入在溝槽102內(nèi)后，從溝槽102上端進(jìn)行深度1.0至1.5μm的腐蝕，以使其殘存在形成了極板電極103的部分上，即僅殘存在第一絕緣膜104的內(nèi)側(cè)。在除了襯底101上層部的上部以外的部分中包含的溝槽102的內(nèi)壁上，形成比第一絕緣膜104厚的第二絕緣膜106。在第二絕緣膜106的內(nèi)側(cè)及襯底101上層部的上部的溝槽的內(nèi)側(cè)，埋入摻雜了砷等雜質(zhì)的第二n型多晶硅層107。第二絕緣膜106以其上端位于距襯底101表面深度0.10到0.20μm的位置來形成，第二n型多晶硅層107以其上面位于距襯底101表面至深度0.03到0.05μm的位置來形成，所以如后述那樣，第二n型多晶硅層107為以下結(jié)構(gòu)直接接觸襯底101上層部的上部的溝槽的側(cè)壁，在該部分中有與襯底101的側(cè)壁接觸111。
從如以上那樣形成的溝槽電容器的上層部的上部到中央部中，通過將圖10的平面上的晶體管的源-漏區(qū)114的重復(fù)范圍外的部分除去，并且殘存部分的角被弄圓，在殘存部分的端部，形成半圓柱狀的第二n型多晶硅層107。此外，上述加工的結(jié)果，在相互相鄰的單元中包含的半圓柱狀的第二n型多晶硅層107之間，形成溝108。標(biāo)號(hào)108指示的部位是溝的側(cè)面部。在溝槽電容器的上面及被除去的部分中，形成第三絕緣膜109作為元件隔離區(qū)。特別是在溝108內(nèi)部形成的第三絕緣膜109，用于進(jìn)行圖10所示的相鄰單元的元件隔離。
在襯底101上層部的上部中含有的溝槽102的側(cè)壁周圍，即沒有形成第二絕緣膜106的部分的溝槽的側(cè)壁周圍，形成通過來自第二n型多晶硅層107的雜質(zhì)擴(kuò)散形成的第二n型擴(kuò)散層110。該第二n型擴(kuò)散層110和第二n型多晶硅層107的接合部將襯底101和第二n型多晶硅層107結(jié)合，成為將溝槽電容器和襯底表面上形成的晶體管進(jìn)行電連接的側(cè)壁接觸111。
在襯底表面中，在由溝槽102隔離的位置上，通過柵絕緣膜116形成柵電極112。而在襯底表面附近，在柵電極112和溝槽102之間利用柵電極112自匹配地形成作為晶體管的有源區(qū)的第三n型擴(kuò)散層113，以可接觸第二n型擴(kuò)散層110。
在以上那樣構(gòu)成的現(xiàn)有的使用了溝槽電容器的DRAM中，通過在溝槽上的第三絕緣膜109和溝槽下部的溝槽電容器二者之間的中間部分中形成的側(cè)壁接觸111，將作為晶體管有源區(qū)的第三n型擴(kuò)散層113和形成電容器的存儲(chǔ)節(jié)點(diǎn)電極的一部分的第二n型多晶硅層107電連接。更具體地說，通過第三n型擴(kuò)散層113、第二n型擴(kuò)散層110、側(cè)壁接觸111、以及加工成半圓柱狀的第二n型多晶硅層107構(gòu)成的路徑，將DRAM的晶體管和溝槽電容器電連接。
在這樣的現(xiàn)有的溝槽型存儲(chǔ)單元中，具有降低存儲(chǔ)節(jié)點(diǎn)的電阻值的結(jié)構(gòu)(例如，參照專利文獻(xiàn)1)專利文獻(xiàn)1(日本)特開平10-27885號(hào)公報(bào)但是，作為將DRAM的晶體管和溝槽電容器電連接的上述路徑的整體電阻(以下，稱為‘埋入帶狀電阻’)的值是左右DRAM的寫入和讀取動(dòng)作特性的重要因素。
但是，在上述現(xiàn)有的DRAM結(jié)構(gòu)中，有這種埋入帶狀電阻的電阻值大和其偏差大的問題。
作為在埋入帶狀電阻值上產(chǎn)生偏差的一個(gè)主要原因，可列舉加工成半圓柱狀的第二n型多晶硅層107的寬度W的偏差。
第二n型多晶硅層107的寬度W由溝槽102和溝108的相對(duì)位置來決定，而在溝槽102的位置和寬度W、溝108位置上產(chǎn)生某種程度的制造上的組合偏移難以避免。因此，在多個(gè)單元間，在第二n型多晶硅層107的寬度上也產(chǎn)生偏差，這成為第二n型多晶硅層107的電阻偏差的原因，最終也反映在多個(gè)單元間的埋入帶狀電阻值的偏差上。
在產(chǎn)生埋入帶狀電阻值偏差的情況下，偏差中的最大的電阻值導(dǎo)致作為DRAM整體的性能下降。因此，如果埋入帶狀電阻值的偏差增大，則產(chǎn)生與電阻值的分布偏向高的方向同樣的不良影響，關(guān)系到DRAM的工作特性的惡化。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述問題的發(fā)明，其目的在于，提供一種半導(dǎo)體器件及其制造方法，可抑制使用了溝槽電容器的半導(dǎo)體器件中因溝槽電容器和晶體管連接部的加工位置偏差引起的該連接部電阻值的偏差，同時(shí)降低該電阻值本身。
根據(jù)本發(fā)明一實(shí)施方式的半導(dǎo)體器件，其特征在于，它包括形成在半導(dǎo)體襯底的溝槽中的溝槽電容器；驅(qū)動(dòng)所述溝槽電容器的晶體管；構(gòu)成所述溝槽電容器和所述晶體管的一部分電連接路徑的所述溝槽上部的半圓柱狀半導(dǎo)體層；以及埋入在所述半圓柱狀半導(dǎo)體層內(nèi)，具有電阻率比所述半圓柱狀半導(dǎo)體層低的低電阻層。
根據(jù)本發(fā)明一實(shí)施方式的半導(dǎo)體器件的制造方法，其特征在于，在構(gòu)成與半導(dǎo)體襯底中的溝槽中形成的溝槽電容器和驅(qū)動(dòng)所述溝槽電容器的晶體管的一部分電連接路徑的所述溝槽上部的半圓柱狀半導(dǎo)體層內(nèi)，埋入具有電阻率比所述半圓柱狀半導(dǎo)體層低的低電阻層。
根據(jù)本發(fā)明的半導(dǎo)體器件及其制造方法，由于在構(gòu)成半導(dǎo)體襯底中的溝槽中形成的溝槽電容器和驅(qū)動(dòng)所述晶體管的一部分電連接路徑的所述溝槽上部的半圓柱狀半導(dǎo)體層內(nèi)，埋入具有電阻率比所述半圓柱狀半導(dǎo)體層低的低電阻層，所以可以降低溝槽電容器和擴(kuò)散層之間的電連接路徑的電阻值(帶狀電阻值)的偏差，還可以降低帶狀電阻值本身。其結(jié)果，在DRAM等半導(dǎo)體器件中，可以提高作為器件整體的性能。


圖1是表示本發(fā)明一實(shí)施方式的半導(dǎo)體器件的溝槽電容器的側(cè)壁接觸及其周邊結(jié)構(gòu)的剖面圖。
圖2是表示本發(fā)明一實(shí)施方式的半導(dǎo)體器件的溝槽電容器單元部結(jié)構(gòu)的平面圖。
圖3是表示本發(fā)明一實(shí)施方式的半導(dǎo)體器件的制造方法的一工序中的溝槽電容器的側(cè)壁接觸及其周邊結(jié)構(gòu)的剖面圖。
圖4是表示本發(fā)明一實(shí)施方式的半導(dǎo)體器件的制造方法的一工序中的溝槽電容器的側(cè)壁接觸及其周邊結(jié)構(gòu)的剖面圖。
圖5是表示本發(fā)明一實(shí)施方式的半導(dǎo)體器件的制造方法的一工序中的溝槽電容器的側(cè)壁接觸及其周邊結(jié)構(gòu)的剖面圖。
圖6是表示本發(fā)明一實(shí)施方式的半導(dǎo)體器件的制造方法的一工序中的溝槽電容器的側(cè)壁接觸及其周邊結(jié)構(gòu)的剖面圖。
圖7是表示本發(fā)明一實(shí)施方式的半導(dǎo)體器件的制造方法的一工序中的溝槽電容器的側(cè)壁接觸及其周邊結(jié)構(gòu)的剖面圖。
圖8是表示本發(fā)明一實(shí)施方式的半導(dǎo)體器件的制造方法的一工序中的溝槽電容器的側(cè)壁接觸及其周邊結(jié)構(gòu)的剖面圖。
圖9是表示現(xiàn)有的使用了溝槽電容器的DRAM的溝槽電容器單元部結(jié)構(gòu)的剖面圖。
圖10是表示現(xiàn)有的使用了溝槽電容器的DRAM的溝槽電容器單元部結(jié)構(gòu)的平面圖。
具體實(shí)施例方式
以下，參照附圖來說明本發(fā)明一實(shí)施方式的半導(dǎo)體器件及其制造方法。
在本發(fā)明一實(shí)施方式的半導(dǎo)體器件及其制造方法中，在構(gòu)成使用了溝槽電容器的半導(dǎo)體器件中的溝槽電容器和襯底表面上形成的晶體管的擴(kuò)散層之間的一部分電連接路徑的溝槽上部的半圓柱狀半導(dǎo)體層中，埋入電阻率比該半圓柱狀半導(dǎo)體層低的其他材料。由此，降低溝槽電容器和晶體管的擴(kuò)散層之間的電連接路徑的電阻及其偏差。
圖1是表示本發(fā)明一實(shí)施方式的半導(dǎo)體器件中的溝槽電容器的側(cè)壁接觸和其周邊結(jié)構(gòu)的剖面圖，圖2是表示本發(fā)明一實(shí)施方式的半導(dǎo)體器件中的溝槽電容器單元部結(jié)構(gòu)的平面圖。再有，圖1是沿圖2中的B-B’線的剖面圖。如圖2所示，溝槽電容器單元通常為左右對(duì)稱結(jié)構(gòu)，但在圖1的剖面圖中，僅表示沿B-B’線的部分，即左半部的部分。
作為半導(dǎo)體襯底，這里使用p型硅襯底(半導(dǎo)體襯底)1。在p型硅襯底1中，形成用于形成溝槽電容器的溝槽2。如果將襯底從襯底1的表面至溝槽2底面部大致三等分為襯底1的上層部、中層部、下層部，則在從襯底1的中層部到下層部的溝槽2周圍，形成第一n型擴(kuò)散層作為溝槽電容器的極板電極3。通過將作為含有砷的玻璃的砷玻璃(AsSG)埋入溝槽內(nèi)直至襯底1的中層部，經(jīng)熱處理擴(kuò)散后將其除去來形成該極板電極3。
在形成極板電極3的部分的溝槽2的內(nèi)壁上形成第一絕緣膜4，而且在第一絕緣膜4的內(nèi)側(cè)埋入摻雜了砷等雜質(zhì)的第一n型多晶硅層5。在將第一n型多晶硅層5埋入在溝槽2內(nèi)后，從溝槽2上端進(jìn)行深度1.0至1.5μm的腐蝕，以使其殘存在形成了極板電極3的部分上，即僅殘存在第一絕緣膜4的內(nèi)側(cè)。在除了襯底1上層部的上部以外的部分中包含的溝槽2的內(nèi)壁上，形成比第一絕緣膜4厚的第二絕緣膜6。在第二絕緣膜6的內(nèi)側(cè)及襯底1上層部的上部的溝槽的內(nèi)側(cè)，埋入摻雜了砷等雜質(zhì)的第二n型多晶硅層7。第二絕緣膜6以其上端位于距襯底1表面至深度0.10到0.20μm的位置來形成，第二n型多晶硅層7以其上面位于距襯底1表面至深度0.03到0.05μm的位置來形成，所以如后述那樣，第二n型多晶硅層7為以下結(jié)構(gòu)直接接觸襯底1上層部的上部的溝槽的側(cè)壁，在該部分中有與襯底1的側(cè)壁接觸11。
而且，在本發(fā)明一實(shí)施方式的半導(dǎo)體器件中，在第二n型多晶硅層7中，夾入具有電阻率比第二n型多晶硅層7低的材料組成的形成圓筒狀膜的一部分形狀的低電阻膜15。該低電阻膜15的具體形成方法在后面詳述，而簡(jiǎn)單說明時(shí)，在淀積第二n型多晶硅層7的材料至中途后，在其內(nèi)壁上形成低電阻膜15，而且通過淀積埋入第二n型多晶硅層7的材料，可將圓筒狀的低電阻膜15夾入在第二n型多晶硅層7內(nèi)部。圓筒狀的低電阻膜15在其后的第二n型多晶硅層7被加工的工序中，通常被除去一部分，最終為形成一部分圓筒狀膜的形態(tài)。再有，低電阻膜15的形狀是任意的，不限于形成圓筒狀膜的全部或一部分的形狀。第二n型多晶硅層7和低電阻膜15構(gòu)成溝槽電容器的存儲(chǔ)節(jié)點(diǎn)電極的一部分。
在從以上那樣形成的溝槽電容器的上層部到中央部，通過將與圖2的平面上的晶體管的源-漏區(qū)14重復(fù)的范圍外的部分除去，并且保留部分的角被弄圓，在殘存部分的端部，形成半圓柱狀的第二n型多晶硅層7。此外，上述加工的結(jié)果，在相互相鄰的單元中包含的半圓柱狀的第二n型多晶硅層7之間，形成溝8。標(biāo)號(hào)8指示的部位是溝的側(cè)面部。在溝槽電容器的上面及被除去的部分中，形成第三絕緣膜9作為元件隔離區(qū)。特別是形成了在溝8內(nèi)部形成的第三絕緣膜9，用于進(jìn)行圖2所示的相鄰單元的元件隔離。
在襯底1上層部的上部中含有的溝槽2的側(cè)壁周圍，即沒有形成第二絕緣膜6的部分的溝槽的側(cè)壁周圍，形成通過來自第二n型多晶硅層7的雜質(zhì)擴(kuò)散形成的第二n型擴(kuò)散層10。該第二n型擴(kuò)散層10和第二n型多晶硅層7的接合部將襯底1和第二n型多晶硅層7結(jié)合，成為將溝槽電容器和襯底表面上形成的晶體管進(jìn)行電連接的側(cè)壁接觸11。
在襯底表面，在由溝槽2隔離的位置上，通過柵絕緣膜16形成柵電極12。而在襯底表面附近，在柵電極12和溝槽2之間利用柵電極12自匹配地形成作為晶體管的有源區(qū)的第三n型擴(kuò)散層13，以可接觸第二n型擴(kuò)散層10。
在以上那樣構(gòu)成的本發(fā)明一實(shí)施方式的半導(dǎo)體器件中，在構(gòu)成使用了溝槽電容器的半導(dǎo)體器件中的溝槽電容器和襯底表面上形成的晶體管的擴(kuò)散層13的一部分連接路徑的溝槽上部的半圓柱狀半導(dǎo)體層8中，埋入具有電阻率比該半圓柱狀半導(dǎo)體層8低的低電阻膜15。因此，通過溝槽上層部的半圓柱狀半導(dǎo)體層8，在晶體管的擴(kuò)散層13和溝槽電容器之間流過電流時(shí)，電流選擇性地流過半圓柱狀半導(dǎo)體層8中的低電阻膜15。
例如，作為半圓柱狀半導(dǎo)體層8中電流路徑的一部分的X部分的寬度依賴于半圓柱狀半導(dǎo)體層8的寬度W，半圓柱狀半導(dǎo)體層8的寬度W依賴于溝槽2和溝8的相對(duì)位置的制造上的組合偏移，是多個(gè)單元間某種程度的偏差，所以在半圓柱狀半導(dǎo)體層8的電阻值上多個(gè)單元間也產(chǎn)生偏差。
但是，在本發(fā)明一實(shí)施方式的半導(dǎo)體器件中，在半圓柱狀半導(dǎo)體層8中可夾入埋入低電阻膜15，并且即使產(chǎn)生溝槽2和溝8相對(duì)位置的制造上的組合偏移，低電阻膜15也具有隨著溝8的形成而被除去的量的偏差小的形態(tài)。
因此，在流過半圓柱狀半導(dǎo)體層8中的電流選擇性流過低電阻膜15中時(shí)的電阻值中，在多個(gè)單元間幾乎沒有偏差，其結(jié)果，可以降低溝槽電容器和擴(kuò)散層之間的電連接路徑的電阻值(帶狀電阻值)的偏差。而且，通過在半圓柱狀半導(dǎo)體層8中埋入低電阻膜15，可以降低帶狀電阻值本身。其結(jié)果，在DRAM等的半導(dǎo)體器件中，在采用上述結(jié)構(gòu)時(shí)，可以提高作為器件整體的性能。
下面，說明本發(fā)明一實(shí)施方式的半導(dǎo)體器件的制造方法。
圖3至圖8是分別表示本發(fā)明一實(shí)施方式的半導(dǎo)體器件的制造方法的一工序中的溝槽電容器的側(cè)壁接觸及其周邊結(jié)構(gòu)的剖面圖。
首先，如圖3所示，將在p型硅襯底1上通過柵絕緣膜16形成的掩模材料的氮化硅膜(SiN)17或其上層形成的氧化硅膜(SiO2)等作為掩模，形成距襯底1的表面深度約8μm、直徑約0.2μm的溝槽2。溝槽的直徑例如為210nm左右。在形成溝槽2后，通過將含有砷的玻璃即砷玻璃(AsSG)埋入在溝槽2內(nèi)直至襯底1的中層部并通過熱處理被擴(kuò)散，從而在從溝槽中層部到下層部的溝槽周圍形成第一n型擴(kuò)散層3，作為溝槽電容器的極板電極3。在形成極板電極3后，將溝槽2內(nèi)的砷玻璃除去。然后，在溝槽2的內(nèi)壁上形成膜厚約5nm的第一絕緣膜4。作為第一絕緣膜4，常常使用氮化硅膜(SiN)。此外，第一絕緣膜4的膜厚例如為5至6nm左右。在形成第一絕緣膜4后，為了低電阻化，形成以高濃度摻雜了砷(As)等雜質(zhì)的第一n型多晶硅層5并埋入在溝槽內(nèi)，通過各向異性或各向同性離子腐蝕，對(duì)第一n型多晶硅層5進(jìn)行深腐蝕，僅在形成極板電極3的部分的溝槽2內(nèi)保留第一n型多晶硅層5。
在加工第一n型多晶硅層5后，淀積第二絕緣膜6，如圖4所示，進(jìn)行各向異性腐蝕加工，僅在溝槽2內(nèi)壁上保留第二絕緣膜6。作為第二絕緣膜6，常常使用氧化硅膜(SiO2)。此外，第二絕緣膜6的膜厚例如為30nm。
在加工第二絕緣膜6后，如圖5所示，在以溝槽2不被掩埋的程度來形成高濃度摻雜了砷(As)等雜質(zhì)的第二n型多晶硅層7后，淀積電阻率比第二n型多晶硅層7低的低電阻膜15。這里，第二n型多晶硅層7盡量薄地形成。例如，其膜厚為30nm左右。作為低電阻膜15的材料，可使用鎢硅化物或鉬硅化物等高熔點(diǎn)金屬。此外，低電阻膜15的膜厚例如為10至20nm。然后，還形成以高濃度摻雜了砷等雜質(zhì)的追加的第二n型多晶硅層7’并完全埋入溝槽2。再有，第二n型多晶硅層7和追加的第二n型多晶硅層7’也可以使用相同的材料。而且，第二n型多晶硅層7和追加的第二n型多晶硅層7’也可以使用與第一n型多晶硅層5相同的材料。
在通過追加的第二n型多晶硅層7’埋入了溝槽2后，如圖6所示，通過各向異性或各向同性腐蝕，對(duì)第二n型多晶硅層7和追加的第二n型多晶硅層7’及低電阻膜15進(jìn)行腐蝕，使溝槽2內(nèi)的上述各層的表面距襯底1表面在深度0.1μm左右。
在第二n型多晶硅層7和追加的第二n型多晶硅層7’及低電阻膜15的腐蝕加工后，通過使用氟化銨(NH4F)等濕法腐蝕來除去第二絕緣膜6的上部，使第二絕緣膜6的上端位于距襯底表面0.1至0.2μm左右。在第二絕緣膜6的加工后，在形成再追加的第二n型多晶硅層7”并再次完全埋入溝槽后，如圖7所示，通過各向異性或各向同性干法腐蝕，對(duì)再追加的第二n型多晶硅層7”進(jìn)行腐蝕，使溝槽2內(nèi)的再追加的第二n型多晶硅層7”的表面距襯底1表面深度0.03至0.05μm左右。
再有，至此的加工結(jié)果，第二n型多晶硅層7、追加的第二n型多晶硅層7’以及再追加的第二n型多晶硅層7”被一體化形成，并且具有同樣的功能，所以以后代表它們并稱為第二n型多晶硅層7。
在圖7所示的工序后，將通過光刻形成的抗蝕劑作為掩模，如圖8所示，通過各向異性腐蝕而形成溝8?；蛘撸趫D7所示的工序后，在淀積氧化膜并將表面平坦化后，通過光刻和干法腐蝕來形成溝8也可以。然后，在溝8中埋入絕緣膜(圖1中的第三絕緣膜9；在圖8中未圖示)后，通過CMP將表面平坦化，除去作為掩模材料形成的氮化硅膜17。再有，如上述那樣，溝8和絕緣膜在圖8中用于進(jìn)行與右側(cè)相鄰的單元的元件隔離。
在形成元件隔離區(qū)后，通過常規(guī)工藝來形成構(gòu)成晶體管的柵電極12、有源區(qū)的第三n型擴(kuò)散層13等后，獲得圖1和圖2所示的本發(fā)明一實(shí)施方式的半導(dǎo)體器件中的溝槽電容器的側(cè)壁接觸及其周邊結(jié)構(gòu)。
權(quán)利要求
1.一種半導(dǎo)體器件，其特征在于，它包括形成在半導(dǎo)體襯底的溝槽中的溝槽電容器；驅(qū)動(dòng)所述溝槽電容器的晶體管；構(gòu)成所述溝槽電容器和所述晶體管之間的一部分電連接路徑的所述溝槽上部的半圓柱狀半導(dǎo)體層；以及埋入在所述半圓柱狀半導(dǎo)體層內(nèi)且電阻率比所述半圓柱狀半導(dǎo)體層低的低電阻層。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述低電阻層以形成圓筒狀膜的一部分的形態(tài)夾置埋入在所述半圓柱狀半導(dǎo)體層內(nèi)。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述低電阻層由高熔點(diǎn)金屬形成。
4.如權(quán)利要求3所述的半導(dǎo)體器件，其特征在于，所述高熔點(diǎn)金屬是鎢硅化物。
5.如權(quán)利要求3所述的半導(dǎo)體器件，其特征在于，所述高熔點(diǎn)金屬是鉬硅化物。
6.如權(quán)利要求1至5任何一項(xiàng)所述的半導(dǎo)體器件，其特征在于，所述半圓柱狀半導(dǎo)體層的一部分直接接觸所述溝槽側(cè)壁并具有與所述半導(dǎo)體襯底的側(cè)壁接觸。
7.如權(quán)利要求1至5任何一項(xiàng)所述的半導(dǎo)體器件，其特征在于，所述低電阻層和所述半圓柱狀半導(dǎo)體層構(gòu)成所述溝槽電容器的存儲(chǔ)節(jié)點(diǎn)電極的一部分。
8.如權(quán)利要求1至5任何一項(xiàng)所述的半導(dǎo)體器件，其特征在于，所述晶體管是MOS晶體管。
9.一種半導(dǎo)體器件的制造方法，其特征在于，在構(gòu)成于半導(dǎo)體襯底的溝槽中形成的溝槽電容器和驅(qū)動(dòng)所述溝槽電容器的晶體管之間的一部分電連接路徑的所述溝槽上部的半圓柱狀半導(dǎo)體層內(nèi)，埋入電阻率比所述半圓柱狀半導(dǎo)體層低的低電阻層。
10.如權(quán)利要求9所述的半導(dǎo)體器件的制造方法，其特征在于，所述低電阻層以形成圓筒狀膜的一部分的形態(tài)夾置埋入在所述半圓柱狀半導(dǎo)體層內(nèi)。
11.如權(quán)利要求9所述的半導(dǎo)體器件的制造方法，其特征在于，所述低電阻層由高熔點(diǎn)金屬形成。
12.如權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其特征在于，所述高熔點(diǎn)金屬是鎢硅化物。
13.如權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其特征在于，所述高熔點(diǎn)金屬是鉬硅化物。
14.如權(quán)利要求9至13任何一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，所述半圓柱狀半導(dǎo)體層的一部分直接接觸所述溝槽側(cè)壁并具有與所述半導(dǎo)體襯底的側(cè)壁接觸。
15.如權(quán)利要求9至11任何一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，所述低電阻層和所述半圓柱狀半導(dǎo)體層構(gòu)成所述溝槽電容器的存儲(chǔ)節(jié)點(diǎn)電極的一部分。
16.如權(quán)利要求9至11任何一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，所述晶體管是MOS晶體管。
全文摘要
提供一種半導(dǎo)體器件及其制造方法，可抑制使用了溝槽電容器的半導(dǎo)體器件中因溝槽電容器和晶體管連接部的加工位置偏差引起的該連接部電阻值的偏差，同時(shí)降低該電阻值本身。本發(fā)明的半導(dǎo)體器件包括形成在半導(dǎo)體襯底的溝槽中的溝槽電容器；驅(qū)動(dòng)溝槽電容器的晶體管；構(gòu)成溝槽電容器和晶體管的一部分電連接路徑的溝槽上部的半圓柱狀半導(dǎo)體層；以及埋入在半圓柱狀半導(dǎo)體層內(nèi)，具有電阻率比半圓柱狀半導(dǎo)體層低的低電阻層。
文檔編號(hào)H01L21/334GK1542975SQ20041000674
公開日2004年11月3日 申請(qǐng)日期2004年2月26日 優(yōu)先權(quán)日2003年2月26日
發(fā)明者小山治彥 申請(qǐng)人:株式會(huì)社東芝