專利名稱：凹陷捕獲型存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非揮發(fā)性存儲器，特別有關(guān)于凹陷捕獲型存儲器結(jié)構(gòu)。。
背景技術(shù)：
非揮發(fā)性存儲元件包括一可以儲存電荷的機(jī)制，如懸浮柵極(指閃存而言)以及電荷出入控制單元。非揮發(fā)性存儲器可以應(yīng)用在計算機(jī)中的基本輸出輸入系統(tǒng)(BIOS)，高密度非揮發(fā)性存儲器的應(yīng)用范圍則包括可攜式設(shè)備中的大容量存儲裝置、固態(tài)相機(jī)以及個人計算機(jī)的適配卡等。非揮發(fā)性存儲器具有許多優(yōu)點，例如快速存取時間、低功率損耗且耐用。為了迎合在機(jī)動計算器系統(tǒng)中的應(yīng)用需求，低電功率及快速存取的功能成為非揮發(fā)性存儲器的設(shè)計趨向。在高性能的存儲器中有一個極重要的關(guān)鍵參數(shù)稱為電容耦合率(capacitive-coupling ratio)。在傳統(tǒng)的技術(shù)領(lǐng)域中已發(fā)展出許多種不同形式的非揮發(fā)性存儲器(nonvolatile memory)。非揮發(fā)性存儲器的信息儲存必須依賴將電荷長時間留存于懸浮柵中，因此用來隔離儲存機(jī)制結(jié)構(gòu)的介電層必須具有良好的特性。目前的低電壓閃存通常在3到5伏特的操作電壓下對浮動?xùn)艠O(以閃存為例)進(jìn)行充電或放電動作。由于電子隧穿是浮動?xùn)艠O充放電所采用的基本技術(shù)，在要求降低供應(yīng)電壓的趨勢下，為了達(dá)到高電子隧穿效率，浮動?xùn)艠O與基板間的介電層厚度必須予以縮減。然而當(dāng)介電層厚度縮減至10nm以下時，其可靠度也隨之降低?，F(xiàn)有的閃存欲進(jìn)行程序化動作時，在控制柵極上施加高電壓，電子即從硅基板的源極穿過柵極氧化層進(jìn)入浮動?xùn)艠O。欲進(jìn)行抹除動作時，在控制柵極上施加低電壓或不施電壓，在硅基板的漏極施加高電壓，電子即穿過柵極氧化層回到源極。
現(xiàn)今SOC(system on chip)技術(shù)期望具有快速可寫以及可讀的非揮發(fā)性存儲器制作于同一芯片之上。而單層多晶硅工藝(single polysilicon processing)可以與其它元件如晶體管工藝整合。非揮發(fā)性存儲器除傳統(tǒng)利用雙層多晶硅工藝(double polysilicon processing)的堆棧柵極型存儲器(stack gate memories)之外，尚有所謂的電荷捕獲型存儲器(charge trapping memories)，其利用ONO或ON的結(jié)構(gòu)來取代隧穿氧化層/浮動?xùn)艠O的功能，利用載流子捕獲于ONO結(jié)構(gòu)中的氮化硅層與否以定義數(shù)字狀態(tài)。在ONO的結(jié)構(gòu)的上方則配置控制柵極。此外，近似的結(jié)構(gòu)有采用將儲存載流子的膜層配置于控制柵極的底側(cè)，如美國專利號US Patent No.4,881,108、美國專利號U.S.Patent No.5,768,192，發(fā)明人為Eitan B.，發(fā)明名稱″Non-volatile semiconductor memorycell utilizing asymmetrical charge trapping″，申請日為16 June，1998。有關(guān)電荷捕獲型存儲器的現(xiàn)有技術(shù)可以參閱如美國專利號US Patent No.6,335,554，發(fā)明人為Yoshikawau以及Kuniyoshi，發(fā)明名稱為“Semiconductor Memory”，申請日為3，7，2000.，上述專利公開具有ONO結(jié)構(gòu)的存儲器以儲存位信息。另外，相關(guān)文獻(xiàn)可參閱Chan，T.Y.et al，″A True Single-TransistorOxide-Nitride-Oxide EEPROM Device，″IEEE Electron Device Letters，vol.EDL-8.No.3，Mar.1987。鑒于上述的需要，本發(fā)明提出多種凹陷捕獲型存儲器的結(jié)構(gòu)。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種多位存儲器。根據(jù)上述目的，本發(fā)明提供一種凹陷捕獲型存儲器結(jié)構(gòu)，其包括半導(dǎo)體襯底，在襯底上形成由氧化硅所構(gòu)成的柵極氧化層，本發(fā)明的控制柵極結(jié)構(gòu)下緣具有一凹陷結(jié)構(gòu)(notched)向柵極結(jié)構(gòu)內(nèi)側(cè)凹入。柵極的表面上形成一絕緣層覆蓋該控制柵極及凹陷結(jié)構(gòu)的側(cè)面及襯底表面上，絕緣層的材料可以采用二氧化硅或能隙(energy gap)約大于7電子伏特(＞7eV)的材料。間隙壁配置于柵極的側(cè)璧上，并填入凹陷結(jié)構(gòu)(notched)，用來形成ON結(jié)構(gòu)可作為捕獲(trapping)載流子機(jī)制以利于儲存載流子以定義數(shù)字信號。間隙壁的材料可以為氮化硅或是能隙約小于6電子伏特(＜6eV)的材料。一源/漏極區(qū)位于柵極凹陷結(jié)構(gòu)下方兩側(cè)。其中可具有硅化金屬形成于控制柵極以及該源/漏極區(qū)之上。硅化金屬的材料可包括TiSi2、CoSi2以及NiSi。
本發(fā)明的第二實施例與第一實施例大致相仿，與第一實施例相異者包括源/漏極區(qū)上不具有硅化金屬。柵極結(jié)構(gòu)由三層結(jié)構(gòu)組成包括多晶硅層、硅化金屬、介電結(jié)構(gòu)層組成。該硅化金屬包括WSi2、TiSi2。介電結(jié)構(gòu)層組成可包括氮化硅、氧化硅或是氮化硅/氧化硅的組合。
本發(fā)明的第三實施例與第一實施例大致相仿，與第一實施例相異者包括具有一口袋離子注入(pocket implantation)區(qū)域位于源/漏極區(qū)的內(nèi)側(cè)，位于控制柵極凹陷結(jié)構(gòu)(notched)下方，且與源/漏極區(qū)的摻雜離子電性相反，可抑制短溝道效應(yīng)(short channel effect)，且可增進(jìn)熱載流子注入凹陷結(jié)構(gòu)的效率。第四實施則與本發(fā)明的第二實施例大致相仿，其也包括一口袋離子注入?yún)^(qū)域位于源/漏極區(qū)之側(cè)且與源/漏極區(qū)的摻雜離子電性相反。第五以及第六實施例采用輕摻雜的漏極區(qū)域(lightly doped drain，LDD)可以控制熱載流子效應(yīng)，并具有一口袋離子注入(pocket implantation)區(qū)域位于源/漏極區(qū)的內(nèi)側(cè)，及位于輕摻雜區(qū)域下方，且與源/漏極區(qū)的摻雜離子電性相反。上述輕摻雜的漏極區(qū)域的離子電性與源/漏極區(qū)的摻雜離子電性相同，但輕摻雜的結(jié)比重?fù)诫s的漏極結(jié)較淺且靠近柵極下的溝道。第七以及第八實施例系采用雙摻雜的漏極區(qū)域(double diffused drain，DDD)可以控制結(jié)擊穿效應(yīng)(junction breakdown)。上述雙摻雜的漏極區(qū)域的離子電性與源/漏極區(qū)的摻雜離子電性相同，但輕摻雜的結(jié)比重?fù)诫s的漏極結(jié)較深且靠近柵極下的溝道，并具有一口袋離子注入(pocket implantataion)區(qū)域位于雙摻雜的源/漏極區(qū)的內(nèi)側(cè)，及位于控制柵極凹陷結(jié)構(gòu)(notched)下方，且與源/漏極區(qū)的摻雜離子電性相反。
第九實施例與第一實施例大致相同，唯在本例中，采用氧化物間隙壁，而利用氮化物填入凹陷結(jié)構(gòu)(notched)中，作為儲存載流子的機(jī)制用來定義數(shù)字狀態(tài)。同理，第十實施例到第十六實施例分別對應(yīng)于第二實施例到第八實施例，其中相對應(yīng)組群的差異亦在于采用氧化物間隙壁取代氮化物，但仍利用氮化物填入凹陷結(jié)構(gòu)(notched)中。
第十七實施例至第二十四實施例對應(yīng)于第一實施例至第八實施例，主要的差異在于采用雙間隙壁結(jié)構(gòu)。如同在第一實施例至第八實施例中原有的氮化物或是能隙約小于6電子伏特材料的第一間隙壁，且該第一間隙壁填入凹陷結(jié)構(gòu)(notched)中之外，第二間隙壁則形成在第一間隙壁的外側(cè)，該第二間隙壁為氧化物或是能隙大于7電子伏特的材料。因此，上述架構(gòu)形成ONO結(jié)構(gòu)。


圖1顯示本發(fā)明第一實施例示意圖；圖2顯示本發(fā)明第二實施例示意圖；圖3顯示本發(fā)明第三實施例示意圖；
圖4顯示本發(fā)明第四實施例示意圖；圖5顯示本發(fā)明第五實施例示意圖；圖6顯示本發(fā)明第六實施例示意圖；圖7顯示本發(fā)明第七實施例示意圖；圖8顯示本發(fā)明第八實施例示意圖；圖9顯示本發(fā)明第九實施例示意圖；圖10顯示本發(fā)明第十實施例示意圖；圖11顯示本發(fā)明第十一實施例示意圖；圖12顯示本發(fā)明第十二實施例示意圖；圖13顯示本發(fā)明第十三實施例示意圖；圖14顯示本發(fā)明第十四實施例示意圖；圖15顯示本發(fā)明第十五實施例示意圖；圖16顯示本發(fā)明第十六實施例示意圖；圖17顯示本發(fā)明第十七實施例示意圖；圖18顯示本發(fā)明第十八實施例示意圖；圖19顯示本發(fā)明第十九實施例示意圖；圖20顯示本發(fā)明第二十實施例示意圖；圖21顯示本發(fā)明第二十一實施例示意圖；圖22顯示本發(fā)明第二十二實施例示意圖；圖23顯示本發(fā)明第二十三實施例示意圖；圖24顯示本發(fā)明第二十四實施例示意圖。
附圖標(biāo)記說明2 半導(dǎo)體襯底 4 柵極氧化層6 摻雜的多晶硅層 8 凹陷結(jié)構(gòu)(notched)10絕緣層 12間隙壁14源/漏極區(qū)16硅化金屬6a多晶硅層 6b硅化金屬6c介電結(jié)構(gòu)層 18口袋離子注入?yún)^(qū)域18a 輕摻雜的漏極區(qū)域(lightly 18b 雙摻雜的漏極區(qū)域doped drain) (double diffused drain)12a 第二間隙壁
具體實施例方式
為使本發(fā)明的上述和其它目的、特征、和優(yōu)點能更明顯易懂，本文舉優(yōu)選實施例，并配合附圖作詳細(xì)說明如下，然下述各實施例只做一說明非用來限定本發(fā)明。本發(fā)明的結(jié)構(gòu)配置請參閱圖1到圖24存儲器的截面示意圖。請首先參閱圖1，在此存儲器結(jié)構(gòu)中包括半導(dǎo)體襯底2，在一實施例中以硅基板做一說明，然非用來限定本發(fā)明。襯底2可以為結(jié)晶面向<100>的單晶硅，當(dāng)然以上只做一例子，非用來限定本發(fā)明，其它結(jié)晶方向或其它類型的半導(dǎo)體亦可以作為發(fā)明實施例。在襯底2中可以利用淺溝槽絕緣技術(shù)制作隔離區(qū)域，例如STI(shallow trench isolation)。接著于襯底2上形成由氧化硅所構(gòu)成的柵極氧化層4，一般可以在攝氏溫度約700至1100度之下于氧環(huán)境中以熱氧化法長成。此外，也可以采用其它方法如化學(xué)氣相沉積法(ChemicalVapor Deposition，CVD)形成，其厚度約為50-150埃。一摻雜的多晶硅層6沉積于氧化層4之上。此多晶硅層6的制作可以采用PH3為離子源，以摻雜法或是同步摻雜法將磷離子摻入而成。再使用微影技術(shù)定義控制柵極的圖案。值得注意的是，本發(fā)明的控制柵極結(jié)構(gòu)下緣具有一凹陷結(jié)構(gòu)(notched)8向柵極結(jié)構(gòu)內(nèi)側(cè)凹入。于柵極6及凹陷結(jié)構(gòu)的側(cè)面及襯底表面上形成一絕緣層10覆蓋該控制柵極的表面，此絕緣層10的制作可以采用熱氧化法長成，也可以采用其它方法如化學(xué)氣相沉積法或是以上兩種方法的組合而形成，絕緣層10的材料可以采用二氧化硅或二氧化鉿等的氧化物，或是能隙約大于7電子伏特的材料。間隙壁12配置于柵極的側(cè)璧上，并填入凹陷結(jié)構(gòu)(notched)8，用來形成ON結(jié)構(gòu)可作為捕獲載流子機(jī)制以利于儲存載流子以定義數(shù)字信號。間隙壁12的材料可以為氮化硅或是能隙約小于6電子伏特的材料。間隙壁12的制作方式可以采用形成一絕緣層，接著對絕緣層進(jìn)行各向異性蝕刻，以利于在控制柵極6的側(cè)壁上形成一間隙壁12。其中，各向異性蝕刻可采用反應(yīng)離子蝕刻法(reactive ion etching，RIE)或是等離子蝕刻(plasma etching)。上述的絕緣層可以采用如低壓化學(xué)氣相沉積法(LowPressure CVD，LPCVD)或是等離子增強(qiáng)式化學(xué)氣相沉積法(Plasma EnhancedCVD，PECVD)等任何適當(dāng)?shù)姆椒?，沉積一氮化硅(SiNx)層。在一具體實施例中，此氮化硅層可選擇SiH4、NH3、N2、N2O或是SiH4Cl2、NH3、N2、N2O作為反應(yīng)氣體，于溫度攝氏300至800度之下形成。
一源/漏極區(qū)14位于柵極下方兩側(cè)。其中可具有硅化金屬16形成于控制柵極6以及該源/漏極區(qū)14之上。在此方向可以觀察到此結(jié)構(gòu)的氮化物間隙壁12可以分別儲存兩個位。其中該源/漏極區(qū)包括硅化金屬形成于其上，間隙壁可以分別儲存第一位以及第二位，其數(shù)字信號狀態(tài)例如可為(0，0)、(1，0)、(0，1)、(1，1)。此方向觀察的間隙壁兩者為一對稱的結(jié)構(gòu)，左邊位于抹除或編程時與右邊位執(zhí)行相同功能時，其所對應(yīng)的源、漏極區(qū)剛好相反。因此該源/漏極區(qū)可以分別作為左、右位的源、漏極區(qū)域，而為相反結(jié)構(gòu)。由另外的垂直紙面方向觀之，同理可以觀察到該控制柵極的第三及第四間隙壁可以分別儲存第三位以及第四位(未圖標(biāo))。硅化金屬16的材料可包括TiSi2、CoSi2以及NiSi。制作硅化金屬可以提高導(dǎo)電性。以一實施例，在控制柵極、源/漏極區(qū)S/D的表面形成金屬，以利后續(xù)硅化工藝。其中，金屬可以采用鈦金屬或其它均等功能的金屬。之后，涂布一光致抗蝕劑層于預(yù)定的區(qū)域，以定義欲制作硅化金屬的區(qū)域。之后，采用蝕刻技術(shù)去除未被光致抗蝕劑層所覆蓋的區(qū)域。提供熱能源，如采用熱處理技術(shù)使得與硅基板接觸的金屬層與硅產(chǎn)生硅化反應(yīng)形成硅化金屬層于柵極、源/漏極區(qū)S/D之上。在其它例子中，也可以采用硅化鎳(NiSi)作為硅化金屬。
請參閱圖2，本發(fā)明的第二實施例與第一實施例大致相仿，相同或近似的構(gòu)造則采用相同的標(biāo)記以利于說明。本實施例與第一實施例相異者包括源/漏極區(qū)14上不具有硅化金屬16。柵極結(jié)構(gòu)由三層結(jié)構(gòu)組成包括多晶硅層6a、硅化金屬6b、介電結(jié)構(gòu)層6c所組成。硅化金屬6b包括WSi、TiSi2。介電結(jié)構(gòu)層6c組成可包括氮化硅、氧化硅或是氮化硅/氧化硅的組合。
請參閱圖3，本發(fā)明的第三實施例與第一實施例大致相仿，同理相同標(biāo)號代表相同結(jié)構(gòu)。本實施例與第一實施例相異者包括具有一口袋離子注入?yún)^(qū)域18位于源/漏極區(qū)14之側(cè)，位于控制柵極凹陷結(jié)構(gòu)(notched)8下方，且與源/漏極區(qū)14的摻雜離子電性相反，可抑制短溝道效應(yīng)，且可增進(jìn)熱載流子注入凹陷結(jié)構(gòu)的效率。圖4則與本發(fā)明的第二實施例大致相仿，其也包括一口袋離子注入?yún)^(qū)域18位于源/漏極區(qū)14之側(cè)且與源/漏極區(qū)14的摻雜離子電性相反。
圖5以及圖6分別對應(yīng)于圖3以及圖4，可以控制熱載流子效應(yīng)，第五以及第六實施例采用輕摻雜的漏極區(qū)域(lightly doped drain)，并具有一口袋離子注入(pocket implantation)區(qū)域位于源/漏極區(qū)的內(nèi)側(cè)，及位于輕摻雜區(qū)域下方，且與源/漏極區(qū)的摻雜離子電性相反。上述輕摻雜的源/漏極區(qū)域的離子電性與源/漏極區(qū)14的摻雜離子電性相同，但輕摻雜的結(jié)比重?fù)诫s的源/漏極結(jié)較淺且靠近柵極下的溝道。第七以及第八實施例采用雙摻雜的源/漏極區(qū)域(double diffused drain，DDD)可以控制結(jié)擊穿效應(yīng)(junction breakdown)。上述雙摻雜的漏極區(qū)域的離子電性與源/漏極區(qū)的摻雜離子電性相同，但輕摻雜的結(jié)比重?fù)诫s的源/漏極結(jié)較深且靠近柵極下的溝道，并具有一口袋離子注入(pocket implantation)區(qū)域位于雙摻雜的源/漏極區(qū)的內(nèi)側(cè)，及位于控制柵極凹陷結(jié)構(gòu)(notched)下方，且與源/漏極區(qū)的摻雜離子電性相反。
請參閱圖9，其與第一實施例大致相同，唯在本例中，采用氧化物間隙壁12，而利用氮化物填入凹陷結(jié)構(gòu)(notched)8中，作為儲存載流子的機(jī)制用來定義數(shù)字狀態(tài)。同理，圖10～16分別對應(yīng)到圖2到圖8，其中相對應(yīng)組群的差異亦在于采用氧化物間隙壁12取代氮化物，仍利用氮化物填入凹陷結(jié)構(gòu)(notched)8中。
圖17至圖24的八個實施例對應(yīng)于第一實施例至第八實施例，主要的差異在于采用雙間隙璧結(jié)構(gòu)。除原先氮化物的第一間隙壁12且以氮化物填入凹陷結(jié)構(gòu)(notched)8中之外，第二間隙壁12a則形成在第一間隙壁12的外側(cè)，其材料為氧化物或是能隙大于7電子伏特的材料。因此，上述架構(gòu)形成ONO結(jié)構(gòu)。
由本發(fā)明的圖示可知，在平行紙面方向，可分別儲存數(shù)字信號于兩間隙壁中，而在垂直方向，若有需要也可以制作間隙壁分別儲存兩數(shù)字信號，因此，本結(jié)構(gòu)可以儲存二或四位的邏輯信號。而絕緣層配合間隙壁構(gòu)成類似ONO或ON的結(jié)構(gòu)，可以儲存載流子于氮化物材料的間隙壁中。
以上所述僅為本發(fā)明的優(yōu)選實施例而已，并非用來限定本發(fā)明的保護(hù)范圍，凡其它未脫離本發(fā)明所揭示的精神下所完成的等效改變或修飾，均應(yīng)包括在所附權(quán)利要求內(nèi)。
權(quán)利要求
1.一種凹陷捕獲型存儲器，包括半導(dǎo)體襯底；柵極氧化層，形成在上述半導(dǎo)體襯底之上；控制柵極，形成在上述柵極氧化層之上，上述的控制柵極結(jié)構(gòu)下緣具有一凹陷結(jié)構(gòu)(notched)向該控制柵極結(jié)構(gòu)內(nèi)側(cè)凹入；一絕緣層，形成于該控制柵極及凹陷結(jié)構(gòu)的側(cè)面及襯底表面上；第一間隙壁，配置于該絕緣層的表面及側(cè)壁上，并填入上述凹陷結(jié)構(gòu)，用來形成可作為捕獲載流子機(jī)制以利于儲存載流子以定義數(shù)字信號；源/漏極區(qū)，位于該控制柵極凹陷結(jié)構(gòu)下方兩側(cè)；以及硅化金屬，形成于控制柵極以及該源/漏極區(qū)之上。
2.如權(quán)利要求1所述的凹陷捕獲型存儲器，其中還包括口袋離子注入?yún)^(qū)域在該源/漏極區(qū)之側(cè)，位于該控制柵極凹陷結(jié)構(gòu)下方，且與該源/漏極區(qū)的摻雜離子電性相反。
3.如權(quán)利要求1所述的凹陷捕獲型存儲器，其中還包括輕摻雜漏極位于該源/漏極區(qū)之側(cè)，位于該控制柵極凹陷結(jié)構(gòu)下方，其中輕摻雜的結(jié)比重?fù)诫s的源/漏極結(jié)較淺且靠近柵極下的溝道，并具有一口袋離子注入(pocketimplantation)區(qū)域位于源/漏極區(qū)的內(nèi)側(cè)，及位于輕摻雜區(qū)域下方，且與源/漏極區(qū)的摻雜離子電性相反。
4.如權(quán)利要求1所述的凹陷捕獲型存儲器，其中還包括雙摻雜漏極在該源/漏極區(qū)的內(nèi)側(cè)，位于該控制柵極凹陷結(jié)構(gòu)下方，其中輕摻雜的結(jié)比重?fù)诫s的源/漏極結(jié)較深且靠近柵極下的溝道，并具有一口袋離子注入?yún)^(qū)域位于雙摻雜的源/漏極區(qū)的內(nèi)側(cè)，及位于控制柵極凹陷結(jié)構(gòu)下方，且與源/漏極區(qū)的摻雜離子電性相反。
5.如權(quán)利要求1所述的凹陷捕獲型存儲器，其中還有一分別填入上述凹陷結(jié)構(gòu)的材料層為氮化硅或能隙小于6電子伏特的材料，且該第一間隙壁材料為氧化硅或是能隙約大于7電子伏特的材料。
6.如權(quán)利要求2所述的凹陷捕獲型存儲器，其中還有一分別填入上述凹陷結(jié)構(gòu)的材料層為氮化硅或能隙小于6電子伏特的材料，且該第一間隙壁材料為氧化硅或是能隙約大于7電子伏特的材料。
7.如權(quán)利要求3所述的凹陷捕獲型存儲器，其中還有一分別填入上述凹陷結(jié)構(gòu)的材料層為氮化硅或能隙小于6電子伏特的材料，且該第一間隙壁材料為氧化硅或是能隙約大于7電子伏特的材料。
8.如權(quán)利要求4所述的凹陷捕獲型存儲器，其中還有一分別填入上述凹陷結(jié)構(gòu)的材料層為氮化硅或能隙小于6電子伏特的材料，且該第一間隙壁材料為氧化硅或是能隙約大于7電子伏特的材料。
9.如權(quán)利要求1所述的凹陷捕獲型存儲器，其中還包括第二間隙壁位于該第一間隙壁的側(cè)面，該第二間隙壁為氧化硅或是能隙約大于7電子伏特的材料。
10.如權(quán)利要求2所述的凹陷捕捉獲型存儲器，其中還包括第二間隙壁位于該第一間隙壁的側(cè)面，該第二間隙壁為氧化硅或是能隙約大于7電子伏特的材料。
11.如權(quán)利要求3所述的凹陷捕獲型存儲器，其中還包括第二間隙壁位于該第一間隙壁的側(cè)面，該第二間隙壁為氧化硅或是能隙約大于7電子伏特的材料。
12.如權(quán)利要求4所述的凹陷捕獲型存儲器，其中還包括第二間隙壁位于該第一間隙壁的側(cè)面，該第二間隙壁為氧化硅或是能隙約大于7電子伏特的材料。
13.如權(quán)利要求1所述的凹陷捕獲型存儲器，其中上述絕緣層為氧化硅或是能隙約大于7電子伏特的材料。
14.如權(quán)利要求1所述的凹陷捕獲型存儲器，其中上述間隙壁的材料可以為氮化硅或是能隙約小于6電子伏特的材料。
15.如權(quán)利要求1所述的凹陷捕獲型存儲器，其中上述硅化金屬的材料可包括TiSi2、CoSi2以及NiSi。
16.如權(quán)利要求2所述的凹陷捕獲型存儲器，其中上述絕緣層為氧化硅或是能隙約大于7電子伏特的材料。
17.如權(quán)利要求2所述的凹陷捕獲型存儲器，其中上述間隙壁的材料可以為氮化硅或是能隙約小于6電子伏特的材料。
18.如權(quán)利要求2所述的凹陷捕獲型存儲器，其中上述硅化金屬的材料可包括TiSi2、CoSi2以及NiSi。
19.如權(quán)利要求3所述的凹陷捕獲型存儲器，其中上述絕緣層為氧化硅或是能隙約大于7電子伏特的材料。
20.如權(quán)利要求3所述的凹陷捕獲型存儲器，其中上述間隙壁的材料可以為氮化硅或是能隙約小于6電子伏特的材料。
21.如權(quán)利要求3所述的凹陷捕獲型存儲器，其中上述硅化金屬的材料可包括TiSi2、CoSi2以及NiSi。
22.如權(quán)利要求4所述的凹陷捕獲型存儲器，其中上述絕緣層為氧化硅或是能隙約大于7電子伏特的材料。
23.如權(quán)利要求4所述的凹陷捕獲型存儲器，其中上述間隙壁的材料可以為氮化硅或是能隙約小于6電子伏特的材料。
24.如權(quán)利要求4所述的凹陷捕獲型存儲器，其中上述硅化金屬的材料可包括TiSi2、CoSi2以及NiSi。
25.一種凹陷捕獲型存儲器，包括半導(dǎo)體襯底；柵極氧化層，形成在上述半導(dǎo)體襯底之上；控制柵極結(jié)構(gòu)，形成在上述柵極氧化層之上，上述的控制柵極結(jié)構(gòu)下緣具有一凹陷結(jié)構(gòu)(notched)向該控制柵極結(jié)構(gòu)內(nèi)側(cè)凹入，該控制柵極結(jié)構(gòu)包括多晶硅層/硅化金屬層/第一介電層；第二介電層，形成于該控制柵極與凹陷結(jié)構(gòu)側(cè)面及襯底的表面上；第一間隙壁，配置于該控制柵極的側(cè)壁上，并填入上述凹陷結(jié)構(gòu)，用來形成可作為捕獲載流子機(jī)制以利于儲存載流子以定義數(shù)字信號；以及源/漏極區(qū)，位于該控制柵極凹陷結(jié)構(gòu)下方兩側(cè)。
26.如權(quán)利要求25所述的凹陷捕獲型存儲器，其中還包括口袋離子注入?yún)^(qū)域位于該源/漏極區(qū)的內(nèi)側(cè)，位于該控制柵極凹陷結(jié)構(gòu)下方，且與該源/漏極區(qū)的摻雜離子電性相反。
27.如權(quán)利要求25所述的凹陷捕獲型存儲器，其中還包括輕摻雜漏極位于該源/漏極區(qū)的內(nèi)側(cè)，位于該控制柵極凹陷結(jié)構(gòu)下方，其中輕摻雜的結(jié)比重?fù)诫s的源/漏極結(jié)較淺且靠近柵極下的溝道，并具有一口袋離子注入(pocketimplantation)區(qū)域位于源/漏極區(qū)的內(nèi)側(cè)，及位于輕摻雜區(qū)域下方，且與源/漏極區(qū)的摻雜離子電性相反。
28.如權(quán)利要求25所述的凹陷捕獲型存儲器，其中還包括雙摻雜漏極在該源/漏極區(qū)的內(nèi)側(cè)，位于該控制柵極凹陷結(jié)構(gòu)下方，其中輕摻雜的結(jié)比重?fù)诫s的源/漏極結(jié)較深且靠近柵極下的溝道，并具有一口袋離子注入?yún)^(qū)域位于雙摻雜的源/漏極區(qū)的內(nèi)側(cè)，及位于控制柵極凹陷結(jié)構(gòu)下方，且與源/漏極區(qū)的摻雜離子電性相反。
29.如權(quán)利要求25所述的凹陷捕獲型存儲器，其中還有一分別填入上述凹陷結(jié)構(gòu)的材料層為氮化硅或能隙小于6電子伏特的材料，且該第一間隙壁材料為氧化硅或是能隙約大于7電子伏特的材料。
30.如權(quán)利要求26所述的凹陷捕獲型存儲器，其中還有一分別填入上述凹陷結(jié)構(gòu)的材料為氮化硅或能隙小于6電子伏特的材料，且該第一間隙壁材料為氧化硅或是能隙約大于7電子伏特的材料。
31.如權(quán)利要求27所述的凹陷捕獲型存儲器，其中還有一分別填入上述凹陷結(jié)構(gòu)的材料為氮化硅或能隙小于6電子伏特的材料，且該第一間隙壁材料為氧化硅或是能隙約大于7電子伏特的材料。
32.如權(quán)利要求28所述的凹陷捕獲型存儲器，其中還有一分別填入上述凹陷結(jié)構(gòu)的材料為氮化硅或能隙小于6電子伏特的材料，且該第一間隙壁材料為氧化硅或是能隙約大于7電子伏特的材料。
33.如權(quán)利要求25所述的凹陷捕獲型存儲器，其中還包括第二間隙壁位于該第一間隙壁的側(cè)面，該第二間隙壁為氧化硅或是能隙約大于7電子伏特的材料。
34.如權(quán)利要求26所述的凹陷捕獲型存儲器，其中還包括第二間隙壁位于該第一間隙壁的側(cè)面，該第二間隙壁為氧化硅或是能隙約大于7電子伏特的材料。
35.如權(quán)利要求27所述的凹陷捕獲型存儲器，其中還包括第二間隙壁位于該第一間隙壁的側(cè)面，該第二間隙壁為氧化硅或是能隙約大于7電子伏特的材料。
36.如權(quán)利要求28所述的凹陷捕獲型存儲器，其中還包括第二間隙壁位于該第一間隙壁的側(cè)面，該第二間隙壁為氧化硅或是能隙約大于7電子伏特的材料。
37.如權(quán)利要求25所述的凹陷捕獲型存儲器，其中上述第二介電層為氧化硅或是能隙約大于7電子伏特的材料。
38.如權(quán)利要求25所述的凹陷捕獲型存儲器，其中上述第一間隙壁的材料可以為氮化硅或是能隙約小于6電子伏特的材料。
39.如權(quán)利要求25所述的凹陷捕獲型存儲器，其中上述硅化金屬的材料可包括TiSi2、WSi2。
40.如權(quán)利要求25所述的凹陷捕獲型存儲器，其中上述第一介電層的材料可包括氧化硅或氮化硅或其組合。
41.如權(quán)利要求26所述的凹陷捕獲型存儲器，其中上述第二介電層為氧化硅或是能隙約大于7電子伏特的材料。
42.如權(quán)利要求26所述的凹陷捕獲型存儲器，其中上述第一間隙壁的材料可以為氮化硅或是能隙約小于6電子伏特的材料。
43.如權(quán)利要求26所述的凹陷捕獲型存儲器，其中上述硅化金屬的材料可包括TiSi2、WSi2。
44.如權(quán)利要求26所述的凹陷捕獲型存儲器，其中上述第一介電層的材料可包括氧化硅或氮化硅或其組合。
45.如權(quán)利要求27所述的凹陷捕獲型存儲器，其中上述第二介電層為氧化硅或是能隙約大于7電子伏特的材料。
46.如權(quán)利要求27所述的凹陷捕獲型存儲器，其中上述第一間隙壁的材料可以為氮化硅或是能隙約小于6電子伏特的材料。
47.如權(quán)利要求27所述的凹陷捕獲型存儲器，其中上述硅化金屬的材料可包括TiSi2、WSi2。
48.如權(quán)利要求27所述的凹陷捕獲型存儲器，其中上述第一介電層的材料可包括氧化硅或氮化硅或其組合。
49.如權(quán)利要求28所述的凹陷捕獲型存儲器，其中上述第二介電層為氧化硅或是能隙約大于7電子伏特的材料。
50.如權(quán)利要求28所述的凹陷捕獲型存儲器，其中上述第一間隙壁的材料可以為氮化硅或是能隙約小于6電子伏特的材料。
51.如權(quán)利要求28所述的凹陷捕獲型存儲器，其中上述硅化金屬的材料可包括TiSi2、WSi2。
52.如權(quán)利要求28所述的凹陷捕獲型存儲器，其中上述第一介電層的材料可包括氧化硅或氮化硅或其組合。
全文摘要
本發(fā)明公開一種凹陷捕獲型存儲器(NotchedTrapping Memories)，其包括半導(dǎo)體襯底；柵極氧化層，形成在上述半導(dǎo)體襯底之上；控制柵極，形成在上述柵極氧化層之上，上述的控制柵極結(jié)構(gòu)下緣具有一凹陷結(jié)構(gòu)(notched)向該控制柵極結(jié)構(gòu)內(nèi)側(cè)凹入；絕緣層，形成于該控制柵極的表面上；間隙壁，配置于該控制柵極的側(cè)璧上，并填入上述凹陷結(jié)構(gòu)(notched)，用來形成可作為捕獲載流子機(jī)制以利于儲存載流子以定義數(shù)字信號；源/漏極區(qū)，位于該控制柵極下方兩側(cè)；以及硅化金屬，形成于控制柵極以及該源/漏極區(qū)之上。
文檔編號H01L27/105GK1610121SQ200310102739
公開日2005年4月27日 申請日期2003年10月22日 優(yōu)先權(quán)日2003年10月22日
發(fā)明者鄭湘原 申請人:應(yīng)用智慧有限公司