專利名稱：半導體襯底的制造方法以及半導體裝置的制造方法和由該方法制造的半導體襯底以及半 ...的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及能使半導體裝置具有高速動作特性以及低電力消耗等的高性能特性的半導體襯底的制造方法以及在工序中包括此半導體襯底的制造方法的半導體裝置的制造方法，還有由該制造方法制造的半導體襯底以及利用該半導體襯底制造的半導體裝置。
以更充分地說明關(guān)于本發(fā)明在現(xiàn)時的技術(shù)水平為目的，通過將在本發(fā)明中引用的或者特定的專利、專利申請、專利公報、科學論文等的全部在此處進行參照，引入其全部的說明。
背景技術(shù)：
現(xiàn)在，在MOS型的晶體管中為了削減漏電流，開發(fā)了在Si襯底中預先決定的區(qū)域埋入空洞的SON(Silicon-On-Nothing硅在空洞)襯底。
此SON襯底的制造方法的一例在特開2001-144276中有記載。圖1A至圖1D是關(guān)于第一個以往的SON襯底的制造方法的各個工序中SON襯底的部分縱向剖面圖。對利用了硬掩模的蝕刻技術(shù)和各向異性蝕刻技術(shù)組合使用，在Si襯底形成具有高縱橫尺寸比的溝道，進一步之后在100％氫氣環(huán)境中進行高溫熱處理。
即，如圖1A所示，在硅襯底124上形成掩模材料121，進一步在該掩模材料121上形成抗蝕劑圖案122。
如圖1B所示，將抗蝕劑圖案122作為掩模，將掩模材料121通過各向異性蝕刻圖案化，將抗蝕劑圖案122的圖案復制到掩模材料121。剝離抗蝕劑圖案122后，將掩模材料121作為掩模使用，通過各向異性蝕刻將硅襯底124圖案化，在硅襯底124的上部區(qū)域形成2維排列的多個溝道120。
如圖1C以及圖1D所示，除去掩模材料121之后，在100％氫氣環(huán)境中進行高溫熱處理。由此，各溝道120的開口部分關(guān)閉，多個微小的空洞126在硅襯底124內(nèi)形成，進一步通過使該多個小空洞126成為一體，1個平板狀的空洞125在硅襯底124內(nèi)形成。
另外，SON襯底的制造方法的另一例在IEEE Transaction onelecrodevice(IEEE電子器件學報)第47卷(11號)2179頁～2187頁(2000年11月號)中有記載。圖2A至圖2C是關(guān)于第二個以往的SON襯底的制造方法的各個工序中SON襯底的部分縱向剖面圖。在Si襯底上依次通過外延生長形成SiGe膜以及Si膜，在Si膜上形成為了進行蝕刻的洞，由該洞通過選擇性地蝕刻除去SiGe膜，在Si膜下形成空洞。
即，如圖2A所示，在硅襯底132上通過外延生長形成SiGe膜130，進一步在SiGe膜130上外延生長形成Si膜131。
如圖2B所示，在Si膜131中形成為了進行蝕刻的洞133。
如圖2C所示，由Si膜131的洞133通過選擇性地蝕刻除去SiGe膜130，在Si膜下形成空洞。
另一方面，與上述SON半導體襯底不同，在Si襯底中部分地形成由氧化物(主要是二氧化硅)構(gòu)成絕緣膜的襯底，也就是說，SOI(Silicon-On-Insulator硅在絕緣體)襯底也已經(jīng)被開發(fā)。
最簡單地制造該SOI襯底的以往的方法是應用了SIMOX工序(Separation-By-Implanted-Oxygen通過引入氧隔離)的方法。此方法利用SiO2掩模等的掩模，只在硅襯底規(guī)定的區(qū)域選擇性地注入O+離子，通過進行和通常的SIMOX工序相同的高溫熱處理，在硅襯底規(guī)定的區(qū)域部分地形成SOI構(gòu)造的方法。
但是，圖1A至圖1D所示的前述第一種以往的制造方法存在以下這樣的問題點。
第一，為了形成多個溝道120，堆積了成為蝕刻掩模的膜121(例如SiO2膜)之后，涂抗蝕劑122，通過曝光加工抗蝕劑122之后，加工掩模121。進一步除去光抗蝕劑123之后，利用掩模121在Si襯底124中形成多個深溝道120，其后，除去掩模121之后，進行高溫下的熱處理，形成1個平板狀的空洞125，為此，工序是非常復雜的。
第二，各個溝道120通常具有縱橫尺寸比超過5這樣非常高的縱橫尺寸比，開口部分有必要是細長而且非常深的形狀，為了形成這樣的具有高縱橫尺寸比的深溝道120的蝕刻需要難的技術(shù)。
第三，為了形成具有這樣高的縱橫尺寸比的深溝道的蝕刻通常有隨著蝕刻工序帶來污染的深刻問題。即，有必要對深溝道內(nèi)部進行清洗，但這樣的清洗除了需要非常難的技術(shù)之外，還存在即使進行了此清洗，通常也不能完全去除污染的可能性。
第四，有必要在100％氫氣環(huán)境下而且高溫下進行熱處理，存在如果有一步出錯，就會帶來爆炸的危險的可能性。
另一方面，圖2A至圖2C所示的前述以往第二種制造方法存在以下這樣的問題。
第一，有必要根據(jù)作為繁雜而且高成本的工序的周知的外延成長法，在襯底132上形成由SiGe膜130以及Si膜131構(gòu)成的2層構(gòu)造。
第二，這些由外延生長得到的，是由晶格常數(shù)不同的物質(zhì)構(gòu)成的多層構(gòu)造，容易引入結(jié)晶缺陷和失真。
第三，通常的Si-LSI工序中，作為污染源包括周知的使器件特性惡化的Ge，而且在形成空洞的區(qū)域之外的區(qū)域中高濃度地殘留Ge。
這樣，如果采用以往周知的技術(shù)做成SON襯底，需要復雜的工序，會引起其結(jié)果成本增高，進一步污染物質(zhì)殘留，對器件特性帶來負面影響等的很多問題。
另外，以往以來的應用了SIMOX的SOI襯底的制造方法也會引起以下這樣的問題。
第一，在圖案邊緣部分，能看到Si膜和SiO2膜有隆起和塌陷等的特殊的形狀，同時發(fā)生多個缺陷。
第二，在得到的半導體襯底的表面，在形成部分SOI構(gòu)造的區(qū)域和沒有形成此構(gòu)造的區(qū)域之間產(chǎn)生段差。即，不能保證表面平坦性。
這樣，如果采用以往周知的技術(shù)做成部分SOI襯底，在襯底內(nèi)部產(chǎn)生缺陷，進一步保證半導體表面的平坦性就很困難。
發(fā)明內(nèi)容
本發(fā)明主要的目的在于提供一種沒有前述問題的SON半導體襯底的制造方法。
本發(fā)明進一步的目的在于提供低成本、高品質(zhì)的SON半導體襯底的制造方法。
本發(fā)明進一步的目的在于提供在工序中包括沒有前述問題的SON半導體襯底制造方法的半導體裝置的制造方法。
本發(fā)明進一步的目的在于提供在工序中包括低成本、高品質(zhì)的SON半導體襯底的制造方法的半導體裝置的制造方法。
本發(fā)明進一步的目的在于提供沒有前述問題的SON半導體襯底。
本發(fā)明進一步的目的在于提供低成本、高品質(zhì)的SON半導體襯底。
本發(fā)明進一步的目的在于提供包括沒有前述問題的SON半導體襯底的半導體裝置。
本發(fā)明進一步的目的在于提供包括低成本、高品質(zhì)的SON半導體襯底的半導體裝置。
本發(fā)明進一步的目的在于提供沒有前述問題的部分SOI半導體襯底的制造方法。
本發(fā)明進一步的目的在于提供降低缺陷密度而且具有高平坦性的部分SOI半導體襯底的制造方法。
本發(fā)明進一步的目的在于提供在工序中包括沒有前述問題的部分SOI半導體襯底的制造方法的半導體裝置的制造方法。
本發(fā)明進一步的目的在于提供在工序中包括降低缺陷密度而且具有高平坦性的部分SOI半導體襯底的制造方法的半導體裝置的制造方法。
本發(fā)明進一步的目的在于提供沒有前述問題的部分SOI半導體襯底。
本發(fā)明進一步的目的在于提供降低缺陷密度而且具有高平坦性的部分SOI半導體襯底。
本發(fā)明進一步的目的在于提供包括沒有前述問題的部分SOI半導體襯底的半導體裝置。
本發(fā)明進一步的目的在于提供包括降低缺陷密度而且具有高平坦性的部分SOI半導體襯底的半導體裝置。
本發(fā)明的第一方面提供一種半導體襯底的制造方法，包括第1步驟，在襯底預先決定的區(qū)域中選擇性地注入離子，由該注入的離子在前述預先決定的區(qū)域內(nèi)形成多個微小的空洞；和第2步驟，通過對該襯底實施熱處理，使前述多個微小空洞的各個成長，進一步使相鄰的微小空洞結(jié)合，形成由在前述預先決定的區(qū)域中延伸的空洞構(gòu)成的絕緣區(qū)域。
根據(jù)本發(fā)明，在前述第1步驟中，在前述預先決定的區(qū)域內(nèi)注入離子，通過該注入，在該預先決定的區(qū)域內(nèi)形成多個微小的空洞。該多個微小的空洞即使是在常溫離子注入的情況下，也能形成。即，通過離子注入的能量，襯底內(nèi)的原子脫離，形成微小的空洞。此處，當注入的離子是輕離子的情況下，相鄰的離子聚集成為氣體。
在第1步驟中，在最終應當形成空洞的區(qū)域，即預先決定的區(qū)域選擇性地注入前述的離子是必要的。采用根據(jù)本發(fā)明的方法制造的半導體襯底制造半導體裝置是最終的目的，對于應當形成前述的空洞的區(qū)域，只要是考慮了使半導體裝置具有怎樣的特性任意地決定即可，本發(fā)明沒有特別地限定此區(qū)域。
在前述第2步驟中，使該多個微小空洞的各個生長，進一步使相鄰的微小空洞結(jié)合，在該預先決定的區(qū)域延伸形成由空洞構(gòu)成的絕緣區(qū)域。在前述第2步驟中，由熱處理形成的前述成為一體的空洞具有沒有接縫的連續(xù)的內(nèi)部表面，前述成為一體的空洞具有由該內(nèi)部表面與前述襯底的外部完全封閉的內(nèi)部空間。即該內(nèi)部空間與前述襯底的外部不連通。另外，通過選擇注入離子的區(qū)域，能選擇空洞延伸的區(qū)域。即該預先決定的區(qū)域是與該襯底的表面大致平行的平坦狀的區(qū)域時，前述的空洞也能是與該襯底的表面大致平行的平坦狀的空洞。
優(yōu)選前述第2步驟中的熱處理包括在使前述襯底軟化，在前述襯底內(nèi)部形成前述空洞的瞬間，即使相當于空洞形成的區(qū)域的襯底表面鼓起，襯底表面又能立即恢復平坦程度的高溫下的熱處理，在保持較高的襯底平坦性的觀點上是優(yōu)選。典型地，通過在1000℃以上的溫度下的熱處理中暴露襯底，較高地保持襯底表面的平坦性成為可能。在位于前述空洞的上方的該襯底區(qū)域中做成半導體裝置。然后，前述空洞承擔作為襯底中的絕緣區(qū)域即埋入的絕緣區(qū)域的作用。因此，優(yōu)選跨越形成前述空洞的區(qū)域和沒有形成前述空洞的區(qū)域，前述襯底表面是平坦的。即較高地保持襯底表面的平坦性，進一步，前述空洞的內(nèi)側(cè)表面，即前述空洞的上部和前述襯底的界面與前述襯底平坦的表面大致平行而且是平坦的，這點使利用了該襯底的半導體裝置的制造工序，例如使光刻工序容易進行的同時，能使利用該襯底制造的半導體裝置能發(fā)揮期望的高性能。
即，通過進行前述第1步驟以及第2步驟，在具有平坦的表面的同時，制造具有該平坦的空洞的SON半導體襯底成為可能。
在以往的SON半導體襯底的制造方法中，相當于形成空洞的區(qū)域的襯底表面鼓起，就不能保證襯底表面的平坦性，或者在空洞和襯底表面之間產(chǎn)生缺陷。
但是，根據(jù)本發(fā)明，因為在前述第2步驟的熱處理中包括典型地在1000℃以上的高溫下的熱處理，所以保證襯底表面的平坦性的同時制造SON襯底成為可能。其理由是因為通過前述這樣的高溫熱處理，使襯底軟化，其結(jié)果，在襯底內(nèi)部形成空洞的瞬間，即使空洞形成的部分的襯底表面鼓起，襯底表面也能立即恢復平坦，即一旦鼓起的部分被弄平。
即，通過使前述第2步驟至少包括前述的高溫熱處理，使在前述第1步驟中在該預先決定的區(qū)域內(nèi)形成的前述多個微小空洞的各個成長，進一步使相鄰的微小空洞結(jié)合，形成在前述預先決定的區(qū)域中延伸的由空洞構(gòu)成的絕緣區(qū)域的另一方面，能實現(xiàn)該襯底表面的高平坦性。
另外，前述第2步驟，使相鄰的微小空洞相結(jié)合，在為了由在前述預先決定的區(qū)域中延伸的空洞形成由空洞構(gòu)成的絕緣區(qū)域的1000℃以上的高溫范圍進行的前述高溫熱處理之前，為了將前述注入的離子作為氣體向前述襯底外放出，也可以進一步包括在400℃以上700℃以下的低溫域進行的低溫熱處理。
另外，前述第2步驟，為了使相鄰的微小空洞相結(jié)合，在由在前述預先決定的區(qū)域中延伸的空洞形成由空洞構(gòu)成的絕緣區(qū)域的1000℃以上的高溫范圍進行的前述高溫熱處理之前，為了使前述多個微小空洞的各個成長，也可以進一步包括在700℃以上1000℃以下的中溫區(qū)域進行的中溫熱處理。
另外，前述第2步驟也可以進一步包括為了將前述注入的離子作為氣體向前述襯底外部放出，在400℃以上700℃以下的低溫域進行的低溫熱處理；為了使前述多個微小空洞的各個成長，在700℃以上1000℃以下的中溫區(qū)域進行的中溫熱處理；以及為了使相鄰的微小空洞相結(jié)合，由在前述預先決定的區(qū)域中延伸的空洞形成由空洞構(gòu)成的絕緣區(qū)域的1000℃以上的高溫范圍進行的前述高溫熱處理。
換言之，通過將前述襯底暴露在400℃以上700℃以下的低溫域的低溫熱處理，在第1步驟中注入的離子作為氣體向前述襯底外放出。接著，通過將前述襯底暴露在700℃以上1000℃以下的中溫域的中溫熱處理，離子作為氣體放出的前述多個微小的空洞的各個成長。進一步，通過將前述襯底暴露在1000℃以上的高溫域的高溫熱處理，能使相鄰的空洞結(jié)合，在前述襯底的預先決定的區(qū)域形成延伸的空洞的同時，能象前述這樣保持襯底表面的平坦性。
進一步，更優(yōu)選前述低溫熱處理在400℃以上600℃以下進行，前述中溫熱處理800℃以上1000℃以下進行，前述高溫熱處理在從1200℃開始上升的溫度下進行。
在前述第2步驟中，至少是高溫熱處理也可以在富含氧的環(huán)境下進行。此種情況下，氧環(huán)境中含有的氧原子通過高溫熱處理，從前述襯底表面通過襯底上部區(qū)域被導入完全地封閉的前述空洞的內(nèi)部空間中，由該導入的氧使前述空洞的內(nèi)側(cè)表面被氧化，在前述空洞的內(nèi)側(cè)表面形成氧化膜。除了前述的作用效果之外，通過在富含氧的環(huán)境中進行高溫熱處理，能在前述空洞的內(nèi)側(cè)表面形成氧化膜。
通過在空洞的內(nèi)部表面形成氧化膜，使在空洞的絕緣性增高，由此漏電流進一步的降低以及削減成為可能。
然后，通過調(diào)整氧環(huán)境的氧含有量即氧濃度，調(diào)整在該空洞的內(nèi)側(cè)表面形成的氧化膜的膜厚是可能的。換言之，通過使氧環(huán)境的氧含量即氧濃度增加，能使在該空洞的內(nèi)側(cè)表面形成的氧化膜的厚度增加。
另外，通過調(diào)整前述離子注入的條件以及前述氧環(huán)境中的高溫熱處理的條件，能使在前述空洞的側(cè)壁的氧化膜的厚度比在前述空洞的內(nèi)側(cè)上下面形成的氧化膜的厚度還要厚。在前述高溫熱處理中，氧環(huán)境中含有的氧原子是從前述襯底表面導入到前述空洞內(nèi)的原子，是從前述襯底表面到前述襯底內(nèi)部、和形成前述空洞的深度的范圍是在大約同一深度的范圍內(nèi)導入的原子。即調(diào)整前述離子注入的條件以及前述氧環(huán)境下的高溫熱處理的條件，將氧環(huán)境中含有的氧原子在該襯底內(nèi)導入的深度設定在形成該空洞深度的范圍內(nèi)，優(yōu)選在該深度范圍的中間值附近。由此，該空洞的內(nèi)側(cè)上下面是由在該空洞的內(nèi)部空間中導入的氧被氧化的。與此相對，由于該空洞的側(cè)壁除了在該空洞的內(nèi)部空間導入的氧，也由在該襯底內(nèi)部的在該空洞的側(cè)壁附近導入的氧被氧化，所以在該空洞的側(cè)壁形成的氧化膜的厚度比在該空洞的內(nèi)側(cè)上下面形成的氧化膜的厚度還要厚。然后，在該空洞的側(cè)壁形成的氧化膜較厚的部分成為形成該空洞深度范圍的中間值附近最厚的。
如前述那樣，優(yōu)選前述氧化膜在和該襯底厚度方向大致垂直的前述空洞的內(nèi)側(cè)上下表面上較薄、空洞的內(nèi)表面在和襯底的厚度方向大致平行的側(cè)壁上較厚地形成。此種情況下，前述氧化膜由于在前述空洞的內(nèi)側(cè)上下表面上是較薄地形成的，所以與在前述空洞的內(nèi)側(cè)上下表面上氧化膜較厚地形成的半導體襯底相比，能使介電常數(shù)更低。特別是，在前述空洞的內(nèi)側(cè)表面上優(yōu)選在不形成表面能級程度為止，較薄地形成該氧化膜。進一步，如前述那樣，在前述空洞的內(nèi)側(cè)表面形成的前述氧化膜比在與前述襯底的厚度方向大致平行的方向延伸的部分厚。因此，提高對于在半導體襯底的厚度方向的機械強度以及機械應力的耐久性成為可能，由此，高精度地保持該空洞的形狀成為可能。
另外，空出規(guī)定的間隔，在同一深度范圍在襯底中形成多個前述空洞也是可能的。此種情況下，通過調(diào)整前述離子注入的條件以及前述氧環(huán)境中的高溫熱處理的條件，使多個前述空洞在襯底內(nèi)形成比氧化膜厚的部分相互更加分離的絕緣區(qū)域是可能的。此種情況下，多個前述空洞之間相互分離的氧化膜厚度較厚的部分相當于前述的形成前述空洞的側(cè)壁的氧化膜。此處，使多個前述空洞之間相互分離的氧化膜較厚的部分是膜厚根據(jù)深度值構(gòu)成不同的隔壁。前述空洞的中間的深度值成為膜厚極小的，越接近前述空洞的內(nèi)側(cè)上面的深度值以及內(nèi)側(cè)下面的深度值膜厚越增加。
進一步，通過繼續(xù)前述高溫熱處理，使前述隔壁部變形，對于深度值的變化膜厚成為大致均勻的隔壁是可能的。
一般地說，當制造在襯底內(nèi)部具有空洞的SON襯底時，在與襯底表面平行的水平方向上隨著空洞尺寸變大，維持該空洞的形狀以及位于該空洞上的襯底表面的高平坦性變得困難。也就是說，襯底的機械強度、總之襯底厚度方向上的機械強度降低。但是，如前所述那樣，由于該空洞在其內(nèi)部具有由前述氧化膜的一部分構(gòu)成的至少1個隔壁，該至少1個隔壁使該襯底的機械強度、總之在襯底厚度方向上的機械強度提高。因此，即使在前述空洞的水平方向上的尺寸大的情況下，該至少1個隔壁的存在使該空洞的形狀以及位于該空洞上的襯底表面的高平坦性容易維持。
進一步，該至少1個隔壁由于是由氧化物構(gòu)成的，所以保持低介電常數(shù)成為可能。
另外，在前述預先決定的區(qū)域內(nèi)，使存在沒注入離子的至少1個島狀的區(qū)域，進一步通過調(diào)整前述離子注入條件以及在前述氧環(huán)境中的高溫熱處理條件，形成由覆蓋前述空洞的內(nèi)側(cè)表面的部分和在該空洞內(nèi)存在的至少1個柱狀部分構(gòu)成的氧化膜是可能的。此種情況下，使多個前述空洞之間相互分離的氧化膜厚度厚的部分相當于在前述空洞內(nèi)形成的氧化物的柱狀部分。此處，氧化物的柱狀部分，其橫向的尺寸即根據(jù)徑深值構(gòu)成不同的柱。前述空洞中間的深度值處徑為極小，越接近前述空洞的內(nèi)側(cè)上面的深度值以及內(nèi)側(cè)下面的深度值徑越增加。
進一步，通過繼續(xù)前述高溫熱處理，使前述氧化膜的柱狀部分變形，對于深度值的變化，徑成為大致均一的柱是可能的。
如前所述那樣，一般地，當制造在襯底內(nèi)部具有空洞的SON襯底的情況下，在與空洞的襯底面平行的水平方向上隨著尺寸變大，維持該空洞的形狀以及位于該空洞上的襯底表面的高平坦性變得越困難。也就是說，襯底的機械強度、總之在襯底的厚度方向上的機械強度降低。但是，如前所述那樣，通過該空洞在其內(nèi)部具有由前述氧化膜的一部分構(gòu)成的至少1個柱狀部分，該至少1個柱狀部分使該襯底的機械強度、總之在襯底的厚方向上的機械強度提高。因此，即使當前述空洞的水平方向上的尺寸大的情況下，該至少1個柱狀部分的存在使維持該空洞的形狀以及位于該空洞上的襯底表面的高平坦性變得容易。
進一步，該至少1個柱狀部分由于是由氧化物構(gòu)成的，所以保持低的介電常數(shù)成為可能。
不管是氧化膜在空洞內(nèi)存在的前述襯底或者氧化膜在空洞內(nèi)不存在的前述襯底，任意一個都能被看作SON襯底。但是，根據(jù)以下的方法，制造SOI襯底是可能的。即，使氧環(huán)境中的氧含量即氧濃度進一步增加，通過增加前述空洞內(nèi)的膜厚，最終使前述空洞的內(nèi)部空間全體都充滿氧化膜是可能的。這樣前述空洞的內(nèi)部空間全體都充滿氧化膜的情況下，半導體襯底能被看作是SOI襯底。此時，關(guān)于本發(fā)明的前述半導體襯底的制造方法能被看作是所謂制造部分SOI襯底的方法。
當在氧環(huán)境中進行高溫熱處理的情況下，不必要使進行高溫熱處理的全部時間都是氧環(huán)境，只在某一時間在氧環(huán)境下進行高溫熱處理，其它的時間在惰性氣體的環(huán)境下進行高溫熱處理也可以。特別是優(yōu)選在進行高溫熱處理的期間內(nèi)，只在最后一定期間內(nèi)利用富含氧的環(huán)境。這樣的只在高溫熱處理的最后一定時間內(nèi)，在氧環(huán)境下進行高溫熱處理的理由如下。前述這樣的高溫熱處理是為了引起在襯底內(nèi)形成的微小的空洞進一步成長以及結(jié)合，最終在預先決定的區(qū)域內(nèi)形成成為一體的空洞2而進行的。但是，優(yōu)選在微小空洞成長以及結(jié)合的過程中，確實能夠防止在該微小空洞的內(nèi)側(cè)表面形成氧化膜。如果一旦在微小的空洞的內(nèi)側(cè)表面上形成了氧化膜，氧化膜會妨礙其后進一步的微小空洞的成長和結(jié)合，存在這樣的可能性。
還有，在本發(fā)明的半導體襯底的制造方法中，不只是高溫熱處理是在第2步驟中所包括的全部的子步驟，即低溫熱處理和中溫熱處理也在氧環(huán)境中進行是可能的。此處，如果低溫熱處理和中溫熱處理在氧環(huán)境中進行，多個微小空洞的內(nèi)側(cè)表面被氧化，恐怕其后的微小空洞的成長以及結(jié)合被妨礙，實際上這些低溫熱處理和中溫熱處理由于溫度不是十分高，所以環(huán)境中的氧不容易進入襯底中，微小空洞的內(nèi)側(cè)表面實質(zhì)上沒被氧化，即對微小空洞的成長和結(jié)合的過程帶來實質(zhì)的負面影響的可能性低。
除此之外，在氧環(huán)境中進行高溫熱處理的情況下，被氧化的不只是空洞的內(nèi)側(cè)表面，該襯底表面當然也被氧化，在該襯底表面形成氧化膜。如上所述那樣，通過調(diào)整氧環(huán)境中的氧含量即氧濃度，調(diào)整襯底表面被氧化區(qū)域的厚度是可能的，如此，調(diào)整在襯底表面形成的氧化膜的厚度是可能的。然后，通過在氧環(huán)境下的高溫熱處理，在該襯底表面形成的氧化膜在其后被除去即被削掉。在除去氧化膜厚的襯底中，空洞上的區(qū)域能作為活性層被使用。此種情況下，從氧化膜除去后的襯底表面至空洞上部為止的距離成為活性層的厚度。即通過調(diào)整在該襯底表面形成的氧化膜的厚度以及在前述空洞的內(nèi)側(cè)表面上形成的氧化膜的厚度，能調(diào)整該襯底的活性層的厚度。也就是說，使氧環(huán)境中的氧含量即氧濃度增高，如果在襯底表面形成的氧化膜的厚度增厚，該氧化膜除去后最終得到的半導體襯底的活性層的厚度變薄。使氧環(huán)境中的氧含量即氧濃度降低，如果在襯底表面形成的氧化膜的厚度變薄，該氧化膜除去后最終得到的半導體襯底的活性層的厚度變厚。
如前述那樣，該成為一體形成的空洞具有由內(nèi)側(cè)表面與前述襯底外部完全封閉的內(nèi)部空間。即該內(nèi)部空間與前述襯底外部不連通。即避免過高溫度下的熱處理，而且實現(xiàn)在前述空洞內(nèi)形成絕緣膜優(yōu)選在富含氧的環(huán)境下使熱處理在高溫下進行，將氧導入空洞內(nèi)。其它的元素例如在富含氮的環(huán)境下進行熱處理，將該其它元素導入空洞內(nèi)，至少需要比氧的情況下在更高的溫度下的熱處理。即通過熱處理在該空洞的內(nèi)側(cè)表面形成氧化膜以外的絕緣膜與形成前述的氧化膜的情況相比要難。另外，要使在該空洞的內(nèi)側(cè)表面形成的絕緣膜和前述襯底的界面的狀態(tài)良好的話，優(yōu)選氧化膜。這時、前述襯底是由硅形成襯底的情況下特別優(yōu)選的。
但是，在該空洞的內(nèi)側(cè)表面形成的絕緣膜是包括氧化膜的多層構(gòu)造也是可能的。此種情況下，在該空洞的內(nèi)側(cè)表面用前述的方法形成氧化膜之后，形成連通前述空洞和前述襯底外部的至少1個連通孔，經(jīng)由該連通孔，在覆蓋該空洞的內(nèi)側(cè)表面的氧化膜上，進一步形成至少1個其它的絕緣膜，形成覆蓋該空洞的內(nèi)側(cè)表面的多層絕緣構(gòu)造體，根據(jù)需要也是可能的。其后，利用任何已知的方法或者已知的工序，將該至少1個連通孔完全堵塞。此種情況下，構(gòu)成氧化膜以外的絕緣膜的絕緣物質(zhì)雖然包括具有絕緣性的所有物質(zhì)，但當前述襯底是硅的情況下，前述氧化膜優(yōu)選是氧化硅，作為其它絕緣膜的典型例子包括氧化鋁、氮化鋁、氧化鉿、氧化鋯以及氧化鉿硅等，但決不限定于這些。
另外，即使當由前述高溫熱處理在該空洞的內(nèi)側(cè)表面上不形成氧化膜的情況下，由前述的方法形成該空洞之后，形成連通前述空洞和前述襯底外部的至少1個連通孔，經(jīng)由該連通孔，在該空洞的內(nèi)側(cè)表面上形成至少1個絕緣膜根據(jù)需要也是可能的。其后，利用任何已知的方法或者已知的工序，將該至少1個連通孔完全堵塞。
在前述第1步驟中注入的離子優(yōu)選是由氫離子、氦離子、氖離子以及氟離子形成的群之中選擇的至少1種離子。
通過利用這樣所謂的“輕離子”進行離子注入，使對襯底帶來的損壞為最小限成為可能。其結(jié)果，在第1步驟中，沒有必要進行為了恢復損壞的襯底加熱處理，能在常溫進行離子注入。另外由于這些離子是比較輕的元素，其飛躍距離即離子被注入的深度也是容易控制的，其結(jié)果，在襯底內(nèi)預先決定的區(qū)域正確地注入離子變得容易。
在進行前述離子注入時，準備離子注入專用的掩模，使用該掩模只在該襯底預先決定的區(qū)域選擇地注入離子也是可能的，但此種情況下，做成具有與該襯底的預先決定的區(qū)域?qū)?、高精度的圖案的離子注入專用的掩模，而且將該掩模在前述襯底上正確地決定位置是必要的。
因此，基于上述襯底制造的半導體裝置是由在該襯底上至少1個電極，例如具有由柵極代表的控制電極的場效應晶體管代表那樣的半導體裝置時，不使用前述離子注入專用的掩模，與該電極自己對準的區(qū)域選擇性地注入離子是可能的。此種情況下，在進行前述第1步驟的離子注入之前，在前述襯底上形成至少1個電極，例如由柵極代表的控制電極，其后，在前述第1步驟中，將該電極作為掩模注入離子。即在注入離子工序之前由于已經(jīng)在襯底上形成了電極，所以該襯底上的電極在注入離子時起到掩模的作用。這樣的話，在電極正下方的區(qū)域不注入離子，至少在除了電極正下方區(qū)域的區(qū)域上注入離子，其結(jié)果，在其后的第2步驟中，即使將前述襯底暴露在熱處理中，在前述電極正下方的區(qū)域也不形成空洞，在該電極正下方區(qū)域的周圍形成該空洞。即與該電極自己對準的區(qū)域形成該空洞。
然后，利用具有與該電極自己對準的區(qū)域形成的該空洞的襯底，通過已知的方法形成與該電極自己對準的源區(qū)和漏區(qū)，制造半導體裝置成為可能。在該電極正下方的區(qū)域不存在空洞，在一個柵極的周圍形成的源區(qū)和漏區(qū)的正下方存在空洞。由此，通過該源區(qū)以及該漏區(qū)的下部與該空洞的上部鄰接，能抑制從該源以及漏區(qū)向襯底的漏電流的同時，能降低由于該源以及漏區(qū)和前述襯底之間的p-n結(jié)帶來的寄生電容，提高該半導體裝置的高速動作特性成為可能。即，做成離子注入專用的掩模而且不需要在前述襯底上正確地決定該掩模的位置，使該源區(qū)以及該漏區(qū)的下部鄰接，而且形成與前述電極自己對準的該空洞成為可能。
另外，基于前述襯底制造的半導體裝置是在該襯底上部區(qū)域至少1個絕緣區(qū)域，例如以淺溝道代表的具有絕緣的半導體裝置時，不使用前述離子注入專用的掩模，在與該絕緣區(qū)域自己對準的區(qū)域選擇性地注入離子是可能的。此種情況下，在前述第1步驟中的離子注入進行之前，在前述襯底形成至少1個絕緣區(qū)域，例如以淺溝道代表的絕緣，其后，在前述第1步驟中將該絕緣區(qū)作為掩模注入離子。即由于在注入離子的工序之前已經(jīng)在襯底形成絕緣區(qū)域，所以該襯底的絕緣區(qū)域完成注入離子時的掩模的作用。如果這樣的話，不在絕緣區(qū)域以及其正下方的區(qū)域注入離子，在至少除了絕緣區(qū)域以及其正下方的兩個區(qū)域的區(qū)域中注入離子，即結(jié)果，即使在此后的第2步驟中將前述襯底暴露在熱處理中，在絕緣區(qū)以及其正下方的區(qū)域上也不形成空洞，在由該絕緣區(qū)域劃定的區(qū)域上形成該空洞。即與在該絕緣區(qū)域自己對準的區(qū)域上形成該空洞。
在前述第1步驟中，離子是輕離子的情況下，為了減少該襯底受到的損壞，在常溫下進行前述離子注入是可能的。另外，也可以在前述第1步驟中，前述離子注入在比常溫高的溫度下進行，使由前述離子注入使該襯底受到的損壞恢復。
進一步，前述預先決定的區(qū)域通過在前述襯底的單一的半導體元件形成的區(qū)域跨越延伸，也可以在每個前述半導體裝置形成區(qū)域設計由前述成為一體的空洞構(gòu)成的絕緣區(qū)域?；蛘撸笆鲱A先決定的區(qū)域通過在前述襯底的單一的電路塊形成區(qū)域跨越延伸，也可以在每個前述電路塊形成區(qū)域設計由前述成為一體的空洞構(gòu)成的絕緣區(qū)域。
該襯底形成半導體裝置是可能的，而且在前述第1步驟中，通過在該襯底預先決定的區(qū)域中注入離子，形成多個微小的空洞是可能的，進一步，在前述第2步驟中使該多個微小的空洞的各個成長，進一步使相鄰的微小空洞之間結(jié)合，最終形成橫跨前述預先決定區(qū)域的全體存在的成為一體的空洞是可能的，只要是這樣的襯底即可，沒有特別的限制。該襯底的典型的例子包括硅襯底、硅以外的半導體襯底、氧化物襯底、氮化物襯底、氧氮化物襯底等，但并非限定于這些。這之中特別優(yōu)選硅襯底。當前述襯底是硅襯底的情況下，在前述空洞內(nèi)形成的氧化膜優(yōu)選是氧化硅膜。
如前所述，根據(jù)關(guān)于本發(fā)明的半導體襯底的制造方法，能提供在預先決定的區(qū)域具有空洞的所謂“SON襯底”和前述空洞是由氧化膜充滿的所謂“部分SOI襯底”，能實現(xiàn)在包含了在該襯底上形成的MOS晶體管的半導體超大規(guī)模集成電路那樣的最先進的半導體裝置中漏電流的減少，其結(jié)果，使半導體超大規(guī)模集成電路那樣的最先進的半導體裝置的集成度的進一步提高成為可能。
進一步，以下說明本發(fā)明的第二方面，由于作為與本發(fā)明的第一方面的半導體襯底的制造方法相關(guān)的在前面進行的說明也能適用于本第二方面的以下的說明，所以實質(zhì)上說明省略了重復的部分。即本發(fā)明的第二方面提供一種半導體襯底的制造方法，包括第1步驟，在襯底內(nèi)預先決定的區(qū)域選擇性地注入離子，由該注入的離子在前述預先決定的區(qū)域內(nèi)形成多個微小空洞；第2步驟，通過對該襯底實施熱處理，使前述多個微小空洞的各個成長，進一步使相鄰的微小空洞之間結(jié)合，形成跨越前述預先決定的區(qū)域的全體存在的由成為一體的空洞構(gòu)成的埋設絕緣區(qū)域。前述成為一體的空洞具有沒有接縫的連續(xù)的內(nèi)側(cè)表面，同時通過該內(nèi)側(cè)表面具有與前述襯底的外部完全隔離的內(nèi)部空間，前述第2步驟的熱處理包括高溫熱處理，由該高溫熱處理使鄰接的微小空洞之間結(jié)合，形成跨越前述預先決定的區(qū)域全體的前述成為一體的空洞，前述高溫熱處理的至少最后的一定期間通過在富含氧的環(huán)境中進行前述高溫熱處理，形成至少覆蓋前述空洞的前述內(nèi)側(cè)表面的氧化膜的。
前述第2步驟的熱處理通過包括在1000℃以上的高溫范圍進行高溫熱處理，使前述襯底軟化，在前述襯底內(nèi)部形成前述空洞的瞬間，即使相當于前述空洞形成的區(qū)域的襯底表面鼓起，也能立即恢復平坦，最終得到的前述襯底的表面是平坦的，而且前述空洞的上部和前述襯底之間的界面與前述襯底平坦的表面平行，而且優(yōu)選其是平行的。
前述高溫熱處理在1000℃以上的高溫范圍內(nèi)進行是可能的。
前述第2步驟進一步包括在前述高溫熱處理之前，將前述注入的離子作為氣體，為了放出到前述襯底外，在400℃以上700℃以下的低溫域進行的低溫熱處理是可能的。
前述第2步驟進一步包括在前述高溫熱處理之前，為了使前述多個微小空洞的各個成長，在700℃以上1000℃以下的中溫域進行的中溫熱處理是可能的。
前述第2步驟進一步包括在前述高溫熱處理之前，將前述注入的離子作為氣體，為了放出到前述襯底外，在400℃以上700℃以下的低溫域進行的低溫熱處理；和為了使前述多個微小空洞的各個成長，在700℃以上1000℃以下的中溫域進行的中溫熱處理；是可能的。
前述低溫熱處理在400℃以上600℃以下進行，前述中溫熱處理在800℃以上1000℃以下進行，前述高溫熱處理在從1200℃開始進一步升溫的溫度下進行是可能的。
前述氧化膜優(yōu)選和在前述空洞的內(nèi)側(cè)上下表面形成的部分相比，在前述空洞的側(cè)壁形成的部分其膜厚要厚的。
前述氧化膜不只是覆蓋前述空洞的內(nèi)側(cè)表面，包括在前述空洞的內(nèi)部空間形成的至少1個柱狀部分是可能的。
前述氧化膜不只是覆蓋前述空洞的內(nèi)側(cè)表面，包括在前述空洞的內(nèi)部空間形成的至少1個隔壁狀部分是可能的。
將前述高溫熱處理在前述富含氧的環(huán)境下，直到前述氧化膜充滿前述空洞的內(nèi)部空間為止進行是可能的。
在進行前述高溫熱處理期間內(nèi)，只利用最后一定期間富含氧的環(huán)境是可能的。
進一步包括將由在前述富含氧的環(huán)境下進行的高溫熱處理在前述襯底的表面形成的表面氧化膜在前述高溫熱處理后除去的工序是可能的。
前述離子是從由氫離子、氦離子、氖離子以及氟離子構(gòu)成的群中選擇的至少1種離子是可能的。在前述第1步驟中在常溫下進行前述離子注入是可能的。在前述第1步驟中，在比常溫高的溫度下進行前述離子注入是可能的。
在前述第1步驟中，使用離子注入專用的掩模，只在前述襯底的預先決定的區(qū)域選擇性地注入前述離子是可能的。
在前述第1步驟中，在前述襯底上形成至少1個電極，將前述至少1個電極作為掩模使用，通過只在前述襯底的預先決定的區(qū)域選擇性地注入前述離子，在前述第2步驟中，形成與前述至少1個電極自己對準的前述空洞是可能的。
在前述第1步驟中，在前述襯底的上部區(qū)域形成至少1個絕緣區(qū)域，將前述至少1個絕緣區(qū)域作為掩模使用，只在前述襯底的預先決定的區(qū)域選擇性地注入前述離子，在前述第2步驟中，形成與前述至少1個絕緣區(qū)域自己對準的前述空洞是可能的。
前述預先決定的區(qū)域通過在前述襯底的單一的半導體元件形成區(qū)域跨越延伸，由前述空洞構(gòu)成的埋設絕緣區(qū)域在前述半導體元件形成區(qū)域跨越延伸是可能的。
前述預先決定的區(qū)域通過在前述襯底的單一電路塊形成區(qū)域跨越延伸，由前述空洞構(gòu)成的埋設絕緣區(qū)域在前述電路塊形成區(qū)域跨越延伸是可能的。
前述半導體襯底是硅襯底是可能的。
進一步包括在前述第2步驟后，在前述襯底表面形成至少1個單晶半導體層的工序是可能的。
進一步，以下說明本發(fā)明的第三方面，由于作為與本發(fā)明的第一方面的半導體襯底的制造方法相關(guān)的在前面進行的說明也能適用于本第三方面的以下的說明，所以實質(zhì)上說明省略了重復的部分。即，本發(fā)明的第三方面提供一種半導體襯底的制造方法，包括第1步驟，在襯底內(nèi)的預先決定的區(qū)域選擇性地注入離子，由該注入的例子在前述預先決定的區(qū)域內(nèi)形成多個微小的空洞；第2步驟，通過在該襯底進行熱處理，使前述多個微小空洞的各個成長，進一步使鄰接的微小空洞之間結(jié)合，形成跨越前述預先決定的區(qū)域全體的由成為一體的空洞構(gòu)成的埋設絕緣區(qū)域。前述成為一體的空洞具有沒有接縫的連續(xù)的內(nèi)側(cè)表面，同時通過該內(nèi)側(cè)表面具有與前述襯底的外部完全隔離的內(nèi)部空間，前述第2步驟的熱處理包括高溫熱處理，由該高溫熱處理使鄰接的微小空洞之間結(jié)合，形成跨越前述預先決定的區(qū)域全體的前述成為一體的空洞，前述高溫熱處理的至少最后的一定期間通過在富含氧的環(huán)境中進行前述高溫熱處理，形成充滿前述空洞的內(nèi)部空間的氧化膜。
優(yōu)選前述第2步驟的熱處理通過包括在1000℃以上的高溫范圍進行的高溫熱處理，使前述襯底軟化，在前述襯底內(nèi)部形成前述空洞的瞬間，即使相當于前述空洞形成的區(qū)域的襯底表面鼓起，也能立即恢復平坦，最終得到的前述襯底的表面是平坦的，而且前述空洞的上部和前述襯底之間的界面與前述襯底平坦的表面平行，而且是平坦的。
前述高溫熱處理在1000℃以上的高溫范圍內(nèi)進行是可能的。
前述第2步驟進一步包括在前述高溫熱處理之前，為了將前述注入的離子作為氣體，放出到前述襯底外，在400℃以上700℃以下的低溫域進行的低溫熱處理是可能的。
前述第2步驟進一步包括在前述高溫熱處理之前，為了使前述多個微小空洞的各個成長，在700℃以上1000℃以下的中溫域進行的中溫熱處理是可能的。
前述第2步驟進一步包括在前述高溫熱處理之前，為了將前述注入的離子作為氣體，放出到前述襯底外，在400℃以上700℃以下的低溫域進行的低溫熱處理；和為了使前述多個微小空洞的各個成長，在700℃以上1000℃以下的中溫域進行的中溫熱處理；是可能的。
前述低溫熱處理在400℃以上600℃以下進行，前述中溫熱處理在800℃以上1000℃以下進行，前述高溫熱處理在從1200℃開始進一步升溫的溫度下進行是可能的。
進一步包括將由在前述富含氧的環(huán)境下進行的前述高溫熱處理在前述襯底的表面形成的表面氧化膜在前述高溫熱處理后除去的工序是可能的。
進一步，以下說明本發(fā)明的第四方面，由于作為與本發(fā)明的第一方面的半導體襯底的制造方法相關(guān)的在前面進行的說明也能適用于本第四方面的以下的說明，所以實質(zhì)上說明省略了重復的部分。即，本發(fā)明的第四方面提供一種半導體襯底的制造方法，包括第1步驟，在襯底內(nèi)的預先決定的區(qū)域選擇性地注入離子，由該注入的例子在前述預先決定的區(qū)域內(nèi)形成多個微小的空洞；第2步驟，通過對該襯底進行熱處理，使前述多個微小空洞的各個成長，進一步使鄰接的微小空洞之間結(jié)合，形成跨越前述預先決定的區(qū)域全體的由成為一體的空洞構(gòu)成的埋設絕緣區(qū)域；和第3步驟，在前述埋設絕緣區(qū)域上的該襯底表面區(qū)域上形成至少1個半導體元件。此處，前述成為一體的空洞具有沒有接縫的連續(xù)的內(nèi)側(cè)表面，同時通過該內(nèi)側(cè)表面具有與前述襯底的外部完全隔離的內(nèi)部空間。
前述第2步驟的熱處理通過包括在1000℃以上的高溫范圍進行高溫熱處理，使前述襯底軟化，在前述襯底內(nèi)部形成前述空洞的瞬間，即使相當于前述空洞形成的區(qū)域的襯底表面鼓起，也能立即恢復平坦，最終得到的前述襯底的表面是平坦的，而且前述空洞的上部和前述襯底之間的界面與前述襯底平坦的表面平行，而且是平坦的，在前述第3步驟中，前述至少1個半導體元件優(yōu)選是在前述平坦的襯底表面形成的。
在前述第2步驟中，至少在富含氧的環(huán)境中進行前述高溫熱處理，形成至少覆蓋完全封閉的前述空洞的前述內(nèi)部空間的內(nèi)側(cè)表面的氧化膜是可能的。
前述氧化膜優(yōu)選和在前述空洞的內(nèi)側(cè)上下表面形成的部分相比，在前述空洞的側(cè)壁形成的部分其膜厚要厚的。
前述氧化膜不只是覆蓋前述空洞的內(nèi)側(cè)表面，包括在前述空洞的內(nèi)部空間形成的至少1個柱狀部分是可能的。
前述氧化膜不只是覆蓋前述空洞的內(nèi)側(cè)表面，包括在前述空洞的內(nèi)部空間形成的至少1個隔壁狀部分是可能的。
將前述高溫熱處理在前述富含氧的環(huán)境下，直到前述氧化膜充滿前述空洞的內(nèi)部空間為止進行是可能的。
前述第2步驟進一步包括將通過在前述富含氧的環(huán)境下進行前述高溫熱處理，在前述襯底的表面形成的表面氧化膜在前述高溫熱處理后除去的工序，該表面氧化膜被除去之后，在前述第3步驟在前述襯底的表面形成前述至少1個半導體元件是可能的。
在前述第1步驟中，在前述襯底上形成至少1個柵極構(gòu)造體，將前述至少1個柵極作為掩模使用，在前述襯底選擇性地注入前述離子，在前述第2步驟中，形成與前述至少1個柵極構(gòu)造體自己對準的前述空洞，在前述第3步驟中，在前述襯底形成源區(qū)以及漏區(qū)是可能的。
在前述第1步驟中，在前述襯底的上部區(qū)域形成至少1個絕緣區(qū)，將前述至少1個絕緣區(qū)作為掩模使用，在前述襯底選擇性地注入前述離子，在前述第2步驟中，形成與前述至少1個絕緣區(qū)自己對準的前述空洞，在前述第3步驟中，在前述空洞上的該襯底的表面區(qū)域形成前述至少1個半導體元件是可能的。
前述預先決定的區(qū)域在前述襯底的單一的半導體元件形成區(qū)域跨越延伸，由前述空洞構(gòu)成的埋設絕緣區(qū)在前述半導體元件形成區(qū)域跨越延伸是可能的。
前述預先決定的區(qū)域在前述襯底的單一的電路塊形成區(qū)域跨越延伸，由前述空洞構(gòu)成的埋設絕緣區(qū)在前述電路塊形成區(qū)域跨越延伸是可能的。
前述半導體襯底是硅襯底是可能的。
進一步包括在前述第2步驟后，在前述襯底表面形成至少1個單晶半導體層的工序，在前述第3步驟中，在前述至少1個單晶半導體層上，形成前述至少1個半導體元件是可能的。
進一步，以下說明本發(fā)明的第五方面，由于作為與本發(fā)明的第一方面的半導體襯底的制造方法相關(guān)的在前面進行的說明也能適用于本第五方面的以下的說明，所以實質(zhì)上說明省略了重復的部分。即，本發(fā)明的第五方面提供一種半導體襯底，包括由跨越襯底內(nèi)的預先決定的區(qū)域全體存在的成為一體的扁平狀的空洞構(gòu)成的埋設絕緣區(qū)。前述空洞具有沒有接縫的連續(xù)的內(nèi)側(cè)表面，同時通過該內(nèi)側(cè)表面具有與前述襯底的外部完全隔離的內(nèi)部空間，前述內(nèi)側(cè)表面是至少由氧化膜覆蓋的。
優(yōu)選前述襯底的表面是平坦的，而且前述空洞的上部和前述襯底之間的界面與前述襯底平坦的表面平行，而且是平坦的。
前述氧化膜優(yōu)選和在前述空洞的內(nèi)側(cè)上下表面形成的部分相比，在前述空洞的側(cè)壁形成的部分其膜厚要厚的。
前述氧化膜不只是覆蓋前述空洞的內(nèi)側(cè)表面，包括在前述空洞的內(nèi)部空間形成的至少1個柱狀部分是可能的。
前述氧化膜不只是覆蓋前述空洞的內(nèi)側(cè)表面，包括在前述空洞的內(nèi)部空間形成的至少1個隔壁狀部分是可能的。
前述空洞的內(nèi)部空間由前述氧化膜充滿是可能的。
前述空洞與前述襯底上存在的至少1個電極自己對準是可能的。
前述空洞與前述襯底上存在的至少1個絕緣區(qū)自己對準是可能的。
前述預先決定的區(qū)域在前述襯底的單一的半導體元件形成區(qū)域跨越延伸，由前述空洞構(gòu)成的埋設絕緣區(qū)在前述半導體元件形成區(qū)域跨越延伸是可能的。
前述預先決定的區(qū)域在前述襯底的單一的電路塊形成區(qū)域跨越延伸，由前述空洞構(gòu)成的埋設絕緣區(qū)在前述電路塊形成區(qū)域跨越延伸是可能的。
前述半導體襯底是硅襯底是可能的。
進一步，以下說明本發(fā)明的第六方面，由于作為與本發(fā)明的第一方面的半導體襯底的制造方法相關(guān)的在前面進行的說明也能適用于本第六方面的以下的說明，所以實質(zhì)上說明省略了重復的部分。即，本發(fā)明的第六方面提供一種半導體襯底，包括由跨越襯底內(nèi)的預先決定的區(qū)域全體存在的成為一體的扁平狀的空洞構(gòu)成的埋設絕緣區(qū)。前述空洞具有沒有接縫的連續(xù)的內(nèi)側(cè)表面，同時通過該內(nèi)側(cè)表面具有與前述襯底的外部完全隔離的內(nèi)部空間，前述襯底的表面是平坦的，而且前述空洞的上部和前述襯底之間的界面是與前述襯底平坦的表面平行，而且是平坦的。
前述空洞與前述襯底上存在的至少1個電極自己對準是可能的。
前述空洞與前述襯底上存在的至少1個絕緣區(qū)自己對準是可能的。
前述預先決定的區(qū)域在前述襯底的單一的半導體元件形成區(qū)域跨越延伸，由前述空洞構(gòu)成的埋設絕緣區(qū)在前述半導體元件形成區(qū)域跨越延伸是可能的。
前述預先決定的區(qū)域在前述襯底的單一的電路塊形成區(qū)域跨越延伸，由前述空洞構(gòu)成的埋設絕緣區(qū)在前述電路塊形成區(qū)域跨越延伸是可能的。
前述半導體襯底是硅襯底是可能的。
進一步，以下說明本發(fā)明的第七方面，由于作為與本發(fā)明的第一方面的半導體襯底的制造方法相關(guān)的在前面進行的說明也能適用于本第七方面的以下的說明，所以實質(zhì)上說明省略了重復的部分。即，本發(fā)明的第七方面提供一種半導體裝置，包括半導體襯底，具有由跨越襯底內(nèi)的預先決定的區(qū)域全體存在的成為一體的扁平狀的空洞構(gòu)成的埋設絕緣區(qū)，前述空洞具有沒有接縫的連續(xù)的內(nèi)側(cè)表面，同時通過該內(nèi)側(cè)表面具有與前述襯底的外部完全隔離的內(nèi)部空間，前述內(nèi)側(cè)表面至少由氧化膜覆蓋；和至少1個半導體元件，存在于前述埋設絕緣區(qū)上的該半導體襯底的表面區(qū)域。
優(yōu)選前述襯底的表面是平坦的，而且前述空洞的上部和前述襯底之間的界面是與前述襯底平坦的表面平行，而且是平坦的。
前述氧化膜優(yōu)選和在前述空洞的內(nèi)側(cè)上下表面形成的部分相比，在前述空洞的側(cè)壁形成的部分其膜厚要厚的。
前述氧化膜不只是覆蓋前述空洞的前述內(nèi)側(cè)表面，包括在前述空洞的內(nèi)部空間延伸的至少1個柱狀部分是可能的。
前述氧化膜不只是覆蓋前述空洞的內(nèi)側(cè)表面，包括在前述空洞的內(nèi)部空間延伸的至少1個隔壁狀部分是可能的。
前述空洞的內(nèi)部空間由前述氧化膜充滿是可能的。
前述空洞與前述襯底上存在的至少1個電極自己對準是可能的。
前述空洞與前述襯底上存在的至少1個絕緣區(qū)自己對準是可能的。
前述預先決定的區(qū)域在前述襯底的單一的半導體元件形成區(qū)域跨越延伸，由前述空洞構(gòu)成的埋設絕緣區(qū)在前述半導體元件形成區(qū)域跨越延伸是可能的。
前述預先決定的區(qū)域在前述襯底的單一的電路塊形成區(qū)域跨越延伸，由前述空洞構(gòu)成的埋設絕緣區(qū)在前述電路塊形成區(qū)域跨越延伸是可能的。
前述半導體襯底是硅襯底是可能的。
進一步，以下說明本發(fā)明的第八方面，由于作為與本發(fā)明的第一方面的半導體襯底的制造方法相關(guān)的在前面進行的說明也能適用于本第八方面的以下的說明，所以實質(zhì)上說明省略了重復的部分。即，本發(fā)明的第八方面提供一種半導體裝置，包括半導體襯底，具有由跨越襯底內(nèi)的預先決定的區(qū)域全體存在的成為一體的扁平狀的空洞構(gòu)成的埋設絕緣區(qū)，前述空洞具有沒有接縫的連續(xù)的內(nèi)側(cè)表面，同時通過該內(nèi)側(cè)表面具有與前述襯底的外部完全隔離的內(nèi)部空間，前述襯底的表面是平坦的，而且前述空洞的上部和前述襯底之間的界面是與前述襯底平坦的表面平行，而且是平坦的；和至少1個半導體元件，存在于前述埋設絕緣區(qū)上的該半導體襯底的表面區(qū)域。
前述空洞與前述襯底上存在的至少1個電極自己對準是可能的。
前述空洞與前述襯底上存在的至少1個絕緣區(qū)自己對準是可能的。
前述預先決定的區(qū)域在前述襯底的單一的半導體元件形成區(qū)域跨越延伸，由前述空洞構(gòu)成的埋設絕緣區(qū)在前述半導體元件形成區(qū)域跨越延伸是可能的。
前述預先決定的區(qū)域在前述襯底的單一的電路塊形成區(qū)域跨越延伸，由前述空洞構(gòu)成的埋設絕緣區(qū)在前述電路塊形成區(qū)域跨越延伸是可能的。
前述半導體襯底是硅襯底是可能的。
圖1A至圖1D是關(guān)于SON襯底的第一個以往的制造方法的各工序中SON襯底的部分縱向剖面圖。
圖2A至圖2C是關(guān)于SON襯底的第二個以往的制造方法的各工序中SON襯底的部分縱向剖面圖。
圖3A至圖3E是表示關(guān)于本發(fā)明的半導體襯底的新制造方法的1個典型例子中所包括的一連串的工序中襯底的部分縱向剖面圖。
圖3F是表示將在由圖3E表示的高溫熱處理在富含氧的環(huán)境中進行的情況下形成的、具有內(nèi)側(cè)表面被氧化膜覆蓋的空洞的SON襯底的部分縱向剖面圖。
圖3G是表示將在由圖3E表示的高溫熱處理在氧含量多的環(huán)境即氧濃度高的環(huán)境中進行的情況下形成的、具有內(nèi)部空間由氧化膜充滿的空洞的SOI襯底的部分縱向剖面圖。
圖4A以及圖4B是表示關(guān)于本發(fā)明第1實施方式的半導體裝置的制造方法中所包括的工序中半導體襯底以及半導體裝置的部分縱向剖面圖。
圖5A以及圖5B是表示關(guān)于本發(fā)明第2實施方式的半導體裝置的制造方法中所包括的工序中半導體裝置的部分縱向剖面圖。
圖6A以及圖6D是表示關(guān)于本發(fā)明第3實施方式的半導體裝置的制造方法中所包括的工序中半導體裝置的部分縱向剖面圖。
圖7A以及圖7D是表示關(guān)于本發(fā)明第4實施方式的半導體裝置的制造方法中所包括的工序中半導體裝置的部分縱向剖面圖。
圖8A以及圖8G是表示關(guān)于本發(fā)明第5實施方式的半導體裝置的制造方法中所包括的工序中半導體裝置的部分縱向剖面圖。
圖9A以及圖9B是表示關(guān)于本發(fā)明第6實施方式的半導體裝置的制造方法中所包括的工序中半導體裝置的部分縱向剖面圖。
圖10是表示關(guān)于本發(fā)明的SON半導體襯底的新構(gòu)造的部分縱向剖面圖。
圖11是表示關(guān)于本發(fā)明的SON半導體襯底的另一新構(gòu)造的部分縱向剖面圖。
圖12是表示關(guān)于本發(fā)明的SON半導體襯底的又一新構(gòu)造的部分縱向剖面圖。
圖13是表示關(guān)于本發(fā)明的SON半導體裝置的新構(gòu)造的部分縱向剖面圖。
圖14是在實施例1中制造的半導體襯底的部分縱向剖面照片。
具體實施例方式
接著，對于關(guān)于本發(fā)明的半導體襯底的制造方法以及在工序中包括此半導體襯底制造方法的半導體裝置的制造方法，還有為了能使半導體裝置具有前述高性能特性的由該方法制造的半導體襯底以及利用了該半導體襯底的半導體裝置，參照附圖以下進行說明。
以下的為實施發(fā)明的最好方式是在發(fā)明內(nèi)容中已經(jīng)充分說明了的為實現(xiàn)本發(fā)明的多種形式的最好方式的典型例子。本發(fā)明的主題雖然在發(fā)明內(nèi)容中已經(jīng)充分說明，對于一種或者更多種合適的實施方式，通過參照附圖以下進行更進一步說明，就會更容易理解為實施發(fā)明的最好方式。
半導體襯底的制造方法圖3A至圖3E是表示關(guān)于本發(fā)明的半導體襯底的新制造方法的1個典型例子中所包括的一連串的工序中襯底的部分縱向剖面圖。
準備圖3A所示的襯底1，其后，作為第1步驟，如圖3B所示，在該襯底1的預先決定的區(qū)域通過掩模M選擇性地注入離子，在該預先決定的區(qū)域形成分散的多個微小空洞2。
其后，在第2步驟中對該襯底1進行熱處理，如圖3C所示，將多個微小空洞2內(nèi)的離子作為氣體向該襯底1外放出，如圖3D所示，使離子作為氣體放出的前述多個微小空洞2的各個成長，其尺寸變大，如圖3E所示，使相鄰的空洞2之間結(jié)合，最終，在該襯底1的預先決定的區(qū)域全體上擴散形成成為一體的略扁平形狀的空洞2。由此，制造出在預先決定的區(qū)域具有空洞2的襯底10即SON襯底。
以下說明關(guān)于為了實施本發(fā)明的第1步驟以及第2步驟的最好的實施方式。
(第1步驟)在第1步驟中，通過在襯底1的預先決定的區(qū)域選擇性地注入離子，在該襯底1的該區(qū)域形成橫跨分散的多個微小空洞2。
該襯底1能作為半導體襯底使用，而且通過注入離子能夠形成微小的空洞2，在后述的第2步驟中使該微小的空洞2成長、結(jié)合最終能形成所期望大小的空洞2的襯底，只要是這樣的襯底即可，沒有特別的限定。該襯底1的典型例子包括硅襯底、硅以外的半導體襯底、氧化物襯底、氮化物襯底、氧氮化物襯底等，但并非限定于這些。在這之中特別優(yōu)選硅襯底。
對于在第1步驟中為了在襯底1上形成微小的空洞2所采用的離子，本發(fā)明也沒有特別的限定，只要是能夠形成微小空洞2的離子，任何東西都可以。但是，(A)即使在常溫下向襯底1注入也不會給襯底1帶來損壞，(B)為了注入到襯底1的預先決定的區(qū)域(特別是從襯底表面開始的所期望的深度)，優(yōu)選容易控制飛行距離的離子。作為具有這樣的性質(zhì)的離子能夠舉出被稱為所謂“輕離子”的離子，具體地說，能夠舉出氫離子、氦離子、氖離子以及氟離子等。
該多個微小空洞即使在常溫下注入離子的情況下也能形成。即由離子注入的能量，襯底內(nèi)的原子脫離，形成微小的空洞。此處，注入的離子是輕離子的情況下，鄰接的離子之間聚合成為氣體。
注入這樣的離子的條件，例如加速電壓以及劑量等能夠由在襯底1的什么位置(深度和范圍)注入什么程度的離子決定。也就是說，離子注入條件能夠由最終在襯底1上形成什么樣的空洞2決定，沒有特別的限定。作為典型例子，作為注入的離子采用氦離子的情況下，優(yōu)選設定加速電壓在5keV～150keV的范圍，設定劑量在5×1015～1×1018cm2的范圍。
在第1步驟中，最終應當形成空洞2的區(qū)域，即在預先決定的區(qū)域選擇性地注入前述離子是必要的。雖然利用根據(jù)本發(fā)明方法制造的半導體襯底10制造半導體裝置是最終的目的，但考慮使半導體裝置具有什么樣的特性任意地決定應當形成前述空洞2的區(qū)域即可。本發(fā)明沒有特別地限定其區(qū)域。還有，對于在襯底1形成的空洞2和半導體裝置的關(guān)系，后面敘述。
另外，對于為了只在襯底1的預先決定的區(qū)域選擇性地注入離子的方法，也沒有特別的限定。例如，如圖3B所示，在襯底1上設置具有與預先決定的區(qū)域?qū)拈_口部的掩模構(gòu)件M，經(jīng)由該掩模構(gòu)件M根據(jù)已知的離子注入法注入離子也可以。
另外，作為代替的方法，如后述那樣，在襯底上形成STI(淺溝道絕緣)以及/或者柵極，通過與該STI以及/或者柵極自己對準那樣選擇性地決定注入離子的區(qū)域，與該STI以及/或者柵極自己對準那樣，選擇性地決定應當形成空洞2的區(qū)域也可以。即使這種方法，也和使用掩模構(gòu)件M選擇性地注入離子的方法具有同樣的作用。
(第2步驟)第2步驟是為了通過對根據(jù)前述第1步驟在預先決定的區(qū)域形成微小空洞2的襯底1進行熱處理，使多個微小空洞2的各個成長，增大尺寸，使鄰接的微小空洞之間結(jié)合，最終形成跨越預先決定的區(qū)域全體擴散的成為一體的空洞2的步驟。在前述第2步驟中由熱處理形成的前述成為一體的空洞2具有由該空洞的內(nèi)側(cè)表面形成的與前述襯底外部完全封閉的內(nèi)部空間。即該內(nèi)部空間與前述襯底1的外部不連通。另外，通過選擇注入離子的區(qū)域，選擇成為一體的空洞2擴散的區(qū)域是可能的。即當該預先決定的區(qū)域是與襯底1的表面大致平行的、平坦的區(qū)域的情況下，成為一體的空洞2也具有與襯底1的表面大致平行的扁平形狀。
該第2步驟中，如圖3E所示，例如也可以包括為了將襯底1暴露在1000℃以上的高溫范圍進行的高溫熱處理的工序。這樣通過進行高溫熱處理，除了基于在前述第1步驟中形成的多個微小空洞2，最終形成跨越前述預先決定的區(qū)域全體擴散的成為一體的空洞2，進一步，附加地能使襯底1本身軟化，其結(jié)果，在襯底1內(nèi)部形成空洞2的瞬間，即使形成空洞2的部分的表面鼓起，由于襯底表面也能立即恢復平坦，所以保持襯底表面的高平坦性成為可能。
圖3C至圖3E所示的第2步驟包括如圖3C所示那樣，將前述注入的離子作為氣體為了向前述襯底外放出，在400℃以上700℃以下的低溫域進行的低溫熱處理；如圖3D所示那樣，為了使前述多個微小空洞的各個成長，在700℃以上1000℃以下的中溫區(qū)域進行的中溫熱處理；如圖3E所示那樣，使鄰接的微小空洞之間結(jié)合，為了形成跨越前述預先決定的區(qū)域全體存在的成為一體的空洞2，在1000℃以上的高溫范圍進行的前述高溫熱處理。第2步驟沒有必要限定于這3個子步驟，省略低溫熱處理、中溫熱處理的任何一個或者兩者都省略是可能的。
但是，如圖3C至圖3E所示，由于以下的理由優(yōu)選第2步驟由前述3個子步驟構(gòu)成。在圖3C所示的低溫熱處理中，將注入的離子以氣體的狀態(tài)向襯底1外放出。在其后的圖3D所示的中溫熱處理中，如前所述那樣使離子作為氣體放出的多個微小空洞2的各個成長。進一步在其后的圖3E所示的高溫熱處理中，進一步使前述微小空洞的尺寸增大，使相鄰接的微小空洞之間結(jié)合，最終形成跨越前述預先決定的區(qū)域全體存在的成為一體的空洞2的同時，如前述那樣保持襯底表面的平坦性。此成為一體的空洞2是與襯底表面大致平行的扁平形狀。與此襯底表面大致平行的扁平形狀與前述預先決定的區(qū)域所具有的與襯底表面大致平行的扁平形狀一致。
對于進行第2步驟時的詳細的條件，例如熱處理環(huán)境、溫度、升溫速度、時間等，考慮想要最終形成的空洞的大小等，能夠任意地決定。作為一個典型例子，使熱處理環(huán)境為包含0.5％O2的Ar環(huán)境，使圖3C所示的低溫熱處理在400℃～600℃的低溫域進行2小時，接著使圖3D中所示的中溫熱處理在800℃～1000℃中溫域進行2小時，進一步使圖3E所示的高溫熱處理在從1200℃開始以每分鐘0.02℃緩慢升溫的速度直到1350℃為止升溫，其后在1350℃的高溫下進行5小時處理，能夠形成與平坦的襯底表面幾乎平行的大致扁平形狀的空洞2。
另外，在本發(fā)明的方法中，使前述低溫熱處理以及前述中溫熱處理兩方在包含0.5％O2的Ar環(huán)境下進行，使前述高溫熱處理在富含氧的環(huán)境中進行也可以。圖3F是表示使圖3E所示的高溫熱處理在富含氧的環(huán)境中進行的情況下形成的、內(nèi)側(cè)表面具有被氧化膜覆蓋的空洞的SON襯底10的部分縱向剖面圖。通過在氧環(huán)境下進行高溫熱處理，如圖3F所示，能得到在襯底1的預先決定的區(qū)域形成的空洞2的內(nèi)側(cè)表面3形成具有優(yōu)良絕緣性的氧化膜4的SON襯底10。
在氧環(huán)境中進行高溫熱處理的情況下，進行高溫熱處理的全部時間沒必要都是氧環(huán)境，只在某一定的時間內(nèi)在氧環(huán)境中進行高溫熱處理，其它的時間中在含有0.5％O2的Ar環(huán)境下進行高溫熱處理也可以。進行5小時高溫熱處理的情況下，在其后半段，例如只在最后的1小時在氧環(huán)境中進行高溫熱處理也可以。這樣的只在高溫熱處理步驟的最后一定時間在氧環(huán)境中進行高溫熱處理的理由是因為如前述那樣，雖然高溫熱處理是為了引起在襯底內(nèi)形成的微小空洞的進一步成長以及結(jié)合而進行的，為了在微小的空洞成長以及結(jié)合進行中，確實防止在極微小的空洞內(nèi)側(cè)表面形成氧化膜。如果一旦在微小的空洞的內(nèi)側(cè)表面形成氧化膜，氧化膜會妨礙其后進一步的微小空洞的成長和結(jié)合，存在這樣的可能性。
在氧環(huán)境中所包含的氧原子通過高溫熱處理從前述襯底1的表面經(jīng)由襯底上部區(qū)域，被導入完全封閉的前述空洞2的內(nèi)部空間。由該導入的氧使前述空洞2的內(nèi)側(cè)表面氧化，在前述空洞2的內(nèi)側(cè)表面3形成氧化膜4。除了前述的作用效果，通過在富含氧的環(huán)境中進行高溫熱處理，能在前述空洞2的內(nèi)側(cè)表面3形成氧化膜4。通過在空洞2的內(nèi)部表面3形成氧化膜4，提高在空洞2的絕緣性，由此漏電流的進一步減小以及削減成為可能。
然后，通過調(diào)整氧環(huán)境的氧含量即氧濃度，調(diào)整在該空洞2的內(nèi)側(cè)表面3形成的氧化膜4的膜厚是可能的。換言之，通過增加氧環(huán)境中的氧含量即氧濃度，能夠增加在該空洞2的內(nèi)側(cè)表面3形成的氧化膜4的膜厚。
對于進行高溫熱處理時的氧環(huán)境中所含有的氧量，即氧濃度，在本發(fā)明中并沒有特別的限定。能夠根據(jù)想要形成的氧化膜的厚度任意地決定。通過增加環(huán)境中所含有的氧量即氧濃度，增加覆蓋在襯底10內(nèi)部形成的空洞2的內(nèi)側(cè)表面的氧化膜4的厚度。
圖3G是表示使圖3E所示的高溫熱處理在氧含量多的環(huán)境中即氧濃度高的環(huán)境中進行的情況下形成的、具有內(nèi)部空間被氧化膜充滿的空洞的部分SOI襯底的部分縱向剖面圖。即如圖3G所示，通過使環(huán)境中所包含的氧含量增多，即通過提高氧濃度，能使在該空洞2的內(nèi)側(cè)表面3形成的氧化膜4的厚度進一步增加，使該空洞2被氧化膜4充滿是可能的。這樣制造的、空洞2被氧化膜4充滿的襯底20能被看作具有部分的SOI構(gòu)造。
還有，在本發(fā)明的半導體襯底的制造方法中，不只是高溫熱處理，在第2步驟中所包含的全部的子步驟，即使低溫熱處理和中溫熱處理在氧環(huán)境中進行也是可能的。此處，如果在氧環(huán)境中進行低溫熱處理和中溫熱處理，微小的空洞2的內(nèi)側(cè)表面被氧化，恐怕會妨礙其后的微小空洞2的成長以及結(jié)合。但實際上，因為這些低溫熱處理和中溫熱處理不會使溫度十分高，所以氧環(huán)境中的氧很難進入襯底1中，微小空洞2的內(nèi)側(cè)表面實質(zhì)上不會被氧化，即對微小空洞2的成長和結(jié)合的過程帶來實質(zhì)的負面影響的可能性低。
如以上說明的那樣，根據(jù)本發(fā)明的半導體襯底的制造方法，作為第1步驟，在襯底1的預先決定的區(qū)域上選擇性地注入離子，在該預先決定的區(qū)域上形成分布的多個微小空洞2。進一步作為第2步驟，通過對形成微小空洞2的襯底1進行熱處理，使前述微小空洞2成長，使鄰接的微小空洞2之間結(jié)合，通過在襯底1中形成與襯底表面幾乎平行的大致平板狀的空洞2，形成具有該空洞2的SON半導體襯底1。
除此之外，在氧環(huán)境中進行高溫熱處理的情況下，被氧化的不只是空洞2的內(nèi)側(cè)表面3，該襯底1的表面當然也被氧化，在該襯底1的表面形成圖中未表示的氧化膜。如上述那樣，通過調(diào)整氧環(huán)境中的氧含量即氧濃度，調(diào)整襯底表面被氧化區(qū)域的厚度是可能的，如此，調(diào)整在襯底1的表面形成的圖中未表示的氧化膜的厚度是可能的。然后，通過氧環(huán)境中的高溫熱處理，在該襯底表面形成的、圖中未表示的氧化膜在其后被除去即被削除。在氧化膜除去后的SON襯底10或者部分SOI襯底20中，空洞上的區(qū)域能作為活性層使用。此種情況下，從除去氧化膜后的襯底表面至空洞的上部為止的距離成為活性層的厚度。即，通過調(diào)整在該襯底表面形成的圖中未表示的氧化膜的厚度以及在前述空洞的內(nèi)側(cè)上表面形成的氧化膜的厚度，能夠調(diào)整圖中未表示的氧化膜除去后的SON襯底10或者部分SOI襯底20的活性層的厚度。也就是說，如果提高氧環(huán)境的氧含量即氧濃度，使在襯底表面形成的氧化膜的厚度變厚，那么該氧化膜除去后最終得到的SON襯底10或者部分SOI襯底20的活性層的厚度變薄。如果使氧環(huán)境中的氧含量即氧濃度降低，在襯底表面形成的氧化膜的厚度變薄，那么該氧化膜除去后最終得到的SON襯底10或者部分SOI襯底20的活性層的厚度變厚。
如圖3E、3F以及3G所示，該成為一體形成的空洞2具有從內(nèi)側(cè)表面3與前述襯底1的外部完全封閉的內(nèi)部空間。即該內(nèi)部空間與前述襯底1的外部不連通。即避免過高溫度下的熱處理，而且實現(xiàn)在前述空洞2內(nèi)形成絕緣膜，優(yōu)選在富含氧的環(huán)境中在高溫下進行熱處理將氧引入空洞內(nèi)。其它的元素，例如在富含氮的環(huán)境中熱處理進行熱處理將其它的元素導入空洞2內(nèi)，要求比氧的情況下在更高的溫度下的熱處理。即通過熱處理在該空洞2的內(nèi)側(cè)表面3形成氧化膜4以外的絕緣膜與形成前述氧化膜4的情況相比要難。另外，要想使在該空洞2的內(nèi)側(cè)表面3形成的絕緣膜4和前述襯底之間的界面狀態(tài)良好，優(yōu)選前述襯底1是硅襯底，氧化膜4是氧化硅。
如以上說明的那樣，根據(jù)本發(fā)明，該第2步驟因為包括由將襯底1暴露在1000℃以上的溫度中進行高溫熱處理構(gòu)成的子步驟，所以使微小空洞2成長、結(jié)合的同時，也使襯底1本身被暴露在高溫下軟化，其結(jié)果，在襯底內(nèi)部形成空洞2的瞬間，即使空洞2形成部分的襯底表面鼓起，襯底表面也能立即恢復平坦。即因為鼓起的部分均勻，所以能夠制造圖3E所示的具有高表面平坦性的SON襯底1。
另外，在高溫熱處理的至少最后一定的期間內(nèi)，通過在氧環(huán)境中進行該高溫熱處理，形成覆蓋空洞2的內(nèi)側(cè)表面3的氧化膜4，能夠得到圖3F所示的SON襯底10。
進一步，通過增加氧環(huán)境的氧含量即氧濃度，形成充滿空洞2的氧化膜4，能夠得到圖3G所示的部分SOI襯底20。
圖中未表示的、在該空洞2的內(nèi)側(cè)表面3形成的絕緣膜是包括氧化膜4的多層構(gòu)造是可能的。此種情況下，如圖3F所示那樣，在該空洞3的內(nèi)側(cè)表面3用前述的方法形成氧化膜4后，形成連通前述空洞2和前述襯底1的外部的、圖中未表示的至少1個連通孔，經(jīng)由該連通孔，在覆蓋該空洞2的內(nèi)側(cè)表面3的氧化膜4上進一步形成圖中未表示的至少1個其它的絕緣膜，形成覆蓋該空洞2的內(nèi)側(cè)表面3的多層絕緣構(gòu)造體，根據(jù)需要也是可能的。此種情況下，雖然構(gòu)成氧化膜以外的絕緣膜的絕緣物質(zhì)包括顯示絕緣性的所有物質(zhì)，但前述襯底1是硅的情況下，前述氧化膜4優(yōu)選是氧化硅，作為其它絕緣膜的典型例子包括氧化鋁、氮化鋁、氧化鉿、氧化鋯以及氧化鉿硅等，但決非限定于這些物質(zhì)。
另外，如圖3E所示那樣，即使在通過前述高溫熱處理，在該空洞2的內(nèi)側(cè)表面3形成氧化膜4的情況下，用前述的方法形成該空洞2后，形成連通前述空洞2和前述襯底1的外部的至少1個連通孔，經(jīng)由該連通孔，在該空洞2的內(nèi)側(cè)表面3上形成至少1個絕緣膜根據(jù)需要也是可能的。
半導體裝置的制造方法本發(fā)明的半導體裝置的制造方法是在該半導體裝置的制造工序中包括前述的半導體襯底的制造方法的制造工序的方法。即利用根據(jù)前述的半導體襯底的制造方法制造的半導體襯底，在該襯底上制造半導體裝置。
上述的半導體襯底的制造方法能夠與襯底表面幾乎平行形成在襯底1的預先決定的區(qū)域上絕緣性能優(yōu)良的該平板狀的空洞2、或者在內(nèi)側(cè)表面3具有氧化膜4的空洞2、或者內(nèi)部空間被氧化膜4充滿的空洞2。因此，通過由具有在預先決定的區(qū)域上絕緣性能優(yōu)良的該平板狀的空洞2的半導體襯底1形成半導體裝置，能夠抑制該半導體裝置的漏電流，這與利用了以往的半導體襯底的情況相比較，使MOS晶體管等的半導體超大規(guī)模集成電路的集成度的進一步增加、進一步電力消耗的降低、進一步高速動作特性的提高成為可能。
(第1實施方式)圖4A以及圖4B是表示關(guān)于本發(fā)明的第1實施方式的半導體裝置的制造方法中所包括的工序中半導體襯底以及半導體裝置的部分縱向剖面圖。
參照圖3A至圖3F，根據(jù)前述的本發(fā)明的半導體襯底的制造方法，制造圖4A所示的SON半導體襯底10。半導體襯底10具有與襯底表面幾乎平行的大致扁平形狀的空洞2，該空洞2的內(nèi)側(cè)表面3被氧化膜4覆蓋。在該半導體襯底10內(nèi)部形成的空洞2正上方的活性區(qū)域上形成圖4B所示的場效應型晶體管。該場效應型晶體管的柵極11、源區(qū)12、漏區(qū)13、柵絕緣膜14以及側(cè)壁15、16各自的形成根據(jù)已知的方法進行是可能的。此處，源區(qū)12以及漏區(qū)13的下部與該空洞2的上部鄰接。
如果根據(jù)此方法，由于在該場效應型晶體管的下面具有絕緣性能優(yōu)良的空洞2，所以能夠抑制漏電流，該半導體裝置的電力消耗的進一步降低以及高速動作特性的進一步提高成為可能。
進一步，源區(qū)12以及漏區(qū)13的下部與該空洞2的上部鄰接。因此，由源區(qū)12以及漏區(qū)13具有的p-n結(jié)帶來的寄生電容被減小，該場效應型晶體管的高速動作特性的進一步提高成為可能。
進一步，在本實施方式中的半導體裝置的制造方法中，在高溫熱處理工序的至少最后的期間內(nèi)，通過在氧環(huán)境中進行該高溫熱處理形成了覆蓋空洞2的內(nèi)側(cè)表面的氧化膜4，但也可以通過增加氧環(huán)境中的氧含量即氧環(huán)境中濃度，制造圖3G所示的空洞2的內(nèi)部空間被氧化膜4充滿的半導體襯底，在該半導體襯底上形成半導體裝置?；蛘?，通過在缺乏氧的環(huán)境中或者沒有氧的環(huán)境中進行該高溫熱處理，制造圖3E所示的在空洞2中沒有氧化膜的半導體襯底，在該半導體襯底上形成半導體裝置也可以。
(第2實施方式)圖5A以及圖5B是表示關(guān)于本發(fā)明的第2實施方式的半導體裝置的制造方法中所包括的工序中半導體裝置的部分縱向剖面圖。
圖5A以及圖5B所示的第2實施方式中的半導體襯底的制造方法是與前述第1實施方式基本相同的方法，但與作為在襯底內(nèi)部形成的空洞2和半導體元件的場效應型晶體管的位置關(guān)系與第1實施方式的不同。參照圖3A至圖3F在前述的本發(fā)明中的半導體襯底的制造方法中，使最終形成的空洞2在襯底1的表面投影的面積為將在襯底1表面形成的柵極11在襯底表面投影的面積的80～100％那樣，制造形成了空洞2的圖5A所示的半導體襯底10。在該半導體襯底10內(nèi)部形成的空洞2上形成圖5B所示的場效應型晶體管。該場效應型晶體管的柵極11、源區(qū)12、漏區(qū)13、柵絕緣膜14以及側(cè)壁15、16各自的形成根據(jù)已知的方法進行是可能的。此處，該空洞2在柵極11下的溝道區(qū)域的下方延伸，但側(cè)壁15、16的下方以及源區(qū)12、漏區(qū)13的下方不延伸。
根據(jù)此方法制造具有和前述第1實施方式同樣的元件特性以及電路特性的半導體裝置也是可能的。
進一步，在本實施方式的半導體裝置的制造方法中，在高溫熱處理工序的至少最后的期間內(nèi)，通過在氧環(huán)境中進行該高溫熱處理形成了覆蓋空洞2的內(nèi)側(cè)表面的氧化膜4，但也可以通過增加氧環(huán)境中的氧含量即氧環(huán)境中濃度，制造圖3G所示的空洞2的內(nèi)部空間被氧化膜充滿的SOI半導體襯底，在該SOI半導體襯底上形成半導體裝置?；蛘?，通過在缺乏氧的環(huán)境中或者沒有氧的環(huán)境中進行該高溫熱處理，制造圖3E所示的在空洞2中沒有氧化膜的SON半導體襯底，在該SON半導體襯底上形成半導體裝置也可以。
(第3實施方式)圖6A以及圖6D是表示關(guān)于本發(fā)明的第3實施方式的半導體裝置的制造方法中所包括的工序中半導體裝置的部分縱向剖面圖。
如圖6A所示，通過在襯底1上形成多個STI(淺溝道絕緣)20，在襯底中劃定后面應當形成空洞的區(qū)域。其后，如圖6B所示，通過在襯底1全體注入離子，只在與該STI20自己對準的區(qū)域形成多個微小空洞。另一方面，雖然也在STI20中注入離子，但在STI20的內(nèi)部不形成微小的空洞。只是，注入離子的飛行距離即離子注入的深度比在襯底1上形成的STI20的底部深度淺是必要的。
其后，參照圖3C至圖3F通過進行前述的熱處理，如圖6C所示，使只在與該STI20自己對準的區(qū)域選擇性地形成多個微小空洞成長以及結(jié)合，制造了在與該STI20自己對準的更內(nèi)側(cè)表面被氧化膜4覆蓋的大致扁平形狀的具有與襯底表面幾乎平行的空洞2的SON半導體襯底10。
其后，在與該STI20自己對準的空洞2上的活性區(qū)域上形成圖6D所示的場效應型晶體管。該場效應型晶體管的柵極11、源區(qū)12、漏區(qū)13、柵絕緣膜14以及側(cè)壁15、16各自的形成根據(jù)已知的方法進行是可能的。此處，源區(qū)12以及漏區(qū)13的下部與該空洞2的上部鄰接。
如果根據(jù)此方法，由于在該場效應型晶體管的下面具有絕緣性能優(yōu)良的空洞2，所以能夠抑制漏電流，該半導體裝置的電力消耗的進一步降低以及高速動作特性的進一步提高成為可能。
進一步，源區(qū)12以及漏區(qū)13的下部與該空洞2的上部鄰接。因此，由源區(qū)12以及漏區(qū)13具有的p-n結(jié)帶來的寄生電容被減小，該場效應型晶體管的高速動作特性的進一步提高成為可能。
進一步，在本實施方式的半導體裝置的制造方法中，在高溫熱處理工序的至少最后的期間內(nèi)，通過在氧環(huán)境中進行該高溫熱處理形成了覆蓋空洞2的內(nèi)側(cè)表面的氧化膜4，但也可以通過增加氧環(huán)境中的氧含量即氧環(huán)境中濃度，制造圖3G所示的空洞2的內(nèi)部空間被氧化膜充滿的SOI半導體襯底，在該SOI半導體襯底上形成半導體裝置?；蛘?，通過在缺乏氧的環(huán)境中或者沒有氧的環(huán)境中進行該高溫熱處理，制造圖3E所示的在空洞2中沒有氧化膜的SON半導體襯底，在該SON半導體襯底上形成半導體裝置也可以。
(第4實施方式)圖7A以及圖7D是表示關(guān)于本發(fā)明的第4實施方式的半導體裝置的制造方法中所包括的工序中半導體裝置的部分縱向剖面圖。
如圖7A所示，通過在襯底1上形成柵絕緣膜14以及柵極11，在襯底1中劃定后面應當形成空洞的區(qū)域。柵絕緣膜14以及柵極11各自的形成根據(jù)已知的方法進行是可能的。
其后，如圖7B所示，通過將該柵極11作為掩模在襯底1全體注入離子，只在與該柵極11自己對準的區(qū)域形成多個微小空洞。在該柵極11下的區(qū)域中由于該柵極11作為掩模工作，所以不注入離子。因此，在該柵極11下的區(qū)域不形成微小的空洞。即只在與該柵極11自己對準的區(qū)域選擇性地形成多個微小的空洞。
其后，通過參照圖3C至圖3F進行前述的熱處理，使在與該柵極11自己對準的區(qū)域選擇性地形成的多個微小空洞成長以及結(jié)合，制造了與襯底表面幾乎平行而且在與該柵極11自己對準的、具有更內(nèi)側(cè)表面被氧化膜4覆蓋的大致扁平形狀的空洞2的、圖7C所示的SON半導體襯底10。
其后，在該SON半導體襯底10上形成圖7D所示的場效應型晶體管。該場效應型晶體管的柵極11、源區(qū)12、漏區(qū)13、柵絕緣膜14以及側(cè)壁15、16各自的形成根據(jù)已知的方法進行是可能的。此處，源區(qū)12以及漏區(qū)13的下部與該空洞2的上部鄰接。
如果根據(jù)此方法，由于在該場效應型晶體管的下面具有絕緣性能優(yōu)良的空洞2，所以能夠抑制漏電流，該半導體裝置的電力消耗的進一步降低以及高速動作特性的進一步提高成為可能。
進一步，源區(qū)12以及漏區(qū)13的下部與該空洞2的上部鄰接。因此，由源區(qū)12以及漏區(qū)13具有的p-n結(jié)帶來的寄生電容被減小，該場效應型晶體管的高速動作特性的進一步提高成為可能。
如果根據(jù)此方法，通過將柵極11作為掩模進行離子注入，能夠形成在與柵極11自己對準的空洞2。此方法沒有必要使用在本發(fā)明的半導體襯底的制造方法中離子注入專用的掩模M，進一步，由于也沒有必要如前述第3實施方式那樣形成STI20，所以利用SON半導體襯底10，能夠簡單而且精密地制造具有優(yōu)良的元件特性以及電路特性的半導體裝置。
還有，在本第4實施方式的半導體裝置的制造方法中，在形成柵絕緣膜14和柵極11之后，進行離子注入工序以及其后的熱處理工序，除了柵絕緣膜14和柵極11，在該柵極11兩側(cè)形成側(cè)壁15、16之后，進行離子注入工序以及其后的熱處理工序也可以。此種情況下，空洞2在側(cè)壁15、16自己對準。
進一步，在本實施方式的半導體裝置的制造方法中，在高溫熱處理工序的至少最后的期間內(nèi)，通過在氧環(huán)境中進行該高溫熱處理形成了覆蓋空洞2的內(nèi)側(cè)表面的氧化膜4，但也可以通過增加氧環(huán)境中的氧含量即氧環(huán)境中濃度，制造圖3G所示的空洞2的內(nèi)部空間被氧化膜充滿的SOI半導體襯底，在該SOI半導體襯底上形成半導體裝置?；蛘?，通過在缺乏氧的環(huán)境中或者沒有氧的環(huán)境中進行該高溫熱處理，制造圖3E所示的在空洞2中沒有氧化膜的SON半導體襯底，在該半導體襯底上形成半導體裝置也可以。
(第5實施方式)圖8A以及圖8G是表示關(guān)于本發(fā)明的第5實施方式的半導體裝置的制造方法中所包括的工序中半導體裝置的部分縱向剖面圖。關(guān)于本實施方式的半導體裝置的制造方法相當于關(guān)于前述第4實施方式中的半導體裝置的制造方法的應用例。
如圖8A所示，形成在表面形成了絕緣膜30的第一襯底31、在表面堆積了多晶硅層32的第二襯底33。如圖8B所示，使該絕緣膜30和該多晶硅層32相互接合那樣，通過粘貼該第一襯底31和該第二襯底33，形成具有層疊構(gòu)造的襯底35。進一步如圖8C所示，通過研磨削去此襯底35中與絕緣膜30鄰接的第一襯底31的表面，使第一襯底31薄膜化。
其后，如圖8D所示，通過在薄膜31的表面形成第1柵絕緣膜14以及第1柵極11，在襯底中劃定在其后應當形成空洞的區(qū)域。柵絕緣膜14以及柵極11各自的形成根據(jù)已知的方法進行是可能的。
其后，如圖8E所示，通過將該柵極11作為掩模在襯底35全體注入離子，只在與該柵極11自己對準的該多晶硅層32的特定區(qū)域注入離子，在該特定區(qū)域形成多個微小空洞。在該柵極11下的區(qū)域中由于該柵極11作為掩模作用，所以不注入離子。因此，在該柵極11下的區(qū)域不形成微小的空洞。即只在與該柵極11自己對準的該多晶硅層32的特定區(qū)域選擇性地形成多個微小的空洞。
其后，通過參照圖3C至圖3F進行前述的熱處理，使在與該柵極11自己對準的該多晶硅層32的特定區(qū)域選擇性地形成的多個微小空洞成長以及結(jié)合，在該多晶硅層32的特定區(qū)域選擇性地形成與襯底表面幾乎平行而且與該柵極11自己對準的、更內(nèi)側(cè)表面被氧化膜4覆蓋的大致扁平形狀的空洞2，制造了圖8F所示的SON半導體襯底35。
其后，在該SON半導體襯底35內(nèi)部形成的、而且在該柵極11自己對準的空洞2上形成圖8G所示的場效應型晶體管。在薄膜化的第一襯底31中形成該場效應型晶體管的源區(qū)12以及漏區(qū)13還有溝道區(qū)31。源區(qū)12以及漏區(qū)13還有溝道區(qū)31的形成根據(jù)已知的方法進行是可能的。此處，源區(qū)12以及漏區(qū)13的下部與該空洞2的上部鄰接。
如果根據(jù)此方法，在該柵極11下殘存的多晶硅層32作為第2柵極發(fā)揮作用，前述絕緣膜30發(fā)揮第2柵絕緣膜的作用。其結(jié)果，能夠容易地制造具有所謂雙柵極構(gòu)造的半導體裝置。
如果根據(jù)此方法，由于半導體裝置下具有絕緣性能優(yōu)良的空洞2，所以能夠抑制漏電流，該半導體裝置的電力消耗的進一步降低以及高速動作特性的進一步提高成為可能。
進一步，源區(qū)12以及漏區(qū)13的下部與該空洞2的上部鄰接。因此，由源區(qū)12以及漏區(qū)13具有的p-n結(jié)帶來的寄生電容被減小，該場效應型晶體管的高速動作特性的進一步提高成為可能。
如果根據(jù)此方法，能夠形成在第一柵極11以及第二柵極32兩方自己對準的空洞2。此方法沒有必要使用在本發(fā)明的半導體襯底的制造方法中離子注入專用的掩模M，進一步，由于也沒有必要如前述第3實施方式那樣形成STI20，所以利用SON半導體襯底，能夠簡單而且精密地制造具有優(yōu)良的元件特性以及電路特性的半導體裝置。
還有，在本第5實施方式的半導體裝置的制造方法中，在形成柵絕緣膜14和柵極11之后，進行離子注入工序以及其后的熱處理工序，除了柵絕緣膜14和柵極11，在該柵極11兩側(cè)進一步形成圖中未表示的側(cè)壁之后，進行離子注入工序以及其后的熱處理工序也可以。此種情況下，空洞2在圖中未表示的側(cè)壁自己對準。
進一步，在本實施方式的半導體裝置的制造方法中，在高溫熱處理工序的至少最后的期間內(nèi)，通過在氧環(huán)境中進行該高溫熱處理形成了覆蓋空洞2的內(nèi)側(cè)表面的氧化膜4，但也可以通過增加氧環(huán)境中的氧含量即氧環(huán)境中濃度，制造圖3G所示的空洞2的內(nèi)部空間被氧化膜充滿的SOI半導體襯底，在該SOI半導體襯底上形成半導體裝置?；蛘?，通過在缺乏氧的環(huán)境中或者沒有氧的環(huán)境中進行該高溫熱處理，制造圖3E所示的在空洞2中沒有氧化膜的SON半導體襯底，在該SON半導體襯底上形成半導體裝置也可以。
(第6實施方式)圖9A以及圖9B是表示關(guān)于本發(fā)明的第6實施方式的半導體裝置的制造方法中所包括的工序中半導體裝置的部分縱向剖面圖。
圖9A以及圖9B所示的第6實施方式中半導體裝置的制造方法是形成跨越半導體襯底的多個區(qū)域的部分區(qū)域擴散的單一的成為一體的空洞，在該空洞上的區(qū)域形成多個半導體裝置的方法。即在前述的實施方式中，在每個半導體裝置形成了1個成為一體的空洞。但是，在半導體襯底中的某一特定區(qū)域形成多個半導體裝置，而且該多個半導體裝置共同需要空洞的情況下，沒有必要對該多個半導體裝置的各個分別設置個別的空洞，對該多個半導體裝置在該特定區(qū)域形成1個共同空洞也可以。例如，當半導體襯底包括多個不同的電路塊的情況下，形成跨越需要空洞的特定電路塊擴散的1個空洞。即形成在該特定電路塊中形成的多個電路元件共同的1個空洞。
本第6實施方式是在被稱為SOC(Silicon On a chip芯片上的硅)的系統(tǒng)LSI中應用了前述半導體襯底的制造方法的例子。通常被稱為SOC的系統(tǒng)LSI中，具有多種不同功能的電路區(qū)域在同一襯底上同時存在。此時，通過使用SON構(gòu)造或者SOI構(gòu)造，能期望性能提高的第一類型的電路區(qū)域、在通常的Si襯底上制成時顯示良好特性的第二類型的電路區(qū)域有時同時存在。此種情況下，形成只跨越第一類型電路區(qū)域擴散的1個空洞。此處，該1個空洞與在第一類型電路區(qū)域形成的多個電路元件是共通的。系統(tǒng)LSI將包括DRAM區(qū)域100和LOGIC區(qū)域200的情況作為例子，參照圖9A以及圖9B以下具體地進行說明。LOGIC區(qū)域200相當于通過采用SON構(gòu)造或者SOI構(gòu)造期望性能提高的第一類型電路區(qū)域，另一方面，DRAM區(qū)域100相當于在通常的Si襯底上制成時顯示良好的特性的第二類型電路區(qū)域。
如圖9A所示，通過只在襯底1的預先決定的區(qū)域選擇性地注入離子，能只在該預先決定的區(qū)域與形成多個微小的空洞。該預先決定的區(qū)域成為后面的LOGIC區(qū)域200。選擇性地注入離子的方法能以已知的方法實現(xiàn)。例如，也可以通過離子注入專用的掩模，只在該預先決定的區(qū)域選擇性地注入離子。
其后，通過參照圖3C至圖3F進行前述的熱處理，使只在該預先決定的區(qū)域選擇性地形成的多個微小空洞成長以及結(jié)合，在該預先決定的區(qū)域選擇性地形成與襯底表面幾乎平行而且內(nèi)側(cè)表面被氧化膜4覆蓋的大致扁平形狀的空洞2，制造了圖9A所示的SON半導體襯底10。
其后，如圖9B所示，通過在該空洞2上的LOGIC區(qū)域200形成包括多個LOGIC電路元件50的LOGIC電路的同時，在DRAM區(qū)域100形成包括多個DRAM構(gòu)成元件51的DRAM，能夠得到混裝了LOGIC電路和DRAM的SOC。還有，在DRAM區(qū)域100的下方不存在該空洞2。該LOGIC電路以及該DRAM的制造方法能夠分別由已知的方法實現(xiàn)。通過只在LOGIC區(qū)域200做成SON構(gòu)造，LOGIC電路的高速動作特性的進一步提高成為可能的同時，實現(xiàn)在LOGIC電路進一步電力消費的降低，另一方面，由于DRAM區(qū)域100具有通常的Si襯底構(gòu)造，所以得到漏電流少的具有高可靠性的DRAM成為可能。
進一步，在具有SON構(gòu)造的LOGIC區(qū)域200和沒有SON構(gòu)造的DRAM區(qū)域100中，Si襯底表面的水平幾乎不產(chǎn)生差。因此，關(guān)于光刻工序，當曝光時的焦點深度淺的情況下，在兩個區(qū)域100以及200中焦點一致是進一步的優(yōu)點。
進一步，在本實施方式的半導體裝置的制造方法中，在高溫熱處理工序的至少最后的期間內(nèi)，通過在氧環(huán)境中進行該高溫熱處理形成了覆蓋空洞2的內(nèi)側(cè)表面的氧化膜4，但也可以通過增加氧環(huán)境中的氧含量即氧環(huán)境中濃度，制造圖3G所示的空洞2的內(nèi)部空間被氧化膜充滿的SOI半導體襯底，在該SOI半導體襯底上形成半導體裝置?；蛘?，通過在缺乏氧的環(huán)境中或者沒有氧的環(huán)境中進行該高溫熱處理，制造圖3E所示的在空洞2中沒有氧化膜的SON半導體襯底，在該SON半導體襯底上形成半導體裝置也可以。
半導體襯底接著，對于關(guān)于本發(fā)明的SON半導體襯底的新的構(gòu)造利用附圖詳細說明。圖10是表示關(guān)于本發(fā)明的SON半導體襯底的新構(gòu)造的部分縱向剖面圖。圖11是表示關(guān)于本發(fā)明的SON半導體襯底的另一新構(gòu)造的部分縱向剖面圖。圖12是表示關(guān)于本發(fā)明的SON半導體襯底的又一新構(gòu)造的部分縱向剖面圖。
圖10、圖11以及圖12中所示的SON半導體襯底通過適用上述的本發(fā)明的半導體襯底的制造方法得到是可能的。在前述第1步驟的離子注入工序中，調(diào)整離子種類、加速電壓、劑量等的離子注入條件，進一步在前述第2步驟的熱處理工序中，調(diào)整熱處理環(huán)境、溫度、升溫速度、時間等的熱處理條件是必要的。
圖10所示的半導體襯底80是在襯底81的內(nèi)部具有扁平形狀的空洞82的SON半導體襯底，在該空洞82的內(nèi)側(cè)表面形成了氧化膜83。然后，該氧化膜83是由在空洞82的內(nèi)側(cè)上下表面的較薄部分和在空洞82的內(nèi)側(cè)側(cè)壁的較厚部分構(gòu)成的。即該氧化膜83的較薄部分在與襯底81的厚度方向大致垂直的方向延伸，該氧化膜83的較厚部分在與襯底81的厚度方向大致平行的方向延伸。氧化膜83的較薄部分具有第一厚度W1，另一方面，該氧化膜83的較厚部分具有比該第一厚度21還要厚的第二厚度W2。即，調(diào)整在前述第1步驟中的離子注入工序的離子注入條件和在前述第2步驟中的熱處理工序的熱處理條件，使該氧化膜83的膜厚在空洞82的內(nèi)側(cè)上下表面薄，在空洞82的內(nèi)側(cè)側(cè)壁厚。通過這樣做，降低介電常數(shù)的同時，避免在襯底內(nèi)部形成表面能級成為可能。氧化膜83的較薄部分的第一厚度W1以及該氧化膜83較厚部分第二厚度W2只要滿足W1＜W2的關(guān)系即可，進一步的限定并非必要。但是，降低介電常數(shù)的同時，為了避免在襯底內(nèi)部形成表面能級，例如，優(yōu)選第一厚度W1以及第二厚度W2分別在1nm～50nm、100nm～300nm的范圍內(nèi)。
在前述高溫熱處理中，在氧環(huán)境中含有的氧原子有被從襯底81的表面引入空洞82內(nèi)的和從襯底81表面到在襯底81的內(nèi)部、與形成空洞82的深度范圍大約同一深度的范圍內(nèi)引入的氧原子。即，調(diào)整氧環(huán)境下的高溫熱處理的條件，將氧環(huán)境中包含的氧原子引入到該襯底81內(nèi)的深度設定在形成空洞82的深度的范圍內(nèi)，優(yōu)選該深度范圍的中間值附近。由此，空洞82的內(nèi)側(cè)上下面通過被引入到空洞82的內(nèi)部空間的氧被氧化。與此相對，由于空洞82的側(cè)壁除了被引入到空洞82的內(nèi)部空間的氧，還由被引入到襯底81的內(nèi)部的、空洞82的側(cè)壁附近的氧被氧化，所以在空洞82的側(cè)壁形成的氧化膜83的厚度比在空洞82的內(nèi)側(cè)上下面形成的氧化膜83的厚度要厚。然后，在空洞82的側(cè)壁形成的氧化膜83的較厚部分在形成空洞82深度范圍的中間值附近最厚。
氧化膜83由于在空洞82的內(nèi)側(cè)上下表面較薄地形成，所以與在空洞82的內(nèi)側(cè)上下表面氧化膜較厚形成的半導體襯底相比，介電常數(shù)進一步的降低成為可能。特別是，在空洞82的內(nèi)側(cè)上表面優(yōu)選直到不形成表面能級程度為止使該氧化膜83較薄地形成。進一步，氧化膜83在與襯底81的厚度方向大致平行的方向延伸的部分厚。因此，對于在半導體襯底81的厚度方向的機械強度以及機械的應力的持久性的提高成為可能，由此，以高精度保持該空洞的形狀成為可能。
另外，如圖11所示，形成多個空洞82以規(guī)定的間隔隔開、在同一深度范圍在襯底81中形成的SON半導體襯底80-1是可能的。此種情況下，通過調(diào)整前述氧環(huán)境下的高溫熱處理條件，多個空洞82與氧化膜83較厚的部分相互分離的絕緣區(qū)域在襯底內(nèi)形成是可能的。此種情況下，使多個空洞82之間互相分離的氧化膜83的膜厚較厚的部分相當于在前述的圖10中所示的前述空洞82的側(cè)壁的形成的氧化膜83較厚的部分。此處，多個空洞82之間相互分離的氧化膜83較厚的部分是由其膜厚根據(jù)深度值不同的隔壁構(gòu)成的。如圖11所示，在空洞82的中間的深度值處膜厚為極小，越接近空洞82的內(nèi)側(cè)上面的深度值以及內(nèi)側(cè)下面的深度值膜厚越增加。
一般地，在制造在襯底81的內(nèi)部具有空洞的SON襯底的情況下，隨著在與襯底81的表面平行的水平方向上的空洞82的尺寸增大，維持該空洞82的形狀以及位于該空洞82上的襯底表面的高平坦性越困難。也就是說，襯底81的機械強度、總之襯底81的厚度方向上的機械強度降低。但是，如前所述那樣，通過該空洞82在其內(nèi)部具有由氧化膜83的一部分構(gòu)成的隔壁部，該隔壁使該襯底81的機械強度、總之在襯底81的厚度方向上的機械強度提高。因此，即使在前述空洞82的水平方向上的尺寸大的情況下，該隔壁的存在使該空洞82的形狀以及位于該空洞82上的襯底表面的高平坦性容易維持。
通過對圖11所示的SON半導體襯底進一步繼續(xù)高溫熱處理，使隔壁部變形，如圖12所示，成為對于深度值的變化膜厚大致均勻的隔壁是可能的。即，圖12所示的半導體襯底90是在襯底91的內(nèi)部具有扁平形狀的空洞92的SON半導體襯底，在該空洞92的內(nèi)側(cè)表面以及該空洞92的內(nèi)部空間延伸的氧化膜被形成。在圖12中，沒有圖示在該空洞92的內(nèi)側(cè)表面延伸的氧化膜，只圖示了在該空洞92的內(nèi)部空間延伸的氧化膜的隔壁部93。如前所述，氧化膜的隔壁部93的膜厚壁與在該空洞92的內(nèi)側(cè)上下表面形成的氧化膜的厚度相比，十分厚。然后，具有厚的膜厚的氧化膜的隔壁部93在與襯底91的厚度方向大致平行的方向延伸。
如前所述，制造在襯底91的內(nèi)部具有空洞的SON襯底的情況下，隨著在與襯底91的表面平行的水平方向上的空洞92的尺寸變大，維持該空洞92的形狀以及位于該空洞92上的襯底表面的高平坦性越困難。也就是說，襯底91的機械強度、總之襯底91的厚度方向上的機械強度降低。但是，如前所述那樣，通過該空洞92在其內(nèi)部具有由氧化膜的一部分構(gòu)成的隔壁部93，該隔壁93使該襯底91的機械強度、總之在襯底91的厚度方向上的機械強度提高。因此，即使在前述空洞92的水平方向上的尺寸大的情況下，該隔壁93的存在使該空洞92的形狀以及位于該空洞92上的襯底表面的高平坦性容易維持。
參照圖11如前所述，在空洞82內(nèi)形成的氧化膜除了在該空洞82的內(nèi)側(cè)表面形成的部分之外，具有在襯底81的膜厚方向延伸，膜厚較厚的隔壁部83。作為圖11所示的構(gòu)造的變更例，將該隔壁部83換為柱部也可以?；蛘咦鳛閳D12所示的構(gòu)造的變更例，將該隔壁部93換為柱部也可以。
在為了形成空洞的預先決定的區(qū)域內(nèi)，使不注入離子的多個島狀的區(qū)域一點點地存在，進一步，通過調(diào)整前述離子注入條件以及前述氧環(huán)境下的高溫熱處理條件，形成覆蓋前述空洞的內(nèi)側(cè)表面的部分和由在該空洞內(nèi)存在的多個柱部構(gòu)成的氧化膜是可能的。多個柱部是在多個島狀的區(qū)域形成的。此種情況下，圖11所示的使前述多個空洞之間相互分離的氧化膜的膜厚較厚的部分相當于在前述空洞內(nèi)形成的氧化膜的柱狀部分。此處，氧化膜的柱狀部分其橫向的尺寸即直徑是根據(jù)深度值不同的柱構(gòu)成的。即，在前述空洞的中間深度值處直徑為極小，隨著越接近前述空洞的內(nèi)側(cè)上面的深度值以及內(nèi)側(cè)下面的深度值直徑越增加。進一步參照圖12如前面所說明的那樣，通過繼續(xù)對于襯底的高溫熱處理，使氧化膜的柱狀部分變形，對于深度值的變化直徑為大致均勻的柱是可能的。
半導體裝置接著對于本發(fā)明的半導體裝置的新構(gòu)造利用附圖詳細說明。
圖13是表示關(guān)于本發(fā)明的SON半導體裝置的新構(gòu)造的部分縱向剖面圖。在由半導體襯底100的元件分離絕緣膜101劃分的區(qū)域上形成半導體元件102，得到半導體裝置104。在由前述元件分離絕緣膜101劃分的區(qū)域的襯底內(nèi)部已經(jīng)形成從表面至大約一定深度的大致扁平形狀的空洞105，該空洞105由元件分離絕緣膜101使其側(cè)面終結(jié)。即該空洞105在元件分離絕緣膜101自己對準。元件分離絕緣膜101例如由淺溝道絕緣構(gòu)成得到。然后，形成覆蓋該空洞105的內(nèi)側(cè)表面的氧化膜106。
本發(fā)明的半導體裝置，參照圖6A至圖6D前面說明的，由元件分離絕緣區(qū)域自己對準的同時，通過適用內(nèi)側(cè)表面由氧化膜覆蓋的半導體襯底的制造方法制造半導體裝置的方法，能夠被制造。
(實施例)對于本發(fā)明的半導體襯底的制造方法以及半導體裝置的制造方法，通過實施例具體地說明。
(實施例1)實施例1是本發(fā)明的半導體襯底的制造方法的實施例。
作為襯底，采用硅襯底，作為在第1步驟中采用的離子采用了氦。作為在第1步驟中氦離子的注入條件，加速電壓為45keV，劑量為4×1017/cm2。
另外，作為在第2步驟中的熱處理條件，熱處理環(huán)境為包含0.5％O2的Ar環(huán)境，低溫熱處理在400℃～600℃進行2小時，接著中溫熱處理在800℃～1000℃進行2小時，進一步高溫熱處理在從1200℃開始以每分鐘0.02℃緩慢的升溫速度直到1350℃為止升溫，在此溫度進行5小時。
在實施例1中，除了以下的結(jié)果還得到了以下的SON半導體襯底。
(1)圖14是在實施例1中制造的半導體襯底的部分縱向剖面照片。在硅襯底111中，形成空洞112，該空洞112的內(nèi)側(cè)上下表面113被氧化膜114覆蓋。通過調(diào)整空洞112的水平方向的尺寸和氧化膜114的厚度，使氧化膜114包括支持空洞112的柱部那樣形成。在圖14中沒有明確顯示的、具有如圖11所示那樣的構(gòu)造的半導體襯底被制造這點得到確認。
(2)通過透過型電子顯微鏡(TEM)觀察處于低溫熱處理、中溫熱處理以及高溫熱處理的各個階段的襯底的內(nèi)部構(gòu)造的變化的結(jié)果，圖3C至圖3F所示那樣的半導體襯底的內(nèi)部構(gòu)造的變化得到確認。
(3)如圖13所示，最終在襯底內(nèi)部形成的空洞其高度即襯底的厚度方向的空洞的尺寸大約為100nm，是均勻的，其寬度即對于襯底表面平行方向的空洞的尺寸是與在第1步驟中注入離子的區(qū)域相同得到確認。
(4)進一步，詳細地觀察此空洞的內(nèi)側(cè)表面時，厚度約為5nm的薄氧化膜被形成得到確認。
(實施例2)實施例2為本發(fā)明的半導體襯底的制造方法的另一實施例。
作為襯底，采用硅襯底，作為在第1步驟中采用的離子采用了氦。作為在第1步驟中氦離子的注入條件，加速電壓為45keV，劑量為3.5×1017/cm2。
另外，作為在第2步驟中的熱處理條件，熱處理環(huán)境為包含O2的氧環(huán)境，低溫熱處理在400℃～600℃進行2小時，接著中溫熱處理在800℃～1000℃進行2小時，進一步高溫熱處理在從1200℃開始以每分鐘0.02℃緩慢的升溫速度直到1350℃為止升溫，在此溫度下進行4小時。
在實施例2中，得到了以下的結(jié)果以及以下的SOI半導體襯底。
(1)通過透過型電子顯微鏡(TEM)觀察處于低溫熱處理、中溫熱處理以及高溫熱處理的各個階段的襯底的內(nèi)部構(gòu)造的變化的結(jié)果，圖3C至圖3G所示那樣的半導體襯底的內(nèi)部構(gòu)造的變化，也就是空洞內(nèi)部內(nèi)氧化膜充滿的部分SOI構(gòu)造得到確認。
(2)最終在襯底內(nèi)部形成的空洞，其高度即襯底的厚度方向的空洞的尺寸大約為200nm，是均勻的，其寬度即對于襯底表面平行方向的空洞的尺寸是與在第1步驟中注入離子的區(qū)域相同得到確認。
(實施例3)通過與前述實施例1中所示的離子注入條件以及熱處理條件相同的條件，做成具有各種各樣空洞的襯底，利用這些襯底，制造了在圖4A、4B中所示的前述第1實施方式中所示的半導體裝置、在圖5A、5B中所示的前述第2實施方式中所示的半導體裝置、在圖6A～6D中所示的前述第3實施方式中所示的半導體裝置、在圖7A～7D中所示的前述第4實施方式中所示的半導體裝置、在圖8A～8G中所示的前述第5實施方式中所示的半導體裝置以及在圖9A、9B中所示的前述第6實施方式中所示的半導體裝置。還有，對于柵極、源極以及漏極等的半導體元件，通過以往周知的方法分別形成。
由于制造的半導體裝置任何一個都是具有在半導體襯底的預先決定的區(qū)域具有良好絕緣性能的空洞，所以與以往的這些相比，能更進一步降低漏電流，具有低消費電力以及高速動作特性這些得到確認。
(在工業(yè)上應用的可能性)如以上說明的那樣，根據(jù)本發(fā)明的半導體襯底的制造方法，通過進行注入離子的第1步驟，能在襯底的預先決定的區(qū)域形成微小的空洞，進一步通過進行對形成了微小空洞的襯底進行熱處理的第2步驟，使由前述第1步驟在襯底形成的微小空洞成長、結(jié)合，能夠形成具有與襯底表面幾乎平行的平板狀的空洞的SON半導體襯底。
然后進一步，根據(jù)本發(fā)明，因為進行了為了將襯底暴露在1000℃以上的溫度中的高溫熱處理步驟，使在第1步驟中形成的微小空洞成長、結(jié)合的同時，使襯底本身也暴露在高溫中軟化，其結(jié)果，在襯底內(nèi)部形成空洞的瞬間，由于即使形成空洞部分的表面鼓起，襯底表面也能立即恢復平坦(鼓起的部分被撫平)，所以保持襯底表面的平坦性的同時能制造SON襯底。
另外，如果根據(jù)本發(fā)明的半導體裝置的制造方法，與以往的方法相比，能抑制漏電流，能簡單地而且廉價地制造具有低消費電力以及高速動作特性的半導體裝置。
另外，本發(fā)明的半導體襯底以及半導體裝置能夠?qū)崿F(xiàn)了低消費電力以及高速動作特性。
通過相關(guān)的幾個合適的實施方式以及實施例說明了本發(fā)明，但這些實施方式以及實施例只是為了單純地舉出實例說明本發(fā)明，并不意味著限定的意思，這點能夠理解。如果是讀過本發(fā)明書之后，顯然對于同業(yè)者根據(jù)同樣的構(gòu)成元素和技術(shù)進行多種變更以及置換是容易的。顯然這樣的變更以及置換符合本發(fā)明的權(quán)利要求的范圍以及精神。
權(quán)利要求
1.一種半導體襯底的制造方法，其特征在于，包括第1步驟，在襯底內(nèi)的預先決定的區(qū)域選擇性地注入離子，由該注入的離子在前述預先決定的區(qū)域內(nèi)形成多個微小空洞；和第2步驟，通過對該襯底實施熱處理，使前述多個微小空洞的各個成長，進一步使互相鄰接的微小空洞之間結(jié)合，形成由跨越前述預先決定區(qū)域全體存在的成為一體的空洞所構(gòu)成的埋設絕緣區(qū)域。
2.根據(jù)權(quán)利要求1所述的半導體襯底的制造方法，其特征在于，前述成為一體的空洞具有沒有接縫的連續(xù)的內(nèi)側(cè)表面，并且通過該內(nèi)側(cè)表面具有與前述襯底外部完全封閉的內(nèi)部空間。
3.根據(jù)權(quán)利要求1所述的半導體襯底的制造方法，其特征在于，前述第2步驟的熱處理通過包括在1000℃以上的高溫范圍進行的高溫熱處理，使前述襯底軟化，在前述襯底內(nèi)部形成前述空洞的瞬間，由于即使相當于前述空洞形成區(qū)域的襯底表面鼓起，也能立即恢復平坦，使最終得到的前述襯底的表面是平坦的，而且前述空洞的上部和前述襯底之界面，與前述襯底平坦的表面平行而且是平坦的。
4.根據(jù)權(quán)利要求1所述的半導體襯底的制造方法，其特征在于，前述第2步驟的熱處理包括高溫熱處理，通過該高溫熱處理，使相互鄰接的微小空洞之間結(jié)合，形成跨越前述預先決定的區(qū)域全體存在的成為一體的空洞。
5.根據(jù)權(quán)利要求4所述的半導體襯底的制造方法，其特征在于，前述高溫熱處理在1000℃以上的高溫范圍進行。
6.根據(jù)權(quán)利要求5所述的半導體襯底的制造方法，其特征在于，前述第2步驟進一步包括在前述高溫熱處理之前，為了將前述注入的離子作為氣體向前述襯底外放出，在400℃以上700℃以下的低溫域進行的低溫熱處理。
7.根據(jù)權(quán)利要求5所述的半導體襯底的制造方法，其特征在于，前述第2步驟進一步包括在前述高溫熱處理之前，為了使前述多個微小空洞的各個成長，在700℃以上1000℃以下的中溫域進行的中溫熱處理。
8.根據(jù)權(quán)利要求5所述的半導體襯底的制造方法，其特征在于，前述第2步驟進一步包括在前述高溫熱處理之前，為了將前述注入的離子作為氣體向前述襯底外放出，在400℃以上700℃以下的低溫域進行的低溫熱處理；和為了使前述多個微小空洞的各個成長，在700℃以上1000℃以下的中溫域進行的中溫熱處理。
9.根據(jù)權(quán)利要求8所述的半導體襯底的制造方法，其特征在于，前述低溫熱處理在400℃以上600℃以下進行；前述中溫熱處理在800℃以上1000℃以下進行；前述高溫熱處理在從1200℃開始進一步升溫的溫度進行。
10.根據(jù)權(quán)利要求4所述的半導體襯底的制造方法，其特征在于，在前述第2步驟中，通過使前述高溫熱處理在富含氧的環(huán)境中進行，形成完全封閉前述空洞的內(nèi)部空間的至少覆蓋內(nèi)側(cè)表面的氧化膜。
11.根據(jù)權(quán)利要求10所述的半導體襯底的制造方法，其特征在于，前述氧化膜是與在前述空洞的內(nèi)側(cè)上下表面形成的部分相比，在前述空洞的側(cè)壁形成部分的膜厚要厚的。
12.根據(jù)權(quán)利要求11所述的半導體襯底的制造方法，其特征在于，前述氧化膜不只是覆蓋前述空洞的內(nèi)側(cè)表面，還包括在前述空洞的內(nèi)部空間形成的至少1個柱狀部分。
13.根據(jù)權(quán)利要求11所述的半導體襯底的制造方法，其特征在于，前述氧化膜不只是覆蓋前述空洞的內(nèi)側(cè)表面，還包括在前述空洞的內(nèi)部空間形成的至少1個隔壁狀部分。
14.根據(jù)權(quán)利要求10所述的半導體襯底的制造方法，其特征在于，前述高溫熱處理是在前述富含氧的環(huán)境中、直到前述氧化膜充滿前述空洞的內(nèi)部空間為止進行的。
15.根據(jù)權(quán)利要求10所述的半導體襯底的制造方法，其特征在于，在進行前述高溫熱處理期間內(nèi)，只在最后一定期間利用富含氧的環(huán)境。
16.根據(jù)權(quán)利要求10所述的半導體襯底的制造方法，其特征在于，前述第2步驟進一步包括通過在前述富含氧的環(huán)境中進行前述高溫熱處理，在前述高溫熱處理之后除去在前述襯底表面形成的表面氧化膜的工序。
17.根據(jù)權(quán)利要求10所述的半導體襯底的制造方法，其特征在于，包括形成覆蓋前述空洞的內(nèi)側(cè)表面的氧化膜之后，進一步，在前述襯底上形成連通前述空洞和前述襯底外部的至少1個連通孔，經(jīng)由該至少1個連通孔，在前述氧化膜的表面上形成與氧化膜不同的至少1個絕緣膜的工序。
18.根據(jù)權(quán)利要求4所述的半導體襯底的制造方法，其特征在于，形成了前述空洞之后，進一步，在前述襯底上形成連通前述空洞和前述襯底外部的至少1個連通孔，經(jīng)由該至少1個連通孔，形成覆蓋前述空洞的至少內(nèi)側(cè)表面的至少由1層構(gòu)造形成的絕緣膜。
19.根據(jù)權(quán)利要求1所述的半導體襯底的制造方法，其特征在于，前述離子是從由氫離子、氦離子、氖離子以及氟離子構(gòu)成的群之中選擇的至少1種離子。
20.根據(jù)權(quán)利要求19所述的半導體襯底的制造方法，其特征在于，在前述第1步驟中，前述離子注入在常溫下進行。
21.根據(jù)權(quán)利要求19所述的半導體襯底的制造方法，其特征在于，在前述第1步驟中，前述離子注入在比常溫高的溫度下進行。
22.根據(jù)權(quán)利要求1所述的半導體襯底的制造方法，其特征在于，在前述第1步驟中，使用離子注入專用的掩模，只在前述襯底的預先決定的區(qū)域選擇性地注入前述離子。
23.根據(jù)權(quán)利要求1所述的半導體襯底的制造方法，其特征在于，在前述第1步驟中，在前述襯底上形成至少1個電極，將前述至少1個電極作為掩模使用，通過只在前述襯底的預先決定的區(qū)域選擇性地注入前述離子，在前述第2步驟中，形成與前述至少1個電極自己對準的前述空洞。
24.根據(jù)權(quán)利要求1所述的半導體襯底的制造方法，其特征在于，在前述第1步驟中，在前述襯底的上部區(qū)域形成至少1個絕緣區(qū)域，將前述至少1個絕緣區(qū)域作為掩模使用，通過只在前述襯底的預先決定的區(qū)域選擇性地注入前述離子，在前述第2步驟中，形成與前述至少1個絕緣區(qū)域自己對準的前述空洞。
25.根據(jù)權(quán)利要求1所述的半導體襯底的制造方法，其特征在于，前述預先決定的區(qū)域通過在前述襯底的單一的半導體元件形成區(qū)域跨越延伸，由前述空洞構(gòu)成的埋設絕緣區(qū)域在前述半導體元件形成區(qū)域跨越延伸。
26.根據(jù)權(quán)利要求1所述的半導體襯底的制造方法，其特征在于，前述預先決定的區(qū)域通過在前述襯底的單一的電路塊形成區(qū)域跨越延伸，由前述空洞構(gòu)成的埋設絕緣區(qū)域在前述電路塊形成區(qū)域跨越延伸。
27.根據(jù)權(quán)利要求1所述的半導體襯底的制造方法，其特征在于，前述半導體襯底是硅襯底。
28.根據(jù)權(quán)利要求1所述的半導體襯底的制造方法，其特征在于，進一步包括在前述第2步驟之后，在前述襯底表面形成至少1個單晶半導體層的工序。
29.一種半導體襯底的制造方法，其特征在于，包括第1步驟，在襯底內(nèi)的預先決定的區(qū)域選擇性地注入離子，由該注入的離子在前述預先決定的區(qū)域內(nèi)形成多個微小空洞；和第2步驟，通過對該襯底實施熱處理，使前述多個微小空洞的各個成長，進一步使互相鄰接的微小空洞之間結(jié)合，形成由跨越前述預先決定區(qū)域全體存在的成為一體的空洞構(gòu)成的埋設絕緣區(qū)域；前述成為一體的空洞具有沒有接縫的連續(xù)的內(nèi)側(cè)表面，同時通過該內(nèi)側(cè)表面具有與前述襯底外部完全封閉的內(nèi)部空間；前述第2步驟的熱處理包括高溫熱處理，通過該高溫熱處理，使相互鄰接的微小空洞之間結(jié)合，形成跨越前述預先決定的區(qū)域全體存在的前述成為一體的空洞；前述高溫熱處理的至少最后一定期間通過在富含氧的環(huán)境中進行前述高溫熱處理，形成至少覆蓋前述空洞的前述內(nèi)側(cè)表面的氧化膜。
30.根據(jù)權(quán)利要求29所述的半導體襯底的制造方法，其特征在于，前述第2步驟的熱處理通過包括在1000℃以上的高溫范圍進行的高溫熱處理，使前述襯底軟化，在前述襯底內(nèi)部形成前述空洞的瞬間，由于即使相當于前述空洞形成區(qū)域的襯底表面鼓起，也能立即恢復平坦，使最終得到的前述襯底的表面是平坦的，而且前述空洞的上部和前述襯底之界面，與前述襯底平坦的表面平行而且是平坦的。
31.根據(jù)權(quán)利要求29所述的半導體襯底的制造方法，其特征在于，前述高溫熱處理是在1000℃以上的高溫范圍進行的。
32.根據(jù)權(quán)利要求31所述的半導體襯底的制造方法，其特征在于，前述第2步驟進一步包括在前述高溫熱處理之前，為了將前述注入的離子作為氣體向前述襯底外放出，在400℃以上700℃以下的低溫域進行的低溫熱處理。
33.根據(jù)權(quán)利要求31所述的半導體襯底的制造方法，其特征在于，前述第2步驟進一步包括在前述高溫熱處理之前，為了使前述多個微小空洞的各個成長，在700℃以上1000℃以下的中溫域進行的中溫熱處理。
34.根據(jù)權(quán)利要求31所述的半導體襯底的制造方法，其特征在于，前述第2步驟進一步包括在前述高溫熱處理之前，為了將前述注入的離子作為氣體向前述襯底外放出，在400℃以上700℃以下的低溫域進行的低溫熱處理；和為了使前述多個微小空洞的各個成長，在700℃以上1000℃以下的中溫域進行的中溫熱處理。
35.根據(jù)權(quán)利要求34所述的半導體襯底的制造方法，其特征在于，前述低溫熱處理在400℃以上600℃以下進行；前述中溫熱處理在800℃以上1000℃以下進行；前述高溫熱處理在從1200℃開始進一步升溫的溫度進行。
36.根據(jù)權(quán)利要求29所述的半導體襯底的制造方法，其特征在于，前述氧化膜是與在前述空洞的內(nèi)側(cè)上下表面形成的部分相比，在前述空洞的側(cè)壁形成部分的膜厚要厚的。
37.根據(jù)權(quán)利要求36所述的半導體襯底的制造方法，其特征在于，前述氧化膜不只是覆蓋前述空洞的內(nèi)側(cè)表面，還包括在前述空洞的內(nèi)部空間形成的至少1個柱狀部分。
38.根據(jù)權(quán)利要求36所述的半導體襯底的制造方法，其特征在于，前述氧化膜不只是覆蓋前述空洞的內(nèi)側(cè)表面，還包括在前述空洞的內(nèi)部空間形成的至少1個隔壁狀部分。
39.根據(jù)權(quán)利要求29所述的半導體襯底的制造方法，其特征在于，前述高溫熱處理是在前述富含氧的環(huán)境中、直到前述氧化膜充滿前述空洞的內(nèi)部空間為止進行的。
40.根據(jù)權(quán)利要求29所述的半導體襯底的制造方法，其特征在于，在進行前述高溫熱處理期間內(nèi)，只在最后一定期間利用富含氧的環(huán)境。
41.根據(jù)權(quán)利要求29所述的半導體襯底的制造方法，其特征在于，進一步包括通過在前述富含氧的環(huán)境中進行的前述高溫熱處理，在前述高溫熱處理之后除去在前述襯底表面形成的表面氧化膜的工序。
42.根據(jù)權(quán)利要求29所述的半導體襯底的制造方法，其特征在于，前述離子是從由氫離子、氦離子、氖離子以及氟離子構(gòu)成的群之中選擇的至少1種離子。
43.根據(jù)權(quán)利要求42所述的半導體襯底的制造方法，其特征在于，在前述第1步驟中，前述離子注入在常溫下進行。
44.根據(jù)權(quán)利要求42所述的半導體襯底的制造方法，其特征在于，在前述第1步驟中，前述離子注入在比常溫高的溫度下進行。
45.根據(jù)權(quán)利要求29所述的半導體襯底的制造方法，其特征在于，在前述第1步驟中，使用離子注入專用的掩模，只在前述襯底的預先決定的區(qū)域選擇性地注入前述離子。
46.根據(jù)權(quán)利要求29所述的半導體襯底的制造方法，其特征在于，在前述第1步驟中，在前述襯底上形成至少1個電極，將前述至少1個電極作為掩模使用，通過只在前述襯底的預先決定的區(qū)域選擇性地注入前述離子，在前述第2步驟中，形成與前述至少1個電極自己對準的前述空洞。
47.根據(jù)權(quán)利要求29所述的半導體襯底的制造方法，其特征在于，在前述第1步驟中，在前述襯底的上部區(qū)域形成至少1個絕緣區(qū)域，將前述至少1個絕緣區(qū)域作為掩模使用，通過只在前述襯底的預先決定的區(qū)域選擇性地注入前述離子，在前述第2步驟中，形成與前述至少1個絕緣區(qū)域自己對準的前述空洞。
48.根據(jù)權(quán)利要求29所述的半導體襯底的制造方法，其特征在于，前述預先決定的區(qū)域通過在前述襯底的單一的半導體元件形成區(qū)域跨越延伸，由前述空洞構(gòu)成的埋設絕緣區(qū)域在前述半導體元件形成區(qū)域跨越延伸。
49.根據(jù)權(quán)利要求29所述的半導體襯底的制造方法，其特征在于，前述預先決定的區(qū)域通過在前述襯底的單一的電路塊形成區(qū)域跨越延伸，由前述空洞構(gòu)成的埋設絕緣區(qū)域在前述電路塊形成區(qū)域跨越延伸。
50.根據(jù)權(quán)利要求29所述的半導體襯底的制造方法，其特征在于，前述半導體襯底是硅襯底。
51.根據(jù)權(quán)利要求29所述的半導體襯底的制造方法，其特征在于，進一步包括在前述第2步驟之后，在前述襯底表面形成至少1個單晶半導體層的工序。
52.一種半導體襯底的制造方法，其特征在于，包括第1步驟，在襯底內(nèi)的預先決定的區(qū)域選擇性地注入離子，由該注入的離子在前述預先決定的區(qū)域內(nèi)形成多個微小空洞；和第2步驟，通過對該襯底實施熱處理，使前述多個微小空洞的各個成長，進一步使互相鄰接的微小空洞之間結(jié)合，形成由跨越前述預先決定區(qū)域全體存在的成為一體的空洞構(gòu)成的埋設絕緣區(qū)域；前述成為一體的空洞具有沒有接縫的連續(xù)的內(nèi)側(cè)表面。同時通過該內(nèi)側(cè)表面具有與前述襯底外部完全封閉的內(nèi)部空間；前述第2步驟的熱處理包括高溫熱處理，通過該高溫熱處理，使相互鄰接的微小空洞之間結(jié)合，形成跨越前述預先決定的區(qū)域全體存在的前述成為一體的空洞；前述高溫熱處理的至少最后一定期間通過在富含氧的環(huán)境中進行前述高溫熱處理，形成充滿前述空洞的內(nèi)部空間的氧化膜。
53.根據(jù)權(quán)利要求52所述的半導體襯底的制造方法，其特征在于，前述第2步驟的熱處理通過包括在1000℃以上的高溫范圍進行的高溫熱處理，使前述襯底軟化，在前述襯底內(nèi)部形成前述空洞的瞬間，由于即使相當于前述空洞形成區(qū)域的襯底表面鼓起，也能立即恢復平坦，使最終得到的前述襯底的表面是平坦的，而且前述空洞的上部和前述襯底之界面，與前述襯底平坦的表面平行而且是平坦的。
54.根據(jù)權(quán)利要求53所述的半導體襯底的制造方法，其特征在于，前述第2步驟進一步包括在前述高溫熱處理之前，為了將前述注入的離子作為氣體向前述襯底外放出，在400℃以上700℃以下的低溫域進行的低溫熱處理。
55.根據(jù)權(quán)利要求53所述的半導體襯底的制造方法，其特征在于，前述第2步驟進一步包括在前述高溫熱處理之前，為了使前述多個微小空洞的各個成長，在700℃以上1000℃以下的中溫域進行的中溫熱處理。
56.根據(jù)權(quán)利要求53所述的半導體襯底的制造方法，其特征在于，前述第2步驟進一步包括在前述高溫熱處理之前，為了將前述注入的離子作為氣體向前述襯底外放出，在400℃以上700℃以下的低溫域進行的低溫熱處理；和為了使前述多個微小空洞的各個成長，在700℃以上1000℃以下的中溫域進行的中溫熱處理。
57.根據(jù)權(quán)利要求56所述的半導體襯底的制造方法，其特征在于，前述低溫熱處理在400℃以上600℃以下進行；前述中溫熱處理在800℃以上1000℃以下進行；前述高溫熱處理在從1200℃開始進一步升溫的溫度進行。
58.根據(jù)權(quán)利要求52所述的半導體襯底的制造方法，其特征在于，進一步包括通過在前述富含氧的環(huán)境中進行的前述高溫熱處理，在前述高溫熱處理之后除去在前述襯底表面形成的表面氧化膜的工序。
59.一種半導體裝置的制造方法，其特征在于，包括第1步驟，在襯底內(nèi)的預先決定的區(qū)域選擇性地注入離子，由該注入的離子在前述預先決定的區(qū)域內(nèi)形成多個微小空洞；第2步驟，通過對該襯底實施熱處理，使前述多個微小空洞的各個成長，進一步使互相鄰接的微小空洞之間結(jié)合，形成由跨越前述預先決定區(qū)域全體存在的成為一體的空洞構(gòu)成的埋設絕緣區(qū)域；和第3步驟，在前述埋設絕緣區(qū)域上的該襯底的表面區(qū)域上形成至少1個半導體元件。
60.根據(jù)權(quán)利要求59所述的半導體裝置的制造方法，其特征在于，前述成為一體的空洞具有沒有接縫的連續(xù)的內(nèi)側(cè)表面，同時通過該內(nèi)側(cè)表面具有與前述襯底外部完全封閉的內(nèi)部空間。
61.根據(jù)權(quán)利要求59所述的半導體裝置的制造方法，其特征在于，前述第2步驟的熱處理通過包括在1000℃以上的高溫范圍進行的高溫熱處理，使前述襯底軟化，在前述襯底內(nèi)部形成前述空洞的瞬間，由于即使相當于前述空洞形成區(qū)域的襯底表面鼓起，也能立即恢復平坦，使最終得到的淺述襯底的表面是平坦的，而且前述空洞的上部和前述襯底之界面，與前述襯底平坦的表面平行而且是平坦的；在前述第3步驟中，前述至少1個半導體元件是在前述平坦的襯底表面上形成的。
62.根據(jù)權(quán)利要求59所述的半導體裝置的制造方法，其特征在于，在前述第2步驟中，通過至少使前述高溫熱處理在富含氧的環(huán)境中進行，形成至少覆蓋完全封閉前述空洞的前述內(nèi)部空間的內(nèi)側(cè)表面的氧化膜。
63.根據(jù)權(quán)利要求62所述的半導體裝置的制造方法，其特征在于，前述氧化膜是與在前述空洞的內(nèi)側(cè)上下表面形成的部分相比，在前述空洞的側(cè)壁形成部分的膜厚要厚的。
64.根據(jù)權(quán)利要求63所述的半導體裝置的制造方法，其特征在于，前述氧化膜不只是覆蓋前述空洞的內(nèi)側(cè)表面，還包括在前述空洞的內(nèi)部空間形成的至少1個柱狀部分。
65.根據(jù)權(quán)利要求63所述的半導體襯底的制造方法，其特征在于，前述氧化膜不只是覆蓋前述空洞的內(nèi)側(cè)表面，還包括在前述空洞的內(nèi)部空間形成的至少1個隔壁狀部分。
66.根據(jù)權(quán)利要求62所述的半導體裝置的制造方法，其特征在于，前述高溫熱處理是在前述富含氧的環(huán)境中、直到前述氧化膜充滿前述空洞的內(nèi)部空間為止進行的。
67.根據(jù)權(quán)利要求62所述的半導體襯底的制造方法，其特征在于，前述第2步驟進一步包括通過使前述高溫熱處理在前述富含氧的環(huán)境中進行，在前述高溫熱處理之后除去在前述襯底表面形成的表面氧化膜的工序；該表面氧化膜被除去之后，在前述第3步驟中，在前述襯底表面形成前述至少1個半導體元件。
68.根據(jù)權(quán)利要求59所述的半導體裝置的制造方法，其特征在于，在前述第1步驟中，在前述襯底上形成至少1個柵極構(gòu)造體，將前述至少1個柵極作為掩模使用，在前述襯底上選擇性地注入前述離子；在前述第2步驟中，形成與前述至少1個柵極構(gòu)造體自己對準的前述空洞；在前述第3步驟中，在前述襯底上形成源區(qū)以及漏區(qū)。
69.根據(jù)權(quán)利要求59所述的半導體裝置的制造方法，其特征在于，在前述第1步驟中，在前述襯底的上部區(qū)域形成至少1個絕緣區(qū)域，將前述至少1個絕緣區(qū)域作為掩模使用，在前述襯底上選擇性地注入前述離子；在前述第2步驟中，形成與前述至少1個絕緣區(qū)域自己對準的前述空洞；在前述第3步驟中，在前述空洞上的該襯底表面區(qū)域形成前述至少1個半導體元件。
70.根據(jù)權(quán)利要求59所述的半導體裝置的制造方法，其特征在于，前述預先決定的區(qū)域通過在前述襯底的單一的半導體元件形成區(qū)域跨越延伸，由前述空洞構(gòu)成的埋設絕緣區(qū)域在前述半導體元件形成區(qū)域跨越延伸。
71.根據(jù)權(quán)利要求59所述的半導體襯底的制造方法，其特征在于，前述預先決定的區(qū)域通過在前述襯底的單一的電路塊形成區(qū)域跨越延伸，由前述空洞構(gòu)成的埋設絕緣區(qū)域在前述電路塊形成區(qū)域跨越延伸。
72.根據(jù)權(quán)利要求59所述的半導體裝置的制造方法，其特征在于，前述半導體襯底是硅襯底。
73.根據(jù)權(quán)利要求59所述的半導體襯底的制造方法，其特征在于，進一步包括在前述第2步驟之后，在前述襯底表面形成至少1個單晶半導體層的工序；在前述第3步驟中，在前述至少1個單晶半導體層上形成前述至少1個半導體元件。
74.一種半導體襯底，包括由跨越襯底內(nèi)的預先決定的區(qū)域全體存在的成為一體的扁平形狀的空洞所構(gòu)成的埋設絕緣區(qū)域，其特征在于，前述空洞具有沒有接縫的連續(xù)的內(nèi)側(cè)表面，同時通過該內(nèi)側(cè)表面具有與前述襯底外部完全封閉的內(nèi)部空間；前述內(nèi)側(cè)表面至少被氧化膜覆蓋。
75.根據(jù)權(quán)利要求74所述的半導體襯底，其特征在于，前述襯底的表面是平坦的，而且前述空洞的上部和前述襯底之界面，與前述襯底平坦的表面平行而且是平坦的。
76.根據(jù)權(quán)利要求74所述的半導體襯底，其特征在于，前述氧化膜是與在前述空洞的內(nèi)側(cè)上下表面形成的部分相比，在前述空洞的側(cè)壁形成部分的膜厚要厚的。
77.根據(jù)權(quán)利要求76所述的半導體襯底，其特征在于，前述氧化膜不只是覆蓋前述空洞的內(nèi)側(cè)表面，還包括在前述空洞的內(nèi)部空間延伸的至少1個柱狀部分。
78.根據(jù)權(quán)利要求76所述的半導體襯底，其特征在于，前述氧化膜不只是覆蓋前述空洞的內(nèi)側(cè)表面，還包括在前述空洞的內(nèi)部空間延伸的至少1個隔壁狀部分。
79.根據(jù)權(quán)利要求74所述的半導體襯底，其特征在于，前述空洞的內(nèi)部空間由前述氧化膜充滿。
80.根據(jù)權(quán)利要求74所述的半導體襯底，其特征在于，前述空洞與前述襯底上存在的至少1個電極自己對準。
81.根據(jù)權(quán)利要求74所述的半導體襯底，其特征在于，前述空洞與前述襯底上存在的至少1個絕緣區(qū)域自己對準。
82.根據(jù)權(quán)利要求74所述的半導體襯底，其特征在于，前述預先決定的區(qū)域通過在前述襯底的單一的半導體元件形成區(qū)域跨越延伸，由前述空洞構(gòu)成的埋設絕緣區(qū)域在前述半導體元件形成區(qū)域跨越延伸。
83.根據(jù)權(quán)利要求74所述的半導體襯底，其特征在于，前述預先決定的區(qū)域通過在前述襯底的單一的電路塊形成區(qū)域跨越延伸，由前述空洞構(gòu)成的埋設絕緣區(qū)域在前述電路塊形成區(qū)域跨越延伸。
84.根據(jù)權(quán)利要求74所述的半導體襯底，其特征在于，前述半導體襯底是硅襯底。
85.一種半導體襯底，包括由跨越襯底內(nèi)的預先決定的區(qū)域全體存在的成為一體的扁平形狀的空洞所構(gòu)成的埋設絕緣區(qū)域，其特征在于，前述空洞具有沒有接縫的連續(xù)的內(nèi)側(cè)表面，同時通過該內(nèi)側(cè)表面具有與前述襯底外部完全封閉的內(nèi)部空間；前述襯底的表面是平坦的，而且前述空洞的上部和前述襯底之界面，與前述襯底平坦的表面平行而且是平坦的半導體襯底。
86.根據(jù)權(quán)利要求85所述的半導體襯底，其特征在于，前述空洞與前述襯底上存在的至少1個電極自己對準。
87.根據(jù)權(quán)利要求85所述的半導體襯底，其特征在于，前述空洞與前述襯底上存在的至少1個絕緣區(qū)域自己對準。
88.根據(jù)權(quán)利要求85所述的半導體襯底，其特征在于，前述預先決定的區(qū)域通過在前述襯底的單一的半導體元件形成區(qū)域跨越延伸，由前述空洞構(gòu)成的埋設絕緣區(qū)域在前述半導體元件形成區(qū)域跨越延伸。
89.根據(jù)權(quán)利要求85所述的半導體襯底，其特征在于，前述預先決定的區(qū)域通過在前述襯底的單一的電路塊形成區(qū)域跨越延伸，由前述空洞構(gòu)成的埋設絕緣區(qū)域在前述電路塊形成區(qū)域跨越延伸。
90.根據(jù)權(quán)利要求85所述的半導體襯底，其特征在于，前述半導體襯底是硅襯底。
91.一種半導體裝置，其特征在于，包括半導體襯底，具有跨越襯底內(nèi)的預先決定區(qū)域全體存在的成為一體的扁平形狀的空洞所構(gòu)成的埋設絕緣區(qū)域，前述空洞具有沒有接縫的連續(xù)的內(nèi)側(cè)表面，同時通過該內(nèi)側(cè)表面具有與前述襯底外部完全封閉的內(nèi)部空間，前述內(nèi)側(cè)表面至少被氧化膜覆蓋；和至少1個半導體元件，存在于在前述埋設絕緣區(qū)域上的該半導體襯底的表面區(qū)域。
92.根據(jù)權(quán)利要求91所述的半導體裝置，其特征在于，前述襯底的表面是平坦的，而且前述空洞的上部和前述襯底之界面，與前述襯底平坦的表面平行而且是平坦的。
93.根據(jù)權(quán)利要求91所述的半導體裝置，其特征在于，前述氧化膜是與在前述空洞的內(nèi)側(cè)上下表面形成的部分相比，在前述空洞的側(cè)壁形成部分的膜厚要厚的。
94.根據(jù)權(quán)利要求93所述的半導體裝置，其特征在于，前述氧化膜不只是覆蓋前述空洞的內(nèi)側(cè)表面，還包括在前述空洞的內(nèi)部空間延伸的至少1個柱狀部分。
95.根據(jù)權(quán)利要求93所述的半導體裝置，其特征在于，前述氧化膜不只是覆蓋前述空洞的內(nèi)側(cè)表面，還包括在前述空洞的內(nèi)部空間延伸的至少1個隔壁狀部分。
96.根據(jù)權(quán)利要求91所述的半導體裝置，其特征在于，前述空洞的內(nèi)部空間由前述氧化膜充滿。
97.根據(jù)權(quán)利要求91所述的半導體裝置，其特征在于，前述空洞與前述襯底上存在的至少1個電極自己對準。
98.根據(jù)權(quán)利要求91所述的半導體裝置，其特征在于，前述空洞與前述襯底上存在的至少1個絕緣區(qū)域自己對準。
99.根據(jù)權(quán)利要求9 1所述的半導體裝置，其特征在于，前述預先決定的區(qū)域通過在前述襯底的單一的半導體元件形成區(qū)域跨越延伸，由前述空洞構(gòu)成的埋設絕緣區(qū)域在前述半導體元件形成區(qū)域跨越延伸。
100.根據(jù)權(quán)利要求91所述的半導體裝置，其特征在于，前述預先決定的區(qū)域通過在前述襯底的單一的電路塊形成區(qū)域跨越延伸，由前述空洞構(gòu)成的埋設絕緣區(qū)域在前述電路塊形成區(qū)域跨越延伸。
101.根據(jù)權(quán)利要求91所述的半導體裝置，其特征在于，前述半導體襯底是硅襯底。
102.一種半導體裝置，其特征在于，包括半導體襯底，具有跨越襯底內(nèi)的預先決定區(qū)域全體存在的成為一體的扁平形狀的空洞所構(gòu)成的埋設絕緣區(qū)域，前述空洞具有沒有接縫的連續(xù)的內(nèi)側(cè)表面，同時通過該內(nèi)側(cè)表面具有與前述襯底外部完全封閉的內(nèi)部空間，前述襯底的表面是平坦的，而且前述空洞的上部和前述襯底之界面，與前述襯底平坦的表面平行而且是平坦的；和至少1個半導體元件，存在于在前述埋設絕緣區(qū)域上的該半導體襯底的表面區(qū)域。
103.根據(jù)權(quán)利要求102所述的半導體裝置，其特征在于，前述空洞與前述襯底上存在的至少1個電極自己對準。
104.根據(jù)權(quán)利要求102所述的半導體裝置，其特征在于，前述空洞與前述襯底上存在的至少1個絕緣區(qū)域自己對準。
105.根據(jù)權(quán)利要求102所述的半導體裝置，其特征在于，前述預先決定的區(qū)域通過在前述襯底的單一的半導體元件形成區(qū)域跨越延伸，由前述空洞構(gòu)成的埋設絕緣區(qū)域在前述半導體元件形成區(qū)域跨越延伸。
106.根據(jù)權(quán)利要求102所述的半導體裝置，其特征在于，前述預先決定的區(qū)域通過在前述襯底的單一的電路塊形成區(qū)域跨越延伸，由前述空洞構(gòu)成的埋設絕緣區(qū)域在前述電路塊形成區(qū)域跨越延伸。
107.根據(jù)權(quán)利要求102所述的半導體裝置，其特征在于，前述半導體襯底是硅襯底。
全文摘要
提供一種低成本、高品質(zhì)的SON半導體襯底的制造方法，另外，通過在制造工序中引入此半導體襯底的制造方法提供高性能的半導體裝置的制造方法。在襯底中預先決定的區(qū)域選擇性地注入離子，由該注入的離子在前述預先決定的區(qū)域內(nèi)形成多個微小空洞。通過對該襯底進行熱處理，使前述多個微小空洞的各個成長，進一步使相鄰的微小空洞相互結(jié)合，由在前述預先決定的區(qū)域中延伸的空洞形成由空洞構(gòu)成的絕緣區(qū)域。
文檔編號H01L21/764GK1669148SQ0381639
公開日2005年9月14日 申請日期2003年5月8日 優(yōu)先權(quán)日2002年5月8日
發(fā)明者小椋厚志 申請人:日本電氣株式會社