專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，特別是涉及具有電容器的半導(dǎo)體器件。
背景技術(shù)：
近些年來，人們一直在探討使RF電路等的模擬電路和CMOS電路等的邏輯電路在同一芯片內(nèi)集成化的LSI。在這樣的模擬電路和邏輯電路中，除去晶體管之外都含有電容器。因此，為了在同一芯片內(nèi)使模擬電路和邏輯電路集成化，就必須同時滿足對每一個電路所要求的電容器特性。
對于這樣的要求，人們提出了將電介質(zhì)膜(絕緣膜)夾在金屬電極間的MIM(金屬-絕緣體-金屬)電容器的方案，該MIM電容器，與電極材料使用多晶硅等的半導(dǎo)體的電容器相比，由于使用金屬電極故具有可以得到高的Q值的優(yōu)點(diǎn)。此外，通過在電介質(zhì)膜中使用介電常數(shù)比SiO2或SiN更高的材料，可以提高電容量。
作為現(xiàn)有技術(shù)，在專利文獻(xiàn)1中公開了作為電容器的電介質(zhì)區(qū)域設(shè)置多個電介質(zhì)膜的結(jié)構(gòu)。作為電介質(zhì)膜，公開的是ZrO2或Ta2O5膜等。
在專利文獻(xiàn)2中，公開了在電極和電介質(zhì)膜之間設(shè)置擴(kuò)散勢壘層的電容器。作為電極講述的鈦氮化物等，作為電介質(zhì)膜講述的是鉭氧化物或鋯氧化物等，作為擴(kuò)散勢壘層講述的是鋯氮化物或鋯炭化物等。
在專利文獻(xiàn)3中，公開了具有多個電介質(zhì)膜的多層電介質(zhì)疊層體。作為電介質(zhì)膜，公開的是ZrO2膜、HfO2膜和Ta2O5膜等。
但是，在作為電介質(zhì)膜使用ZrO2膜、HfO2膜和Ta2O5膜的情況下，就如以下要說明的那樣，會產(chǎn)生泄漏電流大這樣的問題或電容的變動大這樣的問題。
例如，在MIM電容器的電極中，大多使用擴(kuò)散勢壘性或平滑性優(yōu)異的TiN膜或WN膜等的金屬氮化物膜。但是，在將這樣的金屬氮化物膜用做電極的情況下，在Ta2O5膜(電介質(zhì)膜)與金屬氮化物膜(電極)之間的界面上就易于產(chǎn)生金屬氮化物膜的氧化反應(yīng)。其結(jié)果是在電介質(zhì)膜上產(chǎn)生氧缺損，成為泄漏電流增大的原因。該界面反應(yīng)，雖然在成膜時是可以忽視的那種程度的大小，但是在之后的熱工序中會被加速。因此，在保證元件的高溫動作方面就會成為大問題。
此外，在作為電介質(zhì)膜使用ZrO2膜或HfO2膜的情況下，雖然可以抑制泄漏電流，但是由于電容的電壓依賴性或溫度依賴性高，故會產(chǎn)生電容的變動大這樣的問題。
特開2000-183289號公報[專利文獻(xiàn)2]特開2000-208720號公報[專利文獻(xiàn)3]特開2001-267566號公報發(fā)明內(nèi)容如上所述，現(xiàn)有的電容器存在著泄漏電流大的問題或電容的變動大的問題。因此，現(xiàn)有技術(shù)要得到具備特性或可靠性優(yōu)異的電容器的半導(dǎo)體器件是困難的。
本發(fā)明就是為解決上述現(xiàn)有的課題而發(fā)明的，目的在于提供具備特性或可靠性優(yōu)異的電容器的半導(dǎo)體器件。
本發(fā)明的半導(dǎo)體器件，是具備半導(dǎo)體基板、包括設(shè)置在上述半導(dǎo)體基板的上方的具有金屬性的下部電極、具有金屬性的上部電極、設(shè)置在上述下部電極與上部電極之間的電介質(zhì)區(qū)域的電容器的半導(dǎo)體器件，其特征在于上述電介質(zhì)區(qū)域包括含有從硅和氧和鉿和鋯中選擇的至少一種元素的第1電介質(zhì)膜。
倘采用本發(fā)明，則可以抑制泄漏電流或電容的變動，可以得到特性和可靠性優(yōu)異的電容器。


圖1是模式性地示出本發(fā)明的實(shí)施形態(tài)的半導(dǎo)體器件的整體構(gòu)成例的剖面圖。
圖2是模式性地示出圖1所示的電容器的構(gòu)成例的剖面圖。
圖3是模式性地示出本發(fā)明的實(shí)施形態(tài)1和2涉及的半導(dǎo)體器件的制造工序的剖面圖。
圖4是模式性地示出本發(fā)明的實(shí)施形態(tài)3的半導(dǎo)體器件的制造工序的剖面圖。
符號說明10 半導(dǎo)體基板11 MIS晶體管20 中間區(qū)域21、41 層間絕緣膜22、42、43 插頭23、44SiN膜30 電容器31 下部電極32 電介質(zhì)區(qū)域32a、32b、32c 電介質(zhì)膜33 上部電極34、35 抗蝕劑膜具體實(shí)施方式
下面參照

本發(fā)明的實(shí)施形態(tài)。
(基本結(jié)構(gòu))首先，參看圖1和圖2，對本發(fā)明的實(shí)施形態(tài)涉及的半導(dǎo)體器件的基本結(jié)構(gòu)，進(jìn)行說明。
圖1是模式性地示出本發(fā)明的實(shí)施形態(tài)的半導(dǎo)體器件的整體的構(gòu)成例的剖面圖。
圖1所示的半導(dǎo)體器件，具備半導(dǎo)體基板10、在半導(dǎo)體基板10上設(shè)置的中間區(qū)域20、在中間區(qū)域20上設(shè)置的電容器30。半導(dǎo)體基板10例如可以使用硅基板，在半導(dǎo)體基板10的表面上設(shè)置MIS晶體管11等的有源元件。在中間區(qū)域20內(nèi)，除了層間絕緣膜之外，還含有布線和插頭等。電容器30由下部電極31、設(shè)置在下部電極31上的電介質(zhì)區(qū)域32和設(shè)置在電介質(zhì)區(qū)域32上的上部電極33構(gòu)成。
圖2(a)到圖2(d)是模式性地示出了圖1所示的電容器30的構(gòu)成例的剖面圖。
圖2(a)所示的例子，作為電介質(zhì)區(qū)域32，是設(shè)置有含有從硅和氧和鉿(Hf)和鋯(Zr)中選擇的至少一種元素的電介質(zhì)膜(第1電介質(zhì)膜)32a的區(qū)域，電介質(zhì)膜32a的下表面和上表面分別與下部電極31和上部電極33接觸。以下，將含有鉿的膜表示為HfSiO2膜(或HfSiO膜)，將含有鋯的膜表示為ZrSiO2膜(或ZrSiO膜)，將含有鉿和鋯的膜，表示為(Hf，Zr)SiO2膜(或(Hf.Zr)SiO膜)。在電介質(zhì)膜32a中，還可以含有氮，在該情況下，就表示為HfSiON膜、ZrSiON膜和(Hf.Zr)SiON膜。另外，若在電介質(zhì)膜32a中含有的硅的原子數(shù)為NSi，上述至少一方的元素的原子數(shù)為Nel，則優(yōu)選NSi＜Nel/2。通過像這樣地設(shè)定硅的原子數(shù)的比率，可得到具有高的介電常數(shù)的電介質(zhì)膜。
圖2(b)所示的例子，作為電介質(zhì)區(qū)域32，在電介質(zhì)膜32a上設(shè)置了與電介質(zhì)膜32a不同的電介質(zhì)膜(第2電介質(zhì)膜)32b，電介質(zhì)膜32a的下表面與下部電極31接觸。電介質(zhì)膜32b優(yōu)選使用相對介電常數(shù)比電介質(zhì)膜32a更高的電介質(zhì)材料，特別是相對介電系數(shù)在20或以上的電介質(zhì)材料。例如作為電介質(zhì)膜32b，可以使用Ta2O5膜或HfO2膜等。
圖2(c)所示的例子，作為電介質(zhì)區(qū)域32，在電介質(zhì)膜32a下設(shè)置電介質(zhì)膜32b，電介質(zhì)膜32a的上表面與上部電極33接觸。
圖2(d)所示的例子，作為電介質(zhì)區(qū)域32，在電介質(zhì)膜32a上設(shè)置電介質(zhì)膜32b，在電介質(zhì)膜32b上設(shè)置電介質(zhì)膜32c(第3電介質(zhì)膜)，電介質(zhì)膜32a的下表面與下部電極31接觸，電介質(zhì)膜32c的上表面與上部電極33接觸。電介質(zhì)膜32c，可以使用與上述的電介質(zhì)膜32a同樣的電介質(zhì)材料。
另外，在上述的各個例子中，下部電極31和上部電極33，作為具有金屬性的導(dǎo)電膜(呈現(xiàn)金屬傳導(dǎo)的導(dǎo)電膜)，可以使用例如，金屬氮化物膜(TiN膜、WN膜、TaN膜等)或金屬氮化物膜與金屬膜的疊層膜。
如上所述，倘采用本實(shí)施形態(tài)，則作為電容器的電介質(zhì)膜，設(shè)置有含有從硅和氧和鉿和鋯中選擇的至少一種元素的電介質(zhì)膜。歸因于這樣的構(gòu)成，就可以抑制電介質(zhì)膜與電極之間的界面處的氧化還原反應(yīng)，可以實(shí)現(xiàn)泄漏電流的減小，同時，還可以減少電容的電壓依賴性或溫度依賴性，可以抑制電容的變動。因此，可以得到特性和可靠性優(yōu)異的電容器。此外，在上述電介質(zhì)膜中還含有氮的情況下，在可以提高介電常數(shù)的同時，由于難于結(jié)晶化，故還可以進(jìn)一步減小泄漏電流。此外，采用將Ta2O5膜或HfO2膜等的電介質(zhì)膜組合起來的辦法，可以提高電介質(zhì)區(qū)域全體的介電常數(shù)，并且可實(shí)現(xiàn)電介質(zhì)區(qū)域全體的成膜速度的提高。
以下，作為本發(fā)明的具體的實(shí)施形態(tài)，對實(shí)施形態(tài)1～3進(jìn)行說明。
(實(shí)施形態(tài)1)圖3(a)到(e)是模式性地示出實(shí)施形態(tài)1涉及的半導(dǎo)體器件的制造工序的剖面圖。
首先，如圖39(a)所示，在半導(dǎo)體基板(未畫出來)上邊的層間絕緣膜21內(nèi)，形成貫通孔。在層間絕緣膜21內(nèi)也可以預(yù)先形成布線層。接著，在整個面上淀積Cu膜，進(jìn)一步通過CMP等進(jìn)行平坦的處理。由此，形成向貫通孔內(nèi)埋入Cu膜的插頭22。接著，在整個面上作為絕緣膜形成SiN膜23。通過設(shè)置SiN膜23，在后邊的熱處理工序中可以防止Cu的擴(kuò)散。
其次，如圖3(b)所示，作為下部電極膜31用濺射法形成TiN膜。接著，在下部電極膜31上形成厚度50nm的電介質(zhì)膜(電介質(zhì)區(qū)域)32。在本例中，作為電介質(zhì)膜32，制作了使用HfSiO2膜的樣品，和使用HfSiON膜的樣品。使用HfSiO2膜的樣品通過在含氧的氣氛中進(jìn)行的濺射法形成，使用HfSiON膜的樣品則通過在含氧和氮的氣氛中進(jìn)行的濺射法形成。不論哪一個樣品都使用Hf∶Si＝8∶2(原子個數(shù)比)的靶。在該靶中含有500ppm的Zr，從所形成的膜中也可檢測到對應(yīng)比率的Zr。此外，對于HfSiON膜用俄歇電子分光法對氧和氮的比率進(jìn)行評價的結(jié)果是O∶N＝8∶2(原子個數(shù)比)。接著，在電介質(zhì)膜32上作為上部電極膜33用濺射法形成TiN膜。
其次，如圖3(c)所示，形成抗蝕劑膜34。然后，以抗蝕劑膜34為掩模，刻蝕上部電極膜33。
其次，如圖3(d)所示，形成抗蝕劑膜35。進(jìn)一步以抗蝕劑膜35為掩膜，蝕刻電介質(zhì)膜32和下部電極膜31。由此形成MIM電容器結(jié)構(gòu)。其次如圖3(e)所示，用層間絕緣膜41將MIM電容器結(jié)構(gòu)被覆起來。接著，在層間絕緣膜41內(nèi)形成貫通孔后，向整個面上淀積Cu膜。然后，采用借助于CMP等進(jìn)行平坦化處理的辦法，形成向貫通孔內(nèi)埋入Cu膜的插頭42和插頭43。插頭42用來連接到電容器的電極上，插頭43則用來連接到插頭42上。接著，在整個面上作為絕緣膜形成SiN膜44。通過設(shè)置該SiN膜44，可以防止Cu的擴(kuò)散，同時，還可以防止來自外部的水分的侵入。
借助于以上的工序，就可以得到具有使下部電極31、電介質(zhì)膜32和上部電極33疊層起來的電容器的半導(dǎo)體器件。
對如上所述那樣地得到的電容器的特性進(jìn)行測定。其結(jié)果是，在作為電介質(zhì)膜32使用HfSiO2膜的樣品中，一直到±3V為止泄漏電流都在10-10A/mm2或以下，電容為4.0fF/μm2，電容的電壓變動為70ppm/V，在25到85℃中電容的溫度變動為90ppm/℃.在作為電介質(zhì)膜32使用HfSiON膜的樣品中，一直到±3V為止泄漏電流都在10-10A/mm2或以下，電容為4.2fF/μm2，電容的電壓變動為60ppm/V，在25到85℃中電容的溫度變動為80ppm/℃。在使用HfSiON膜的情況下，比使用HfSiO2膜可以提高介電常數(shù)。此外，通過加入N，由于即便是施行退火也難于結(jié)晶化，故對于抑制泄漏電流是有效的。
(比較例)作為比較例，制作了作為電介質(zhì)膜32使用HfO2膜的樣品。HfO2膜厚度為50nm，用使用Hf靶的濺射法形成。除了作為電介質(zhì)膜32使用HfO2膜之外，與實(shí)施形態(tài)1的電容器是同樣的。
測定電容器的特性，泄漏電流一直到±3V為止泄漏電流都在10-10A/mm2或以下，電容為4.5fF/μm2，但是，電容的電壓變動為250ppm/V，在25到85℃中電容的溫度變動為200ppm/℃，與本實(shí)施形態(tài)相比特性大為劣化。
(實(shí)施形態(tài)2)本實(shí)施形態(tài)，將電容器的電介質(zhì)區(qū)域32作成為疊層構(gòu)造。對于電介質(zhì)區(qū)域32以外的基本構(gòu)成和制造工序，與實(shí)施形態(tài)1是同樣的。電容器的基本構(gòu)成，與在圖2(d)中所示的基本構(gòu)成相對應(yīng)。就是說，與在上層電介質(zhì)膜和下層電介質(zhì)膜之間夾著中間電介質(zhì)膜的結(jié)構(gòu)相對應(yīng)。
制作了電介質(zhì)區(qū)域32的上層電介質(zhì)膜和下層電介質(zhì)膜，使用HfSiO2膜的樣品(樣品A)，使用HfSiON膜的樣品(樣品B)，使用ZrSiO2膜的樣品(樣品C)，和使用ZrSiON膜的樣品(樣品D)。不論哪一個樣品都用濺射法形成，上層電介質(zhì)膜和下層電介質(zhì)膜的厚度作成為5nm。對于樣品A和B來說，使用Hf∶Si＝8∶2的靶，對于樣品C和D，使用Zr∶Si＝6∶4的靶。不論在哪一個樣品中，中間電介質(zhì)膜都使用Ta2O5膜。Ta2O5膜的厚度為40nm，用使用Ta靶的濺射法形成。此外，不論哪一個樣品，都連續(xù)地形成上層電介質(zhì)膜、中間電介質(zhì)膜和下層電介質(zhì)膜而不使樣品暴露在大氣中。另外，HfSiO2膜、HfSiON膜、ZrSiO2膜、ZrSiON膜和Ta2O5膜的相對介電常數(shù)分別是18、20、16、18和27。
對所制作的各個樣品(樣品A到D)測定電容器特性。其結(jié)果是不論哪一個樣品，一直到±3V為止泄漏電流都在10-10A/mm2或以下，電容量，在樣品A的情況下為4.0fF/μm2，在樣品B的情況下為4.2fF/μm2，在樣品C的情況下為3.7fF/μm2，在樣品D的情況下為3.9fF/μm2。電容量的電壓變動，在樣品A的情況下為100ppm/V，在樣品B的情況下為80ppm/V，在樣品C的情況下為60ppm/V，在樣品D的情況下為40ppm/V。在25到85℃的電容的溫度變動，在樣品A的情況下為80ppm/℃.在樣品B的情況下為90ppm/℃.在樣品C的情況下為45ppm/℃.在樣品D的情況下為38ppm/℃。
(比較例2)作為比較例，制作了作為電介質(zhì)膜32僅僅使用Ta2O5膜的樣品。Ta2O5膜厚度為40nm，用使用Ta靶的濺射法形成。除了作為電介質(zhì)膜32使用Ta2O5膜之外，與實(shí)施形態(tài)1的電容器是同樣的。
測定電容器的特性，泄漏電流在±3V中為10-10A/mm2左右，電容的電壓變動為480ppm/V，在25到85℃的電容的溫度變動為200ppm/℃，與本實(shí)施形態(tài)相比特性大為劣化。
(實(shí)施形態(tài)3)圖4(a)到(e)是模式性地示出實(shí)施形態(tài)3涉及的半導(dǎo)體器件的制造工序的剖面圖。
首先，如圖4(a)所示，在半導(dǎo)體基板(未畫出來)上的層間絕緣膜21內(nèi)形成貫通孔。在層間絕緣膜21內(nèi)也可以預(yù)先形成布線層。接著，向整個面上淀積W膜，然后用CMP等進(jìn)行平坦化處理。借助于此，形成將W膜埋入到貫通孔內(nèi)的插頭22。
其次，如圖4(b)所示，作為下部電極膜31，借助于濺射法連續(xù)地形成TiN膜/Ti膜/TiN膜的疊層膜。接著，如下那樣地在下部電極膜31上形成電介質(zhì)膜(電介質(zhì)區(qū)域)32。首先，向下部電極膜31上，旋轉(zhuǎn)涂敷使用Hf(OBu)4和Si(OEt)4的有機(jī)溶劑(Hf∶Si＝5∶1)。接著，通過在存在著O2的條件下，使用激勵波長172nm的光進(jìn)行UV-O3處理。然后，在氧氣氛圍中在400℃進(jìn)行熱處理，形成厚8nm的HfSiO2膜，反復(fù)3次進(jìn)行這些涂布工序、UV-O3處理工序和熱處理工序，形成總厚24nm的電介質(zhì)膜(HfSiO2膜)32。通過X射線衍射，確認(rèn)結(jié)晶性時，得知HfSiO2膜是無定形的。接著，作為上部電極膜33，通過濺射法連續(xù)地形成TiN膜/Ti膜/TiN膜的疊層膜。
其次，如4(c)所示，形成抗蝕劑膜34。然后，以抗蝕劑膜34為掩模，蝕刻上部電極膜33。
其次，如圖4(d)所示，形成抗蝕劑膜35。然后，以抗蝕劑膜35為掩模，蝕刻電介質(zhì)膜32和下部電極膜31。
其次，如圖4(e)所示，通過除去抗蝕劑膜35，形成將下部電極31、電介質(zhì)膜32和上部電極33疊層起來的MIM電容器結(jié)構(gòu)。之后的工序雖然未畫出來，但是要進(jìn)行將MIM電容器結(jié)構(gòu)被覆起來的層間絕緣膜的形成工序、貫通孔的形成工序和向貫通孔內(nèi)形成Al插頭的形成工序。
測定像以上那樣地得到的電容器的特性時，泄漏電流一直到±3V為止都在10-10A/mm2或以下，電容為7.0fF/μm2，電容的電壓變動為80ppm/V，在25到85℃的電容的溫度變動為100ppm/℃。如上所述，即便是在電容器的電介質(zhì)膜使用涂敷膜的情況下，與實(shí)施形態(tài)1和2同樣，也可以得到特性優(yōu)異的電容器。
此外，還制作了改變涂敷膜的原料(在使用Hf(OBu)4和Si(OEt)4)的有機(jī)溶劑)中含有的Hf和Si的比率(Hf∶Si)的樣品。在使Si的含量相對地增加的同時，電介質(zhì)膜的介電常數(shù)降低，在Hf∶Si＝5∶5的樣品中相對介電常數(shù)為10或以下。因此，為了得到具有某種程度或以上的介電常數(shù)的電介質(zhì)膜，優(yōu)選使在電介質(zhì)膜中含有的Si原子數(shù)的比率某種程度地減小。
以上，雖然說明的是本發(fā)明的實(shí)施形態(tài)，但是本發(fā)明并不限于上述實(shí)施形態(tài)，在不脫離本發(fā)明宗旨的范圍內(nèi)，可以進(jìn)行種種的變形后實(shí)施。此外，在上述實(shí)施形態(tài)中，包括種種階段的發(fā)明，采用將所公開的構(gòu)成要件組合起來的辦法就可以抽出種種的發(fā)明。例如，即便是從所公開的構(gòu)成要件中削除若干構(gòu)成要件，只要是可以得到規(guī)定的效果的構(gòu)成，就可以作為發(fā)明抽出來。
權(quán)利要求
1.一種具備半導(dǎo)體基板、包括設(shè)置在上述半導(dǎo)體基板的上方的具有金屬性的下部電極、具有金屬性的上部電極、設(shè)置在上述下部電極與上部電極之間的電介質(zhì)區(qū)域的電容器的半導(dǎo)體器件，其特征在于上述電介質(zhì)區(qū)域包括含有從硅和氧和鉿和鋯中選擇的至少一種元素的第1電介質(zhì)膜。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述第1電介質(zhì)膜還含有氮。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述電介質(zhì)區(qū)域，還包括在上述上部電極和上述第1電介質(zhì)膜之間，或在上述下部電極和上述第1電介質(zhì)膜之間設(shè)置的，與上述第1電介質(zhì)膜不同的第2電介質(zhì)膜。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述電介質(zhì)區(qū)域，還包括在上述上部電極和上述第1電介質(zhì)膜之間設(shè)置的，與上述第1電介質(zhì)膜不同的第2電介質(zhì)膜；在上述上部電極和上述第2電介質(zhì)膜之間設(shè)置的，含有從硅和氧和鉿和鋯中選擇的至少一種元素的第3電介質(zhì)膜。
5.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其特征在于上述第2電介質(zhì)膜的介電常數(shù)，比上述第1電介質(zhì)膜的介電常數(shù)高。
6.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其特征在于上述第2電介質(zhì)膜的介電常數(shù)，比上述第1電介質(zhì)膜和第3電介質(zhì)膜的介電常數(shù)高。
7.根據(jù)權(quán)利要求3或4所述的半導(dǎo)體器件，其特征在于上述第2電介質(zhì)膜的相對介電常數(shù)在20或以上。
8.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體器件，其特征在于上述下部電極和上部電極中的至少一方，含有金屬氮化物膜。
9.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體器件，其特征在于在上述第1電介質(zhì)膜中含有的硅的原子數(shù)，比在上述第1電介質(zhì)膜中含有的上述至少一種元素的原子數(shù)的1/2還少。
10.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體器件，其特征在于上述第1電介質(zhì)膜用涂敷膜形成。
全文摘要
本發(fā)明提供具備特性和可靠性優(yōu)異的電容器的半導(dǎo)體器件。本發(fā)明的半導(dǎo)體器件是一種具備半導(dǎo)體基板、包括設(shè)置在半導(dǎo)體基板的上方的具有金屬性的下部電極、具有金屬性的上部電極、設(shè)置在下部電極與上部電極之間的電介質(zhì)區(qū)域的電容器的半導(dǎo)體器件，電介質(zhì)區(qū)域包括含有從硅、氧、鉿和鋯中選擇的至少一種元素的第1電介質(zhì)膜。
文檔編號H01G4/33GK1492510SQ03134849
公開日2004年4月28日 申請日期2003年9月25日 優(yōu)先權(quán)日2002年9月27日
發(fā)明者清利正弘, 奧和田久美, 久美 申請人:株式會社東芝