專利名稱：集成晶體管/存儲(chǔ)器結(jié)構(gòu)的矩陣可尋址陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成晶體管/存儲(chǔ)器結(jié)構(gòu)的矩陣可尋址陣列，其中陣列包括一個(gè)或一個(gè)以上半導(dǎo)體材料層、兩個(gè)或兩個(gè)以上電極層以及在所述至少兩個(gè)電極層中接觸電極的存儲(chǔ)材料，其中存儲(chǔ)材料是能夠呈現(xiàn)磁滯的可極化電介質(zhì)材料、特別是鐵電材料或駐極體材料，其中各層中的所述至少兩個(gè)電極層中的電極是作為連續(xù)的或間斷的平行延伸結(jié)構(gòu)來提供的，其中所述至少一個(gè)半導(dǎo)體材料層與所述至少兩個(gè)電極層形成場(chǎng)效應(yīng)晶體管結(jié)構(gòu)，其中第一電極層的電極形成所述場(chǎng)效應(yīng)晶體管結(jié)構(gòu)的源/漏電極對(duì)，其中相鄰的第二電極層的電極形成場(chǎng)效應(yīng)晶體管結(jié)構(gòu)的柵電極，任何情況下的柵電極以實(shí)質(zhì)上與第一電極層的電極垂直的方向設(shè)置。
現(xiàn)代計(jì)算中的一個(gè)主要問題是存儲(chǔ)器件與處理單元之間、更具體地說是CPU與操作軟件、用戶軟件和用戶數(shù)據(jù)之間的物理分離。通過在CPU內(nèi)部集成不斷提高的存儲(chǔ)容量(SRAM/EEPROM)已經(jīng)實(shí)現(xiàn)了有效CPU速度的最新改進(jìn)(例如自Pentium II以來的發(fā)展)，但是，大部分軟件和數(shù)據(jù)仍然把硬盤作為主存儲(chǔ)媒體的事實(shí)仍然嚴(yán)重地影響整體速度。雖然硬盤的傳輸速率在近年來得到提高，但在現(xiàn)有總線容量的情況下，最大速度潛力仍然受到硬盤的極慢存取速度的控制，而這個(gè)速度在過去10-15年幾乎沒有提高，只要這種主存儲(chǔ)媒體仍然作為機(jī)械操作的器件，則這個(gè)速度不會(huì)在實(shí)質(zhì)上提高。
如果目前采用硬盤的大量數(shù)據(jù)能夠利用CPU本身內(nèi)部的存儲(chǔ)容量，則不僅速度提高極大，而且更重要的是以下事實(shí)可設(shè)計(jì)全新類型的處理和計(jì)算器件，開發(fā)(并行化)軟件的新方式、更適合于解決復(fù)雜問題(例如非索引搜索、連續(xù)語音識(shí)別、人工智能等)。
存儲(chǔ)器件和處理單元之間因其間的物理分離而產(chǎn)生的不斷增加的不兼容性不僅導(dǎo)致嚴(yán)重的容量問題，而且還引起高速處理電路的等待時(shí)間以及低效利用。
因此，本發(fā)明的一個(gè)主要目的是通過引入一種新穎的體系結(jié)構(gòu)來避免或消除上述問題，這種新穎的體系結(jié)構(gòu)允許集成非易失性存儲(chǔ)器和高速晶體管電路，可應(yīng)用于無機(jī)以及有機(jī)電子器件或其混合，此外還不限于平面器件，而是同樣可適用于立體器件。
通過根據(jù)本發(fā)明的矩陣可尋址陣列實(shí)現(xiàn)上述目的以及其它優(yōu)點(diǎn)和特征，所述矩陣可尋址陣列的特征在于單晶體管/存儲(chǔ)器結(jié)構(gòu)的源和漏電極被它們之間延伸并到達(dá)半導(dǎo)體層的窄垂直凹槽分開；在源和漏電極之間凹槽之下的半導(dǎo)體層中提供晶體管溝道；在晶體管溝道任一側(cè)的源和漏電極之下提供晶體管結(jié)構(gòu)的源和漏區(qū)；提供填充源和漏電極之間凹槽并覆蓋其頂面的存儲(chǔ)材料；提供接觸存儲(chǔ)材料的柵電極，從而晶體管溝道由對(duì)應(yīng)于凹槽寬度的長度L和對(duì)應(yīng)于柵電極寬度的寬度W來定義，L是W的幾分之一；以及在存儲(chǔ)材料中，分別在源電極和柵電極之間、在漏電極和柵電極之間以及在源和漏電極之間凹槽中形成三個(gè)存儲(chǔ)單元。
在根據(jù)本發(fā)明的矩陣可尋址陣列的一個(gè)有利實(shí)施例中，晶體管/存儲(chǔ)器結(jié)構(gòu)包括與源和漏電極層相對(duì)的半導(dǎo)體材料的第三電極層，所述第三電極層包括沿與第一柵電極相同的方向延伸并與其對(duì)齊的第二柵電極，從而晶體管/存儲(chǔ)器結(jié)構(gòu)被實(shí)現(xiàn)為雙柵場(chǎng)效應(yīng)晶體管。
根據(jù)本發(fā)明，第一存儲(chǔ)單元接觸源和柵電極，第二存儲(chǔ)單元接觸漏和柵電極，以及第三存儲(chǔ)單元接觸源和漏電極。在后一種情況下，第三存儲(chǔ)單元中的存儲(chǔ)材料的厚度最好是與第一和第二存儲(chǔ)單元不同，而且在該情況下，存儲(chǔ)材料適宜為鐵電或駐極體有機(jī)材料，最好是聚合物或共聚物。
在根據(jù)本發(fā)明的矩陣可尋址陣列中，半導(dǎo)體材料有利地是無機(jī)半導(dǎo)體材料，最好是非晶硅、多晶硅或微晶硅；或者半導(dǎo)體材料有利地是有機(jī)半導(dǎo)體材料，最好是高分子半導(dǎo)體或并五苯。
在根據(jù)本發(fā)明的矩陣可尋址陣列的第二有利實(shí)施例中，提供附加晶體管存儲(chǔ)器，與第一單晶體管/存儲(chǔ)器結(jié)構(gòu)對(duì)齊，與其柵電極相對(duì)并且相對(duì)于第一單晶體管/存儲(chǔ)器結(jié)構(gòu)倒置，所述附加晶體管/存儲(chǔ)器結(jié)構(gòu)與第一單晶體管/存儲(chǔ)器結(jié)構(gòu)共用同一個(gè)柵電極，從而實(shí)現(xiàn)具有公共柵極和六個(gè)存儲(chǔ)單元的雙晶體管/存儲(chǔ)器結(jié)構(gòu)，然后雙晶體管/存儲(chǔ)器結(jié)構(gòu)最好是實(shí)現(xiàn)共柵極互補(bǔ)場(chǎng)效應(yīng)晶體管。在此第二實(shí)施例的變型中，雙晶體管存儲(chǔ)器結(jié)構(gòu)有利地配備了至少一個(gè)附加?xùn)烹姌O，所述至少一個(gè)附加?xùn)烹姌O設(shè)置在與源/漏電極層相對(duì)的半導(dǎo)體材料層之一上。
在根據(jù)本發(fā)明的矩陣可尋址區(qū)域的第三個(gè)有利實(shí)施例中，通過堆疊兩個(gè)或兩個(gè)以上晶體管/存儲(chǔ)器結(jié)構(gòu)的二維陣列，矩陣可尋址陣列被實(shí)現(xiàn)為三維陣列，以及二維陣列通過分隔層與毗連相鄰的二維陣列隔離，分隔層最好是選為以下各項(xiàng)之一，即，絕緣材料層、經(jīng)涂敷而形成絕緣層的導(dǎo)電或半導(dǎo)體材料層、或者經(jīng)表面氧化而形成絕緣層的導(dǎo)電或半導(dǎo)體材料層。
現(xiàn)在將參照其必要的技術(shù)背景以及其中的優(yōu)選實(shí)施例的論述、并且參照附圖更詳細(xì)地說明本發(fā)明，附圖中

圖1a說明先有技術(shù)的場(chǎng)效應(yīng)晶體管結(jié)構(gòu)的陣列的橫截面，其中電極以密集排列方式設(shè)置，圖1b是圖1a中的陣列的平面圖，圖2a是如本發(fā)明所提供的單集成晶體管/存儲(chǔ)器結(jié)構(gòu)的橫截面，圖2b是圖2a中的晶體管/存儲(chǔ)器結(jié)構(gòu)的平面圖，圖2c是圖2a中晶體管/存儲(chǔ)器結(jié)構(gòu)中的存儲(chǔ)材料的幾何布置的透視圖，圖3a是根據(jù)本發(fā)明的雙晶體管/存儲(chǔ)器結(jié)構(gòu)的第一優(yōu)選實(shí)施例，圖3b是圖3a的實(shí)施例的變型，圖3c是根據(jù)本發(fā)明的雙晶體管/存儲(chǔ)器結(jié)構(gòu)的第二實(shí)施例，圖3d是根據(jù)本發(fā)明的雙晶體管/存儲(chǔ)器結(jié)構(gòu)的第三實(shí)施例，以及圖4是根據(jù)本發(fā)明的三維矩陣可尋址陣列。
現(xiàn)在簡要說明本發(fā)明的一般背景。它最基本的是密集電極排列的概念，在屬于同一個(gè)申請(qǐng)人的共同未決的國際專利申請(qǐng)No.PCT/NO02/00414中已經(jīng)公開了這個(gè)概念。其中所述的密集電極排列與圖1a中的橫截面以及圖1b中的平面圖所示的電極排列對(duì)應(yīng)，例如圖1a所示的電極層E1和E2中的電極排列。不是由從傳統(tǒng)制作布線圖案技術(shù)、如顯微平版印刷的設(shè)計(jì)規(guī)則所強(qiáng)加的約束中得到的間距來限制，而是采用分開的制作布線圖案和模制工藝來形成電極組E1；E2，其中例如在每種情況下，平行的條狀電極由任意小的距離分隔，并且通過設(shè)置在例如電極組E1的電極2、6之間的凹槽3中的絕緣材料4彼此電絕緣。電極層E2的交叉定向的電極10能夠以同樣方式來布置，并以相應(yīng)方式通過絕緣材料或絕緣層4相互絕緣，從圖1b的平面圖可有利地看出。由于圖1b中距離L所示的電極2；6之間的分隔不受任何設(shè)計(jì)規(guī)則影響，而且原則上可以與通過理論上允許L的量值小到單原子大小的方法所淀積的層4的厚度等量，因此上述國際專利申請(qǐng)中公開的密集電極排列允許實(shí)現(xiàn)例如設(shè)置在諸如E1和E2的電極組之間并由此可尋址的功能材料單元的密集矩陣。
此外，本發(fā)明還基于屬于相同申請(qǐng)人的共同未決的國際專利申請(qǐng)No.PCT/NO02/00397，其中描述了由具有超短的溝道長度L和任意大的溝道寬度W的場(chǎng)效應(yīng)晶體管結(jié)構(gòu)組成的晶體管矩陣，從而提供前所未有的場(chǎng)效應(yīng)晶體管設(shè)計(jì)的可能性。因此，圖1a可視為再現(xiàn)排列成矩陣的晶體管結(jié)構(gòu)的橫截面，這可方便地從圖1b的平面圖中看出。在圖1a中，源電極2是在第一電極層E1中形成的，與尺寸大約相似的漏電極6平行。源和漏電極2；6設(shè)置在例如由硅構(gòu)成的半導(dǎo)體襯底1上，通過上述國際專利申請(qǐng)中描述的方法和工藝在硅襯底上摻入雜質(zhì)而形成源區(qū)9和漏區(qū)5，另外還在源和漏電極2；6之間形成的凹槽3之下?lián)饺腚s質(zhì)而形成具有超短長度L的晶體管溝道8。源和漏電極如前面所述通過填充其間的凹槽3并覆蓋其頂面的阻擋材料4來絕緣，從而提供絕緣層4。從圖1b的平面圖中方便地看到，提供了場(chǎng)效應(yīng)晶體管結(jié)構(gòu)的交叉定向的柵電極10。晶體管溝道8的溝道長度L可制作成幾乎任意短，與能夠通過本領(lǐng)域的技術(shù)人員熟知的方法以小到幾乎單原子大小的厚度來淀積的層4的厚度一致。另一方面，溝道寬度W可由柵電極10的寬度來給定，因此比率W/L可制作得極大，從而提供所需的極高漏電流ID。因此，在遠(yuǎn)遠(yuǎn)超出0.1μm范圍的區(qū)域中制作布線圖案的當(dāng)今技術(shù)將允許例如圖1b所示、并且具有以相應(yīng)小的比例實(shí)現(xiàn)的晶體管結(jié)構(gòu)的晶體管矩陣。
上述兩個(gè)國際專利申請(qǐng)中公開的基本技術(shù)現(xiàn)在形成了實(shí)現(xiàn)根據(jù)本發(fā)明的集成晶體管/存儲(chǔ)器結(jié)構(gòu)的矩陣可尋址陣列的出發(fā)點(diǎn)。根據(jù)本發(fā)明的單晶體管/存儲(chǔ)器結(jié)構(gòu)T1如圖2a所示，并且在結(jié)構(gòu)上與例如圖1a中的相應(yīng)結(jié)構(gòu)相似。如前面所述，源電極2和漏電極6設(shè)置在經(jīng)過適當(dāng)摻雜而在半導(dǎo)體襯底中形成源區(qū)9、超短晶體管溝道8和漏區(qū)5的半導(dǎo)體材料襯底或?qū)?上。這時(shí)，不是提供如圖1a所示的絕緣材料阻擋層4，而是由能夠呈現(xiàn)磁滯的可極化電介質(zhì)材料、特別是鐵電或駐極體材料的薄層11的形式的存儲(chǔ)材料來取代這種材料。如本領(lǐng)域的技術(shù)人員已知的鐵電存儲(chǔ)材料最好可以是鐵電聚合物或共聚物，在后一種情況下，最好是聚偏氟乙烯/三氟乙烯共聚物(PVDF-TrFE)，它們可被淀積成極薄層、例如小到納米級(jí)，并且因?yàn)槭氰F電材料，所以當(dāng)然還能夠提供必要的絕緣特性。如圖2a所示提供存儲(chǔ)材料11，填充源和漏電極2；6之間的凹槽3并覆蓋其頂面，提供對(duì)柵電極10的絕緣或阻擋。因此，晶體管/存儲(chǔ)器結(jié)構(gòu)T1現(xiàn)在還與存儲(chǔ)材料11結(jié)合以形成三個(gè)獨(dú)立的存儲(chǔ)單元，從圖2c中可以更清楚地看出，圖2c以透視圖給出其中刪除了所有其它特征的存儲(chǔ)材料層11。此存儲(chǔ)材料11這時(shí)具有三個(gè)不同部分，即，形成能夠經(jīng)由柵電極10和源電極2尋址的第一存儲(chǔ)單元的第一部分11a、形成能夠經(jīng)由柵電極10和漏電極6尋址的第二存儲(chǔ)器的第二部分11b以及在源和漏電極2；6之間的凹槽3中形成第三存儲(chǔ)單元并由此可尋址的第三部分11c。這三個(gè)存儲(chǔ)單元11a、11b、11c能夠被尋址、即讀和寫，而與場(chǎng)效應(yīng)晶體管本身的操作無關(guān)。在這方面，應(yīng)該理解，三個(gè)存儲(chǔ)單元可存儲(chǔ)三位的字，即，例如二進(jìn)制字000、001、010、011、100、101和111中任一個(gè)。這三位二進(jìn)制字的讀/寫當(dāng)然是如本領(lǐng)域的技術(shù)人員眾所周知的協(xié)議的問題，本文不再進(jìn)一步論述。以下部分將更全面地說明器件的整個(gè)操作。
如圖2c所示，形成三個(gè)存儲(chǔ)單元11a、11b、11c的存儲(chǔ)材料11允許多向轉(zhuǎn)換，下面將說明。第一單元11a與存儲(chǔ)材料11在源電極2和柵電極10之間的部分對(duì)應(yīng)，并且通過把電壓施加到源電極2和柵電極10，在它們之間建立電勢(shì)，以垂直于這些電極表面和存儲(chǔ)單元的方向被轉(zhuǎn)換，在這時(shí)作為鐵電存儲(chǔ)材料的存儲(chǔ)單元11a上的電場(chǎng)可按照上、下任一方向被極化，從而允許存儲(chǔ)二進(jìn)制數(shù)。同樣的考慮應(yīng)用于存儲(chǔ)材料11在漏電極6和柵電極10之間的部分中的存儲(chǔ)單元11b。另外，第三存儲(chǔ)單元11c由源電極2和漏電極6之間的凹槽3中的存儲(chǔ)材料11來提供，并將通過在它們之間施加電壓，在其間的存儲(chǔ)單元11c上建立電場(chǎng)，以類似的方式被轉(zhuǎn)換。在一種典型的優(yōu)選鐵電材料、如聚偏氟乙烯-三氟乙烯(PVDF-TrFE)中，為了使材料極化并在表示二進(jìn)制0或1的兩種極化狀態(tài)之間轉(zhuǎn)換，一定的場(chǎng)強(qiáng)是必要的。換句話說，所需場(chǎng)強(qiáng)與薄膜存儲(chǔ)材料11的厚度有關(guān)，并且它在存儲(chǔ)單元11a和11b中的厚度可不同于存儲(chǔ)單元11c中的厚度。為了實(shí)際目的，存儲(chǔ)單元11a這時(shí)可表示為源/柵存儲(chǔ)單元(S/G存儲(chǔ)單元)，同樣，存儲(chǔ)單元11b可表示為漏/柵存儲(chǔ)單元(D/G存儲(chǔ)單元)，而存儲(chǔ)單元11c當(dāng)然可表示為源/漏存儲(chǔ)單元(S/D存儲(chǔ)單元)。由于S/G和D/G存儲(chǔ)單元材料11具有相同厚度，因此這兩個(gè)單元將通過同樣施加的場(chǎng)強(qiáng)被轉(zhuǎn)換，而S/D存儲(chǔ)單元中的存儲(chǔ)材料可比前兩個(gè)存儲(chǔ)單元中的存儲(chǔ)材料更厚或更薄，因此將允許在源和漏電極2；6之間不同場(chǎng)強(qiáng)下轉(zhuǎn)換。這時(shí)，由源和漏電極2；6、摻雜區(qū)5、8、9以及柵電極10所形成的晶體管結(jié)構(gòu)將允許晶體管轉(zhuǎn)換，而與存儲(chǔ)器轉(zhuǎn)換無關(guān)，這意味著，通過允許低于轉(zhuǎn)換S/D存儲(chǔ)單元所需的源或漏電壓以及遠(yuǎn)遠(yuǎn)低于轉(zhuǎn)換S/G存儲(chǔ)單元或D/G存儲(chǔ)單元所需的柵電極電壓來轉(zhuǎn)換晶體管。實(shí)際上，這后兩種存儲(chǔ)單元的轉(zhuǎn)換與晶體管轉(zhuǎn)換完全無關(guān)。
現(xiàn)在論述根據(jù)本發(fā)明的晶體管/存儲(chǔ)器結(jié)構(gòu)的各種優(yōu)選結(jié)構(gòu)實(shí)施例。
圖3a說明第一優(yōu)選實(shí)施例，其中第二晶體管/存儲(chǔ)器結(jié)構(gòu)設(shè)置在第一單晶體管/存儲(chǔ)器結(jié)構(gòu)T1之上。兩個(gè)晶體管/存儲(chǔ)器結(jié)構(gòu)T1、T2共用同一個(gè)柵電極10，而包含源/漏電極2；6的電極層彼此相反地設(shè)置在公共柵電極10的相對(duì)側(cè)。晶體管的摻雜區(qū)如前面所述位于在各晶體管/存儲(chǔ)器結(jié)構(gòu)T1、T2任一側(cè)上設(shè)置的半導(dǎo)體襯底1中，如圖所示。這些組合結(jié)構(gòu)實(shí)際上是共柵極晶體管結(jié)構(gòu)，并且可經(jīng)適當(dāng)連接以用于實(shí)現(xiàn)共柵極互補(bǔ)晶體管電路，其中T1形成電路的第一晶體管，T2形成電路的第二晶體管。當(dāng)然要理解，襯底1必須相應(yīng)地進(jìn)行摻雜而相應(yīng)地形成npn或pnp溝道結(jié)構(gòu)。一種相似的雙晶體管/存儲(chǔ)器結(jié)構(gòu)如圖3b所示，這里，源和漏電極2；6的位置在其相應(yīng)的晶體管/存儲(chǔ)器結(jié)構(gòu)T1；T2中相反。從圖中可看到，采用六個(gè)可獨(dú)立尋址的存儲(chǔ)單元來實(shí)現(xiàn)圖3a和3b中的雙晶體管/存儲(chǔ)器結(jié)構(gòu)。另外顯然，圖3a和圖3b中所述的結(jié)構(gòu)將允許六個(gè)獨(dú)立轉(zhuǎn)換的存儲(chǔ)單元，從而實(shí)現(xiàn)存儲(chǔ)六位二進(jìn)制字并采用本領(lǐng)域的技術(shù)人員熟悉的任何適當(dāng)協(xié)議對(duì)其進(jìn)行讀寫的可能性。
雙晶體管/存儲(chǔ)器結(jié)構(gòu)的第二實(shí)施例如圖3c所示，其中第二晶體管/存儲(chǔ)器結(jié)構(gòu)T2配備了第二柵電極10，從而使T2成為雙柵晶體管/存儲(chǔ)器結(jié)構(gòu)。
雙晶體管/存儲(chǔ)器結(jié)構(gòu)的第三實(shí)施例如圖3d所示且與圖3c的實(shí)施例相似，但這里第二柵電極10’還添加到晶體管/存儲(chǔ)器結(jié)構(gòu)T1中，從而使結(jié)構(gòu)T1和T2都成為具有柵電極10、10’的雙柵晶體管/存儲(chǔ)器結(jié)構(gòu)。
襯底、即半導(dǎo)體材料層1最好是可由硅制成；例如非晶硅、多晶硅或微晶硅。無機(jī)半導(dǎo)體材料、如硅的另一個(gè)優(yōu)點(diǎn)當(dāng)然是通過在其中進(jìn)行表面氧化而在其上形成阻擋層的可能性。但根本沒有禁止半導(dǎo)體材料層為有機(jī)半導(dǎo)體層，例如本領(lǐng)域的技術(shù)人員眾所周知的高分子半導(dǎo)體或者諸如并五苯之類的環(huán)狀化合物。在有機(jī)半導(dǎo)體材料上設(shè)置電極層E1的電極，必須特別仔細(xì)留意電極材料和任何有機(jī)半導(dǎo)體材料在加工溫度范圍等方面的兼容性。
存儲(chǔ)材料11應(yīng)該為具有能夠在受到電場(chǎng)作用時(shí)表現(xiàn)磁滯的鐵電或駐極體特性的電介質(zhì)和可極化材料。這類材料最好是上述有機(jī)聚合物或共聚物，更可取的是把PVDF-TrFE用作存儲(chǔ)材料。這類存儲(chǔ)材料的一個(gè)附加優(yōu)點(diǎn)在于，它們的介質(zhì)特性還允許它們用作電絕緣阻擋層材料，以及另一個(gè)優(yōu)點(diǎn)是能夠把它們應(yīng)用于小到幾納米的極薄全局層，最后，它們能夠方便地應(yīng)用于復(fù)雜表面幾何形狀以形成存儲(chǔ)單元，其中包括完全填充例如在源和漏電極2；6之間形成的凹槽3。
在以上部分中，晶體管/存儲(chǔ)器結(jié)構(gòu)的矩陣可尋址陣列或多或少已被視為一種二維陣列，但也能夠堆疊這種二維陣列以形成三維陣列，如圖4所示，圖中呈現(xiàn)了根據(jù)本發(fā)明且通過三個(gè)堆疊的二維陣列S1、S2、S3形成的三維矩陣可尋址陣列。這里的出發(fā)點(diǎn)當(dāng)然是圖1a中的單晶體管/存儲(chǔ)器結(jié)構(gòu)，但這類晶體管/存儲(chǔ)器結(jié)構(gòu)的三維矩陣可尋址陣列不需要限制為特定的一個(gè)，而是可依靠例如圖3a-3d所示的雙結(jié)構(gòu)，電極層和半導(dǎo)體材料層的其它組合是可行的，唯一約束是晶體管結(jié)構(gòu)本身和存儲(chǔ)單元相應(yīng)的獨(dú)立轉(zhuǎn)換必須也是可行的。將要看到的是如圖4所示的三維矩陣可尋址陣列，其中三個(gè)二維陣列的堆棧S1通過半導(dǎo)體材料的單層1、第一電極層E1來形成，第一電極層E1包括如上所述由凹槽3所分隔的源和漏電極2；6，以及凹槽3由存儲(chǔ)材料11填充并且存儲(chǔ)材料11還覆蓋電極2；6的頂面。隨后是柵電極10，它可通過分隔層12與相鄰堆棧分隔。這個(gè)分隔層可以是分隔材料，為此可由電介質(zhì)存儲(chǔ)材料11組成，也可以是阻擋涂層，其中絕緣特性被加入柵電極10。由于堆疊二維陣列S中的柵電極10之后跟隨相鄰二維矩陣可尋址陣列中的半導(dǎo)體材料層1，因此這個(gè)半導(dǎo)體材料層可經(jīng)過處理，以便例如通過確保用于層1的無機(jī)半導(dǎo)體材料的表面在設(shè)置到基礎(chǔ)堆棧上之前例如被氧化，在它與柵電極相鄰的表面上形成阻擋層。這在無機(jī)半導(dǎo)體材料為硅時(shí)當(dāng)然很容易實(shí)現(xiàn)，只要對(duì)其進(jìn)行表面氧化即可。
原則上，對(duì)于用來形成三維矩陣可尋址陣列的堆疊層S的數(shù)量沒有限制，但是，當(dāng)然存在某些例如由機(jī)械或熱約束所強(qiáng)加的實(shí)際限制以及對(duì)避免堆疊層數(shù)量增加時(shí)堆疊結(jié)構(gòu)中碰撞增加的要求。但是，這些是極易理解的技術(shù)問題，并且可通過采取本領(lǐng)域的技術(shù)人員已知的必要措施來部分消除。
可以看出，本發(fā)明提供一種二或三維的集成晶體管/存儲(chǔ)器結(jié)構(gòu)的矩陣可尋址陣列，其中集成了存儲(chǔ)單元和晶體管開關(guān)，并允許在獨(dú)立的電壓范圍中產(chǎn)生對(duì)任一個(gè)的轉(zhuǎn)換，而沒有轉(zhuǎn)換例如影響與之集成的晶體管的存儲(chǔ)單元。要處理的或者用于器件操作的信息可存儲(chǔ)在集成到晶體管電路中的存儲(chǔ)單元中，因此消除了對(duì)外部存取和外部存儲(chǔ)器件的需要。
此外，顯然，在任何二維陣列中，都能夠分離若干組晶體管/存儲(chǔ)器結(jié)構(gòu)，并根據(jù)需要形成其電路配置，具體方式是例如移去二維陣列的某些部分中的這些晶體管/存儲(chǔ)器結(jié)構(gòu)，然后再根據(jù)需要提供適當(dāng)?shù)男】缀突ミB以及必要的絕緣和阻擋層，從而在組合的處理器/存儲(chǔ)器電路中形成例如具有集成存儲(chǔ)器的邏輯單元和算術(shù)寄存器，所述電路還能夠以三維形式實(shí)現(xiàn)，從而允許更高程度的連通性。對(duì)于建立高復(fù)雜度和密集排列的集成處理器/存儲(chǔ)器結(jié)構(gòu)、從而允許通過必要的內(nèi)部設(shè)置寄存器進(jìn)行高速和極快存儲(chǔ)器存取，而且電路沒有受到基于例如硅的許多當(dāng)今集成電路技術(shù)中固有的一般拓?fù)浼s束，這展示了全新的觀點(diǎn)。
權(quán)利要求
1.一種集成晶體管/存儲(chǔ)器結(jié)構(gòu)的矩陣可尋址陣列，其中所述矩陣包括一個(gè)或多個(gè)半導(dǎo)體材料層(1)、兩個(gè)或兩個(gè)以上電極層(E)以及在所述兩個(gè)或兩個(gè)以上電極層中接觸電極(2，6，10)的存儲(chǔ)材料(11)，其中所述存儲(chǔ)材料(11)是能夠表現(xiàn)出磁滯的可極化電介質(zhì)材料，特別是鐵電材料或駐極體材料，其中各層中的所述至少兩個(gè)電極層(E)中的所述電極(2，6，10)是作為連續(xù)或間斷平行延伸的結(jié)構(gòu)來提供的，其中所述至少一個(gè)半導(dǎo)體材料層(1)與所述至少兩個(gè)電極層(E)形成場(chǎng)效應(yīng)晶體管結(jié)構(gòu)，其中第一電極層(E1)的所述電極(2，6)形成所述場(chǎng)效應(yīng)晶體管結(jié)構(gòu)的源/漏電極對(duì)，其中相鄰的第二電極層(E2)的所述電極(10)形成所述場(chǎng)效應(yīng)晶體管結(jié)構(gòu)的所述柵電極(10)，任何情況下，所述柵電極以實(shí)質(zhì)上與所述第一電極層(E1)的所述電極(2，6)垂直的方向設(shè)置，其特征在于，單晶體管/存儲(chǔ)器結(jié)構(gòu)(T1)的所述源和漏電極(2；6)由它們之間延伸并到達(dá)所述半導(dǎo)體層(1)的窄垂直凹槽(3)來分隔；在所述源和漏電極(2；6)之間的所述凹槽(3)之下的所述半導(dǎo)體層(1)中提供晶體管溝道(8)；在所述晶體管溝道(8)任一側(cè)的所述源和漏電極(2；6)之下提供所述晶體管結(jié)構(gòu)的所述源和漏區(qū)(9；5)；提供所述存儲(chǔ)材料(11)，填充所述源和漏電極(2；6)之間的所述凹槽(3)并覆蓋其頂面；提供接觸所述存儲(chǔ)材料(11)的柵電極(10)，從而所述晶體管溝道(8)由對(duì)應(yīng)于所述凹槽(3)寬度的長度L以及對(duì)應(yīng)于所述柵電極(10)寬度的寬度W來定義，L是W的幾分之一；以及在所述存儲(chǔ)材料(11)中，分別在所述源電極(2)和所述柵電極(10)之間、在所述漏電極(6)和所述柵電極(10)之間以及在所述源和漏電極(2；6)之間的所述凹槽中形成三個(gè)存儲(chǔ)單元(11a，11b，11c)。
2.如權(quán)利要求1所述的矩陣可尋址陣列，其特征在于，晶體管/存儲(chǔ)器結(jié)構(gòu)(T1)包括與所述源和漏電極層(E1)相對(duì)的半導(dǎo)體材料的第三電極層(10’)，所述第三電極層(10’)包括沿與所述第一柵電極(10)相同的方向延伸并與其對(duì)齊的第二柵電極，從而所述晶體管/存儲(chǔ)器結(jié)構(gòu)被實(shí)現(xiàn)為雙柵極場(chǎng)效應(yīng)晶體管。
3.如權(quán)利要求1所述的矩陣可尋址陣列，其特征在于，所述第一存儲(chǔ)單元(11a)接觸所述源電極和所述柵電極(2；10)。
4.如權(quán)利要求1所述的矩陣可尋址陣列，其特征在于，所述第二存儲(chǔ)單元(11b)接觸所述漏電極和所述柵電極(6；10)。
5.如權(quán)利要求1所述的矩陣可尋址陣列，其特征在于，所述第三存儲(chǔ)單元(11c)接觸所述源電極和所述漏電極(2；6)。
6.如權(quán)利要求5所述的矩陣可尋址陣列，其特征在于，所述第三存儲(chǔ)單元(11c)中的所述存儲(chǔ)材料(11)的厚度不同于所述第一和第二存儲(chǔ)單元(11a；11b)的厚度。
7.如權(quán)利要求5所述的矩陣可尋址陣列，其特征在于，所述存儲(chǔ)材料(11)為鐵電材料或駐極體材料，最好是聚合物或共聚物。
8.如權(quán)利要求1所述的矩陣可尋址陣列，其特征在于，所述半導(dǎo)體材料是無機(jī)半導(dǎo)體材料，最好是非晶硅、多晶硅或微晶硅。
9.如權(quán)利要求1所述的矩陣可尋址陣列，其特征在于，所述半導(dǎo)體材料是有機(jī)半導(dǎo)體材料，最好是高分子半導(dǎo)體或并五苯。
10.如權(quán)利要求1所述的矩陣可尋址陣列，其特征在于，提供附加的晶體管/存儲(chǔ)器結(jié)構(gòu)(T2)，與所述第一單晶體管/存儲(chǔ)器結(jié)構(gòu)(T1)對(duì)齊，與其柵電極相對(duì)，并且相對(duì)于所述第一單晶體管/存儲(chǔ)器結(jié)構(gòu)倒置，所述附加的晶體管/存儲(chǔ)器結(jié)構(gòu)(T2)與所述第一單晶體管/存儲(chǔ)器結(jié)構(gòu)(T1)共用所述同一個(gè)柵電極(10)，從而實(shí)現(xiàn)具有公共柵極和六個(gè)存儲(chǔ)單元的雙晶體管/存儲(chǔ)器結(jié)構(gòu)。
11.如權(quán)利要求10所述的矩陣可尋址陣列，其特征在于，所述雙晶體管/存儲(chǔ)器結(jié)構(gòu)實(shí)現(xiàn)共柵極互補(bǔ)場(chǎng)效應(yīng)晶體管。
12.如權(quán)利要求10所述的矩陣可尋址陣列，其特征在于，所述雙晶體管/存儲(chǔ)器結(jié)構(gòu)配備了至少一個(gè)附加?xùn)烹姌O(10’)，所述至少一個(gè)附加?xùn)烹姌O設(shè)置在與所述源/漏電極層相對(duì)的所述半導(dǎo)體材料層(1)其中之一上。
13.如權(quán)利要求1所述的矩陣可尋址陣列，其特征在于，通過堆疊晶體管/存儲(chǔ)器結(jié)構(gòu)的兩個(gè)或兩個(gè)以上二維陣列(5)，將所述矩陣可尋址陣列實(shí)現(xiàn)為三維陣列，以及二維陣列通過分隔層(12)與相鄰的二維陣列絕緣。
14.如權(quán)利要求13所述的矩陣可尋址陣列，其特征在于，所述分隔層(12)被選為下列各項(xiàng)其中之一絕緣材料層、經(jīng)涂敷而形成絕緣層的導(dǎo)電或半導(dǎo)體材料層或者經(jīng)表面氧化而形成所述絕緣層的導(dǎo)電或半導(dǎo)體材料層。
全文摘要
本發(fā)明包括一個(gè)或多個(gè)半導(dǎo)體材料層(1)、兩個(gè)或兩個(gè)以上電極層以及在兩個(gè)或兩個(gè)以上電極層中接觸電極(2，6，10)的存儲(chǔ)材料(11)。至少一個(gè)半導(dǎo)體材料層與兩個(gè)電極層形成晶體管結(jié)構(gòu)，使得第一電極層的電極形成源/漏電極對(duì)，第二電極層的電極形成其柵電極。單晶體管/存儲(chǔ)器結(jié)構(gòu)的源和漏電極(2；6)由延伸到半導(dǎo)體層(1)的窄凹槽(3)分隔，其中在凹槽之下提供具有極小寬度的晶體管溝道(8)，而在晶體管溝道(8)任一側(cè)的相應(yīng)源和漏電極(2；6)之下提供源和漏區(qū)。在凹槽(3)中提供存儲(chǔ)材料(11)并接觸晶體管的電極(2，6，10)。這種配置定義具有與凹槽(3)的寬度對(duì)應(yīng)的長度L以及與柵電極(10)的寬度對(duì)應(yīng)的寬度W的晶體管溝道(8)，L為W的幾分之一，以及在存儲(chǔ)材料(11)中分別在源電極(2)與柵電極(10)之間、漏電極(6)與柵電極(10)之間以及在源和漏電極(2；6)之間的凹槽中形成三個(gè)存儲(chǔ)單元。
文檔編號(hào)H01L27/04GK1602531SQ02824537
公開日2005年3月30日 申請(qǐng)日期2002年11月18日 優(yōu)先權(quán)日2001年12月10日
發(fā)明者H·G·古德森 申請(qǐng)人:薄膜電子有限公司