專利名稱：具低電阻含金屬薄層的制造方法
技術領域：
本發(fā)明是相關于一種具低電阻的含金屬薄層的制造方法，更特別的是，相關于用于半導體構件的薄銅互連。
背景技術：
現(xiàn)今，積體半導體電路的制造是較佳地已經牽涉到在線路層(wiring level)中沉積及結構化鋁層，以產生互連，原則上一鋁層是沉積至一預定的目標厚度，然后藉由一傳統(tǒng)的光微影以及相關連的蝕刻程序而加以結構化。
然而，越來越多替代地材料被使用，特別是用于此型態(tài)的金屬層中，以達成逐漸增加的積體密度。舉例而言，此型態(tài)的線路層所使用的銅，其由于與鋁相較之下電阻相當?shù)?，因此，已經使得發(fā)展出可在較高速度操作并具有較低功率消耗的集成電路成為可能，然而，使用此型態(tài)的替代材料，特別是銅，的缺點是，要掌握產生于，舉例而言，沉積及/或蝕刻問題的材料的相對困難度。
為了消除這些問題，舉例而言，則發(fā)展出如圖1a及圖1b所舉例說明的鑲嵌技術(Damascene technology)。
圖1a及圖1b是顯示相關于用于形成含金屬薄層的此型態(tài)的傳統(tǒng)程序的重要產生步驟的簡化剖面圖例。
根據(jù)圖1a，一介電層2是被沉積于一基底材質1之上，而該基底，舉例而言，是表示在具有組件層位于其上的半導體基底中的一集成電路，以及一溝渠是為了接續(xù)將形成的互連而被形成于該介電層之中，而在接續(xù)的步驟中，一擴散阻障層以及一種子層4則皆是形成于表面之上以及在該介電層2的溝渠之中，以允許或簡化接續(xù)的銅層5的成長。
接著，根據(jù)圖1b，一CMP(chemical mechanical polishing process，化學機械研磨程序)是被用于移除余留于該溝渠之上的層順序，并用于形成一另一擴散阻障層6，以作為所謂的帽蓋層。
在此方法中，其甚至有可能可以利用難掌控的材質來產生非常精細結構的互連，然而，此程序的缺點是，由于在該含金屬層范圍內的粒徑尺寸問題，因此，在導電度中會有重大的惡化，特別是，在小于0.2微米的特征尺寸中。
圖2是顯示根據(jù)一另一習知技術的不同結構互連的簡化平面圖，正如，舉例而言，參考文獻Q.T.Jiang et al.，Proceedings of 2001 IITCconference，pages 227 to 229所揭示的一樣，根據(jù)此文件，在圖2中所舉例說明的取決于結構的再結晶程序是記錄于一過渡階段，其中，具有不同粒徑尺寸5’以及5”的含金屬層是被形成于相較于具有結構寬度w2的粗糙結構區(qū)域而言，具有，舉例而言，結構寬度w1的精細結構區(qū)域中。在這個例子中，該具有寬度w1的精細結構區(qū)域，其是由于較小的粒徑尺寸而比具有較大粒徑尺寸的該粗糙結構區(qū)域具有較大的電阻，然而，產生此性質的含金屬薄層的缺點是，關連于該鑲嵌技術的高程度花費，以及在該精細結構區(qū)域中實際上退火程序所需的相對而言較高的溫度與時間需求，而此則造成對該半導體構件的電特性的不利影響，也造成電子遷移的問題。
在該精細結構區(qū)域中，由于最大粒徑尺寸是實質上受到將被填滿的結構的幾何所限制，因此，即使像該粗糙結構區(qū)域一樣，以一較長的退火時間以及一較高的退火溫度，其亦不可能達成相同的粒徑尺寸。

發(fā)明內容
因此，本發(fā)明是以提供一種產生實施起來能簡單并花費低廉的具有一低電阻的含金屬薄層的程序為目的而作為基礎。更甚者，本發(fā)明是以產生具有已改善的電子遷移特性的含金屬薄層的目的為基礎。
根據(jù)本發(fā)明，此目的是藉由在權利要求1所敘述的措施而加以達成。
特別地是，由于在形成具有一第一粒徑尺寸的一含金屬層至一再結晶厚度之后，接著在此再結晶厚度執(zhí)行一再結晶程序，以及最后，將該含金屬層薄化至一所需的目標厚度，因此，足夠大的粒徑尺寸是可以加以達成，即使是在低于0.2微米相當多的目標厚度，所以，其是有可能同時達成已改善的導電度以及電子遷移特性。
為了產生一已結構化的含金屬層，在更進一步的步驟中，該含金屬薄層可利用習知的程序而加以結構化，特別是使用介于180度C至300度C之間溫度的RIE(reactive ion etching，活性離子蝕刻)程序、或是使用以氯為基礎的蝕刻化學制品的程序。在此方法中，其是有可能足夠精細地結構化即使是通常有困難進行蝕刻的材質，例如，銅、銀、或，若適當?shù)脑?，金?br> 該再結晶厚度是較佳地加以設定為大于0.3微米的厚度，因而可以達成于該含金屬層中再結晶足夠大的粒徑尺寸，特別是以簡單并快速的方法。
特別是對使用于積體半導體電路中而言，該基底材質是可具有一擴散阻障層，因而使得自該含金屬層進入該半導體構件中、或特別是進入相關連的半導體基底中的不需要擴散可以可靠地被避免，并且，因此該半導體構件的電特性仍然維持不受影響。
更甚者，該基底材質可具有一非常薄的種子層，因而可以使得特別是該含金屬層的電化學沉積大大地被簡化，然而，除了此型態(tài)之一ECD(electrochemical deposition，電化學沉積)程序之外，其亦有可能使用習知的CVD(Chemical vapour deposition，化學氣相沉積)或PVD(physical vapour deposition，物理氣相沉積)程序。再者，除了金屬或合金之外，其也有可能使用已摻雜的金屬，因此，該含金屬層的該電特性及/或再結晶可以獲得更進一步的改善。
特別地是，當使用以電化學沉積的該含金屬層時，一再結晶程序可以藉由在室溫維持數(shù)天的回火程序而加以實行，結果，所花費的努力及時間可以大大地被降低，并且，特別地是，在相關連半導體構件中的電特性可以維持不受影響。然而，二者擇一地，其亦有可能在溫度100至400度C之間實行回火程序10至60分鐘，如此一來，該半導體構件的電特性可以實質上維持不受影響，并且生產可以大大地被加速。
在此文章中，其較佳地是在使用氮、氬之一保護氣體(shielding gas)大氣中、或真空中執(zhí)行一再結晶程序，因而可以可靠地避免該含金屬層所不需要的氧化。
一目標厚度則較佳地被設定為少于0.1微米，因此，在接續(xù)地結構化期間，特別是在相鄰互連間的電子遷移或電容耦接問題可以被大量地降低。在此方法中，即使是非常小的特征尺寸或互連寬度，亦可以達成小于2至3的一所需深寬比(aspect ratio，AR)或高∶寬比。
更進一步的從屬權利要求是描繪本發(fā)明的具有優(yōu)勢結構的特征。


本發(fā)明是以所附圖式為參考并以示范性實施例為基礎，而于之后有更詳細的敘述，其中圖1a及圖1b其是顯示舉例說明有關習知鑲嵌程序的重要產生步驟的簡單剖面示意圖；圖2其是顯示用以舉例說明根據(jù)習知技術的結構相關再結晶特性的簡單平面圖；以及圖3a至3d其是顯示關于本發(fā)明產生含金屬薄層的重要程序步驟的簡化剖面圖。
具體實施例方式
本發(fā)明是以一銅層為基礎而于之后加以敘述，其它的含金屬層，以及特別是鋁、銀、及/或金，亦可以被用于相同的方法中。用于產生金屬層的此型態(tài)替代材質已經變得越來越重要，特別是在半導體技術中，因為其是使得一改善的導電度成為可能，并因此，可以達成較快的循環(huán)時間以及降低的功率消耗。
然而，特別是對小于0.1微米的非常小特征尺寸而言(關于其厚度或高度)，在前言中所敘述的問題是會特別由于在導電材質中非常小的粒徑尺寸，而造成所發(fā)生的電阻大量地增加，再者，如此的小粒徑尺寸是會導致朝向分別互連的不受歡迎地電子遷移的增加，而這些新穎或替代的線路材料的優(yōu)勢則可能因此在此方法中被減少。
現(xiàn)在，根據(jù)本發(fā)明的程序是揭示如何以一簡單的方式產生具有低電阻以及已改善電子遷移特性的含金屬薄層的可能性，而其甚至可被用于＜0.2μm的非常小尺寸特征。
首先，如圖3a所示，一擴散阻障層3a是于一開始被形成而覆蓋于一載體基底1的整個表面之上，該載體基底1是包括，舉例而言，一半導體基底以及在其上與的相關的組件層，以形成，舉例而言，一第一金屬層或線路層。此型態(tài)的擴散阻障層或襯墊3是包括，舉例而言，可靠地避免自一頂層進入該半導體構件或進入該載體基底1的半導體基底的不需要物質擴散的，舉例而言，鉭(Ta)、氮化鉭(TaN)、氮化鎢(WN)或類似材質。若此擴散的本質并不會造成任何問題，則此型態(tài)的擴散阻障層3當然可以省略。
再者，一種子層4是位于該擴散阻障層3的表面，其中該種子層4是包括，舉例而言，與接續(xù)將被形成的一真實含金屬層一樣的材質，并且，其是于本質上允許簡化的形成或沉積。該擴散阻障層3以及該種子層4兩者是皆藉由，舉例而言，一PVD(physical vapourdeposition，物理氣相沉積)程序或一CVD(Chemical vapour deposition，化學氣相沉積)程序而加以形成。
在本發(fā)明的示范性實施例中，該種子層4是較佳地包括一銅種子層，結果會造成，具有一第一粒徑尺寸的含金屬銅層5’被形成在該基底材質1或該擴散阻障層以及該種子層4之上，直到一再結晶厚度d1遠大于所需要的厚度。該含金屬層5’的形成及其非常小的第一粒徑尺寸可以再次藉由習知的PVD或CVD程序而加以實行，但接著較佳地是使用一電沉積或電化學沉積(ECD，electrochemicaldeposition)程序。在此例子中，該種子層4是被用作為該含金屬層以及其第一粒徑尺寸不斷成長的電極，而該再結晶厚度d1較佳地是設定為一大于0.3微米的值，這所造成的結果是，會產生足以再結晶的層厚度，特別是銅被使用時。在與該擴散阻障層3相同的方法中，其原則上亦有可能省掉種子層4，然而，這則表示，成長的狀況將會更糟。
正如上述該含金屬層的替代材質，例如，銅、鋁、銀、或金，其亦有可能使用合金或已摻雜的金屬，而所造成的結果是，取決于需要，可以達成獲得改善的電特性或簡化的產品。此型態(tài)的摻雜金屬的例子是，具有0.5％銅的銅鋁、具有0.1％硅以及0.5％銅的鋁硅銅(AlSiCu)、或銅鈦(CuTi)、銅銦(CuIn)、銅錫(CuSn)、鎂銅(CuMg)、鋁銅(CuAl)、鋯銅(CuZr)等。
現(xiàn)在，根據(jù)圖3b，在接續(xù)的步驟中，該含金屬層5’以及其第一小粒徑尺寸的再結晶是加以實行，以產生具有一第二粒徑尺寸的一含金屬層5”，而該第二粒徑尺寸是大于該第一粒徑尺寸，同時，該再結晶厚度d1乃維持不變。
而由于此再結晶厚度的不尋常高的層厚度，自該第一(小)粒徑至較大第二粒徑尺寸的再結晶，是相對應于該再結晶厚度d1而于室溫舉行，并維持數(shù)天的時間，而既然粒徑尺寸邊界的數(shù)量降低了，則該含金屬層的導電度是可獲得大大地改善，并且，實際上沿著這些粒徑邊界而發(fā)生的電子遷移也大大地被降低。再者，在此型態(tài)的回火程序于室溫操作期間，并不需要任何額外的設備，并且，位于該基底材質或載體基底1中的半導體構件的電特性也沒有可能會因為熱誘導產生之外擴張(outdiffusion)而改變。
然而，較佳地是，此回火操作是在介于100至400度C之間的溫度實行10至60分鐘的時間，如此可以使得這些層的產生被大大地加速，并且，幾乎沒有任何惡化會出現(xiàn)在，舉例而言，既存的半導體構件的電特性之中，舉例而言，此型態(tài)的回火程序是可于包括氮、氬的保護氣體(shielding gas)大氣之下或于一真空中而加以實行，然而，其亦有可能建立另一種狀態(tài)，而其中，含金屬層的氧化可實質上被避免。
根據(jù)圖3c，在一接續(xù)的程序中，該含金屬層5”以及該第二，亦即較大，粒徑尺寸是會不斷地變薄至一所需的厚度d2，而較佳地是，藉由化學機械研磨(CMP)而實行。然而，二者擇一地，其亦有可能實行濕蝕刻程序、干蝕刻程序、及/或電解拋光程序(electropolishingprocesses)，而該含金屬層5”則較佳地于液體中藉由與該電化學沉積程序相反方向的電化學反應而再次加以破壞。
該目標厚度d2現(xiàn)在可以被設定為少于0.2微米的厚度，并且，較佳地是少于0.1微米的厚度，因而可以造成具有極佳導電度之一極薄、平面的銅層5”，并且，可以獲得相當大改善地電子遷移特性，而這是因為，如圖3c所示，該粒徑結構是實質上維持未被此薄化操作所影響，因此，一所需的結構，已知為竹竿狀結構(bamboostructure)，是可以在該含金屬層中獲得。而若一開始該目標厚度d2的一含金屬層即簡單地加以沉積時，則即使使用相當高的回火溫度，也無法達成此型態(tài)的粒徑尺寸結構。
此型態(tài)具有小于0.1微米厚度的含金屬薄層是具有優(yōu)勢，特別是于接續(xù)的結構化過程中，而在這其中，在相鄰互連間的電容耦接是會大大地被降低。而為了達成如此對電容或電磁耦接的有利地敏感度需求，其通常需要具有少于2，至多3，的厚度/高度比AR(aspectratio，深寬比)，而其在非常大規(guī)模集成電路的例子中是會導致所需的層厚度＜0.1μm。
圖3d是顯示根據(jù)該含金屬薄層被選擇性地結構化于所需的互連之中或一已結構化的含金屬層5”的程序步驟。此型態(tài)的結構化系，舉例而言，藉由一習知的RIE(reactive ion etching，活性離子蝕刻)程序以及，舉例而言，因已知而于先前未敘述實行屏蔽的光微影程序而加以舉行，而使用一濕蝕刻程序的結構化亦有可能是在相對而言較粗糙結構的例子中。
特別地是，若銅被用于該含金屬層時，其是有可能根據(jù)參考文獻Yan Ye et al.，“Development of Cu etch process for advanced Cuinterconnects”，Proceesings of 1998 IITC conferenee，pages 235 and235，其中，使用一以氯為基礎的蝕刻化學制品的結構化是在介于180度C至300度C之間的溫度而加以進行，結果，相對而言較難掌握的銅層是可以以一簡單且干凈的方式而加以結構化。
上述本發(fā)明是以一銅層作為該含金屬層為基礎而加以敘述，但其并不受限于此選擇，并且在此相同的方法亦包含了在不同溫度具有不同再結晶特性的替代含金屬材質。相同的，本發(fā)明亦不受限為包含半導體電路的基底材質，但更確切地是，其可以以相同的方式而被形成于在其上將會形成具有低電阻的導電層的任何其它載體基底之上。相同的，該再結晶厚度以及該目標厚度僅是以銅做為例子而加以舉例，原則上，其它的材質需要不同的厚度，特別地是，一不同的再結晶厚度。
權利要求
1.一種產生具有低電阻的含金屬薄層的方法，其包括下列步驟a)于一基底材質(1、3、4)之上，形成一具有一第一粒徑尺寸的含金屬層(5’)至一再結晶厚度(d1)；b)執(zhí)行該含金屬層(5’)的一再結晶程序，以在該再結晶厚度(d1)產生一具有一第二粒徑尺寸的含金屬層(5”)，其中該第二粒徑尺寸是較該第一粒徑尺寸為大；以及c)將該具有該第二粒徑尺寸的含金屬層(5”)薄化至一所需的目標厚度(d2)。
2.根據(jù)權利要求1所述的方法，其特征在于更包括下列步驟d)結構化該具有該第二粒徑尺寸的含金屬層(5”)，以產生一已結構化的含金屬層(5)。
3.根據(jù)權利要求1或2所述的方法，其特征在于，在該步驟a)中，該再結晶厚度(d1)是加以設定為大于0.3微米的厚度。
4.根據(jù)權利要求1至3其中之一所述的方法，其特征在于，在該步驟a)中，該基底材質是具有一擴散阻障層(3)。
5.根據(jù)權利要求1至4其中之一所述的方法，其特征在于，在該步驟a)中，該基底材質是具有一種子層(4)。
6.根據(jù)權利要求1至5其中之一所述的方法，其特征在于，在該步驟d)中，該種子層(4)以及該擴散阻障層(3)是加以結構化。
7.根據(jù)權利要求1至6其中之一所述的方法，其特征在于，在該步驟a)中，一CVD(Chemical vapour deposition，化學氣相沉積)、PVD(physical vapour deposition，物理氣相沉積)、及/或ECD(electrochemical deposition，電化學沉積)程序是加以實行。
8.根據(jù)權利要求1至7其中之一所述的方法，其特征在于，在該步驟a)中，銅、鋁、銀、及/或金是用以形成該含金屬層(5’)。
9.根據(jù)根據(jù)權利要求1至8其中之一所述的方法，其特征在于，在該步驟a)中，已摻雜的金屬是用以形成該含金屬層(5’)。
10.根據(jù)權利要求1至9其中之一所述的方法，其特征在于，在該步驟b)中，一回火程序是于室溫執(zhí)行數(shù)天。
11.根據(jù)權利要求1至9其中之一所述的方法，其特征在于，在該步驟b)中，一回火程序是于100度C至400度C之間的溫度執(zhí)行10至60分鐘的時間。
12.根據(jù)權利要求1至11其中之一所述的方法，其特征在于，在該步驟b)中，該再結晶程序是于一保護氣體(shielding gas)大氣中加以執(zhí)行。
13.根據(jù)權利要求1至12其中之一所述的方法，其特征在于，在該步驟c)中，該目標厚度(d2)是加以設定為少于0.1微米的厚度。
14.根據(jù)權利要求1至13其中之一所述的方法，其特征在于，在該步驟c)中，一CMP(chemical-mechanical polishing，化學機械研磨)、干蝕刻、濕蝕刻、及/或電解拋光(electropolishing)程序是加以執(zhí)行。
15.根據(jù)權利要求2至14其中之一所述的方法，其特征在于，在該步驟d)中，一RIE(reactive ion etching，活性離子蝕刻)程序是加以執(zhí)行。
16.根據(jù)權利要求2至15其中之一所述的方法，其特征在于，在該步驟d)中，一以氯為基礎的蝕刻化學制品是被使用于自180度C至300度C的溫度。
17.根據(jù)權利要求2至15其中之一所述的方法，其特征在于，在該步驟d)中，一濕蝕刻是加以使用。
全文摘要
本發(fā)明是相關于產生具有低電阻的含金屬層的方法，在該方法中，首先，具有一第一粒徑尺寸的一含金屬層(5’)是加以形成至一再結晶厚度(d1)，然后，一再結晶是在此再結晶厚度(d1)加以執(zhí)行，以產生具有一較大粒徑尺寸的含金屬層(5”)，最后，具有該較大粒徑尺寸的該含金屬層(5”)是被薄化至一所需的目標厚度(d2)，因而造成具有被更進一步降低的電阻的一非常薄含金屬層。
文檔編號H01L21/70GK1582492SQ02822143
公開日2005年2月16日 申請日期2002年9月9日 優(yōu)先權日2001年11月7日
發(fā)明者H·-J·巴思 申請人:因芬尼昂技術股份公司