專利名稱：形成金屬－絕緣層－金屬電容器的方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)一種形成金屬-絕緣層-金屬電容器的方法，特別是一種有關(guān)于形成具有三度空間立體結(jié)構(gòu)的金屬-絕緣層-金屬電容器的方法。
背景技術(shù)：
常見(jiàn)的半導(dǎo)體集成電路中的電容器結(jié)構(gòu)的有金屬氧化物半導(dǎo)體(Metal-Oxide-Semiconductor)電容器、PN接合(Junction)電容器、多晶硅-絕緣層-多晶硅層(Polysilicon-Insulator-Polysilicon)電容器等。上述的電容器結(jié)構(gòu)均包含至少一單晶硅層或一多晶硅層以作為電容器的電極。但是以硅作為電容器的電極并不符合低電阻值的需求。
因此有必要降低電容器電極的電阻值以減少電容器的頻率相關(guān)程度也即電阻電容時(shí)間延遲(RC Delay)。因此，具有低電阻值的金屬-絕緣層-金屬(Metal-Insulator-Metal)薄膜電容器已被廣泛地采用。此外，金屬-絕緣層-金屬薄膜電容器也應(yīng)用在必須具備高速性能的集成電路與先進(jìn)的模擬式半導(dǎo)體組件上，以減低電壓及溫度對(duì)電容值的影響并獲得較佳的電性。
另外一方面，將電容器的介電層厚度減少也是常見(jiàn)提高電容器性能的方法。尤其是電容器的電容值可通過(guò)減少電容器兩電極間的介電層厚度而提高。此外使用高介電常數(shù)的介電材料或是增加電容器電極的表面積也是提高電容器性能的一個(gè)方向。當(dāng)多接線(Multi-Wiring)或是多級(jí)互連(MultilevelInterconnect)制程已普遍應(yīng)用在半導(dǎo)體制造技術(shù)中以達(dá)到高集成度的目的，金屬-絕緣層-金屬薄膜電容器可與多級(jí)互連結(jié)構(gòu)一同制作完成。圖1顯示在一傳統(tǒng)的金屬-絕緣層-金屬電容器的剖面圖。此金屬-絕緣層-金屬薄膜電容器形成于一底材100上，它包含一鋁下電極(Lower Electrode)102、一絕緣層106與一鋁上電極(Upper Electrode)108。圖1中同時(shí)顯示一介電層110與一氮化鈦層104?；诂F(xiàn)代集成電路必需具備高集成度、大電容值電容器與高性能電容器的需求，圖1中顯示的傳統(tǒng)平面式電容器將逐漸地?zé)o法符合這些需求。因此非常有必要提出一種新穎的形成金屬-絕緣層-金屬電容器的方法，使得此金屬-絕緣層-金屬電容器具備大電容且使此集成電路具備高集成度。

發(fā)明內(nèi)容
本發(fā)明的一目的是提供一種形成三度空間立體金屬-絕緣層-金屬電容器的方法。
本發(fā)明的另一目的是提供一種具有三度空間立體結(jié)構(gòu)與大電容的金屬-絕緣層-金屬電容器。
本發(fā)明的又一目的是提供一種能使集成電路集成度大幅提高的三度空間立體金屬-絕緣層-金屬電容器。
為了實(shí)現(xiàn)上述的目的，本發(fā)明的形成金屬-絕緣層-金屬電容器的方法包含下列步驟提供一底材，所述底材具有一第一區(qū)域與一第二區(qū)域；形成一覆蓋所述底材的第一導(dǎo)體層；形成一覆蓋所述第一導(dǎo)體層的第二導(dǎo)體層；轉(zhuǎn)移數(shù)個(gè)溝渠圖案進(jìn)入所述第二導(dǎo)體層與所述第一導(dǎo)體層，以形成數(shù)個(gè)溝渠于所述第一區(qū)域與所述第二區(qū)域內(nèi)；共形生成一覆蓋所述第二導(dǎo)體層與所述第一導(dǎo)體層的介電層；形成一覆蓋所述介電層的第三導(dǎo)體層；形成一覆蓋所述第一區(qū)域的光阻層；移除位于所述第二區(qū)域上的所述第三導(dǎo)體層以曝露出位于所述第二區(qū)域上的所述介電層；移除位于所述第二區(qū)域上的所述介電層以曝露出位于所述第二區(qū)域上的所述第二導(dǎo)體層與所述第一導(dǎo)體層；蝕刻位于所述第二區(qū)域內(nèi)的所述溝渠的底部以曝露出所述底材；及移除所述光阻層。
為更清楚理解本發(fā)明的目的、特點(diǎn)和優(yōu)點(diǎn)，下面將結(jié)合附圖對(duì)本發(fā)明的較佳實(shí)施例進(jìn)行詳細(xì)說(shuō)明。


圖1是顯示一傳統(tǒng)的金屬-絕緣層-金屬電容器的剖面圖；圖2A顯示兩導(dǎo)體層依序形成于一底材上的結(jié)果；圖2B顯示蝕刻圖2A中所示的結(jié)構(gòu)以形成溝渠的結(jié)果；圖2C顯示共形生成一介電層與一導(dǎo)體層覆蓋圖2B中所示的結(jié)構(gòu)的結(jié)果；圖2D顯示移除一周邊區(qū)域內(nèi)的導(dǎo)體層的結(jié)果；及圖2E顯示移除圖2D中所示的暴露出的介電層并接著蝕刻導(dǎo)體層以暴露出所述底材的結(jié)果。
具體實(shí)施例方式
在此必須說(shuō)明的是以下描述的制程步驟及結(jié)構(gòu)并不包含完整的制程。本發(fā)明可以通過(guò)各種集成電路制程技術(shù)來(lái)實(shí)施，在此僅提及了解本發(fā)明所需的制程技術(shù)。
以下將結(jié)合附圖對(duì)本發(fā)明進(jìn)行詳細(xì)的說(shuō)明，請(qǐng)注意圖示的均為簡(jiǎn)單的形式且未依照比例描繪，而尺寸均被夸大以利于了解本發(fā)明。
參考圖2A所示，顯示導(dǎo)體層202與204依序形成于底材200上。底材200至少包含一二氧化硅層，但不限于一二氧化硅層。底材200也可為一硼磷硅玻璃(Borophosphosilicate Glass)底材，也可為低介電常數(shù)底材如一氟硅酸鹽玻璃(FSG)(Fluorosilicate Glass)底材、一HSQ(Hydrogen Silsesquioxane)底材、一MSQ(Methyl Silsesquioxane)底材與一BCB(Benzocyclobutene)底材。此外，底材200通常包含有多級(jí)互連結(jié)構(gòu)在內(nèi)，為了簡(jiǎn)化起見(jiàn)而予以省略。導(dǎo)體層202至少包含一鋁層，但不限于一鋁層，而一鋁合金層也可使用。其它的導(dǎo)體材料如一銅層或一銅合金層也不應(yīng)被排除。導(dǎo)體層202可以傳統(tǒng)方法如物理氣相沉積法形成。導(dǎo)體層202的厚度為約7000埃至約10000埃之間，而以約9000埃較佳。導(dǎo)體層204至少包含一氮化鈦層，但不限于一氮化鈦層。一鈦/氮化鈦層或一鉭/鉭化鈦層也可使用。導(dǎo)體層204可以傳統(tǒng)物理氣相沉積法或化學(xué)氣相沉積法形成。導(dǎo)體層204的厚度為約1000埃至約3000埃之間，而以約2000埃較佳。
參考圖2B所示，導(dǎo)體層202與204被蝕刻以形成數(shù)個(gè)溝渠。這些溝渠是以傳統(tǒng)的蝕刻方法如干式蝕刻法形成，此干式蝕刻法至少包含一反應(yīng)性離子蝕刻法，但不限于一反應(yīng)性離子蝕刻法。此溝渠的深度為約6000埃至約11000埃之間。此深度僅為范例，且此溝渠的深度實(shí)際上是取決于導(dǎo)體層202與204的厚度。導(dǎo)體層202在形成溝渠的過(guò)程中不可被蝕刻穿透，使得底材200暴露出來(lái)。溝渠底部與導(dǎo)體層202及底材200的界面的厚度為約2000埃。
參考圖2C所示，一介電層206與一導(dǎo)體層208依序形成于圖2B中所示的結(jié)構(gòu)上。介電層206至少包含一二氧化硅層或一氮化硅層，但不限于一二氧化硅層或一氮化硅層。此介電層206可以傳統(tǒng)的化學(xué)氣相沉積法例如一等離子體輔助化學(xué)氣相沉積法形成。介電層206的厚度為約100埃至約1000埃。導(dǎo)體層208至少包含一鋁層或一鋁合金層，但不限于一鋁層或一鋁合金層。一銅層或一銅合金層也可使用。導(dǎo)體層208的厚度為約500埃至約10000埃，而以約2000埃較佳。
參考圖2D所示，圖2C中所示的結(jié)構(gòu)的一區(qū)域被一光阻層210覆蓋，此區(qū)域是用來(lái)形成金屬-絕緣層-金屬電容器，而導(dǎo)體層208未被覆蓋的部份則被以傳統(tǒng)的蝕刻方法移除。用來(lái)移除曝露的導(dǎo)體層208的蝕刻方法至少包含一反應(yīng)性離子蝕刻法，但不限于一反應(yīng)性離子蝕刻法。圖2C中所示的結(jié)構(gòu)的未被覆蓋或曝露的區(qū)域是用于形成多級(jí)互連結(jié)構(gòu)中的周邊金屬導(dǎo)線。
參考圖2E所示，介電層206暴露出的部份被移除，且位于其下的導(dǎo)體層202被進(jìn)一步蝕刻穿透以暴露出底材200。為了形成圖2E中所示的結(jié)構(gòu)，介電層206暴露出的部份首先被以傳統(tǒng)的方法如非等向性蝕刻移除。此非等向性蝕刻法以一反應(yīng)性離子法移除較佳。光阻層210與用來(lái)覆蓋導(dǎo)體層204的光阻層圖案最后被移除。位于此周邊區(qū)域的導(dǎo)體層202與204是用于形成多級(jí)互連結(jié)構(gòu)中的周邊金屬導(dǎo)線。導(dǎo)體層202與208是為本發(fā)明的金屬-絕緣層-金屬電容器的兩電極而介電層206則為此金屬-絕緣層-金屬電容器的絕緣層。雖然圖2E中所示的金屬-絕緣層-金屬電容器僅具有兩溝渠，但不限于兩個(gè)填入導(dǎo)體層202與208及介電層206的溝渠。這樣的溝渠越多，此金屬-絕緣層-金屬電容器的電容值越大。
本發(fā)明將周邊金屬導(dǎo)線與三度空間立體金屬-絕緣層-金屬電容器的形成整合在一起，因此不僅可減少制程步驟，更可增加電容值又不需多占用任何表面積。集成電路的集成度因此可提高。
權(quán)利要求
1.一種形成金屬-絕緣層-金屬電容器的方法，所述方法至少包含下列步驟提供一底材，所述底材具有一第一區(qū)域與一第二區(qū)域；形成一覆蓋所述底材的第一導(dǎo)體層；形成一覆蓋所述第一導(dǎo)體層的第二導(dǎo)體層；轉(zhuǎn)移數(shù)個(gè)溝渠圖案進(jìn)入所述第二導(dǎo)體層與所述第一導(dǎo)體層，以形成數(shù)個(gè)溝渠于所述第一區(qū)域與所述第二區(qū)域內(nèi)；共形生成一覆蓋所述第二導(dǎo)體層與所述第一導(dǎo)體層的介電層；形成一覆蓋所述介電層的第三導(dǎo)體層；形成一覆蓋所述第一區(qū)域的光阻層；移除位于所述第二區(qū)域上的所述第三導(dǎo)體層以曝露出位于所述第二區(qū)域上的所述介電層；移除位于所述第二區(qū)域上的所述介電層以曝露出位于所述第二區(qū)域上的所述第二導(dǎo)體層與所述第一導(dǎo)體層；蝕刻位于所述第二區(qū)域內(nèi)的所述溝渠的底部以曝露出所述底材；及移除所述光阻層。
2.如權(quán)利要求1所述的方法，其特征在于，所述第一導(dǎo)體層至少包含一鋁層。
3.如權(quán)利要求1所述的方法，其特征在于，所述第一導(dǎo)體層至少包含一銅層。
4.如權(quán)利要求1所述的方法，其特征在于，所述第二導(dǎo)體層至少包含一鈦/氮化鈦層。
5.如權(quán)利要求1所述的方法，其特征在于，所述第二導(dǎo)體層至少包含一鉭/氮化鉭層。
6.如權(quán)利要求1所述的方法，其特征在于，所述介電材料至少包含一二氧化硅層。
7.如權(quán)利要求1所述的方法，其特征在于，所述第三導(dǎo)體層至少包含一鋁層。
8.如權(quán)利要求1所述的方法，其特征在于，所述第三導(dǎo)體層至少包含一銅層。
9.一種形成金屬-絕緣層-金屬電容器的方法，其特征在于，所述方法至少包含下列步驟提供一底材，所述底材具有一第一區(qū)域與一第二區(qū)域；形成一覆蓋所述底材的第一導(dǎo)體層；形成一覆蓋所述第一導(dǎo)體層的第二導(dǎo)體層；轉(zhuǎn)移數(shù)個(gè)溝渠圖案進(jìn)入所述第二導(dǎo)體層與所述第一導(dǎo)體層，以形成數(shù)個(gè)溝渠于所述第一區(qū)域與所述第二區(qū)域內(nèi)；以一等離子體化學(xué)氣相沉積法共形生成一覆蓋所述第二導(dǎo)體層與所述第一導(dǎo)體層的介電層；形成一覆蓋所述介電層的第三導(dǎo)體層；形成一覆蓋所述第一區(qū)域的光阻層；以一干式蝕刻法移除位于所述第二區(qū)域上的所述第三導(dǎo)體層以曝露出位于所述第二區(qū)域上的所述介電層；移除位于所述第二區(qū)域上的所述介電層以曝露出位于所述第二區(qū)域上的所述第二導(dǎo)體層與所述第一導(dǎo)體層；蝕刻位于所述第二區(qū)域內(nèi)的所述溝渠的底部以曝露出所述底材；及移除所述光阻層。
10.一種形成金屬-絕緣層-金屬電容器的方法，其特征在于，所述方法至少包含下列步驟提供一底材，所述底材具有一第一區(qū)域與一第二區(qū)域；形成一覆蓋所述底材的第一導(dǎo)體層；形成一覆蓋所述第一導(dǎo)體層的第二導(dǎo)體層；轉(zhuǎn)移數(shù)個(gè)溝渠圖案進(jìn)入所述第二導(dǎo)體層與所述第一導(dǎo)體層，以形成數(shù)個(gè)溝渠于所述第一區(qū)域與所述第二區(qū)域內(nèi)；以一等離子體化學(xué)氣相沉積法共形生成一覆蓋所述第二導(dǎo)體層與所述第一導(dǎo)體層的介電層；形成一覆蓋所述介電層的第三導(dǎo)體層；形成一覆蓋所述第一區(qū)域的光阻層；以一干式蝕刻法移除位于所述第二區(qū)域上的所述第三導(dǎo)體層以曝露出位于所述第二區(qū)域上的所述介電層；移除位于所述第二區(qū)域上的所述介電層以曝露出位于所述第二區(qū)域上的所述第二導(dǎo)體層與所述第一導(dǎo)體層；以一干式蝕刻法蝕刻位于所述第二區(qū)域內(nèi)的所述溝渠的底部以曝露出所述底材；及移除所述光阻層。
全文摘要
一種形成金屬－絕緣層－金屬電容器的方法，包括提供一具有第一區(qū)域與第二區(qū)域的底材；形成一覆蓋底材的第一導(dǎo)體層；形成一覆蓋第一導(dǎo)體層的第二導(dǎo)體層；轉(zhuǎn)移數(shù)個(gè)溝渠圖案進(jìn)入第二導(dǎo)體層與第一導(dǎo)體層，以形成數(shù)個(gè)溝渠于第一區(qū)域與第二區(qū)域內(nèi)；共形生成一覆蓋第二導(dǎo)體層與第一導(dǎo)體層的介電層；形成一覆蓋介電層的第三導(dǎo)體層；形成一覆蓋第一區(qū)域的光阻層；移除位于第二區(qū)域上的第三導(dǎo)體層以曝露出位于第二區(qū)域上的介電層；移除位于第二區(qū)域上的介電層以曝露出位于第二區(qū)域上的第二導(dǎo)體層與第一導(dǎo)體層；蝕刻位于第二區(qū)域內(nèi)的溝渠的底部以曝露出底材；及移除光阻層。本發(fā)明可增加電容器的電荷儲(chǔ)存面積但不增加占用面積以可提高其電容值與集成度。
文檔編號(hào)H01L21/70GK1400646SQ01125089
公開(kāi)日2003年3月5日 申請(qǐng)日期2001年8月3日 優(yōu)先權(quán)日2001年8月3日
發(fā)明者賴二琨, 黃守偉, 邱建智, 黃宇萍 申請(qǐng)人:旺宏電子股份有限公司