專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及以MOSFET、TGBT等為代表的絕緣柵型半導(dǎo)體器件，具體而言，涉及為提高反向偏置特性所作的改進(jìn)。
近年來，用于逆變器控制之類的開關(guān)器件以MOSFET或IGBT引人注目。圖8為典型的MOSFET的平面圖。這種MOSFET是所謂縱向型MOSFET，在半導(dǎo)體襯底1的上主面上設(shè)置柵引線鍵合焊區(qū)2和源引線鍵合焊區(qū)3。有大量的單元沿半導(dǎo)體襯底1的主面排列，每一單元具有單個(gè)MOSFET的功能。這些單元所排列的區(qū)域40稱為單元區(qū)，它的一部分區(qū)域B代表單元區(qū)40。并且，在單元區(qū)40的周邊形成柵布線區(qū)4，一部分區(qū)域A代表單元區(qū)40和柵布線區(qū)4之間的邊界部分。
圖9是示出圖8的區(qū)域A中暴露于半導(dǎo)體襯底1的上主面的各種半導(dǎo)體層的圖形的放大平面圖。并且，

圖10是沿圖9的E-E切割線的截面圖。半導(dǎo)體襯底1包括暴露于下主面的N+層11；在N+層11上形成的N-層10；在N-層10上形成的暴露于上主面的低阻N層17；在上主面上有選擇地形成的P基層6、7、8；在P基層6、7底部的中心區(qū)向下方突出的低阻Pt基層20；以及在上主面上有選擇地形成并且在P基層6的內(nèi)側(cè)形成得比P基層6淺的N源層5。所形成的N層17較P基層6、7、8為淺。
P基層6和7具有多角形(在圖9的例子中為正方形)的平面形狀，并且相互隔開地呈矩陣形排列。還有，P基層6和7也與在柵布線區(qū)4正下方形成的P基區(qū)8隔開。
在P基層6的內(nèi)側(cè)所形成的N源層5的平面形狀為環(huán)形，并且形成與P基層6同樣的多角形(在圖9的例子中為正方形)。位于環(huán)形N源層5外側(cè)的P基層6的環(huán)形部分具有溝道區(qū)的功能。另一方面，在P基層7、8的內(nèi)側(cè)沒有形成N源層5，因此P基層7、8沒有溝道區(qū)。P基層7在P基層8附近有選擇地形成。
在半導(dǎo)體襯底1的上主面上形成絕緣層15，在絕緣層15上形成源電極16。源電極16又被另一絕緣層30覆蓋。P基層6和7通過在絕緣層15上有選擇地形成的開口部9連接到源電極16。源電極16通過在絕緣層15上有選擇地形成的開口部31也連接到P基區(qū)8。亦即，半導(dǎo)體襯底1中相互隔開的P基層6、7、8僅通過源電極16即可相互連接起來。
柵電極14被埋置于絕緣層15之中，與半導(dǎo)體襯底1的上主面相對(duì)，中間夾有柵絕緣膜13，它是絕緣層15的一部分。柵電極14與P基層6的溝道區(qū)相對(duì)，與此同時(shí)，也與N層17的暴露面(以下，所謂暴露面意即半導(dǎo)體襯底1的上主面上暴露出來的部分)相對(duì)。柵電極14還與P基層7暴露面的一部分以及P基區(qū)8暴露面的幾乎全部區(qū)域相對(duì)。在柵電極14之中，與P基區(qū)8暴露面的幾乎全部區(qū)域相對(duì)的部分具有柵布線的功能。
漏電極12連接到半導(dǎo)體襯底1的下主面上。如圖10所示，由于在MOSFET中N+層11暴露于下主面，故漏電極12直接連接到N+層11上。
在采取上述方法構(gòu)成的MOFET中，在以源電極16為基準(zhǔn)對(duì)漏電極12施加正電壓的狀態(tài)下，如對(duì)柵電極14施加閾值電壓以上的柵電壓，在位于柵電極14正下方的P基區(qū)6的暴露面即溝道區(qū)中形成反型層，就有電流流過該反型層。亦即MOSFET處于導(dǎo)通狀態(tài)。
如對(duì)柵電極14施加的柵電壓未達(dá)到閾值，則反型層消失，從而MOSFET轉(zhuǎn)變?yōu)榻刂範(fàn)顟B(tài)。此時(shí)，耗盡層從處于反向偏置狀態(tài)的各P基層6、7、8和N-層10之間的PN結(jié)向N-層10內(nèi)部擴(kuò)展，漏電壓藉該耗盡層而得以保持。
在源電極16和柵電極14相互短路的狀態(tài)下，如以漏電極12為基準(zhǔn)對(duì)源電極16施加正電壓，即從與源電極16連接的各P基區(qū)6、7、8向N-層10注入空穴，從與漏電極12相連的N+層11向N-層10注入電子。由于各P基區(qū)6、7、8與N-層10之間的PN結(jié)具有二極管的功能，電流就從源電極16流向漏電極12。
如在該狀態(tài)下以漏電極12為基準(zhǔn)，對(duì)源電極16施加負(fù)電壓，也就是使源-漏之間的電壓反轉(zhuǎn)為反向偏置，則滯留在N-層10內(nèi)的空穴向源電極16遷移，滯留在N-層10內(nèi)的電子向漏電極12遷移。其結(jié)果是，電流從漏電極12流向源電極16。由于空穴遷移率是電子遷移率的1/2，要使該電流衰減到零所需的時(shí)間就是直到滯留在N-層10的空穴消失的時(shí)間。在如此反向電壓下MOSFET的工作不外乎就是MOSFET中內(nèi)置了的二極管的恢復(fù)工作。
伴隨MOSFET開關(guān)工作而產(chǎn)生的開關(guān)損耗強(qiáng)烈依賴于MOSFET的寄生電容即反饋電容。反饋電容是柵電極14和與之相對(duì)的N層17之間的電容，它強(qiáng)烈地依存于N層17暴露面的面積。在現(xiàn)有的MOSFET中，屬于各單元的P基層6相互呈矩陣形排列，其結(jié)果就有如下問題與半導(dǎo)體襯底1的上主面中P基層6的暴露面相比，N層17的暴露面所占的比例高，從而反饋電容大。
還有，由于現(xiàn)在MOSFET中P基層6和7的平面形狀為多角型，沿矩陣的行列方向(在圖9中為上下方向或左右方向)相鄰的各P基層6、7的間距與在斜向相鄰各P基層6、7的間距互不相同。加之，在各P基層6、7的平面形狀中，在與其它P基層6、7斜向相鄰的方向形成犄角區(qū)，在該犄角區(qū)處，曲率增大。因此，當(dāng)源-漏之間的電壓變?yōu)榉聪蚱脮r(shí)，從各P基區(qū)6、7、8和N-層10之間的PN結(jié)向N-層10內(nèi)部擴(kuò)展的耗盡層其擴(kuò)展程度是不均勻的，在犄角區(qū)處，較低的源-漏之間的電壓即達(dá)到臨界電場(chǎng)強(qiáng)度，引起雪崩擊穿。
再有，如使現(xiàn)有的MOSFET在電感性負(fù)載下進(jìn)行開關(guān)工作，則截止時(shí)就要產(chǎn)生反向電動(dòng)勢(shì)，往往引起雪崩擊穿，流過雪崩電流。由于雪崩電流集中于P基層6、7的犄角區(qū)，即在較低的源-漏之間的電壓下就達(dá)到臨界電場(chǎng)強(qiáng)度的部位，在N-層10、P基層6和N源層5中所形成的寄生雙極晶體管在較低的雪崩電流下即可導(dǎo)通，這就成了問題。
還有，在現(xiàn)有的MOSFET中，在P基區(qū)6、7內(nèi)側(cè)形成了在底部中心區(qū)向下方突出的P+基層20。所形成的P+基層20比P基層6、7要深，有較大的曲率。由于P+基層20比P基層6、7深，當(dāng)源-漏之間的電壓變?yōu)榉聪蚱脮r(shí)，縮短了可從P+基層20和N-層10之間的PN結(jié)向N-層10內(nèi)部擴(kuò)展的耗盡層在N-層內(nèi)的有效距離。再有，由于P+基層20有大的曲率，就有了如下問題產(chǎn)生了在較低的源-漏之間的電壓下即可達(dá)到臨界電場(chǎng)強(qiáng)度的部位，并引起雪崩擊穿。
再有，在現(xiàn)有的MOSFET中，在柵電極14正下方所形成的低阻N層17比P基層6要淺。當(dāng)MOSFET處于導(dǎo)通狀態(tài)時(shí)，低阻N層17的功能在于降低了P基層6和N-層10之間的PN結(jié)的結(jié)電阻，然而由于N層17比P基層6淺，就有不能充分降低上述結(jié)電阻的問題。
還有，在現(xiàn)有的MOSFET中，各P基層6、7、8在半導(dǎo)體襯底1中是相互隔開的，只通過源電極16相互連接起來。如上所述，各P基層6、7、8與N-層10之間的PN結(jié)相當(dāng)于MOSFET中內(nèi)置的二極管。當(dāng)使該內(nèi)置二極管導(dǎo)通時(shí)所產(chǎn)生的空穴依賴于各P基層6、7、8暴露面的面積以及包含這些面積的P型雜質(zhì)濃度，因而在P基層8附近空穴最多。當(dāng)使內(nèi)置二極管以較高的di/dt(即電流隨時(shí)間的變化率)進(jìn)行恢復(fù)工作時(shí)，滯留于P基層8附近的空穴便集中流到位于P基層8附近的P基層6，進(jìn)而通過P基層6和源電極16之間的接觸區(qū)18，流向源電極16。此時(shí)則有在N-層10、P基層6和源區(qū)5所形成的寄生雙極晶體管導(dǎo)通的問題。
如圖9所示，在內(nèi)側(cè)不形成N源區(qū)5的P基層7被配置于P基層8的附近，使得在P基層8附近不致形成寄生雙極晶體管。然而，如di/dt被提高到相當(dāng)程度時(shí)，在P基層8附近滯留的空穴下僅集中流到最近的P基層7，還將集中流到它附近的P基層6，通過接觸區(qū)18，流向源電極16。其結(jié)果就有在位于P基層7附近的P基層6處造成寄生雙極晶體管導(dǎo)通的問題。再有，為了得到大的di/dt容量，如假定形成多個(gè)在內(nèi)側(cè)不形成N源區(qū)5的P基層7，當(dāng)MOSFET變?yōu)閷?dǎo)通狀態(tài)時(shí)，就有減少導(dǎo)通工作單元的數(shù)目，使整個(gè)MOSFET的溝道寬度變窄，從而增加導(dǎo)通電阻的問題。
本發(fā)明就是為了解決現(xiàn)有器件中的上述問題而做的工作，旨在提供能夠提高反向偏置下特性的半導(dǎo)體器件。
本發(fā)明第一方面的器件是半導(dǎo)體器件，包括有上主面和下主面的半導(dǎo)體襯底，該半導(dǎo)體襯底包括第1導(dǎo)電類型的第1半導(dǎo)體層；以暴露于前述上主面的方式在前述第1半導(dǎo)體層上形成并且比該第1半導(dǎo)體層雜質(zhì)濃度為高的第1導(dǎo)電類型的第2半導(dǎo)體層；比該第2半導(dǎo)體層為淺、在前述上主面上有選擇地形成、作為相互平行的多個(gè)帶形部分分開配置并且沒有在底部雜質(zhì)濃度比周邊為高的下方突起部分的第2導(dǎo)電類型的第3半導(dǎo)體層；在前述上主面有選擇地形成、作為相互平行的多個(gè)梯形部分分開配置、該多個(gè)梯形部分中的每一部分逐一對(duì)應(yīng)于前述多個(gè)帶形部分中至少一個(gè)部分的任何一個(gè)、在該帶形部分內(nèi)側(cè)、比它為淺并且沿著它延伸而形成的第1導(dǎo)電類型的第4半導(dǎo)體層；以及在前述上主面有選擇地形成、使前述多個(gè)帶形部分相互連接的第2導(dǎo)電類型的第5半導(dǎo)體層。前述半導(dǎo)體器件進(jìn)而包括在前述上主面中夾在前述多個(gè)梯形部分相鄰各組之間的區(qū)域上所形成的絕緣膜；該絕緣膜上所形成的與前述區(qū)域相對(duì)的柵電極；與前述多個(gè)帶形部分的每一部分以及前述多個(gè)梯形部分的每一部分連接并且至少通過梯形部分的橫檔部分連接到該多個(gè)梯形部分的每一部分的第1主電極；以及連接到前述下主面的第2主電極。
對(duì)本發(fā)明第2方面的器件而言，是在本發(fā)明第1方面的半導(dǎo)體器件中，前述第1主電極僅通過梯形部分的橫檔部分與前述多個(gè)梯形部分的每一部分連接起來。
對(duì)本發(fā)明第3方面的器件而言，是在本發(fā)明第1或第2方面的半導(dǎo)體器件中，前述第5半導(dǎo)體層是在排列有前述多個(gè)帶形部分的區(qū)域周邊被包圍的情況下形成的，在前述多個(gè)帶形部分延長方向的端部上，前述多個(gè)帶形部分相互連結(jié)起來。
對(duì)本發(fā)明第4方面的器件而言，是在本發(fā)明第1或第2方面的半導(dǎo)體器件中，前述多個(gè)帶形部分在其排列方向的端部包括至少一個(gè)帶形部分，該帶形部分并不包括前述多個(gè)梯形部分中的任何一個(gè)。
本發(fā)明第5方面的器件進(jìn)而包括在本發(fā)明第4方面的半導(dǎo)體器件中，在前述上主面上按照梳齒形狀有選擇地形成、在前述至少一個(gè)帶形部分中距前述排列方向的前述端部最遠(yuǎn)一個(gè)帶形部分的內(nèi)側(cè)，比該帶形部分淺、沿該帶形部分延伸并且前述梳齒的齒與前述端部一側(cè)相對(duì)所形成的第1導(dǎo)電類型的第6半導(dǎo)體層。前述絕緣膜也在前述上主面中在夾子前述第6半導(dǎo)體層和與之相鄰的前述多個(gè)梯形部分之一的區(qū)域，即端部區(qū)域上形成。前述柵電極也在前述端部區(qū)域上所形成的前述絕緣膜的部分上形成，由此也與前述端部區(qū)域相對(duì)。前述第1主電極也連接到前述第6半導(dǎo)體層，并且至少通過前述梳齒連接到該第6半導(dǎo)體層。
對(duì)本發(fā)明第6方面的器件而言，在本發(fā)明第5方面的半導(dǎo)體器件中，前述第1主電極僅通過前述梳齒與前述第6半導(dǎo)體層連接。
對(duì)本發(fā)明第7方面的器件而言，在本發(fā)明第1或第2方面的半導(dǎo)體器件中，前述第2半導(dǎo)體層在前述第3半導(dǎo)體層的下方有選擇地較淺地形成。
對(duì)本發(fā)明第8方面的器件而言，在本發(fā)明第1或第2方面的半導(dǎo)體器件中，在暴露于前述第3和第4半導(dǎo)體層之間的前述上主面的邊界之中，沿前述多個(gè)梯形部分中每一部分外側(cè)的第1邊界部分比起沿其內(nèi)側(cè)的第2邊界部分為短。
本發(fā)明第9方面的器件是在本發(fā)明第1或第2方面的半導(dǎo)體器件中，就前述多個(gè)梯形部分中的每一部分而言，橫梁寬度為橫梁間隔的1/10以下。
本發(fā)明第10方面的器件是在本發(fā)明第1或第2方面的半導(dǎo)體器件中，在前述第2半導(dǎo)體層的前述上主面的暴露面面積為在前述第3半導(dǎo)體層的前述上主面的暴露面面積的4倍以下。
對(duì)本發(fā)明第11方面的器件而言，在本發(fā)明第1或第2方面的半導(dǎo)體器件中，前述半導(dǎo)體襯底進(jìn)而包括以與所述第2半導(dǎo)體層共同夾住前述第1半導(dǎo)體層的方式形成的、比前述第1半導(dǎo)體層雜質(zhì)濃度為高的第1導(dǎo)電類型的第7半導(dǎo)體層。
對(duì)本發(fā)明第12方面的器件而言，在本發(fā)明第1或第2方面的半導(dǎo)體器件中，前述半導(dǎo)體襯底進(jìn)而包括暴露于前述下主面的第2導(dǎo)電類型的第8半導(dǎo)體層。
圖1是本實(shí)施例中圖8的區(qū)域A的部分放大平面圖。
圖2是本實(shí)施例另一種器件的例子中圖8的區(qū)域A的部分放大平面圖。
圖3是本實(shí)施例中圖8的區(qū)域B的部分放大平面圖。
圖4是圖3的C-C截面圖。
圖5是圖3的D-D截面圖。
圖6是本實(shí)施例另一種器件的例子中的截面圖。
圖7是示出本實(shí)施例的器件的證明數(shù)據(jù)的圖表。
圖8是本實(shí)施例的器件和現(xiàn)有器件的通用平面圖。
圖9是現(xiàn)有器件中圖8的區(qū)域A的部分放大平面圖。
圖10是圖9的E-E截面圖。
以下舉MOSFET為例說明與實(shí)施例有關(guān)的半導(dǎo)體器件。該MOSFET的平面圖可與圖8同樣繪制。圖1涉及與實(shí)施例有關(guān)的MOSFET，是示出暴露于圖8的區(qū)域A中半導(dǎo)體襯底1的上主面的各種半導(dǎo)體層圖形的放大平面圖。另外，為避免冗長的說明，在下面的圖中，對(duì)與圖8～圖10中所示的現(xiàn)有器件相同的部分或相當(dāng)?shù)牟糠?具有同一功能的部分)而言，采取同一符號(hào)，其詳細(xì)的說明從略。
P基層6、7作為相互平行并且等間距排列的多個(gè)帶形部分分開配置于半導(dǎo)體襯底1的上主面上。因此，多個(gè)帶形部分的相互間距是均勻的。其結(jié)果是，在源-漏之間的電壓為反向偏置的場(chǎng)合，耗盡層從各P基層6、7、8與N-層10之間的PN結(jié)向N-層10內(nèi)部擴(kuò)展，這種擴(kuò)展是均勻的，不存在在較低的源-漏之間的電壓下就達(dá)到臨界電場(chǎng)強(qiáng)度的部位。再有，在使與實(shí)施例有關(guān)的MOSFET在電感性負(fù)載下進(jìn)行開關(guān)工作的場(chǎng)合，當(dāng)截止時(shí)產(chǎn)生反向電動(dòng)勢(shì)，據(jù)此，假定即便引起雪崩擊穿，流過雪崩電流，但因并不存在在較低的反向偏壓下達(dá)到臨界電場(chǎng)強(qiáng)度的部位，雪崩電流也不會(huì)集中起來并流向特定的部位。
可采用圖2的圖形代替圖1的圖形。圖1和圖2中不管哪一種，在內(nèi)側(cè)不形成N源層5的P基層7可有選擇地配置于P基層8的附近。由此，其意圖是避免恢復(fù)工作時(shí)寄生雙極晶體管的導(dǎo)通。在圖1中與P基層8相鄰的1條帶形部分作為P基層7而形成，與此不同，在圖2中與P基層8相鄰的相當(dāng)于1.5條帶形部分的部分作為P基層7而形成，在這一點(diǎn)上，二者不同。亦即，在圖2中，在與P基層6相鄰的P基層7上，N源層5以相當(dāng)于梯形部分一半的梳齒形而形成。在圖1的圖形中，有P基層7少并且導(dǎo)通電阻低的優(yōu)點(diǎn)，而在另一圖的圖2的圖形中，由于能比較有效地避免寄生雙極晶體管的導(dǎo)通，故有di/dt容量大并且雪崩容量大的優(yōu)點(diǎn)。
圖3涉及與實(shí)施例有關(guān)的MOSFET，是示出暴露于圖8的區(qū)域B中半導(dǎo)體襯底1的上主面的各種半導(dǎo)體層圖形的放大平面圖。還有，圖4是沿圖3的C-C切割線的截面圖，圖5是沿圖3的D-D切割線的截面圖。如圖4和圖5所示，在與實(shí)施例有關(guān)的MOSFET中，沒有形成作為在P基層6底部的中心區(qū)并向下方突出的突起部分且有高雜質(zhì)濃度的P+基層20。
因此，當(dāng)源-漏之間的電壓變?yōu)榉聪蚱脮r(shí)，可從P+基層20與N-層10之間的PN結(jié)向N-層10內(nèi)部擴(kuò)展的耗盡層在N-層10內(nèi)的有效距離并不因P+基層20而縮短，又因?yàn)椴淮嬖谠谳^低的源-漏之間的電壓下達(dá)到臨界電場(chǎng)強(qiáng)度的部位，就可得到難以引起雪崩擊穿的優(yōu)點(diǎn)。還有，在現(xiàn)有的MOSFET中，所形成的P+基層20應(yīng)承擔(dān)抑制寄生雙極晶體管導(dǎo)通的功能，而在與本實(shí)施例有關(guān)的MOSFET中，由于P基層6是作為多個(gè)帶形部分而被分開配置的，能夠消除電場(chǎng)集中現(xiàn)象，即便去除掉P+基層也能夠抑制寄生雙極晶體管的導(dǎo)通。
還有，如圖4和圖5所示，在與本實(shí)施例有關(guān)的MOSFET中，位于柵電極14正下方所形成的低阻N層17比P基層6要深。因此，可以充分降低P基層6與N-層10之間的PN結(jié)的結(jié)電阻。
如圖1～圖3所示，在與本實(shí)施例有關(guān)的MOSFET中，各基層6、7是作為相互隔開的帶形部分而形成的。然后，這些P基層6、7至少在其長邊方向的端部藉P基區(qū)8而相互連接起來。各P基層6、7、8和N-層10或N層17之間的PN結(jié)相當(dāng)于NOSFET中的內(nèi)置二極管。由于使該內(nèi)置二極管導(dǎo)通時(shí)所產(chǎn)生的空穴與各P基層6、7、8的面積以及它們所含的P型雜質(zhì)濃度相關(guān)，在P基層8附近空穴最多。即便在較高的di/dt下使內(nèi)置二極管進(jìn)行恢復(fù)工作的場(chǎng)合，由于在P基層8附近不存在被隔開的P基層，已經(jīng)產(chǎn)生的空穴并不集中流向特定的被隔開的P基層6。因此，能夠抑制在N-層10或N層17，P基層6以及N源層5所形成的寄生雙極晶體管導(dǎo)通的現(xiàn)象。
如圖3～圖5所示，在與本實(shí)施例有關(guān)的MOSFET中，在半導(dǎo)體襯底1的上主面有選擇地形成的N源層5，作為在各P基層6的內(nèi)側(cè)一對(duì)-配置并且平面形狀為梯形的相互平行的多個(gè)梯形部分而被分開配置。在P基層6各帶形部分的暴露面之中，梯形部分在暴露面的內(nèi)側(cè)形成，與梯形部分外側(cè)相鄰的部分相當(dāng)于溝道區(qū)。在半導(dǎo)體襯底1的上主面之中，柵電極14通過夾住柵絕緣膜13與夾于相鄰梯形部分的區(qū)域相對(duì)。
在絕緣層15上所形成的開口部9以沿各梯形部分長邊方向的帶形方式形成，并且以遠(yuǎn)離溝道區(qū)的方式形成。因此，N源層5僅通過位于梯形部分的橫檔部分(也稱為橫梁部分)的暴露面內(nèi)的接觸區(qū)19連接到源電極16上。還有，P基層6僅通過位于由各梯形部分的支柱部分和橫檔部分所包圍的矩形暴露面內(nèi)的接觸區(qū)18連接到源電極16上。
因此，與現(xiàn)有MOSFET的寬度5a(圖10)相比，可將N源層5的寬度5a(圖4)設(shè)定得短一些。據(jù)此，由于N源層5正下方的P基層6的部分其電阻降低，即便是P基層6和N層17或N-層10之間的PN結(jié)變成反向偏置狀態(tài)、引起雪崩擊穿、流過雪崩電流的場(chǎng)合，與現(xiàn)有的MOSFET相比，寄生雙極晶體管還是難以導(dǎo)通。
如圖3所示，在與本實(shí)施例有關(guān)的MOSFET中，暴露于源層5和P基層6之間的半導(dǎo)體襯底1的上主面的邊界包括沿各梯形部分外側(cè)的部分，亦即以溝道區(qū)為邊界的部分，即第1邊界部分I；以及沿各梯形部分內(nèi)側(cè)的部分，亦即以各梯形部分的支柱部分和橫檔部分所包圍的P基層6的矩形暴露面部分為邊界的部分，即第2邊界部分II。如圖3所繪制的那樣，第1邊界部分I和第2邊界部分II的長度可用設(shè)定的典型長度作為圖形重復(fù)單位內(nèi)的長度相互加以比較。
在與本實(shí)施例有關(guān)的MOSFET中，最好將第2邊界部分II設(shè)定得比第1邊界部分I長一些。因此，要縮短N(yùn)源層5的寬度5a，此外，與沿著開口部9的延長方向的P基層6的暴露面長度(亦即相鄰橫檔部分的間隔；橫梁間隔)7a相比，N源層5的長度(亦即橫檔部分的寬度；橫檔寬度)5b被限制在充分小的數(shù)值。其結(jié)果是，即便P基層6和N層17或N-層10之間的PN結(jié)變成反向偏置狀態(tài)、引起雪崩擊穿、流過雪崩電流，在N-層10或N層17、P基層6和N源層5所形成的寄生雙極晶體管也難以導(dǎo)通。
另外，橫梁寬度5b最好設(shè)定為橫梁間隔7a的十分之一以下。因此，寄生雙極晶體管更加難以導(dǎo)通。
另外，如作為沿圖3的C-C切割線所作截面圖的另一例子圖6所示，N層17在P基層6的正下方有選擇地較淺地形成。P基層6的正下方區(qū)域不是電流的通路，此外，即便在P基層6和N-層10或N層17之間的PN結(jié)變成反向偏置狀態(tài)的場(chǎng)合，也可以抑制在P基層6的正下方電場(chǎng)集中的現(xiàn)象，由此抑制耐壓的降低。
另外，最好將與柵電極14相對(duì)的N層17的暴露面面積抑制在P基層6的暴露面面積的4倍以下。因此，由于壓低了反饋電容，可以降低開關(guān)工作所引起的開關(guān)損耗。圖7是證實(shí)此事的證明數(shù)據(jù)。在圖7的圖表中，橫軸表示采用圖4所示的柵寬度WG和柵間距WCD所表現(xiàn)的函數(shù)(WG-4μm)/(WG＋WCD)，縱軸表示源-漏之間的電壓為25V、工作頻率為1MHz時(shí)的反饋電容Crss。與現(xiàn)有的MOSFET(但是，P基層6的平面形狀雖然不是正方形，而是圓形，但無實(shí)質(zhì)性的差異)有關(guān)的數(shù)據(jù)用白圈表示，與本實(shí)施例的MOSFET有關(guān)的數(shù)據(jù)用黑圈表示。
如圖7所示，當(dāng)函數(shù)值為0.6時(shí)，在與本實(shí)施例有關(guān)的MOSFET和現(xiàn)有的MOSFET之間，反饋電容Crss是一致的。這就意味著，當(dāng)柵間距WCD為4μm，柵寬度WG為16μm時(shí)，亦即上述面積的比例為4倍時(shí)，兩種MOSFET的反饋電容Crss是一致的，而若上述面積的比例為4倍以下時(shí)，反饋電容Crss比現(xiàn)有MOSFET的值為低。
再有，在上述說明中，半導(dǎo)體器件舉N溝道型MOSFET的例子，但即便涉及導(dǎo)電類型反轉(zhuǎn)的P溝道型MOSFET，本申請(qǐng)的發(fā)明也同樣可以實(shí)施。另外，本申請(qǐng)的發(fā)明不限于在半導(dǎo)體襯底1的下主面上暴露N+層11的N溝道型MOSFET，即便對(duì)N+層11和半導(dǎo)體襯底1的下主面之間插入P型半導(dǎo)體層的N溝道型的IGBT也可適用。
另外，對(duì)于使N溝道型IGBT的導(dǎo)電類型反轉(zhuǎn)而成的P溝道型IGBT也同樣適用。還有，本申請(qǐng)的發(fā)明不限于MOSFET和IGBT，也適用于在半導(dǎo)體襯底1的上主面上有MOS結(jié)構(gòu)的縱向絕緣柵型的全部半導(dǎo)體器件。
還有，在以往的例子中，在全部多個(gè)P基層6中均包括N源層，然后本發(fā)明通常也可能采取如下實(shí)施例不僅位于端部的P基層7，而且排列在內(nèi)側(cè)的P基層6的一部分上也不包括N源層5。
另外，半導(dǎo)體襯底1典型的是硅襯底，但即使是采用其它半導(dǎo)體材料的半導(dǎo)體襯底，本申請(qǐng)的發(fā)明同樣可以實(shí)施。
在本發(fā)明第1方面的器件中，由于第3半導(dǎo)體層作為相互平行的多個(gè)帶形部分配置，而且在第3半導(dǎo)體層的底部不形成高雜質(zhì)濃度的下方突起部分，因而在低反向偏壓下不存在達(dá)到臨界電場(chǎng)強(qiáng)度的部位。因此，在電感性負(fù)載下器件轉(zhuǎn)為截止時(shí)，能夠避免雪崩電流向特定部位集中。還有，由于第3半導(dǎo)體層比第2半導(dǎo)體層為淺，可以大大降低第3半導(dǎo)體層和其周邊之間PN結(jié)的結(jié)電阻。再有，由于構(gòu)成第3半導(dǎo)體層的多個(gè)帶形部分可通過第5半導(dǎo)體層相互連接起來，當(dāng)器件中的內(nèi)置二極管在進(jìn)行恢復(fù)工作時(shí)，能夠抑制滯留的少數(shù)載流子向第3半導(dǎo)體層的特定部分集中的現(xiàn)象，由此也能夠抑制寄生雙極晶體管的導(dǎo)通。
在本發(fā)明第2方面的器件中，由于第4半導(dǎo)體層是梯形，僅通過它的橫檔部分與第1主電極連接起來，即便是第3半導(dǎo)體層和其周邊之間的PN結(jié)變?yōu)榉聪蚱脿顟B(tài)、引起雪崩擊穿、流過雪崩電流的場(chǎng)合，寄生雙極晶體管也難以導(dǎo)通。
在本發(fā)明第3方面的器件中，由于將第5半導(dǎo)體層形成為包圍排列有多個(gè)帶形部分的區(qū)域周邊，在多個(gè)帶形部分延長方向的端部上將多個(gè)帶形部分相互連接起來，從而在帶形部分不存在曲率大的犄角區(qū)。因此，由于進(jìn)一步抑制了雪崩電流的集中，由雪崩電流引起的寄生雙極晶體管的導(dǎo)通也進(jìn)一步得到有效地抑制。
在本發(fā)明第5方面的器件中，第6半導(dǎo)體層僅相當(dāng)于梯形部分中的一個(gè)部分，由于包含第6半導(dǎo)體層的帶形部分被設(shè)置于不含梯形部分的帶形部分之中最遠(yuǎn)離端部的位置上，從而能夠進(jìn)一步有效地抑制進(jìn)行恢復(fù)工作時(shí)寄生雙極晶體管的導(dǎo)通。
在本發(fā)明第6方面的器件中，由于第1主電極僅通過第6半導(dǎo)體層的梳齒連接到梳齒形的第6半導(dǎo)體層上，即便是第3半導(dǎo)體層和其周邊之間的PN結(jié)變?yōu)榉聪蚱脿顟B(tài)、引起雪崩擊穿、流過雪崩電流的場(chǎng)合，寄生雙極晶體管也難以導(dǎo)通。
在本發(fā)明第7方面的器件中，由于第2半導(dǎo)體層在第3半導(dǎo)體層的正下方經(jīng)有選擇地較淺地形成，即便在第3半導(dǎo)體層和其周邊之間的PN結(jié)變成反向偏置的場(chǎng)合，也可以抑制在第3半導(dǎo)體層正下方電場(chǎng)的集中，由此抑制耐壓的降低。
在本發(fā)明第8方面的器件中，由于將第1邊界部分設(shè)定得比第2邊界部分短，即便是第3半導(dǎo)體層和其周邊之間的PN結(jié)變成反向偏置狀態(tài)、引起雪崩擊穿、流過雪崩電流的場(chǎng)合，也能夠進(jìn)一步有效地抑制寄生雙極晶體管的導(dǎo)通。
在本發(fā)明第9方面的器件中，由于設(shè)定多個(gè)梯形部分中的每一部分其橫梁寬度為橫梁間隔的1/10以下，因而能夠進(jìn)一步有效地抑制寄生雙極晶體管的導(dǎo)通。
在本發(fā)明第10方面的器件中，由于設(shè)定第2半導(dǎo)體層暴露面的面積為在第3半導(dǎo)體層暴露面的面積的4倍以下，因而能夠降低反饋電容。其結(jié)果是能夠降低因器件的開關(guān)工作所造成的開關(guān)損耗。
權(quán)利要求
1.一種半導(dǎo)體器件，包括有上主面和下主面的半導(dǎo)體襯底，其特征在于，包括第1導(dǎo)電類型的第1半導(dǎo)體層；以暴露于所述上主面的方式在所述第1半導(dǎo)體層上形成、并且比該第1半導(dǎo)體層雜質(zhì)濃度為高的第1導(dǎo)電類型的第2半導(dǎo)體層；比該第2半導(dǎo)體層為淺并在所述上主面上有選擇地形成、作為相互平行的多個(gè)帶形部分分開配置。并且沒有在底部雜質(zhì)濃度比周邊為高的下方突起部分的第2導(dǎo)電類型的第3半導(dǎo)體層；在所述上主面上有選擇地形成、作為相互平行的多個(gè)梯形部分分開配置、該多個(gè)梯形部分的每一部分逐一對(duì)應(yīng)于所述多個(gè)帶形部分中至少一個(gè)部分的任何一個(gè)并在帶形部分內(nèi)側(cè)、比帶形部分為淺并且沿帶形部分延伸而以此形成的第1導(dǎo)電類型的第4半導(dǎo)體層；以及在所述上主面上有選擇地形成、使所述多個(gè)帶形部分相互連接的第2導(dǎo)電類型的第5半導(dǎo)體層，所述半導(dǎo)體器件進(jìn)而包括在所述上主面中夾在所述多個(gè)梯形部分的相鄰各組之間的區(qū)域上所形成的絕緣膜；在該絕緣膜上形成并與所述區(qū)域相對(duì)的柵電極；連接到所述多個(gè)帶形部分的每一部分和所述多個(gè)梯形部分的每一部分、并且至少通過梯形部分的橫檔部分連接到該多個(gè)梯形部分的每一部分的第1主電極；以及連接到所述下主面的第2主電極。
2.如權(quán)利要求1中所述的半導(dǎo)體器件，其特征在于第1主電極僅通過梯形部分的橫檔部分與所述多個(gè)梯形部分的每一部分連接起來。
3.如權(quán)利要求1或權(quán)利要求2中所述的半導(dǎo)體器件，其特征在于將所述第5半導(dǎo)體層形成為包圍排列有所述多個(gè)帶形部分的區(qū)域周邊，在所述多個(gè)帶形部分的延長方向的端部上將所述多個(gè)帶形部分相互連結(jié)起來。
4.如權(quán)利要求1或權(quán)利要求2中所述的半導(dǎo)體器件，其特征在于所述多個(gè)帶形部分在其排列方向的端部包含至少一個(gè)帶形部分，該帶形部分并不包含所述多個(gè)梯形部分中的任何一個(gè)。
5.如權(quán)利要求4中所述的半導(dǎo)體器件，其特征在于還包括在所述上主面上按照梳齒形狀有選擇地形成、在所述至少一個(gè)帶形部分中距所述排列方向的所述端部最遠(yuǎn)的一個(gè)帶形部分的內(nèi)側(cè)、比帶形部分為淺、沿帶形部分延伸并且所述梳齒的齒對(duì)向所述端部一側(cè)所形成的第1導(dǎo)電類型的第6半導(dǎo)體層，所述絕緣膜也在所述上主面中在夾于所述第6半導(dǎo)體層和與之相鄰的所述多個(gè)梯形部分之一的區(qū)域，即端部區(qū)域上形成，所述柵電極也在所述端部區(qū)域上所形成的所述絕緣膜的部分上形成，由此也對(duì)向所述端部區(qū)域，所述第1主電極也連接到所述第6半導(dǎo)體層，并且至少通過所述梳齒連接到該第6半導(dǎo)體層。
6.如權(quán)利要求5中所述的半導(dǎo)體器件，其特征在于所述第1主電極僅通過所述梳齒與所述第6半導(dǎo)體層連接起來。
7.如權(quán)利要求1或權(quán)利要求2中所述的半導(dǎo)體器件，其特征在于所述第2半導(dǎo)體層在所述第3半導(dǎo)體層的下方有選擇地較淺地形成。
8.如權(quán)利要求1或權(quán)利要求2中所述的半導(dǎo)體器件，其特征在于在暴露于所述第3和第4半導(dǎo)體層之間的所述上主面的邊界之中，沿所述多個(gè)梯形部分中每一部分外側(cè)的第1邊界部分比沿其內(nèi)側(cè)的第2邊界部分為短。
9.如權(quán)利要求1或權(quán)利要求2中所述的半導(dǎo)體器件，其特征在于就所述多數(shù)梯形部分的每一部分而言，其橫梁寬度為橫梁間隔的1/10以下。
10.如權(quán)利要求1或權(quán)利要求2中所述的半導(dǎo)體器件，其特征在于在所述第2半導(dǎo)體層的所述上主面的暴露面面積為在所述第3半導(dǎo)體層的所述上主面的暴露面面積的4倍以下。
11.如權(quán)利要求1或權(quán)利要求2中所述的半導(dǎo)體器件，其特征在于所述半導(dǎo)體襯底進(jìn)而包括以與所述第2半導(dǎo)體層共同夾住所述第1半導(dǎo)體層的方式形成的、比所述第1半導(dǎo)體層雜質(zhì)濃度高的第1導(dǎo)電類型的第7半導(dǎo)體層。
12.如權(quán)利要求1或權(quán)利要求2中所述的半導(dǎo)體器件，其特征在于所述半導(dǎo)體襯底進(jìn)而包括暴露于所述下主面的第2導(dǎo)電類型的第8半導(dǎo)體層。
全文摘要
本發(fā)明的課題是提高反向偏置下的特性。P基層6作為相互平行的多個(gè)帶形部分配置。在P基層6的底部,不形成有高雜質(zhì)濃度的下方突起部分即P
文檔編號(hào)H01L29/78GK1328345SQ01120880
公開日2001年12月26日 申請(qǐng)日期2001年6月6日 優(yōu)先權(quán)日2000年6月7日
發(fā)明者幡手一成, 高野和豐 申請(qǐng)人:三菱電機(jī)株式會(huì)社, 菱電半導(dǎo)體系統(tǒng)工程株式會(huì)社