專(zhuān)利名稱(chēng)：非易失性半導(dǎo)體存儲(chǔ)裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及例如閃速EEPROM之類(lèi)的具有2層?xùn)艠O構(gòu)造的非易失性存儲(chǔ)裝置及其制造方法。
近些年來(lái)，作為可電改寫(xiě)的非易失性半導(dǎo)體存儲(chǔ)裝置之一，人們提出了NAND單元型EEPROM的方案。該NAND單元型EEPROM，其毗連的單元間共享多個(gè)存儲(chǔ)單元的源漏進(jìn)行串聯(lián)連接，把它作為1個(gè)單位連接到位線上。各個(gè)存儲(chǔ)單元被作成為使作為電荷儲(chǔ)存層的浮置柵和控制柵進(jìn)行疊層的2層?xùn)艠O構(gòu)造。
然而，在這種非易失性半導(dǎo)體存儲(chǔ)裝置中，作為器件隔離區(qū)域采用的是STI(Shallow Trench Isolation，淺槽隔離)來(lái)取代LOCOS(Local Oxidation of Silicon，硅局部氧化)。在制造使用該STI的非易失性半導(dǎo)體存儲(chǔ)裝置的情況下，使用先制作柵極的工藝在形成槽以前，先形成浮置柵極。
圖7、圖8示出了使用先制作柵極的工藝的現(xiàn)有非易失性半導(dǎo)體存儲(chǔ)裝置。
在圖7、圖8中，在半導(dǎo)體襯底101的表面上，形成柵極氧化膜102、例如由多晶硅構(gòu)成的多個(gè)浮置柵極103。在位于各個(gè)浮置柵極103的相互間的半導(dǎo)體襯底101內(nèi)，形成例如由硅氧化膜構(gòu)成，且構(gòu)成STI區(qū)域的埋入絕緣膜104。在上述各個(gè)浮置柵極103的表面上，作為復(fù)合絕緣膜例如形成ONO膜105，在這些ONO膜105的上邊，形成例如由多晶硅構(gòu)成的控制柵極106。在這些控制柵極106的上邊形成例如由硅氮化膜構(gòu)成的掩模材料107。該掩模材料107用做刻蝕控制柵極106和浮置柵極103之際的掩模。
發(fā)明要解決的課題然而，上述浮置柵極103由第1浮置柵極103a、在該第1浮置柵極103a的上邊形成的第2浮置柵極103b構(gòu)成，上述埋入絕緣膜104，在形成第1浮置柵極103a之后，且在形成第2浮置柵極103b之前形成。
就是說(shuō)，在半導(dǎo)體襯底101的表面上，按順序形成柵極氧化膜102、例如由多晶硅構(gòu)成的第1浮置柵極103a、例如由硅氮化膜構(gòu)成的掩模材料(未畫(huà)出來(lái))。使該掩模材料圖形化，以該圖形化后的掩模材料為掩模，用干法刻蝕，例如用反應(yīng)性離子刻蝕(RIE)刻蝕上述第1浮置柵極103、柵極氧化膜102和半導(dǎo)體襯底101，形成多個(gè)槽108。
其次，在整個(gè)面上例如用化學(xué)氣相淀積(CVD)法淀積例如硅氧化膜，填埋槽108。之后，以上述掩模材料為阻擋層，用化學(xué)機(jī)械研磨(CMP)使上述硅氧化膜平坦化，形成埋入絕緣膜104。接著，在第1浮置柵極103a的上邊形成第2浮置柵極103b。
如上所述，在先制作柵極的情況下，由于浮置柵極103由第1浮置柵極103a和第2浮置柵極103b構(gòu)成，故浮置柵極103的膜厚將變厚。為此，如圖9所示，在以上述掩模材料107、控制柵極106為掩模，一直到柵極氧化膜102為止對(duì)浮置柵極103進(jìn)行刻蝕之際，縱橫比將變大。因此，對(duì)作為浮置柵極103的多晶硅和柵極氧化膜的選擇比進(jìn)行最佳設(shè)計(jì)是困難的。例如在把選擇比設(shè)定得高的情況下，多晶硅就難以進(jìn)行刻蝕，就存在剩下多晶硅的可能性。反之，在把選擇比設(shè)定得低的情況下，就不能用柵極氧化膜102使刻蝕停止，將會(huì)發(fā)生半導(dǎo)體襯底101被刻蝕的問(wèn)題。
本發(fā)明就是為解決上述課題而發(fā)明的，其目的是企圖提供在對(duì)浮置柵極進(jìn)行刻蝕之際，易于控制刻蝕的非易失性半導(dǎo)體存儲(chǔ)裝置及其制造方法。
解決課題的手段本發(fā)明，為了解決上述課題，是一種具有使浮置柵極和控制柵極彼此絕緣地進(jìn)行疊層的2層構(gòu)造的存儲(chǔ)單元的非易失性半導(dǎo)體存儲(chǔ)裝置，在上述浮置柵極內(nèi)具有絕緣膜。
上述絕緣膜是硅氧化膜、硅氮化膜之內(nèi)的一種。
上述絕緣膜在約50埃以下且在約10埃以上。
本發(fā)明的制造方法，具備下述工序在半導(dǎo)體襯底上中間存在柵極絕緣膜地形成第1多晶硅膜的工序；在上述第1多晶硅膜上邊形成第1絕緣膜的工序；在上述第1絕緣膜上邊形成第2多晶硅膜的工序；在上述第2多晶硅膜上邊形成第2絕緣膜的工序；在上述第2絕緣膜上邊形成第3多晶硅膜的工序；在上述第3多晶硅膜上邊形成掩模材料的工序；以上述掩模材料為掩?？涛g上述第3多晶硅膜，形成控制柵極的第1刻蝕工序；以上述掩模材料為掩模一直到上述第1絕緣膜為止對(duì)上述第2多晶硅膜進(jìn)行刻蝕，形成第2浮置柵極的第2刻蝕工序；以上述掩模材料為掩模，一直到上述柵極絕緣膜為止，對(duì)上述第1多晶硅膜進(jìn)行刻蝕，形成第1浮置柵極的第3刻蝕工序。
上述第1絕緣膜，用上述第1多晶硅膜的氧化和絕緣物的淀積之內(nèi)的一方形成。
上述第2刻蝕工序，對(duì)于上述第1絕緣膜具有高選擇條件。
附圖的簡(jiǎn)單說(shuō)明

圖1的斜視圖示出了本發(fā)明的實(shí)施例。
圖2(a)(b)(c)的剖面圖按順序示出了圖1的制造工序。
圖3(a)(b)(c)的剖面圖示出了接在圖2(c)后邊的制造工序。
圖4的斜視圖示出了接在圖3(c)后邊的制造工序。
圖5的斜視圖示出了接在圖4后邊的制造工序。
圖6的斜視圖示出了接在圖5后邊的制造工序。
圖7的剖面圖示出了現(xiàn)有的非易失性半導(dǎo)體存儲(chǔ)裝置。
圖8的斜視圖示出了接在圖7后邊的制造工序。
優(yōu)選實(shí)施例以下，參照附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行說(shuō)明。
圖1示出了本發(fā)明的非易失性半導(dǎo)體存儲(chǔ)裝置，示出的是把本發(fā)明應(yīng)用到先制作柵極方式的NAND型的閃速EEPROM中去的情況。在圖1中，一個(gè)NAND單元由多個(gè)存儲(chǔ)單元MC串聯(lián)連接起來(lái)構(gòu)成。各個(gè)NAND單元用例如由在p型半導(dǎo)體襯底11內(nèi)形成的埋入絕緣膜24構(gòu)成的STI區(qū)域進(jìn)行隔離。
在各個(gè)存儲(chǔ)單元MC中，在上述半導(dǎo)體襯底11的表面上形成柵極氧化膜12。在該柵極氧化膜12的上邊，形成構(gòu)成浮置柵極FG的例如由多晶硅構(gòu)成的第1浮置柵極13a。在該第1浮置柵極13a的上邊，形成作為本發(fā)明的特征的絕緣膜14。該絕緣膜14例如由硅氧化膜構(gòu)成。在該絕緣膜14的上邊，形成構(gòu)成浮置柵極FG的例如由多晶硅構(gòu)成的第2浮置柵極13b。在該第2浮置柵極13b的上邊，作為復(fù)合絕緣膜，形成例如ONO膜15，在該ONO膜15的上邊，形成例如由多晶硅構(gòu)成的控制柵極16。在該控制柵極16的上邊形成例如由硅氮化膜構(gòu)成的掩模材料17。這些掩模材料17、控制柵極16、第1和第2浮置柵極13a和13b，被硅氮化膜18覆蓋，形成柵極構(gòu)造GS。
在位于各個(gè)柵極構(gòu)造GS相互間的上述半導(dǎo)體襯底11內(nèi)，形成作為源、漏區(qū)域的n型擴(kuò)散層19。用這些擴(kuò)散層19和柵極構(gòu)造GS形成一個(gè)存儲(chǔ)單元MC。這些存儲(chǔ)單元MC，使毗連的MC共享上述擴(kuò)散層19進(jìn)行串聯(lián)連接，這些存儲(chǔ)單元MC被例如由BPSG構(gòu)成的層間絕緣膜20覆蓋，在該層間絕緣膜20上，形成例如由鎢構(gòu)成的布線21。
圖2到圖6示出了圖1所示的非易失性半導(dǎo)體存儲(chǔ)裝置的制造工序，與圖1相同的部分賦予同一標(biāo)號(hào)。
首先，如圖2(a)所示，在半導(dǎo)體襯底11的表面上，按順序形成柵極氧化膜12、例如由多晶硅構(gòu)成的第1浮置柵極13a，例如由硅氮化膜構(gòu)成的掩模材料22。然后，使上述掩模材料22圖形化，以該圖形化后的掩模材料22為掩模，對(duì)上述第1浮置柵極13a、柵極氧化膜12、半導(dǎo)體襯底11進(jìn)行刻蝕，形成多條槽23。
其次，如圖2(b)所示，在整個(gè)面上用例如化學(xué)氣相淀積(CVD)法淀積由例如硅氧化膜構(gòu)成的埋入絕緣膜24，填埋上述槽23。作為該埋入絕緣膜24，例如可以使用TEOS(tetra Ethyl Ortho-Silicate，原硅酸四乙酯)膜、HDP(High Density Plasma deposition，高密度等離子體淀積)膜等。然后，以上述掩模材料22為阻擋層，用化學(xué)機(jī)械研磨(CMP)使上述硅氧化膜24平坦化。
其次，如圖2(c)所示，借助于干法刻蝕或濕法刻蝕進(jìn)行刻蝕，使得槽23內(nèi)的硅氧化膜24的表面比掩模材料22的表面稍微低一點(diǎn)。借助于此，減少第1浮置柵極13a與埋入絕緣膜24的表面之間的臺(tái)階差。然后除去上述掩模材料104。
其次，如圖3(a)所示，在第1浮置柵極13a的表面上，形成絕緣膜14。該絕緣膜14是采用把襯底11暴露于例如已填充有氧的爐內(nèi)的辦法形成的氧化膜?；蛘?，也可以采用使用例如LPCVD(低壓氣相淀積)裝置，在第1浮置柵極13a的上邊淀積硅氧化膜或硅氮化膜的辦法，形成絕緣膜14。
該絕緣膜14的膜厚，為了得到后邊要講的作為第2浮置柵極的刻蝕加工中的阻擋層的作用，需要某種程度的厚度。但是，為了抑制浮置柵極的耦合比的降低，理想的是要極力地薄。因此，該絕緣膜14的膜厚，例如是在約50埃以下且約10埃以上，最佳值例如是25～35埃。該膜厚即便是硅氧化膜或硅氮化膜也幾乎是同等的。
其次，如圖3(b)所示，在上述絕緣膜14表面的整個(gè)面上邊，形成例如由多晶硅構(gòu)成的第2浮置柵極13b。
然后，如圖3(c)所示，用干法刻蝕使第2浮置柵極13圖形化，在上述埋入絕緣膜24的上表面上形成切縫26。接著，在包括第2浮置柵極13b在內(nèi)的整個(gè)面上，作為復(fù)合絕緣膜，按順序形成例如ONO膜15、例如由多晶硅構(gòu)成的控制柵極(CG)16和例如由硅氮化膜構(gòu)成的掩模材料17。
其次，如圖4所示，用例如干法刻蝕，使掩模材料17圖形化，并用該已經(jīng)圖形化的掩模材料17，用例如RIE，對(duì)構(gòu)成控制柵極16的多晶硅和ONO膜進(jìn)行刻蝕。
其次，如圖5所示，用與絕緣膜14之間的選擇比高的條件，用例如RIE，刻蝕構(gòu)成第2浮置柵極13b的多晶硅。因此，可以防止在第2浮置柵極13b的相互間殘存下多晶硅。然后，用干法刻蝕或濕法刻蝕除去絕緣膜14。
其次，如圖6所示，用與絕緣膜14之間的選擇比高的條件，用例如RIE，刻蝕構(gòu)成第1浮置柵極13a的多晶硅。因此，由于可以防止在第1浮置柵極13a的相互間殘存下多晶硅，同時(shí)，還可以用柵極氧化膜12停止刻蝕處理，故可以防止襯底11的刻蝕。
然后，如圖1所示，用硅氮化膜覆蓋上述掩模材料17、控制柵極16、第1和第2浮置柵極13a和13b，形成柵極構(gòu)造GS。再在位于各個(gè)柵極構(gòu)造GS的相互間的上述半導(dǎo)體襯底11內(nèi)，形成作為源、漏區(qū)域的n型擴(kuò)散層19，用這些擴(kuò)散層19和柵極構(gòu)造GS形成一個(gè)存儲(chǔ)單元MC。這些存儲(chǔ)單元MC被由例如BPSG構(gòu)成的層間絕緣膜20覆蓋，在該層間絕緣膜20上，形成例如由鎢構(gòu)成的布線21或未畫(huà)出來(lái)的接觸孔，形成NAND型閃速EEPROM。
倘采用上述實(shí)施例，在第1浮置柵極13a的上邊形成絕緣膜14，在該絕緣膜14的上邊形成第2浮置柵極13b，并分成2次刻蝕第1和第2浮置柵極13a、13b。因此，與現(xiàn)有技術(shù)比，可以減小各個(gè)刻蝕處理中的縱橫比，使刻蝕的控制，就是說(shuō)使刻蝕條件的設(shè)定變得容易起來(lái)。因此，在對(duì)構(gòu)成第2浮置柵極13b的多晶硅進(jìn)行刻蝕之際，由于與絕緣膜14之間的選擇比得以在高的條件下進(jìn)行刻蝕，故可以防止在第2浮置柵極13b的相互間殘存下多晶硅。此外，在對(duì)構(gòu)成第1浮置柵極13a的多晶硅進(jìn)行刻蝕之際，與柵極氧化膜之間的選擇比可以在高的條件下進(jìn)行刻蝕。為此，可以防止在第1浮置柵極13a的相互間殘存下多晶硅的同時(shí)，還可以用柵極氧化膜12停止刻蝕處理，所以可以防止襯底11的刻蝕。
如上所述，由于在第1、第2浮置柵極13a、13b的相互間設(shè)置絕緣膜14，故耦合比的降低將成為問(wèn)題。加在浮置柵極FG上的電壓Vfg可以用下式表示。
Vfg＝(Cono/(Cono+Cox)+Cox×Cono/Cf)VcgCox柵極氧化膜12的電容Cf絕緣膜14的電容Vfg加在控制柵極16上的電壓由上式可知，如絕緣膜14的電容Cf形成得大，則可以減小絕緣膜14的影響。為此，采用或者使絕緣膜14的膜厚形成得薄，或者增大介電系數(shù)的辦法，就可以抑制耦合比的降低。該絕緣膜的膜壓如上述那樣。
另外，本發(fā)明并不受限于上述實(shí)施例，在不改變發(fā)明的要旨的范圍內(nèi)，不言而喻，有種種可以實(shí)施的變形。
就象以上所詳細(xì)講述的那樣，倘采用本發(fā)明，則可以提供在對(duì)浮置柵極進(jìn)行刻蝕之際，容易進(jìn)行刻蝕的控制的非易失性半導(dǎo)體存儲(chǔ)裝置及其制造方法。
權(quán)利要求
1.一種具有使浮置柵極和控制柵極彼此絕緣地進(jìn)行疊層的2層?xùn)艠O構(gòu)造的存儲(chǔ)單元的非易失性半導(dǎo)體存儲(chǔ)裝置，其特征是在上述浮置柵極內(nèi)具有絕緣膜。
2.權(quán)利要求1所述的非易失性半導(dǎo)體存儲(chǔ)裝置，其特征是上述絕緣膜是硅氧化膜、硅氮化膜之內(nèi)的一種。
3.權(quán)利要求1所述的非易失性半導(dǎo)體存儲(chǔ)裝置，其特征是上述絕緣膜在約50埃以下且在約10埃以上。
4.一種非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征是具有下述工序在半導(dǎo)體襯底上中間存在柵極絕緣膜地形成第1多晶硅膜的工序；在上述第1多晶硅膜上邊形成第1絕緣膜的工序；在上述第1絕緣膜上邊形成第2多晶硅膜的工序；在上述第2多晶硅膜上邊形成第2絕緣膜的工序；在上述第2絕緣膜上邊形成第3多晶硅膜的工序；在上述第3多晶硅膜上邊形成掩模材料的工序；以上述掩模材料為掩?？涛g上述第3多晶硅膜，形成控制柵極的第1刻蝕工序；以上述掩模材料為掩模，一直到上述第1絕緣膜為止，對(duì)上述第2多晶硅膜進(jìn)行刻蝕，形成第2浮置柵極的第2刻蝕工序；以上述掩模材料為掩模，一直到上述柵極絕緣膜為止，對(duì)上述第1多晶硅膜進(jìn)行刻蝕，形成第1浮置柵極的第3刻蝕工序。
5.權(quán)利要求4所述的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征是上述第1絕緣膜，用上述第1多晶硅膜的氧化和絕緣物的淀積之內(nèi)的一方形成。
6.權(quán)利要求4所述的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征是上述第2刻蝕工序，對(duì)于上述第1絕緣膜具有高選擇條件。
全文摘要
在對(duì)浮置柵極進(jìn)行刻蝕之際,刻蝕的控制是困難的。在各個(gè)存儲(chǔ)單元MC中,在半導(dǎo)體襯底11的表面上,形成柵極氧化膜12,在該柵極氧化膜12的上邊形成構(gòu)成浮置柵極FG的第1浮置柵極13a。在該第1浮置柵極13a的上邊,形成第2浮置柵極13b。絕緣膜14起著對(duì)構(gòu)成第2浮置柵極13b的多晶硅進(jìn)行刻蝕之際的阻擋層的作用。
文檔編號(hào)H01L21/8247GK1271963SQ0010707
公開(kāi)日2000年11月1日 申請(qǐng)日期2000年4月27日 優(yōu)先權(quán)日1999年4月27日
發(fā)明者神谷榮二, 清水和裕 申請(qǐng)人:株式會(huì)社東芝