靜態(tài)隨機存儲器的制造方法
【專利摘要】本發(fā)明公開了一種靜態(tài)隨機存儲器。其中，該靜態(tài)隨機存儲器包括：存儲單元陣列；檢測修復電路，與存儲單元陣列連接，被設置為對存儲單元陣列進行檢測，并在檢測出存儲單元陣列出錯時，修復存儲單元陣列。本發(fā)明解決了由于現有技術中的修復電路位于靜態(tài)隨機存儲器的外部所導致的數據處理效率較低的技術問題。
【專利說明】
靜態(tài)隨機存儲器
技術領域
[0001]本發(fā)明涉及半導體制造領域，具體而言，涉及一種靜態(tài)隨機存儲器。【背景技術】
[0002]隨著互補金屬半導體氧化物(Complementary Metal Oxide Semiconductor， CMOS)工藝尺寸降低到40nm，靜態(tài)隨機存儲器(Static Random Access Memory，SRAM)的設計所遵循的既定的設計規(guī)則，所要滿足的設計密度的需要不斷增多，SRAM的設計開始變得越來越困難。進一步，在越來越小的單元尺寸上設計越來越大的陣列密度時，任意一個元器件的參數發(fā)生微小浮動都會對SRAM帶來較大的變化，這樣不可避免地會影響SRAM的良品率，因而，如何使SRAM盡快修復就變得尤為重要。
[0003]目前，現有技術中提供的修復結構，主要是依靠在SRAM外部配置大量的測試和分析電路來實現對SRAM的修復。然而，外部增設大量的測試和分析電路不僅會產生大量的迭代運算，增大系統設計的周期和復雜程度，從而影響SRAM的系統性能，同時，外置的修復電路還需配置軟件配合控制，進一步降低了 SRAM的數據處理效率。
[0004]針對上述提出的問題，目前尚未提出有效的解決方案。
【發(fā)明內容】

[0005]本發(fā)明實施例提供了一種靜態(tài)隨機存儲器，以至少解決由于現有技術中的修復電路位于靜態(tài)隨機存儲器的外部所導致的數據處理效率較低的技術問題。
[0006]根據本發(fā)明實施例的一個方面，提供了一種靜態(tài)隨機存儲器，包括:存儲單元陣列；檢測修復電路，與上述存儲單元陣列連接，被設置為對上述存儲單元陣列進行檢測，并在檢測出上述存儲單元陣列出錯時，修復上述存儲單元陣列。
[0007] 可選地，上述檢測修復電路包括:內建自檢測電路，被設置為檢測上述存儲單元陣列中是否包括出錯地址；內建冗余分析電路，連接上述內建自檢測電路，被設置為對上述存儲單元陣列進行修復。
[0008] 可選地，還包括:上述內建自檢測電路，還被設置為在檢測出上述存儲單元陣列中包括上述出錯地址，發(fā)送修復控制信號給上述內建冗余分析電路；上述內建冗余分析電路， 還被設置為響應上述修復控制信號后對上述存儲單元陣列進行修復。
[0009] 可選地，上述內建冗余分析電路包括:第一輸出接口，被設置為根據上述靜態(tài)隨機存儲器的工作狀態(tài)輸出上述靜態(tài)隨機存儲器的狀態(tài)信號，其中，上述狀態(tài)信號至少用于指示上述靜態(tài)隨機存儲器是否處于可訪問狀態(tài)。
[0010] 可選地，還包括:第一輸入接口，與上述內建自檢測電路鏈接，被設置為接收用于指示上述內建自檢測電路開始對上述存儲單元陣列進行檢測的指示信號；第二輸出接口， 與上述內建冗余分析電路連接，被設置為輸出用于指示位于上述靜態(tài)隨機存儲器之后的靜態(tài)隨機存儲器中的上述內建自檢測電路開始對上述存儲單元陣列進行檢測的指示信號。
[0011] 可選地，上述指示信號包括上電信號，其中，上述上電信號用于指示上述內建自檢測電路開始對上述存儲單元陣列進行檢測。
[0012]可選地，上述檢測修復電路還包括:掃描接口電路，連接上述內建自檢測電路和上述內建冗余分析電路，用于輸入或輸出上述內建自檢測電路生成的檢測信息及上述內建冗余分析電路生成的修復信息，上述檢測信息用于指示上述內建自檢測電路檢測上述存儲單元陣列的檢測結果，上述修復信息用于指示上述內建冗余分析電路對上述存儲單元陣列的修復結果。
[0013]可選地，上述靜態(tài)隨機存儲器的連接方式包括以下至少之一:串聯、并聯。
[0014]在本發(fā)明實施例中，通過將檢測修復電路與存儲單元陣列內置在一個靜態(tài)隨機存儲器中提供給用戶，以使從系統角度可以只看到標準的靜態(tài)隨機存儲器接口，從而與傳統結構相比，本實施例中提供的靜態(tài)隨機存儲器可以大大降低系統集成的難度，并有效縮短系統的研發(fā)周期，提升系統性能，進一步，由于檢測修復電路的內置，實現對存儲單元陣列直接進行修復，進而解決了現有技術中由于現有技術中的修復電路位于靜態(tài)隨機存儲器的外部所導致的數據處理效率低的問題，達到提高數據處理效率的目的?！靖綀D說明】
[0015]此處所說明的附圖用來提供對本發(fā)明的進一步理解，構成本申請的一部分，本發(fā)明的示意性實施例及其說明用于解釋本發(fā)明，并不構成對本發(fā)明的不當限定。在附圖中:
[0016]圖1是根據本發(fā)明實施例的一種可選的靜態(tài)隨機存儲器的結構示意圖；
[0017]圖2是根據本發(fā)明實施例的另一種可選的靜態(tài)隨機存儲器的結構示意圖；
[0018]圖3是根據本發(fā)明實施例的一種可選的靜態(tài)隨機存儲器中檢測修復電路中的結構示意圖；以及
[0019]圖4是根據本發(fā)明實施例的一種可選的靜態(tài)隨機存儲器的連接示意圖。【具體實施方式】
[0020]下文中將參考附圖并結合實施例來詳細說明本發(fā)明。需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。
[0021]根據本發(fā)明實施例，提供了一種靜態(tài)隨機存儲器，如圖1所示，該靜態(tài)隨機存儲器包括:
[0022]1)存儲單元陣列102 ;
[0023]2)檢測修復電路104,與存儲單元陣列102連接，被設置為對存儲單元陣列進行檢測，并在檢測出存儲單元陣列出錯時，修復存儲單元陣列。
[0024]可選地，本發(fā)明實施例上述靜態(tài)隨機存儲器(Static Random Access Memory， SRAM)可以應用于各種存儲裝置中，其中，上述存儲裝置可以包括但不限于微處理器中的存儲陣列、邏輯裝置中的存儲器陣列等。其中，上述靜態(tài)隨機存儲器(Static Random Access Memory，SRAM)可以但不限于應用于在SRAM中的存儲單元陣列出現錯誤時對存儲單元陣列進行自修復的過程中，例如，在該靜態(tài)隨機存儲器為上電狀態(tài)時，靜態(tài)隨機存儲器中的檢測修復電路104可以對存儲單元陣列102進行檢測，檢測存儲單元陣列102是否出錯，若檢測已出錯，則對出錯的存儲單元陣列102進行相應的修復。在上述場景下，存儲單元陣列102 與檢測修復電路104均內置在靜態(tài)隨機存儲器SRAM中。
[0025]可選地，在本實施例中，如圖2所示，上述檢測修復電路104可以包括但不限于: 內建自檢測(Built-1n Self Test，BIST)電路 202、內建冗余分析(Built-1n Redundancy Analysis，BIRA)電路204、掃描接口電路206。從而實現通過內建自檢測電路202檢測存儲單元陣列102是否出錯，進而由內建冗余分析電路204完成對上述存儲單元陣列102的修復，再由掃描接口電路206將內建自檢測電路202的檢測信息及內建冗余分析電路204生成的修復信息輸出。進一步，在本實施例中，上述檢測修復電路104中還可以包括但不限于以下至少之一:存儲模塊、修復信息重載模塊，可以與上述結構融合構成新的具有自修復能力的靜態(tài)隨機存儲器。
[0026]可選地，在本實施例中，上述靜態(tài)隨機存儲器還可以包括:第一輸入接口，與內建自檢測電路鏈接，被設置為接收用于指示內建自檢測電路開始對存儲單元陣列進行檢測的指示信號。例如，當靜態(tài)隨機存儲器的第一輸入接口接收到用于對存儲單元陣列進行檢測的指示信號時，則啟動對靜態(tài)隨機存儲器中的存儲單元陣列的檢測和修復。其中，上述指示信號可以包括但不限于:上電信號。
[0027]可選地，在本實施例中，上述檢測及修復過程中產生的信息可以但不限于保存在存儲模塊中。
[0028]可選地，在本實施例中，上述靜態(tài)隨機存儲器為多個時，其連接關系可以包括但不限于以下至少之一:串聯、并聯。
[0029]通過本申請?zhí)峁┑膶嵤├ㄟ^將檢測修復電路與存儲單元陣列內置在一個靜態(tài)隨機存儲器中提供給用戶，以使從系統角度可以只看到標準的靜態(tài)隨機存儲器接口，從而與傳統結構相比，本實施例中提供的靜態(tài)隨機存儲器可以大大降低系統集成的難度，并有效縮短系統的研發(fā)周期，提升系統性能，進一步，由于檢測修復電路的內置，實現對存儲單元陣列直接進行修復，進而解決了現有技術中由于現有技術中的修復電路位于靜態(tài)隨機存儲器的外部所導致的數據處理效率低的問題，達到提高數據處理效率的目的。
[0030]作為一種可選的方案，如圖3所示，上述檢測修復電路104包括:
[0031]1)內建自檢測電路302,被設置為檢測存儲單元陣列中是否包括出錯地址。
[0032]2)內建冗余分析電路304,連接內建自檢測電路，被設置為對存儲單元陣列進行修復。
[0033]可選地，內建自檢測(Built-1n Self Test，BIST)電路302被設置為提供對存儲單元陣列的檢測，即，檢測存儲單元陣列中是否包括出錯地址；內建冗余分析(Built-1n Redundancy Analysis，BIRA)電路304被設置為對BIST電路302檢測得到的出錯地址進行復，從而實現對靜態(tài)存儲器中的存儲單元陣列的快速修復。
[0034]可選地，在本實施例中，若BIRA電路304對存儲單元陣列的修復方式可以包括但不限于:在檢測出靜態(tài)隨機存儲器中的存儲單元陣列中包括出錯地址時，將出錯地址映射到冗余地址，以使在使用上述存儲單元陣列時可以直接訪問該冗余地址，從而實現對存儲單元陣列的修復。
[0035]在上述場景下，在該靜態(tài)隨機存儲器SRAM為上電狀態(tài)時，BIST電路302可以開始檢測存儲單元陣列是否出現錯誤，如果BIST電路302檢測到對應的存儲單元陣列出錯，該 BIST電路302則傳送出錯地址到對應的BIRA電路304 ;BIRA電路304接收到對應的BIST 電路302傳送來的出錯地址，對該出現錯誤的存儲單元陣列進行修復，即在后續(xù)對出錯地址訪問時，則將訪問映射到冗余地址.
[0036]通過本申請?zhí)峁┑膶嵤├?，在檢測到對應的存儲單元陣列出錯時，通過檢測修復電路中的內建自檢測電路對存儲單元陣列進行檢測，并由內建冗余分析電路對存儲單元陣列進行修復，從而實現有效地減少了現有技術中由于在靜態(tài)隨機存儲器的外部插入修復電路所導致的多次迭代，進而達到提升靜態(tài)隨機存儲器自修復的效率的目的，。
[0037]作為一種可選的方案，上述靜態(tài)隨機存儲器還包括:
[0038]I)內建自檢測電路，還被設置為在檢測出存儲單元陣列中包括出錯地址，發(fā)送修復控制信號給內建冗余分析電路；
[0039]2)內建冗余分析電路，還被設置為響應修復控制信號后對存儲單元陣列進行修復。
[0040]可選地，在本實施例中，內建自檢測BIST電路可以但不限于通過向內建冗余分析BIRA電路發(fā)送修復控制信號以實現控制內建冗余分析電路執(zhí)行對靜態(tài)隨機存儲器中相應的存儲單元陣列進行修復。
[0041 ] 通過本申請?zhí)峁┑膶嵤├?，在靜態(tài)隨機存儲器中，檢測修復電路中內建自檢測電路通過發(fā)送修復控制信號實現對內建冗余分析電路的修復控制，進一步保證對靜態(tài)隨機存儲器中存儲單元陣列的快速靈活地修復控制。
[0042]作為一種可選的方案，內建冗余分析電路包括:
[0043]I)第一輸出接口，被設置為根據靜態(tài)隨機存儲器的工作狀態(tài)輸出靜態(tài)隨機存儲器的狀態(tài)信號，其中，狀態(tài)信號至少用于指示靜態(tài)隨機存儲器是否處于可訪問狀態(tài)。
[0044]需要說明的是，在靜態(tài)隨機存儲器處于檢測修復狀態(tài)時，由于靜態(tài)隨機存儲器將無法被訪問，因而，上述第一輸出接口將輸出用于指示靜態(tài)隨機存儲器是否可訪問的狀態(tài)信號。例如，靜態(tài)隨機存儲器接收到訪問指令，而該靜態(tài)隨機存儲器中的檢測修復電路正對存儲單元陣列進行修復，則可通過第一輸出接口輸出該靜態(tài)隨機存儲器不可訪問的狀態(tài)信號。
[0045]通過本申請?zhí)峁┑膶嵤├?，通過第一輸出接口輸出靜態(tài)隨機存儲器的狀態(tài)信號，從而避免對處于檢測修復狀態(tài)的靜態(tài)隨機存儲器執(zhí)行任何操作，保證可以高效完成對靜態(tài)隨機存儲器中存儲單元陣列的檢測修復。
[0046]作為一種可選的方案，上述靜態(tài)隨機存儲器還包括:
[0047]I)第一輸入接口，與內建自檢測電路鏈接，被設置為接收用于指示內建自檢測電路開始對存儲單元陣列進行檢測的指示信號；
[0048]2)第二輸出接口，與內建冗余分析電路連接，被設置為輸出用于指示位于靜態(tài)隨機存儲器之后的靜態(tài)隨機存儲器中的內建自檢測電路開始對存儲單元陣列進行檢測的指不信號。
[0049]可選地，在本實施例中，上述指示信號可以包括但不限于上電信號，其中，上電信號用于指示內建自檢測電路開始對存儲單元陣列進行檢測。
[0050]可選地，在本實施例中，當靜態(tài)隨機存儲器包括多個時，上述第一輸入接口可以但不限于與位于當前靜態(tài)存儲器之前的靜態(tài)隨機存儲器的輸出接口連接，其中，連接關系可以包括但不限于以下至少之一:串聯、并聯。
[0051]具體結合圖4所示進行描述，靜態(tài)隨機存儲器_1的第二輸出接口 404-1與靜態(tài)隨機存儲器_2的第一輸入接口 402-2串聯連接；靜態(tài)隨機存儲器_3的第二輸出接口 404-3與靜態(tài)隨機存儲器_4的第一輸入接口 402-4串聯連接；靜態(tài)隨機存儲器_1的第一輸入接口 402-1與靜態(tài)隨機存儲器_3的第一輸入接口 402-3并聯連接。也就是說，如箭頭所示接收到上電信號，則將同時通過第一輸入接口分別指示靜態(tài)隨機存儲器_1和靜態(tài)隨機存儲器_3中的內建自檢測電路開始對相應的存儲單元陣列進行檢測。進一步，靜態(tài)隨機存儲器_1通過內建冗余分析電路完成對存儲單元陣列的修復后，將通過第二輸出接口 404-1將已上電的指示信號發(fā)送給串聯的靜態(tài)隨機存儲器_2的第一輸入接口 402-2，以指示靜態(tài)隨機存儲器_2開始對相應的存儲單元陣列進行檢測。同樣地，靜態(tài)隨機存儲器_3也將在通過內建冗余分析電路完成對存儲單元陣列的修復后，通過第二輸出接口 404-3將已上電的指示信號發(fā)送給串聯的靜態(tài)隨機存儲器_4的第一輸入接口 402-4，以指示靜態(tài)隨機存儲器_4開始對相應的存儲單元陣列進行檢測。最后，當靜態(tài)隨機存儲器_2和靜態(tài)隨機存儲器_4完成對相應的存儲單元陣列的修復后，還可以通過第二輸出接口分別指示與其連接的靜態(tài)隨機存儲器繼續(xù)進行檢測修復。
[0052]通過本申請?zhí)峁┑膶嵤├?，通過上述第一輸入接口接收用于指示開始對存儲單元陣列進行檢測的指示信號，并在對存儲單元陣列修復后通過第二輸出接口發(fā)送用于指示下一靜態(tài)隨機存儲器對存儲單元陣列進行檢測的指示信號，從而實現高效完成對存儲單元陣列的檢測及自修復，減少了大量的系統信號，并降低了系統的集成難度，進而提高靜態(tài)隨機存儲器的數據處理效率。
[0053]作為一種可選的方案，上述檢測修復電路還包括:
[0054]I)掃描接口電路，連接內建自檢測電路和內建冗余分析電路，用于輸入或輸出內建自檢測電路生成的檢測信息及內建冗余分析電路生成的修復信息，檢測信息用于指示內建自檢測電路檢測存儲單元陣列的檢測結果，修復信息用于指示內建冗余分析電路對存儲單元陣列的修復結果。
[0055]需要說明的是，在上述場景下，內建自檢測電路在檢測對應的存儲單元陣列是否出錯時，將生成相應的檢測信息，其中，上述檢測信息可以包括但不限于以下至少之一:是否檢測、出錯地址、是否允許修復，該檢測信息用于指示該內建自檢測電路檢測對應的存儲單元陣列的檢測結果，內建冗余分析電路在對該對應的存儲單元陣列進行修復時，將生成相應的修復信息，其中，上述修復信息可以包括但不限于以下至少之一:是否修復、是否修復完成，該修復信息用于指示該內建冗余分析電路對該對應的存儲電源陣列的修復結果。上述檢測信息及修復信息可以但不限于通過上述檢測修復電路中設置的掃描接口電路輸入或輸出。
[0056]通過本申請?zhí)峁┑膶嵤├?，通過在檢測修復電路中設置掃描接口電路，從而實現及時輸入或輸出對靜態(tài)隨機存儲器中的存儲單元陣列進行檢測修復的檢測信息和修復信息。
[0057]具體可以結合以下示例說明修復上述靜態(tài)隨機存儲器的修復方法，該方法包括:
[0058]SI，將靜態(tài)隨機存儲器切換至上電狀態(tài)；
[0059]S2，靜態(tài)隨機存儲器中的檢測修復電路將對存儲單元陣列進行檢測；
[0060]S3，若檢測出存儲單元陣列中包括出錯地址，則對存儲單元陣列進行修復。
[0061]上述檢測修復電路可以包括內建自檢測(Built-1n Self Test,BIST)電路和內建冗余分析(Built-1n Redundancy Analysis，BIRA)電路，檢測修復電路檢測對應存儲單元陣列的出錯地址的方法可以包括=BIST電路向存儲單元陣列寫入全零后，BIST電路判斷逐位讀出的數據是否為零；若不是，則BIST電路將出錯地址存儲到寄存器中，并執(zhí)行地址自增，繼續(xù)全零檢測，直至完成存儲單元陣列空間掃描；然后，BIST電路向存儲單元陣列寫入全一后，BIST電路判斷逐位讀出的數據是否為一；若不是，則BIST電路將出錯地址存儲到寄存器中，并執(zhí)行地址自增，繼續(xù)全一檢測，直至完成全部存儲單元陣列空間掃描。
[0062]需要說明的是，在本實施例中，只是不例性地對BIST電路如何檢測存儲單兀陣列的出錯地址進行說明，并具體采用全零檢測及全一檢測的方式，需要說明的是，本實施例的檢測方法并不限于全零檢測和全一檢測，還可以選擇其它檢測方法，本實施例不做限制，進一步地，本實施例的對檢測次數也不做限制，還可以檢測三次、四次甚至上百次。
[0063]可選地，在本實施例中，BIST電路可以包括但不限于用于控制存儲單元陣列，還可以包括但不限于打開和關閉靜態(tài)隨機存儲器的錯誤自檢測功能、自修復功能；靜態(tài)隨機存儲器是否上電的上電信號可以是由具有發(fā)送上電信號能力的單元發(fā)送，例如CPU。
[0064]可選地，在本實施例中，上述修復電路中BIST電路也可以將出錯地址直接發(fā)送至BIRA電路，即BIST電路進行全零檢測以及全一檢測過程中，如果檢測到了出錯地址，BIST電路可以將該出錯地址發(fā)送給BIRA電路，從而實現無需設置單獨的寄存器，進一步提高了靜態(tài)隨機存儲器的集成度，本實施例對此不作任何限定。
[0065]具體結合圖2所示進行如下說明:
[0066]SI，在檢測到上電信號后，則由修復電路中BIST電路對SRAM進行檢測；
[0067]S2，如果未檢測到錯誤，則結束自檢，輸出正常結束狀態(tài)，SRAM轉入常規(guī)工作模式；
[0068]S3，如果檢測到錯誤，則將出錯地址發(fā)給BIRA電路進行修復單元分配，并將分析結果保存下來，以對出錯的存儲單元陣列進行修復，并使再次訪問時將出錯地址映射到冗余地址；
[0069]S4，對出錯的存儲單元陣列修復后，BIST模塊將再次進行檢測，如果檢測未出錯，輸出正常結束狀態(tài)，SRAM轉入常規(guī)的工作模式；
[0070]S5，如果出錯數量超過可修復數量或修復后依然檢測到錯誤，輸出異常結束狀態(tài)，SRAM轉入異常工作模式。
[0071 ] 需要說明的是，如圖2所示，上述檢測修復電路104中的內建自檢測BIST電路202對存儲單元陣列102檢測后得到的檢測信息和內建冗余分析BIRA電路204對存儲單元陣列102修復后得到的修復信息將通過圖2所示的掃描接口電路206輸出。
[0072]通過本申請?zhí)峁┑膶嵤├?，通過將檢測修復電路與存儲單元陣列內置在一個靜態(tài)隨機存儲器中提供給用戶，以使從系統角度可以只看到標準的靜態(tài)隨機存儲器接口，從而與傳統結構相比，本實施例中提供的靜態(tài)隨機存儲器可以大大降低系統集成的難度，并有效縮短系統的研發(fā)周期，提升系統性能，進一步，由于檢測修復電路的內置，實現對存儲單元陣列直接進行修復，進而解決了現有技術中由于現有技術中的修復電路位于靜態(tài)隨機存儲器的外部所導致的數據處理效率低的問題，達到提高數據處理效率的目的。
[0073]本發(fā)明提供了一種優(yōu)選的實施例來進一步對本發(fā)明進行解釋，但是值得注意的是，該優(yōu)選實施例只是為了更好的描述本發(fā)明，并不構成對本發(fā)明不當的限定。
[0074]以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領域的技術人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內。
【主權項】
1.一種靜態(tài)隨機存儲器，其特征在于，包括:存儲單元陣列；檢測修復電路，與所述存儲單元陣列連接，被設置為對所述存儲單元陣列進行檢測，并 在檢測出所述存儲單元陣列出錯時，修復所述存儲單元陣列。2.根據權利要求1所述的靜態(tài)隨機存儲器，其特征在于，所述檢測修復電路包括:內建自檢測電路，被設置為檢測所述存儲單元陣列中是否包括出錯地址；內建冗余分析電路，連接所述內建自檢測電路，被設置為對所述存儲單元陣列進行修 復。3.根據權利要求2所述的靜態(tài)隨機存儲器，其特征在于，還包括:所述內建自檢測電路，還被設置為在檢測出所述存儲單元陣列中包括所述出錯地址， 發(fā)送修復控制信號給所述內建冗余分析電路；所述內建冗余分析電路，還被設置為響應所述修復控制信號后對所述存儲單元陣列進 行修復。4.根據權利要求2所述的靜態(tài)隨機存儲器，其特征在于，所述內建冗余分析電路包括: 第一輸出接口，被設置為根據所述靜態(tài)隨機存儲器的工作狀態(tài)輸出所述靜態(tài)隨機存儲器的狀態(tài)信號，其中，所述狀態(tài)信號至少用于指示所述靜態(tài)隨機存儲器是否處于可訪問狀〇5.根據權利要求2所述的靜態(tài)隨機存儲器，其特征在于，還包括:第一輸入接口，與所述內建自檢測電路鏈接，被設置為接收用于指示所述內建自檢測 電路開始對所述存儲單元陣列進行檢測的指示信號；第二輸出接口，與所述內建冗余分析電路連接，被設置為輸出用于指示位于所述靜態(tài) 隨機存儲器之后的靜態(tài)隨機存儲器中的所述內建自檢測電路開始對所述存儲單元陣列進 行檢測的指示信號。6.根據權利要求5所述的靜態(tài)隨機存儲器，其特征在于，所述指示信號包括上電信號， 其中，所述上電信號用于指示所述內建自檢測電路開始對所述存儲單元陣列進行檢測。7.根據權利要求2所述的靜態(tài)隨機存儲器，其特征在于，所述檢測修復電路還包括: 掃描接口電路，連接所述內建自檢測電路和所述內建冗余分析電路，用于輸入或輸出所述內建自檢測電路生成的檢測信息及所述內建冗余分析電路生成的修復信息，所述檢測 信息用于指示所述內建自檢測電路檢測所述存儲單元陣列的檢測結果，所述修復信息用于 指示所述內建冗余分析電路對所述存儲單元陣列的修復結果。8.根據權利要求1所述的靜態(tài)隨機存儲器，其特征在于，所述靜態(tài)隨機存儲器的連接 方式包括以下至少之一:串聯、并聯。
【文檔編號】G11C11/413GK105989873SQ201510090162
【公開日】2016年10月5日
【申請日】2015年2月27日
【發(fā)明人】方偉, 丁艷, 陳雙文, 張靜, 潘勁東
【申請人】中芯國際集成電路制造(上海)有限公司