內(nèi)部電壓發(fā)生電路及包括其的半導(dǎo)體器件的制作方法
【專利摘要】一種內(nèi)部電壓發(fā)生電路，包括：第一控制信號發(fā)生單元，適用于在第一外部電壓被激活時產(chǎn)生被激活為第二外部電壓的電平的第一控制信號；第二控制信號發(fā)生單元，適用于產(chǎn)生等于第二外部電壓和內(nèi)部電壓中的較高者的第二控制信號；以及電壓發(fā)生單元，適用于在基于第一控制信號和第二控制信號而阻擋電流流經(jīng)發(fā)生節(jié)點(diǎn)(內(nèi)部電壓從該發(fā)生節(jié)點(diǎn)產(chǎn)生)的同時，通過基于第二外部電壓和振蕩信號而執(zhí)行電荷泵操作來產(chǎn)生內(nèi)部電壓。
【專利說明】內(nèi)部電壓發(fā)生電路及包括其的半導(dǎo)體器件
[0001]相關(guān)申請的交叉引用
[0002]本申請要求于2015年2月2日提交的第10-2015-0015910號韓國專利申請的優(yōu)先權(quán)，該韓國專利申請通過引用整體合并于此。
技術(shù)領(lǐng)域
[0003]本發(fā)明的示例性實(shí)施例涉及一種內(nèi)部電壓發(fā)生電路。
【背景技術(shù)】
[0004]隨著半導(dǎo)體器件變得更加高度集成，使用的外部電壓降低。低外部電壓的使用對于提高可靠性以及降低功耗是重要的。然而，不是半導(dǎo)體器件之內(nèi)的所有電路都由外部電壓驅(qū)動，某些電路需要用于它們的操作的增高電壓。該增高電壓通常通過電荷栗電路產(chǎn)生。
[0005]外部電壓通過電壓焊盤而輸入到半導(dǎo)體器件，并通過連接到電壓焊盤的線路而傳送到半導(dǎo)體器件之內(nèi)的電路。電荷栗電路可以使用主電源電壓VDD(例如，具有1.2V的目標(biāo)電平)或高電源電壓VPPEXT (例如，具有2.5V的目標(biāo)電平)來產(chǎn)生內(nèi)部電壓。
[0006]通過電壓焊盤而從半導(dǎo)體器件的外部供應(yīng)的電源電壓VDD和VPPEXT中的每個從特定電平(例如，地電壓)開始，并以恒定斜率上升到相應(yīng)的目標(biāo)電平。在電源電壓VDD和VPPEXT上升時，從電荷栗電路可以產(chǎn)生泄漏電流。如果電流泄露太大，則可能出現(xiàn)諸如自舉失敗的錯誤。
【發(fā)明內(nèi)容】
[0007]各種實(shí)施例針對可以防止出現(xiàn)電流泄漏的內(nèi)部電壓發(fā)生電路及包括該內(nèi)部電壓發(fā)生電路的半導(dǎo)體器件。
[0008]而且，各種實(shí)施例針對可以通過阻止電流泄漏而防止出現(xiàn)諸如自舉失敗的錯誤的內(nèi)部電壓發(fā)生電路及包括該內(nèi)部電壓發(fā)生電路的半導(dǎo)體器件。
[0009]在實(shí)施例中，內(nèi)部電壓發(fā)生電路可以包括:第一控制信號發(fā)生單元，適用于在第一外部電壓被激活時產(chǎn)生被激活為第二外部電壓的第一控制信號；第二控制信號發(fā)生單元，適用于產(chǎn)生等于第二外部電壓和內(nèi)部電壓中的較高者(即，具有等于第二外部電壓和內(nèi)部電壓之間的較高者的無論哪個的電壓)的第二控制信號；以及電壓發(fā)生單元，適用于在基于第一控制信號和第二控制信號而阻擋電流流經(jīng)發(fā)生節(jié)點(diǎn)(內(nèi)部電壓從發(fā)生節(jié)點(diǎn)產(chǎn)生)的同時，通過基于第二外部電壓和振蕩信號而執(zhí)行電荷栗操作來產(chǎn)生內(nèi)部電壓。
[0010]在實(shí)施例中，半導(dǎo)體器件可以包括:第一電壓傳送線，適用于傳送通過第一電壓焊盤而輸入的第一外部電壓；第二電壓傳送線，適用于傳送通過第二電壓焊盤而輸入的第二外部電壓；第三電壓傳送線，適用于傳送內(nèi)部電壓；內(nèi)部電路，適用于使用被傳送到第一電壓傳送線到第三電壓傳送線的電壓來執(zhí)行預(yù)定操作；內(nèi)部電壓發(fā)生單元，適用于通過基于第二外部電壓和振蕩信號而執(zhí)行電荷栗操作來產(chǎn)生內(nèi)部電壓；以及NMOS晶體管，耦接在第二電壓傳送線與第三電壓傳送線之間，其中，NMOS晶體管在內(nèi)部電路被測試時導(dǎo)通。
[0011]在實(shí)施例中，半導(dǎo)體器件可以包括:第一半導(dǎo)體芯片，包括第一電壓焊盤和第二電壓焊盤、第一 NMOS晶體管以及第一內(nèi)部電壓發(fā)生單元和第一內(nèi)部電路，第一內(nèi)部電壓發(fā)生單元適用于基于通過第二電壓焊盤輸入的電壓以及第一振蕩信號來產(chǎn)生第一內(nèi)部電壓，第一內(nèi)部電路使用通過第一電壓焊盤和第二電壓焊盤輸入的電壓以及第一內(nèi)部電壓而驅(qū)動，其中，第一 NM0s晶體管耦接在第二電壓焊盤與第一發(fā)生節(jié)點(diǎn)(第一內(nèi)部電壓從第一發(fā)生節(jié)點(diǎn)產(chǎn)生)之間并在第一內(nèi)部電路被測試時導(dǎo)通；第二半導(dǎo)體芯片，包括第三電壓焊盤和第四電壓焊盤、第二 NMOS晶體管以及第二內(nèi)部電壓發(fā)生單元和第二內(nèi)部電路，第二內(nèi)部電壓發(fā)生單元適用于基于通過第四電壓焊盤而輸入的電壓以及第二振蕩信號來產(chǎn)生第二內(nèi)部電壓，第二內(nèi)部電路使用通過第三電壓焊盤和第四電壓焊盤而輸入的電壓以及第二內(nèi)部電壓來驅(qū)動，其中，第二 NMOS晶體管耦接在第四電壓焊盤與第二發(fā)生節(jié)點(diǎn)(第二內(nèi)部電壓從第二發(fā)生節(jié)點(diǎn)產(chǎn)生)之間并在第二內(nèi)部電路被測試時導(dǎo)通；第一芯片通孔，適用于耦接第一電壓焊盤與第三電壓焊盤以傳送第一外部電壓；以及第二芯片通孔，適用于耦接第二電壓焊盤與第四電壓焊盤以傳送第二外部電壓。
[0012]在實(shí)施例中，內(nèi)部電壓發(fā)生單元可以包括:控制信號發(fā)生單元，適用于基于第一外部電壓和第二外部電壓以及內(nèi)部電壓來產(chǎn)生一個或更多個控制信號；電壓發(fā)生單元，適用于在基于一個或更多個控制信號而阻擋電流流經(jīng)發(fā)生節(jié)點(diǎn)(內(nèi)部電壓從該發(fā)生節(jié)點(diǎn)產(chǎn)生)的同時，通過基于第二外部電壓和振蕩信號而執(zhí)行電荷栗操作來產(chǎn)生內(nèi)部電壓。
【附圖說明】
[0013]圖1是圖示用于描述泄漏電流問題的內(nèi)部電壓發(fā)生電路的示圖。
[0014]圖2是圖示根據(jù)本發(fā)明實(shí)施例的內(nèi)部電壓發(fā)生電路的示圖。
[0015]圖3是圖2中示出的第一控制信號發(fā)生單元的詳細(xì)圖。
[0016]圖4是圖2中示出的第二控制信號發(fā)生單元的詳細(xì)圖。
[0017]圖5是用于描述圖2中示出的內(nèi)部電壓發(fā)生電路的操作的波形圖。
[0018]圖6是圖示根據(jù)本發(fā)明實(shí)施例的內(nèi)部電壓發(fā)生電路的示圖。
[0019]圖7是圖示根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的示圖。
[0020]圖8是圖示根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的示圖。
【具體實(shí)施方式】
[0021]下面將參照附圖來更加詳細(xì)地描述各種實(shí)施例。然而，本發(fā)明可以以不同的形式實(shí)施，而不應(yīng)解釋為局限于此處陳述的實(shí)施例。相反地，提供這些實(shí)施例使得本公開將是徹底的且完整的，這些實(shí)施例將把本發(fā)明的范圍充分地傳達(dá)給本領(lǐng)域技術(shù)人員。貫穿本公開，相同的附圖標(biāo)記在本發(fā)明的各種附圖和實(shí)施例中指代相同的部分。
[0022]附圖未必按比例繪制，在某些情況下，可能夸大了比例以清楚地圖示實(shí)施例的特征。還需要注意的是，在本說明書中，“連接/耦接”不僅指一個部件直接地耦接到另一個部件，還指一個部件通過中間部件而間接地耦接到另一個部件。此外，只要在句中未特別提至IJ，則單數(shù)形式可以包括復(fù)數(shù)形式。
[0023]圖1是圖示用于描述泄漏電流問題的內(nèi)部電壓發(fā)生電路的示圖。
[0024]參見圖1，內(nèi)部電壓發(fā)生電路可以包括電容器Cl和C2、PM0S晶體管Pl和P2、以及NMOS晶體管NI到N4和反相器Il到15。內(nèi)部電壓發(fā)生電路可以包括通過電荷栗操作而產(chǎn)生增高電壓的電荷栗電路。內(nèi)部電壓發(fā)生電路可以使用外部電壓VDD和VPPEXT以及周期性觸發(fā)的振蕩信號OSC來產(chǎn)生內(nèi)部增高電壓VPP。外部電壓VDD可以是主電源電壓，外部電壓VPPEXT可以是比主電源電壓高的高電源電壓。
[0025]對半導(dǎo)體器件上電時，外部電壓VDD和VPPEXT被施加到半導(dǎo)體器件。外部電壓VDD和VPPEXT從地電平上升到相應(yīng)的目標(biāo)電平。施加到半導(dǎo)體器件的外部電壓上升的時段稱作斜升時段。在斜升時段期間，外部電壓VPPEXT可以首先從地電平上升到目標(biāo)電平，然后外部電壓VDD可以從地電平上升到目標(biāo)電平。振蕩信號OSC可以處于去激活狀態(tài)，內(nèi)部電壓發(fā)生電路之內(nèi)的節(jié)點(diǎn)NOl和N02可以具有不同的電壓。
[0026]將假定節(jié)點(diǎn)NOl具有低電壓。在這種情況下，PMOS晶體管Pl和NMOS晶體管NI響應(yīng)于節(jié)點(diǎn)NOl的電壓而導(dǎo)通，從而泄漏電流Ι?ΕΑΚ從端子Tl (外部電壓VPPEXT被施加到端子Tl)流向節(jié)點(diǎn)GN(內(nèi)部增高電壓VPP從節(jié)點(diǎn)GN產(chǎn)生)。泄漏電流Iwak可以在包括內(nèi)部電壓發(fā)生電路的半導(dǎo)體器件的操作中引起錯誤。
[0027]圖2是圖示根據(jù)本發(fā)明實(shí)施例的內(nèi)部電壓發(fā)生電路的示圖。
[0028]參見圖2，內(nèi)部電壓發(fā)生電路可以包括第一控制信號發(fā)生單元210、第二控制信號發(fā)生單元220和電壓發(fā)生單元230。電壓發(fā)生單元230可以包括第一輸入單元231、第二輸入單元232和電荷栗單元233。第二外部電壓VPPEXT的目標(biāo)電平可以比第一內(nèi)部電壓VDD的目標(biāo)電平高。
[0029]當(dāng)?shù)谝煌獠侩妷篤DD被激活時，第一控制信號發(fā)生單元210可以產(chǎn)生被激活為第二外部電壓VPPEXT的第一控制信號C0N1。當(dāng)?shù)谝煌獠侩妷篤DD被去激活時，第一控制信號發(fā)生單元210可以去激活第一控制信號CONl。第二控制信號發(fā)生單元220可以產(chǎn)生等于第二外部電壓VPPEXT和內(nèi)部增高電壓VPP中的較高者的第二控制信號C0N2。
[0030]電壓發(fā)生單元230可以響應(yīng)于控制信號CONl和C0N2而在阻擋電流流經(jīng)發(fā)生節(jié)點(diǎn)GNl (內(nèi)部增高電壓VPP從發(fā)生節(jié)點(diǎn)GNl產(chǎn)生)的同時，通過響應(yīng)于外部電壓VDD和VPPEXT以及振蕩信號OSC而執(zhí)行電荷栗操作來產(chǎn)生內(nèi)部增高電壓VPP。電壓發(fā)生單元230可以包括第一輸入單元231、第二輸入單元232和電荷栗單元233。
[0031]當(dāng)?shù)谝豢刂菩盘朇ONl被激活時，第一輸入單元231可以將第一輸入節(jié)點(diǎn)INl的電壓固定為特定電壓(例如，邏輯“高”電平)。當(dāng)?shù)谝豢刂菩盘朇ONl被去激活時，第一輸入單元231可以響應(yīng)于振蕩信號OSC而觸發(fā)第一輸入節(jié)點(diǎn)INl的電壓。第一輸入單元231可以包括與非門NANDl以及反相器Ill和112。與非門NANDl可以使用第二外部電壓VPPEXT來操作。當(dāng)?shù)谝豢刂菩盘朇ONl被激活為低時，無論振蕩信號OSC的電平是什么，第一輸入節(jié)點(diǎn)INl的電壓都可以被固定為邏輯高電平。當(dāng)?shù)谝豢刂菩盘朇ONl被去激活為邏輯高電平時，第一輸入節(jié)點(diǎn)INl的電壓可以被觸發(fā)為與振蕩信號OSC相反的電平。
[0032]當(dāng)?shù)谝豢刂菩盘朇ONl被激活時，第二輸入單元232可以將第二輸入節(jié)點(diǎn)IN2的電壓固定為特定電平(例如，邏輯“高”電平)。當(dāng)?shù)谝豢刂菩盘朇ONl被去激活時，第二輸入單元232可以響應(yīng)于振蕩信號OSC來觸發(fā)第二輸入節(jié)點(diǎn)IN2的電壓。第二輸入單元232可以包括與非門NAND2和反相器113。當(dāng)?shù)谝豢刂菩盘朇ONl被激活為低時，無論振蕩信號OSC的電平是什么，第二輸入節(jié)點(diǎn)IN2的電壓都可以被固定為邏輯高電平。當(dāng)?shù)谝豢刂菩盘朇ONl被去激活為邏輯高電平時，第二輸入節(jié)點(diǎn)IN2的電壓可以被觸發(fā)為與振蕩信號OSC相同的電平。
[0033]電荷栗單元233可以包括第一電容性元件Cl、第二電容性元件C2、第一 PMOS晶體管P1、第二 PMOS晶體管P2、第一 NMOS晶體管N1、第二 NMOS晶體管N2、第三NMOS晶體管N3和第四NMOS晶體管N4。第一電容性元件Cl耦接在第一輸入節(jié)點(diǎn)INl與第一內(nèi)部節(jié)點(diǎn)NOl之間。第二電容性元件C2耦接在第二輸入節(jié)點(diǎn)IN2與第二內(nèi)部節(jié)點(diǎn)N02之間。第一 PMOS晶體管Pl耦接在發(fā)生節(jié)點(diǎn)GNl與第一內(nèi)部節(jié)點(diǎn)NOl之間，并具有連接到第二內(nèi)部節(jié)點(diǎn)N02的柵極以及被施加第二控制信號C0N2的基體(或主體)。第二 PMOS晶體管P2耦接在發(fā)生節(jié)點(diǎn)GNl與第二內(nèi)部節(jié)點(diǎn)N02之間，并具有連接到第一內(nèi)部節(jié)點(diǎn)NOl的柵極以及被施加第二控制信號C0N2的基體。第一 NMOS晶體管NI具有連接到第一內(nèi)部節(jié)點(diǎn)NOl的一端、供應(yīng)有第二外部電壓VPPEXT的另一端、連接到第二內(nèi)部節(jié)點(diǎn)N02的柵極以及連接到第二輸入節(jié)點(diǎn)N02的基體。第二 NMOS晶體管N2具有連接到第二內(nèi)部節(jié)點(diǎn)N02的一端、供應(yīng)有第二外部電壓VPPEXT的另一端、連接到第一內(nèi)部節(jié)點(diǎn)NOl的柵極以及連接到第一輸入節(jié)點(diǎn)INl的基體。第三NMOS晶體管N3具有連接到第二內(nèi)部節(jié)點(diǎn)N02的一端、供應(yīng)有第二外部電壓VPPEXT的另一端和柵極以及連接到第一輸入節(jié)點(diǎn)INl的基體。第四NMOS晶體管N4具有連接到第一內(nèi)部節(jié)點(diǎn)NOl的一端、供應(yīng)有第二外部電壓VPPEXT的另一端和柵極以及連接到第二輸入節(jié)點(diǎn)IN2的基體。作為參考，電容性元件Cl和C2中的每個可以是電容器。
[0034]在斜升時段中，如果第二外部電壓VPPEXT首先上升而接下來第一外部電壓VDD上升，則第一輸入節(jié)點(diǎn)INl和第二輸入節(jié)點(diǎn)IN2的電壓可以在第一外部電壓VDD上升之前被固定為邏輯高電平，且由于電容器Cl和C2的耦合效應(yīng)，第一內(nèi)部節(jié)點(diǎn)NOl和第二內(nèi)部節(jié)點(diǎn)N02的電壓也可以被固定為邏輯高電平。相應(yīng)地，PMOS晶體管Pl和P2可以截止，使得電流不在發(fā)生節(jié)點(diǎn)GNl中流動。此外，PMOS晶體管Pl和P2的閾值電壓可以上升，并且發(fā)生節(jié)點(diǎn)GNl被阻擋的效果可以提高，因?yàn)槭┘拥絇MOS晶體管Pl和P2的基體的第二控制信號C0N2與第二外部電壓VPPEXT具有相同的電平。
[0035]在第二外部電壓VPPEXT被激活但第一外部電壓VDD未被激活的時段中，內(nèi)部電壓發(fā)生電路的輸入節(jié)點(diǎn)INl和IN2的電壓被固定為特定電平，且連接到發(fā)生節(jié)點(diǎn)GNl的晶體管Pl和P2的閾值電壓增加。相應(yīng)地，可以防止泄漏電流流經(jīng)發(fā)生節(jié)點(diǎn)GN1。
[0036]圖3是圖2中示出的第一控制信號發(fā)生單元210的詳細(xì)圖。
[0037]參見圖3，第一控制信號發(fā)生單元210可以包括電阻元件RUNMOS晶體管N5、PM0S晶體管P3、NM0S晶體管N6和反相器114。電阻元件Rl具有被供應(yīng)有第一外部電壓VDD的一端。NMOS晶體管N5具有連接到電阻元件Rl的另一端的一端、供應(yīng)有基電壓VSS的另一端以及連接到電阻元件Rl的另一端的柵極。PMOS晶體管P3具有供應(yīng)有第二外部電壓VPPEXT的一端、連接到節(jié)點(diǎn)N03的另一端以及連接到節(jié)點(diǎn)N03的柵極。NMOS晶體管N6具有連接到節(jié)點(diǎn)N03的一端、供應(yīng)有基電壓VSS的另一端以及連接到NMOS晶體管N5的柵極的柵極。反相器114接收節(jié)點(diǎn)N03的電壓以輸出第一控制信號CONl。
[0038]圖4是圖2中示出的第二控制信號發(fā)生單元220的詳細(xì)圖。
[0039]參見圖4，第二控制信號發(fā)生單元220可以包括:PM0S晶體管P4，具有供應(yīng)有第二外部電壓VPPEXT的一端和連接到節(jié)點(diǎn)N04(第二控制信號C0N2從節(jié)點(diǎn)N04產(chǎn)生)的另一端；PM0S晶體管P5，具有供應(yīng)有內(nèi)部增高電壓VPP的一端和連接到節(jié)點(diǎn)N05的另一端；電阻元件R2，耦接在PMOS晶體管P4的一端與PMOS晶體管P5的柵極之間；以及電阻元件R3，耦接在PMOS晶體管P5的一端與PMOS晶體管P4的柵極之間。
[0040]圖5是用于描述圖2中示出的內(nèi)部電壓發(fā)生電路的操作的波形圖。
[0041]參照圖5來描述在斜升時段中內(nèi)部電壓發(fā)生電路的操作。VDD是第一外部電壓的波形圖，VPPEXT是第二外部電壓的波形圖，CONl是第一控制信號的波形圖，C0N2是第二控制信號的波形圖，VPP是內(nèi)部電壓的波形圖。
[0042]當(dāng)斜升時段開始時，首先，第二外部電壓VPPEXT上升并在步驟SI達(dá)到目標(biāo)電平LV2。在這種情況下，第一控制信號CONl維持處于低電平的去激活態(tài)，第二控制信號C0N2隨著第二外部電壓VPPEXT而上升并達(dá)到目標(biāo)電平LV2。內(nèi)部增高電壓VPP維持低電平，因?yàn)榈谝豢刂菩盘朇ONl和第二控制信號C0N2阻擋了流經(jīng)發(fā)生節(jié)點(diǎn)GNl的電流。
[0043]第一外部電壓VDD上升并在步驟S2達(dá)到目標(biāo)電平LVl。當(dāng)?shù)谝煌獠侩妷篤DD被激活時，第一控制信號CONl被去激活并上升到邏輯高電平。相應(yīng)地，第一輸入節(jié)點(diǎn)INl和第二輸入節(jié)點(diǎn)IN2的電壓可以響應(yīng)于振蕩信號OSC而被觸發(fā)。第二控制信號C0N2維持目標(biāo)電平LV2。其后，當(dāng)振蕩信號OSC被激活并在步驟S3開始觸發(fā)時，內(nèi)部增高電壓VPP上升，第二控制信號C0N2隨著內(nèi)部增高電壓VPP而上升。
[0044]圖6是圖示根據(jù)本發(fā)明實(shí)施例的內(nèi)部電壓發(fā)生電路的示圖。
[0045]參見圖6，內(nèi)部電壓發(fā)生電路可以包括第一控制信號發(fā)生單元610、第二控制信號發(fā)生單元620以及電壓發(fā)生單元630。電壓發(fā)生單元630可以包括信號發(fā)生單元631、信號傳送單元632和電荷栗單元633。圖6中的第一控制信號發(fā)生單元610和第二控制信號發(fā)生單元620具有相同的配置，并與參照圖2到圖4而描述的第一控制信號發(fā)生單元210和第二控制信號發(fā)生單元220類似地操作。圖6中的內(nèi)部電壓發(fā)生電路可以包括與圖2中的內(nèi)部電壓發(fā)生電路不同的電壓發(fā)生單元630。電壓發(fā)生單元630可以是用于通過執(zhí)行電荷栗操作來產(chǎn)生內(nèi)部增高電壓VPP的電荷栗電路。
[0046]信號發(fā)生單元631可以通過將振蕩信號OSC反相而產(chǎn)生第一信號G1，可以將第一信號Gl反相而產(chǎn)生第二信號G2，可以將第二信號G2反相而產(chǎn)生第三信號K2，并且可以將第三信號K2反相而產(chǎn)生第四信號K1。信號發(fā)生單元631可以包括反相器115到反相器118。
[0047]信號傳送單元632可以在第一控制信號CONl被激活時將第一輸入信號K1’和第二輸入信號K2’固定為特定電平，并且可以在第一控制信號CONl被去激活時將第四信號Kl和第三信號K2作為第一輸入信號K1’和第二輸入信號K2’而傳送。信號傳送單元632可以包括與非門NANDll和與非門NAND12以及反相器119和反相器120。
[0048]電荷栗單元633可以包括電容性元件C3、電容性元件C4、電容性元件C5、電容性元件C6、PM0S晶體管P6和PMOS晶體管P7。電容性元件C3具有供應(yīng)有第一輸入信號K1’的一端以及連接到內(nèi)部節(jié)點(diǎn)N05的另一端。電容性元件C4具有供應(yīng)有第二輸入信號K2’的一端以及連接到內(nèi)部節(jié)點(diǎn)N06的另一端。電容性元件C5具有連接到第一信號Gl的一端以及連接到內(nèi)部節(jié)點(diǎn)N07的另一端。電容性元件C6具有供應(yīng)有第二信號G2的一端以及連接到內(nèi)部節(jié)點(diǎn)N08的另一端。PMOS晶體管P6耦接在發(fā)生節(jié)點(diǎn)GN2與內(nèi)部節(jié)點(diǎn)N05之間，并具有連接到內(nèi)部節(jié)點(diǎn)N06的柵極以及供應(yīng)有控制信號C0N2的基體。PMOS晶體管P7耦接在發(fā)生節(jié)點(diǎn)GN2與第二內(nèi)部節(jié)點(diǎn)N06之間，并具有連接到第一內(nèi)部節(jié)點(diǎn)N05的柵極和供應(yīng)有第二控制信號C0N2的基體。
[0049]電荷栗單元633還可以包括NMOS晶體管N7、NM0S晶體管N8、NM0S晶體管N9、NM0S晶體管N10、NM0S晶體管NI UNMOS晶體管N12、NM0S晶體管N13和NMOS晶體管N14。NMOS晶體管N7具有連接到內(nèi)部節(jié)點(diǎn)N05的一端、供應(yīng)有第二外部電壓VPPEXT的另一端以及連接到第三內(nèi)部節(jié)點(diǎn)N07的柵極。NMOS晶體管N8具有連接到內(nèi)部節(jié)點(diǎn)N06的一端、供應(yīng)有第二外部電壓VPPEXT的另一端以及連接到內(nèi)部節(jié)點(diǎn)N08的柵極。NMOS晶體管N9具有連接到內(nèi)部節(jié)點(diǎn)N07的一端、供應(yīng)有第二外部電壓VPPEXT的另一端以及連接到內(nèi)部節(jié)點(diǎn)N08的柵極。NMOS晶體管NlO具有連接到第四內(nèi)部節(jié)點(diǎn)N08的一端、供應(yīng)有第二外部電壓VPPEXT的另一端以及連接到內(nèi)部節(jié)點(diǎn)N07的柵極。NMOS晶體管Nll具有連接到內(nèi)部節(jié)點(diǎn)N07的一端以及供應(yīng)有第二外部電壓VPPEXT的另一端和柵極。NMOS晶體管N12具有連接到內(nèi)部節(jié)點(diǎn)N08的一端以及供應(yīng)有第二外部電壓VPPEXT的另一端和柵極。NMOS晶體管N13具有連接到內(nèi)部節(jié)點(diǎn)N07的一端和柵極以及供應(yīng)有第二外部電壓VPPEXT的另一端。NMOS晶體管N14具有連接到內(nèi)部節(jié)點(diǎn)N08的一端和柵極以及供應(yīng)有第二外部電壓VPPEXT的另一端。
[0050]在斜升時段中，如果第二外部電壓VPPEXT首先上升而接下來第一外部電壓VDD上升，則第一輸入信號K1’和第二輸入信號K2’可以在第一外部電壓VDD上升之前被固定為邏輯高電平，且內(nèi)部節(jié)點(diǎn)N05和N06的電壓也可以由于電容器Cl和C2的耦合效應(yīng)而被固定為邏輯高電平。相應(yīng)地，PMOS晶體管P6和P7截止，從而可以阻止電流在發(fā)生節(jié)點(diǎn)GN2中流動。此外，由于施加到PMOS晶體管P6和P7的基體的第二控制電壓C0N2與第二外部電壓VPPEXT具有相同的電平，所以PMOS晶體管P6和P7的閾值電壓上升，由此能夠提高阻擋發(fā)生節(jié)點(diǎn)GN2的效果。
[0051]在第二外部電壓VPPEXT被激活但第一外部電壓VDD未被激活的時段中，內(nèi)部電壓發(fā)生電路的輸入信號K1’和K2’的電壓被固定到特定電平，且晶體管P6和P7的閾值電壓上升。相應(yīng)地，可以防止發(fā)生節(jié)點(diǎn)GN2中的電流泄漏。
[0052]圖7是圖示根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的示圖。
[0053]參見圖7，半導(dǎo)體器件可以包括第一焊盤701、第二焊盤702、第一電壓傳送線703、第二電壓傳送線704、第三電壓傳送線705、內(nèi)部電路710、內(nèi)部電壓發(fā)生單元720以及NMOS晶體管NT。內(nèi)部電壓發(fā)生單元720可以包括圖2或圖6中的內(nèi)部電壓發(fā)生電路。在內(nèi)部電壓發(fā)生單元720和內(nèi)部電路710中使用的電壓VDD、VPPEXT和VPP可以通過各個電壓傳送線703到705傳送。
[0054]第一電壓傳送線703可以傳送通過第一電壓焊盤701而輸入的第一外部電壓VDD。第二電壓傳送線704可以傳送通過第二電壓焊盤702而輸入的第二外部電壓VPPEXT。第三電壓傳送線705可以傳送由內(nèi)部電壓發(fā)生單元720產(chǎn)生的內(nèi)部增高電壓VPP。
[0055]內(nèi)部電路710可以使用被傳送到電壓傳送線703-705的電壓VDD、VPPEXT和VPP來執(zhí)行特定操作。例如，如果半導(dǎo)體器件是存儲器件，則內(nèi)部電路710可以包括用于儲存數(shù)據(jù)的存儲單元，并對數(shù)據(jù)執(zhí)行讀取操作或?qū)懭氩僮骰蛘邎?zhí)行用于測試存儲器件的測試操作。
[0056]NMOS晶體管NT耦接在第二電壓傳送線704與第三電壓傳送線705之間，并可以在內(nèi)部電路710被測試時導(dǎo)通。如果半導(dǎo)體器件執(zhí)行正常操作，則內(nèi)部電路710可以使用由內(nèi)部電壓發(fā)生單元720產(chǎn)生的內(nèi)部增高電壓VPP。在使用內(nèi)部增高電壓VPP的操作(其中對于測試操作需要精確電壓)中，內(nèi)部電路710可以使用通過第二焊盤702輸入的第二外部電壓VPPEXT來驅(qū)動。在這樣的測試操作中，通過第二焊盤702輸入的第二外部電壓VPPEXT可以被傳送到第三電壓傳送線705，使得在基于內(nèi)部增高電壓VPP而操作的電路中使用被傳送的電壓。
[0057]NMOS晶體管NT阻擋在第二電壓傳送線704與第三電壓傳送線705之間可能出現(xiàn)的泄漏電流，直到第二外部電壓VPPEXT達(dá)到目標(biāo)電平，使得穩(wěn)定的測試操作被執(zhí)行。施加到NMOS晶體管NT的柵極的測試信號TEST可以在測試操作被執(zhí)行時被激活。對于第二電壓傳送線704的要被傳送到第三電壓傳送線705的第二外部電壓VPPEXT，測試信號TEST的激活電平可以比第二外部電壓VPPEXT的目標(biāo)電平高NMOS晶體管NT的閾值電壓。例如，如果第二外部電壓VPPEXT的目標(biāo)電平是4.0V而NMOS晶體管NT的閾值電壓是0.7V，則測試信號TEST的激活電平可以是4.7V或更高。
[0058]作為參考，如果PMOS晶體管而不是NMOS晶體管NT被使用，則下面的問題可能出現(xiàn)。在第二外部電壓VPPEXT被傳送到第三電壓傳送線705之后使用內(nèi)部增高電壓VPP的操作中，測試信號TEST的激活電平可以具有接近基電壓(例如，0V)的值，因?yàn)镻MOS晶體管需要使用測試信號TEST來導(dǎo)通。在這種情況下，在第二外部電壓VPPEXT達(dá)到目標(biāo)電平(例如，4.0V)之前，PMOS晶體管導(dǎo)通，第二電壓傳送線704和第三電壓傳送線705被耦接。即，泄漏電流產(chǎn)生。如果泄漏電流出于任何原因而變得過大，則施加第二外部電壓VPPEXT的控制器(在圖7中未圖示)可以檢測過大的泄漏電流并停止系統(tǒng)。相應(yīng)地，可以通過使用NMOS晶體管在第二外部電壓VPPEXT達(dá)到合適的電平之前阻擋第二電壓傳送線704與第三電壓傳送線705來防止前面提到的問題。
[0059]圖8是圖示根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件。
[0060]參見圖8，半導(dǎo)體器件可以包括第一半導(dǎo)體芯片810、第二半導(dǎo)體芯片820、第一芯片通孔TSVl以及第二芯片通孔TSV2 O第一半導(dǎo)體芯片810可以包括電壓焊盤PADl和PAD2、內(nèi)部電壓發(fā)生單元811、內(nèi)部電路812和NMOS晶體管NTA，第二半導(dǎo)體芯片820可以包括電壓焊盤PAD3和PAD4、內(nèi)部電壓發(fā)生單元821、內(nèi)部電路822和NMOS晶體管NTB。第一半導(dǎo)體芯片810和第二半導(dǎo)體芯片820中的每個可以包括圖7中的半導(dǎo)體器件。
[0061]第一半導(dǎo)體芯片810的內(nèi)部電路811使用通過電壓焊盤PADl和PAD2輸入的電壓VDD和VPPEXT以及由內(nèi)部電壓發(fā)生單元812產(chǎn)生的內(nèi)部電壓VPPl來執(zhí)行操作，第二半導(dǎo)體芯片820的內(nèi)部電路821使用通過電壓焊盤PAD3和PAD4輸入的電壓VDD和VPPEXT以及由內(nèi)部電壓發(fā)生單元822產(chǎn)生的內(nèi)部電壓VPP2來執(zhí)行操作。在測試操作期間，重要的可以是以相似的方式驅(qū)動半導(dǎo)體芯片810和820。由于第一半導(dǎo)體芯片810和第二半導(dǎo)體芯片820之間的制造不完美，第一半導(dǎo)體芯片810的內(nèi)部電壓VPPl和第二半導(dǎo)體芯片820的內(nèi)部電壓VPP2可以稍微不同。相應(yīng)地，在測試操作期間，外部電壓VPPEXT可以在第一半導(dǎo)體芯片810的內(nèi)部電路812和第二半導(dǎo)體芯片820的內(nèi)部電路822中被用作增高電壓。
[0062]相應(yīng)地，在測試操作期間，NMOS晶體管NTA可以通過激活與第一半導(dǎo)體芯片810相對應(yīng)的測試信號TESTl而導(dǎo)通，NMOS晶體管NTB可以通過激活與第二半導(dǎo)體芯片820相對應(yīng)的測試信號TEST2而導(dǎo)通，內(nèi)部電路811和821可以使用通過相應(yīng)的電壓焊盤PAD2和PAD4作為增高電壓而被施加的外部電壓VPPEXT來驅(qū)動。在這種情況下，NMOS晶體管NTA和NTB中的每個阻擋相應(yīng)的節(jié)點(diǎn)NOA和NOB與相應(yīng)的節(jié)點(diǎn)GNA和GNB之間可能出現(xiàn)的泄漏電流，直到外部電壓VPPEXT達(dá)到目標(biāo)電平，使得穩(wěn)定的測試操作被執(zhí)行，其中，外部電壓VPPEXT被施加到相應(yīng)的節(jié)點(diǎn)NOA和Ν0Β，相應(yīng)的內(nèi)部增高電壓VPPl和VPP2從相應(yīng)的節(jié)點(diǎn)GNA和GNB產(chǎn)生。如果使用PMOS晶體管，則由于參照圖7而描述的問題，可能不能正常地執(zhí)行測試。
[0063]在附圖中圖示的柵極中，標(biāo)有VPPEXT的柵極可以使用VPPEXT來驅(qū)動，其他柵極可以使用VDD來驅(qū)動。
[0064]根據(jù)本發(fā)明的實(shí)施例，在斜升(或上電)被執(zhí)行時，通過將內(nèi)部電壓發(fā)生電路的內(nèi)部節(jié)點(diǎn)的電壓固定或者通過控制包括在內(nèi)部電壓發(fā)生電路中的開關(guān)元件的基體電壓，可以防止泄漏電流的產(chǎn)生。
[0065]此外，根據(jù)本發(fā)明的實(shí)施例，可以通過防止內(nèi)部電壓發(fā)生電路中的泄漏電流的產(chǎn)生來防止在半導(dǎo)體器件中出現(xiàn)諸如自舉失敗的錯誤。
[0066]盡管已經(jīng)出于說明性的目的而描述了各種實(shí)施例，但對于本領(lǐng)域技術(shù)人員明顯的是，在不脫離如所附權(quán)利要求書中所限定的本發(fā)明的精神和范圍的情況下，可以做出各種改變和變型。
[0067]通過以上實(shí)施例可見，本申請可以提供以下技術(shù)方案。
[0068]技術(shù)方案1.一種內(nèi)部電壓發(fā)生電路，包括:
[0069]第一控制信號發(fā)生單元，適用于在第一外部電壓被激活時產(chǎn)生被激活為第二外部電壓的電平的第一控制信號；
[0070]第二控制信號發(fā)生單元，適用于產(chǎn)生等于第二外部電壓和內(nèi)部電壓中的較高者的第二控制信號；以及
[0071]電壓發(fā)生單元，適用于通過基于第二外部電壓和振蕩信號而執(zhí)行電荷栗操作來產(chǎn)生內(nèi)部電壓，同時基于第一控制信號和第二控制信號而阻擋電流流經(jīng)發(fā)生節(jié)點(diǎn)，內(nèi)部電壓從所述發(fā)生節(jié)點(diǎn)產(chǎn)生。
[0072]技術(shù)方案2.根據(jù)技術(shù)方案I所述的內(nèi)部電壓發(fā)生電路，其中，第二外部電壓的目標(biāo)電平比第一外部電壓的目標(biāo)電平高。
[0073]技術(shù)方案3.根據(jù)技術(shù)方案I所述的內(nèi)部電壓發(fā)生電路，其中，第一控制信號發(fā)生單元在第一外部電壓被去激活時去激活第一控制信號。
[0074]技術(shù)方案4.根據(jù)技術(shù)方案I所述的內(nèi)部電壓發(fā)生電路，其中，第一控制信號發(fā)生單元包括:
[0075]電阻元件，具有供應(yīng)有第一外部電壓的第一端；
[0076]第一 NMOS晶體管，具有連接到電阻元件的第二端的第一端、供應(yīng)有地電壓的第二端以及連接到電阻元件的第二端的柵極；
[0077]第一 PMOS晶體管，具有供應(yīng)有第二外部電壓的第一端、連接到第一節(jié)點(diǎn)的第二端以及連接到第一節(jié)點(diǎn)的柵極；
[0078]第二 NMOS晶體管，具有連接到第一節(jié)點(diǎn)的第一端、供應(yīng)有基電壓的第二端以及連接到第一 NMOS晶體管的柵極的柵極；以及
[0079]反相器，適用于接收第一節(jié)點(diǎn)的電壓以產(chǎn)生第一控制信號。
[0080]技術(shù)方案5.根據(jù)技術(shù)方案I所述的內(nèi)部電壓發(fā)生電路，其中，第二控制信號發(fā)生單元包括:
[0081]第一 PMOS晶體管，具有供應(yīng)有第二外部電壓的第一端以及連接到第一節(jié)點(diǎn)的第二端，第二控制信號從所述第一節(jié)點(diǎn)產(chǎn)生；
[0082]第二 PMOS晶體管，具有連接到發(fā)生節(jié)點(diǎn)的第一端以及連接到第一節(jié)點(diǎn)的第二端；
[0083]第一電阻元件，耦接在第一PMOS晶體管的第一端與第二PMOS晶體管的柵極之間；以及
[0084]第二電阻元件，耦接在第二PMOS晶體管的第一端與第一PMOS晶體管的柵極之間。
[0085]技術(shù)方案6.根據(jù)技術(shù)方案I所述的內(nèi)部電壓發(fā)生電路，其中，電壓發(fā)生單元包括:
[0086]第一輸入單元，適用于在第一控制信號被激活時將第一輸入節(jié)點(diǎn)的電壓固定為特定電平，以及在第一控制信號被去激活時基于振蕩信號而觸發(fā)第一輸入節(jié)點(diǎn)的電壓；
[0087]第二輸入單元，適用于在第一控制信號被激活時將第二輸入節(jié)點(diǎn)的電壓固定為特定電平，以及在第一控制信號被去激活時基于振蕩信號而將第二輸入節(jié)點(diǎn)的電壓觸發(fā)為具有與第一輸入節(jié)點(diǎn)相反的相位；以及
[0088]電荷栗單元，適用于基于第一輸入節(jié)點(diǎn)和第二輸入節(jié)點(diǎn)的電壓以及第二外部電壓來產(chǎn)生內(nèi)部電壓，同時基于第二控制信號而阻擋電流流經(jīng)發(fā)生節(jié)點(diǎn)。
[0089]技術(shù)方案7.根據(jù)技術(shù)方案6所述的內(nèi)部電壓發(fā)生電路，其中，電荷栗單元包括:
[0090]第一電容性元件，耦接在第一輸入節(jié)點(diǎn)與第一內(nèi)部節(jié)點(diǎn)之間；
[0091]第二電容性元件，耦接在第二輸入節(jié)點(diǎn)與第二內(nèi)部節(jié)點(diǎn)之間；
[0092]第一 PMOS晶體管，耦接在發(fā)生節(jié)點(diǎn)與第一內(nèi)部節(jié)點(diǎn)之間，并具有連接到第二內(nèi)部節(jié)點(diǎn)的柵極以及供應(yīng)有第二控制信號的基體；
[0093]第二 PMOS晶體管，耦接在發(fā)生節(jié)點(diǎn)與第二內(nèi)部節(jié)點(diǎn)之間，并具有連接到第一內(nèi)部節(jié)點(diǎn)的柵極以及供應(yīng)有第二控制信號的基體；
[0094]第一 NMOS晶體管，具有連接到第一內(nèi)部節(jié)點(diǎn)的第一端、供應(yīng)有第二外部電壓的第二端、連接到第二內(nèi)部節(jié)點(diǎn)的柵極以及連接到第二輸入節(jié)點(diǎn)的基體；
[0095]第二 NMOS晶體管，具有連接到第二內(nèi)部節(jié)點(diǎn)的第一端、供應(yīng)有第二外部電壓的第二端、連接到第一內(nèi)部節(jié)點(diǎn)的柵極以及連接到第一輸入節(jié)點(diǎn)的基體；
[0096]第三NMOS晶體管，具有連接到第二內(nèi)部節(jié)點(diǎn)的第一端、供應(yīng)有第二外部電壓的第二端和柵極以及連接到第一輸入節(jié)點(diǎn)的基體；以及
[0097]第四NMOS晶體管，具有連接到第一內(nèi)部節(jié)點(diǎn)的第一端、供應(yīng)有第二外部電壓的第二端和柵極以及連接到第二輸入節(jié)點(diǎn)的基體。
[0098]技術(shù)方案8.根據(jù)技術(shù)方案I所述的內(nèi)部電壓發(fā)生電路，其中，電壓發(fā)生單元包括:
[0099]信號發(fā)生單元，適用于通過將振蕩信號反相而產(chǎn)生第一信號、將第一信號反相而產(chǎn)生第二信號、將第二信號反相而產(chǎn)生第三信號以及將第三信號反相而產(chǎn)生第四信號；
[0100]信號傳送單元，適用于在第一控制信號被激活時將第一輸入信號和第二輸入信號固定為特定電平，以及在第一控制信號被去激活時分別將第四信號和第三信號作為第一輸入信號和第二輸入信號而傳送；
[0101]電荷栗單元，適用于基于第一輸入信號和第二輸入信號、第一信號和第二信號以及第二外部電壓來產(chǎn)生內(nèi)部電壓，同時基于第二控制信號而阻擋電流流經(jīng)發(fā)生節(jié)點(diǎn)。
[0102]技術(shù)方案9.根據(jù)技術(shù)方案8所述的內(nèi)部電壓發(fā)生電路，其中，電荷栗單元包括:
[0103]第一電容性元件，具有供應(yīng)有第一輸入信號的第一端以及連接到第一內(nèi)部節(jié)點(diǎn)的Λ-Λ- _-上山弟一漸；
[0104]第二電容性元件，具有供應(yīng)有第二輸入信號的第一端以及連接到第二內(nèi)部節(jié)點(diǎn)的
Λ-Λ- _-上山弟一棲；
[0105]第三電容性元件，具有供應(yīng)有第一信號的第一端以及連接到第三內(nèi)部節(jié)點(diǎn)的第二端;
[0106]第四電容性元件，具有供應(yīng)有第二信號的第一端以及連接到第四內(nèi)部節(jié)點(diǎn)的第二端;
[0107]第一 PMOS晶體管，耦接在發(fā)生節(jié)點(diǎn)與第一內(nèi)部節(jié)點(diǎn)之間，并具有連接到第二內(nèi)部節(jié)點(diǎn)的柵極以及供應(yīng)有第二控制信號的基體；以及
[0108]第二 PMOS晶體管，耦接在發(fā)生節(jié)點(diǎn)與第二內(nèi)部節(jié)點(diǎn)之間，并具有連接到第一內(nèi)部節(jié)點(diǎn)的柵極以及供應(yīng)有第二控制信號的基體。
[0109]技術(shù)方案10.根據(jù)技術(shù)方案9所述的內(nèi)部電壓發(fā)生電路，其中，電荷栗單元包括:
[0110]第一 NMOS晶體管，具有連接到第一內(nèi)部節(jié)點(diǎn)的第一端、供應(yīng)有第二外部電壓的第二端以及連接到第三內(nèi)部節(jié)點(diǎn)的柵極；
[0111]第二 NMOS晶體管，具有連接到第二內(nèi)部節(jié)點(diǎn)的第一端、供應(yīng)有第二外部電壓的第二端以及連接到第四內(nèi)部節(jié)點(diǎn)的柵極；
[0112]第三NMOS晶體管，具有連接到第三內(nèi)部節(jié)點(diǎn)的第一端、供應(yīng)有第二外部電壓的第二端以及連接到第四內(nèi)部節(jié)點(diǎn)的柵極；
[0113]第四NMOS晶體管，具有連接到第四內(nèi)部節(jié)點(diǎn)的第一端、供應(yīng)有第二外部電壓的第二端以及連接到第三內(nèi)部節(jié)點(diǎn)的柵極；
[0114]第五NMOS晶體管，具有連接到第三內(nèi)部節(jié)點(diǎn)的第一端以及供應(yīng)有第二外部電壓的第二端和柵極；
[0115]第六NMOS晶體管，具有連接到第四內(nèi)部節(jié)點(diǎn)的第一端以及供應(yīng)有第二外部電壓的第二端和柵極；
[0116]第七NMOS晶體管，具有連接到第三內(nèi)部節(jié)點(diǎn)的第一端和柵極以及供應(yīng)有第二外部電壓的第二端；以及
[0117]第八NMOS晶體管，具有連接到第四內(nèi)部節(jié)點(diǎn)的第一端和柵極以及供應(yīng)有第二外部電壓的第二端。
[0118]技術(shù)方案11.一種半導(dǎo)體器件，包括:
[0119]第一電壓傳送線，適用于傳送通過第一電壓焊盤而輸入的第一外部電壓；
[0120]第二電壓傳送線，適用于傳送通過第二電壓焊盤而輸入的第二外部電壓；
[0121]第三電壓傳送線，適用于傳送內(nèi)部電壓；
[0122]內(nèi)部電路，適用于使用被傳送到第一電壓傳送線到第三電壓傳送線的電壓來執(zhí)行預(yù)定操作；
[0123]內(nèi)部電壓發(fā)生單元，適用于通過基于第二外部電壓和振蕩信號而執(zhí)行電荷栗操作來產(chǎn)生內(nèi)部電壓；以及
[0124]NMOS晶體管，耦接在第二電壓傳送線與第三電壓傳送線之間，其中，NMOS晶體管在內(nèi)部電路被測試時導(dǎo)通。
[0125]技術(shù)方案12.根據(jù)技術(shù)方案11所述的半導(dǎo)體器件，其中，第二外部電壓的目標(biāo)電平比第一外部電壓的目標(biāo)電平高。
[0126]技術(shù)方案13.根據(jù)技術(shù)方案11所述的半導(dǎo)體器件，其中，內(nèi)部電壓發(fā)生單元在第一外部電壓具有去激活態(tài)時阻擋電流流經(jīng)發(fā)生節(jié)點(diǎn)，內(nèi)部電壓從所述發(fā)生節(jié)點(diǎn)產(chǎn)生。
[0127]技術(shù)方案14.根據(jù)技術(shù)方案13所述的半導(dǎo)體器件，其中，內(nèi)部電壓發(fā)生單元包括:
[0128]第一控制信號發(fā)生單元，適用于在第一內(nèi)部電壓被激活時產(chǎn)生被激活為第二外部電壓的電平的第一控制信號；
[0129]第二控制信號發(fā)生單元，適用于產(chǎn)生等于第二外部電壓和內(nèi)部電壓中的較高者的第二控制信號；以及
[0130]電壓發(fā)生單元，適用于通過基于第二外部電壓和振蕩信號而執(zhí)行電荷栗操作來產(chǎn)生內(nèi)部電壓，同時基于第一控制信號和第二控制信號而阻擋電流流經(jīng)發(fā)生節(jié)點(diǎn)。
[0131]技術(shù)方案15.根據(jù)技術(shù)方案14所述的半導(dǎo)體器件，其中，電壓發(fā)生單元包括:
[0132]第一輸入單元，適用于在第一控制信號被激活時將第一輸入節(jié)點(diǎn)的電壓固定為特定電平，以及在第一控制信號被去激活時基于振蕩信號來觸發(fā)第一輸入節(jié)點(diǎn)的電壓；
[0133]第二輸入單元，適用于在第一控制信號被激活時將第二輸入節(jié)點(diǎn)的電壓固定為特定電平，以及在第一控制信號被去激活時基于振蕩信號來將第二輸入節(jié)點(diǎn)的電壓觸發(fā)為與第一輸入節(jié)點(diǎn)的電壓相反的相位；以及
[0134]電荷栗單元，適用于基于第一輸入節(jié)點(diǎn)和第二輸入節(jié)點(diǎn)的電壓以及第二外部電壓來產(chǎn)生內(nèi)部電壓，同時基于第二控制信號而阻擋電流流經(jīng)發(fā)生節(jié)點(diǎn)。
[0135]技術(shù)方案16.根據(jù)技術(shù)方案14所述的半導(dǎo)體器件，其中，電壓發(fā)生單元包括:
[0136]信號發(fā)生單元，適用于通過將振蕩信號反相而產(chǎn)生第一信號、通過將第一信號反相而產(chǎn)生第二信號、通過將第二信號反相而產(chǎn)生第三信號以及通過將第三信號反相而產(chǎn)生第四信號；
[0137]信號傳送單元，適用于在第一控制信號被激活時阻擋振蕩信號，以及在第一控制信號被去激活時分別將第四信號和第三信號作為第一輸入信號和第二輸入信號來傳送；
[0138]電荷栗單元，適用于基于第一輸入信號和第二輸入信號、第一信號和第二信號以及第二外部電壓來產(chǎn)生內(nèi)部電壓，同時基于第二控制信號而阻擋電流流經(jīng)發(fā)生節(jié)點(diǎn)。
[0139]技術(shù)方案17.—種半導(dǎo)體器件，包括:
[0140]第一半導(dǎo)體芯片，包括第一電壓焊盤和第二電壓焊盤、第一 NMOS晶體管以及第一內(nèi)部電壓發(fā)生單元和第一內(nèi)部電路，第一內(nèi)部電壓發(fā)生單元適用于基于通過第二電壓焊盤而輸入的電壓以及第一振蕩信號來產(chǎn)生第一內(nèi)部電壓，第一內(nèi)部電路使用通過第一電壓焊盤和第二電壓焊盤而輸入的電壓以及第一內(nèi)部電壓來驅(qū)動，其中，第一 NMOS晶體管耦接在第二電壓焊盤與從其產(chǎn)生第一內(nèi)部電壓的第一發(fā)生節(jié)點(diǎn)之間，并在第一內(nèi)部電路被測試時導(dǎo)通；
[0141]第二半導(dǎo)體芯片，包括第三電壓焊盤和第四電壓焊盤、第二 NMOS晶體管以及第二內(nèi)部電壓發(fā)生單元和第二內(nèi)部電路，第二內(nèi)部電壓發(fā)生單元適用于基于通過第四電壓焊盤輸入的電壓以及第二振蕩信號來產(chǎn)生第二內(nèi)部電壓，第二內(nèi)部電路使用通過第三電壓焊盤和第四電壓焊盤而輸入的電壓以及第二內(nèi)部電壓來驅(qū)動，其中，第二 NMOS晶體管耦接在第四電壓焊盤與從其產(chǎn)生第二內(nèi)部電壓的第二發(fā)生節(jié)點(diǎn)之間，并在第二內(nèi)部電路被測試時導(dǎo)通；
[0142]第一芯片通孔，適用于耦接第一電壓焊盤與第三電壓焊盤以傳送第一外部電壓；以及
[0143]第二芯片通孔，適用于耦接第二電壓焊盤與第四電壓焊盤以傳送第二外部電壓。
[0144]技術(shù)方案18.根據(jù)技術(shù)方案17所述的半導(dǎo)體器件，其中，第二外部電壓的目標(biāo)電平比第一外部電壓的目標(biāo)電平高。
[0145]技術(shù)方案19.根據(jù)技術(shù)方案17所述的半導(dǎo)體器件，其中，第一內(nèi)部電壓發(fā)生單元和第二內(nèi)部電壓發(fā)生單元中的每個在第一外部電壓處于去激活態(tài)時阻擋電流流經(jīng)相應(yīng)的發(fā)生節(jié)點(diǎn)。
[0146]技術(shù)方案20.根據(jù)技術(shù)方案19所述的半導(dǎo)體器件，其中，第一內(nèi)部電壓發(fā)生單元和第二內(nèi)部電壓發(fā)生單元中的每個包括:
[0147]第一控制信號發(fā)生單元，適用于在第一外部電壓被激活時產(chǎn)生被激活為第二外部電壓的電平的第一控制信號；
[0148]第二控制信號發(fā)生單元，適用于產(chǎn)生等于第二外部電壓和對應(yīng)的內(nèi)部電壓中的較高者的第二控制信號；以及
[0149]電壓發(fā)生單元，適用于通過基于第二外部電壓和振蕩信號而執(zhí)行電荷栗操作來產(chǎn)生內(nèi)部電壓，同時基于第一控制信號和第二控制信號而阻擋電流流經(jīng)對應(yīng)的發(fā)生節(jié)點(diǎn)。
[0150]技術(shù)方案21.—種內(nèi)部電壓發(fā)生電路，包括:
[0151]控制信號發(fā)生單元，適用于基于第一外部電壓和第二外部電壓以及內(nèi)部電壓來產(chǎn)生一個或更多個控制信號；以及
[0152]電壓發(fā)生單元，適用于通過基于第二外部電壓和振蕩信號而執(zhí)行電荷栗操作來產(chǎn)生內(nèi)部電壓，同時基于所述一個或更多個控制信號而阻擋電流流經(jīng)發(fā)生節(jié)點(diǎn)，內(nèi)部電壓從發(fā)生節(jié)點(diǎn)產(chǎn)生。
[0153]技術(shù)方案22.根據(jù)技術(shù)方案21所述的內(nèi)部電壓發(fā)生電路，其中，第二外部電壓的目標(biāo)電平比第一外部電壓的目標(biāo)電平高。
[0154]技術(shù)方案23.根據(jù)技術(shù)方案21所述的內(nèi)部電壓發(fā)生電路，其中，當(dāng)?shù)谝煌獠侩妷罕患せ顣r，控制信號發(fā)生單元產(chǎn)生第一控制信號和第二控制信號，第一控制信號被激活為第二外部電壓的電平，第二控制信號等于第二外部電壓與內(nèi)部電壓中的較高者。
[0155]技術(shù)方案24.根據(jù)技術(shù)方案23所述的內(nèi)部電壓發(fā)生電路，其中，當(dāng)?shù)谝煌獠侩妷罕蝗ゼせ顣r，控制信號發(fā)生單元去激活第一控制信號。
【主權(quán)項(xiàng)】
1.一種內(nèi)部電壓發(fā)生電路，包括: 第一控制信號發(fā)生單元，適用于在第一外部電壓被激活時產(chǎn)生被激活為第二外部電壓的電平的第一控制信號； 第二控制信號發(fā)生單元，適用于產(chǎn)生等于第二外部電壓和內(nèi)部電壓中的較高者的第二控制信號；以及 電壓發(fā)生單元，適用于通過基于第二外部電壓和振蕩信號而執(zhí)行電荷栗操作來產(chǎn)生內(nèi)部電壓，同時基于第一控制信號和第二控制信號而阻擋電流流經(jīng)發(fā)生節(jié)點(diǎn)，內(nèi)部電壓從所述發(fā)生節(jié)點(diǎn)產(chǎn)生。2.根據(jù)權(quán)利要求1所述的內(nèi)部電壓發(fā)生電路，其中，第二外部電壓的目標(biāo)電平比第一外部電壓的目標(biāo)電平高。3.根據(jù)權(quán)利要求1所述的內(nèi)部電壓發(fā)生電路，其中，第一控制信號發(fā)生單元在第一外部電壓被去激活時去激活第一控制信號。4.根據(jù)權(quán)利要求1所述的內(nèi)部電壓發(fā)生電路，其中，第一控制信號發(fā)生單元包括: 電阻元件，具有供應(yīng)有第一外部電壓的第一端； 第一 NMOS晶體管，具有連接到電阻元件的第二端的第一端、供應(yīng)有地電壓的第二端以及連接到電阻元件的第二端的柵極； 第一 PMOS晶體管，具有供應(yīng)有第二外部電壓的第一端、連接到第一節(jié)點(diǎn)的第二端以及連接到第一節(jié)點(diǎn)的柵極； 第二 NMOS晶體管，具有連接到第一節(jié)點(diǎn)的第一端、供應(yīng)有基電壓的第二端以及連接到第一 NMOS晶體管的柵極的柵極；以及 反相器，適用于接收第一節(jié)點(diǎn)的電壓以產(chǎn)生第一控制信號。5.根據(jù)權(quán)利要求1所述的內(nèi)部電壓發(fā)生電路，其中，第二控制信號發(fā)生單元包括: 第一 PMOS晶體管，具有供應(yīng)有第二外部電壓的第一端以及連接到第一節(jié)點(diǎn)的第二端，第二控制信號從所述第一節(jié)點(diǎn)產(chǎn)生； 第二 PMOS晶體管，具有連接到發(fā)生節(jié)點(diǎn)的第一端以及連接到第一節(jié)點(diǎn)的第二端； 第一電阻元件，耦接在第一PMOS晶體管的第一端與第二PMOS晶體管的柵極之間；以及 第二電阻元件，耦接在第二 PMOS晶體管的第一端與第一 PMOS晶體管的柵極之間。6.根據(jù)權(quán)利要求1所述的內(nèi)部電壓發(fā)生電路，其中，電壓發(fā)生單元包括: 第一輸入單元，適用于在第一控制信號被激活時將第一輸入節(jié)點(diǎn)的電壓固定為特定電平，以及在第一控制信號被去激活時基于振蕩信號而觸發(fā)第一輸入節(jié)點(diǎn)的電壓； 第二輸入單元，適用于在第一控制信號被激活時將第二輸入節(jié)點(diǎn)的電壓固定為特定電平，以及在第一控制信號被去激活時基于振蕩信號而將第二輸入節(jié)點(diǎn)的電壓觸發(fā)為具有與第一輸入節(jié)點(diǎn)相反的相位；以及 電荷栗單元，適用于基于第一輸入節(jié)點(diǎn)和第二輸入節(jié)點(diǎn)的電壓以及第二外部電壓來產(chǎn)生內(nèi)部電壓，同時基于第二控制信號而阻擋電流流經(jīng)發(fā)生節(jié)點(diǎn)。7.根據(jù)權(quán)利要求6所述的內(nèi)部電壓發(fā)生電路，其中，電荷栗單元包括: 第一電容性元件，耦接在第一輸入節(jié)點(diǎn)與第一內(nèi)部節(jié)點(diǎn)之間； 第二電容性元件，耦接在第二輸入節(jié)點(diǎn)與第二內(nèi)部節(jié)點(diǎn)之間； 第一 PMOS晶體管，耦接在發(fā)生節(jié)點(diǎn)與第一內(nèi)部節(jié)點(diǎn)之間，并具有連接到第二內(nèi)部節(jié)點(diǎn)的柵極以及供應(yīng)有第二控制信號的基體； 第二 PMOS晶體管，耦接在發(fā)生節(jié)點(diǎn)與第二內(nèi)部節(jié)點(diǎn)之間，并具有連接到第一內(nèi)部節(jié)點(diǎn)的柵極以及供應(yīng)有第二控制信號的基體； 第一 NMOS晶體管，具有連接到第一內(nèi)部節(jié)點(diǎn)的第一端、供應(yīng)有第二外部電壓的第二端、連接到第二內(nèi)部節(jié)點(diǎn)的柵極以及連接到第二輸入節(jié)點(diǎn)的基體； 第二 NMOS晶體管，具有連接到第二內(nèi)部節(jié)點(diǎn)的第一端、供應(yīng)有第二外部電壓的第二端、連接到第一內(nèi)部節(jié)點(diǎn)的柵極以及連接到第一輸入節(jié)點(diǎn)的基體； 第三NMOS晶體管，具有連接到第二內(nèi)部節(jié)點(diǎn)的第一端、供應(yīng)有第二外部電壓的第二端和柵極以及連接到第一輸入節(jié)點(diǎn)的基體；以及 第四NMOS晶體管，具有連接到第一內(nèi)部節(jié)點(diǎn)的第一端、供應(yīng)有第二外部電壓的第二端和柵極以及連接到第二輸入節(jié)點(diǎn)的基體。8.一種半導(dǎo)體器件，包括: 第一電壓傳送線，適用于傳送通過第一電壓焊盤而輸入的第一外部電壓； 第二電壓傳送線，適用于傳送通過第二電壓焊盤而輸入的第二外部電壓； 第三電壓傳送線，適用于傳送內(nèi)部電壓； 內(nèi)部電路，適用于使用被傳送到第一電壓傳送線到第三電壓傳送線的電壓來執(zhí)行預(yù)定操作； 內(nèi)部電壓發(fā)生單元，適用于通過基于第二外部電壓和振蕩信號而執(zhí)行電荷栗操作來產(chǎn)生內(nèi)部電壓；以及 NMOS晶體管，耦接在第二電壓傳送線與第三電壓傳送線之間，其中，NMOS晶體管在內(nèi)部電路被測試時導(dǎo)通。9.一種半導(dǎo)體器件，包括: 第一半導(dǎo)體芯片，包括第一電壓焊盤和第二電壓焊盤、第一 NMOS晶體管以及第一內(nèi)部電壓發(fā)生單元和第一內(nèi)部電路，第一內(nèi)部電壓發(fā)生單元適用于基于通過第二電壓焊盤而輸入的電壓以及第一振蕩信號來產(chǎn)生第一內(nèi)部電壓，第一內(nèi)部電路使用通過第一電壓焊盤和第二電壓焊盤而輸入的電壓以及第一內(nèi)部電壓來驅(qū)動，其中，第一 NMOS晶體管耦接在第二電壓焊盤與從其產(chǎn)生第一內(nèi)部電壓的第一發(fā)生節(jié)點(diǎn)之間，并在第一內(nèi)部電路被測試時導(dǎo)通； 第二半導(dǎo)體芯片，包括第三電壓焊盤和第四電壓焊盤、第二 NMOS晶體管以及第二內(nèi)部電壓發(fā)生單元和第二內(nèi)部電路，第二內(nèi)部電壓發(fā)生單元適用于基于通過第四電壓焊盤輸入的電壓以及第二振蕩信號來產(chǎn)生第二內(nèi)部電壓，第二內(nèi)部電路使用通過第三電壓焊盤和第四電壓焊盤而輸入的電壓以及第二內(nèi)部電壓來驅(qū)動，其中，第二 NMOS晶體管耦接在第四電壓焊盤與從其產(chǎn)生第二內(nèi)部電壓的第二發(fā)生節(jié)點(diǎn)之間，并在第二內(nèi)部電路被測試時導(dǎo)通；第一芯片通孔，適用于耦接第一電壓焊盤與第三電壓焊盤以傳送第一外部電壓；以及第二芯片通孔，適用于耦接第二電壓焊盤與第四電壓焊盤以傳送第二外部電壓。10.一種內(nèi)部電壓發(fā)生電路，包括: 控制信號發(fā)生單元，適用于基于第一外部電壓和第二外部電壓以及內(nèi)部電壓來產(chǎn)生一個或更多個控制信號；以及 電壓發(fā)生單元，適用于通過基于第二外部電壓和振蕩信號而執(zhí)行電荷栗操作來產(chǎn)生內(nèi)部電壓，同時基于所述一個或更多個控制信號而阻擋電流流經(jīng)發(fā)生節(jié)點(diǎn)，內(nèi)部電壓從發(fā)生節(jié)點(diǎn)產(chǎn)生。
【文檔編號】G11C5/14GK105845165SQ201510531691
【公開日】2016年8月10日
【申請日】2015年8月26日
【發(fā)明人】金淵郁
【申請人】愛思開海力士有限公司