可編程控制多晶熔絲電路及包含該電路的集成電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路領(lǐng)域，進(jìn)一步涉及一種可編程控制多晶熔絲電路及包含該電路的集成電路和芯片。
【背景技術(shù)】
[0002]在芯片制造過程中，受工藝的偏差、電路的失配以及生產(chǎn)批次不同等影響，生產(chǎn)芯片的參數(shù)與設(shè)計(jì)值存在較大的偏差。這會給高精度模擬集成電路的設(shè)計(jì)帶來很大的影響。因此在設(shè)計(jì)此類芯片時，會在電路中加入修調(diào)結(jié)構(gòu)，以便對后續(xù)測試中不符合設(shè)計(jì)的芯片進(jìn)行參數(shù)調(diào)整。
[0003]現(xiàn)階段常用的修調(diào)方式主要分為激光熔斷和電流熔斷兩種，其中激光熔斷方式是利用激光將電路中的多晶熔斷，這種方式較為直接，但只能在封裝之前進(jìn)行修調(diào)且成本較高。因而也就排除了對封裝工序以后尤其是在老化試驗(yàn)過程中發(fā)現(xiàn)的有存儲器單元進(jìn)行修復(fù)的可能性。
[0004]另外一種是電流熔斷多晶，但是傳統(tǒng)的方法是在多晶熔絲兩端放置探針和電流通路的壓焊點(diǎn)(PAD)，如果需要調(diào)整的位置很多就造成了面積浪費(fèi)，無形中增加了制造的成本。

【發(fā)明內(nèi)容】

[0005]有鑒于此，本發(fā)明的目的在于提供一種可編程控制多晶熔絲電路及含該電路的集成電路，以克服現(xiàn)有技術(shù)中存在的多晶熔絲電路的問題。
[0006]為達(dá)到上述目的，本發(fā)明提供一種可編程控制多晶熔絲電路，其包括:
[0007]熔絲單元，包含多晶熔絲，是能對所述多晶熔絲進(jìn)行燒錄的電路單元；
[0008]偽熔絲單元，是不實(shí)際燒錄所述多晶熔絲，但能讀取所述多晶熔絲狀態(tài)的電路單元；
[0009]第一多路選擇器，一路輸入接外部編程指令端口，另一路輸入控制選擇信號，一路輸出接熔絲單元，另一路輸出接偽熔絲單元;所述第一多路選擇器根據(jù)所述控制選擇信號來選擇哪一路輸出導(dǎo)通；
[0010]第二多路選擇器，一路輸入為兩股，分別接熔絲單元和偽熔絲單元，另一路輸入控制選擇信號，輸出則接輸出端口，所述第二多路選擇器根據(jù)所述控制選擇信號來選擇哪一路輸入導(dǎo)通。
[0011]根據(jù)本發(fā)明的一種具體實(shí)施方案，所述熔絲單元包含多晶熔絲，多晶熔絲一端與電源連接，另一端連接熔絲控制電路，所述另一端還連接至反相器輸入端，所述反相器輸出端連接第二多路選擇器和第一多路選擇器；
[0012]所述熔絲控制電路由NMOS電平穩(wěn)定器和NMOS晶體管緩沖器并聯(lián)。
[0013]根據(jù)本發(fā)明的一種具體實(shí)施方案，所述偽熔絲單元包括寄存器，所述寄存器的輸出端連接第一多路選擇器，輸出端連接第二多路選擇器。
[0014]根據(jù)本發(fā)明的一種具體實(shí)施方案，所述NMOS電平穩(wěn)定器的柵極與偏置電壓連接。
[0015]根據(jù)本發(fā)明的一種具體實(shí)施方案，所述反相器為一非門，所述非門的輸入端與多晶熔絲相連，所述非門的輸出端連接至第一多路選擇器和第二多路選擇器。
[0016]根據(jù)本發(fā)明的一種具體實(shí)施方案，所述熔絲單元進(jìn)一步包括PMOS管，其源極接電源，漏極接NMOS電平穩(wěn)定器的漏極和多晶熔絲。
[0017]根據(jù)本發(fā)明的一種具體實(shí)施方案，所述外部編程指令端口和控制選擇信號通過一或非門連接至NMOS晶體管緩沖器的柵極。
[0018]本發(fā)明還提供一種集成電路，所述集成電路包括以上任意一種方案所述的可編程控制多晶熔絲電路。
[0019]通過以上技術(shù)方案，本發(fā)明的可編程控制多晶熔絲電路和集成電路的有益效果在于:
[0020](I)通過熔絲控制電路中設(shè)置外部編程指令端口和寄存器狀態(tài)讀取端口，使該電路同時具備預(yù)燒和狀態(tài)讀取功能，解決傳統(tǒng)熔絲電路操作復(fù)雜，占用芯片面積的問題；
[0021](2)通過設(shè)置兩個多路選擇器，可以在外部電路和內(nèi)部寄存器之間進(jìn)行選擇；
[0022](3)通過本電路的具體構(gòu)造，提出了硬件可模擬燒錄的電路和實(shí)現(xiàn)方案，給實(shí)際芯片在線模擬燒錄提供了可操作的具體電路，為在線排除工藝生產(chǎn)帶來的誤差進(jìn)行模擬燒錄，保證最終燒錄能夠?yàn)槊款w芯片量身定做燒錄方案提供了機(jī)會。
【附圖說明】
[0023]圖1是本發(fā)明的實(shí)施例1的熔絲控制電路中的控制信號選擇原理圖；
[0024]圖2是本發(fā)明的實(shí)施例1單個可編程控制多晶熔絲電路的電路圖；
[0025]圖3是本發(fā)明的實(shí)施例1多個可編程控制多晶熔絲電路的電路圖。
【具體實(shí)施方式】
[0026]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對本發(fā)明作進(jìn)一步的詳細(xì)說明。
[0027]實(shí)施例1
[0028]圖1中，101為多路選擇器，一端輸入接IN，一端接控制選擇信號C，輸出一端接102熔絲單元，另一端接偽熔絲單元103，104為多路選擇器，輸入兩端接熔絲單元和偽熔絲單元輸出，另一端輸入接控制選擇信號C，輸出為OUT。
[0029]圖2中，Xl為或非門，輸入一端為ENP，另一端接DFF1，D觸發(fā)器的輸出Q端;Xl輸出接MlNMOS管的柵極，源極接地，漏極接M2NM0S管的漏極，M2柵極接Vbias，源極接地，Rl為熔絲，一端接電源，另一端接M2漏極，M3PM0S管源極接電源，柵極接Ven，漏極接M2的漏極。X2反相器輸入接M3漏極，輸出接MUXI多路選擇器的AO端和MUX2多路選擇器的AO端，MUXI的Al端接Al，S端接控制選擇信號SO，輸出為Z，接到DFFI的輸入D端，DFFl的CLK端接CLK，RST端接RST，輸出Q端接MUX2多路選擇器的Al端，MUX2的S端接控制選擇信號SI，輸出為Z。
[0030]圖3 中，F(xiàn)USE I 輸入端為ENP，Vb ias，Ven，CLK，RST，SO，SI，AI 接FUSEn 的 Q端，輸出 Q端接FUSE2的輸入Al端，F(xiàn)USE2輸入端為ENP，Vbias，Ven，CLK，RST，SO，SI，輸出Q端接下一級FUSE 的 AI 端，F(xiàn)USEn 的輸入為ENP，Vb i a s，Ven，CLK，RST，SO，SI，輸出端Q接FUSE I 的 AI 端，輸入Al接上一級的Q端。
[0031]這一結(jié)構(gòu)主要包括多晶熔絲、數(shù)據(jù)存儲、熔絲控制電路。該電路的編程指令和狀態(tài)讀取的端口可采取復(fù)用的結(jié)構(gòu)。圖2為單個可編程控制多晶熔絲結(jié)構(gòu)，熔斷信號是通過ENP和寄存器的狀態(tài)共同作用。兩個選通開關(guān)中SO控制存入數(shù)據(jù)或者存入熔絲狀態(tài)，SI控制正常熔絲輸出或者進(jìn)行模擬燒錄測試。
[0032]本實(shí)施例電路的工作原理如下:
[0033]模擬燒錄過程時，ENP為邏輯I，M1始終不開啟，MUXl和MUX2通過控制選擇信號，選擇Al路，那么Z的輸出為Al數(shù)據(jù)，整個過程并不會真正熔斷熔絲，構(gòu)成偽熔絲回路。
[0034]實(shí)際燒錄過程時，ENP為邏輯O，MUX1選擇AO路，上電后Rl為上拉電阻，所以MUXl的AO為O，則Xl輸出為邏輯I，M1開啟，M2通過Vbias產(chǎn)生大電流，熔斷Rl，MUX2通過控制選擇信號SI，選擇AO路，輸出到Z，構(gòu)成熔絲回路。
[0035]Q端可讀取燒錄狀態(tài)。
[0036]如將圖2所述電路作為一個單元，則可以通過圖3方式級聯(lián)多級單元，實(shí)現(xiàn)多位修調(diào)。
[0037]以上所述的具體實(shí)施例，對本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種可編程控制多晶熔絲電路，其特征在于包括: 熔絲單元，包含多晶熔絲，所述熔絲單元是能對所述多晶熔絲進(jìn)行燒錄的電路單元； 偽熔絲單元，是不實(shí)際燒錄所述多晶熔絲，但能讀取所述多晶熔絲狀態(tài)的電路單元； 第一多路選擇器，一路輸入接外部編程指令端口，另一路輸入接控制選擇信號，一路輸出接熔絲單元，另一路輸出接偽熔絲單元;所述第一多路選擇器根據(jù)所述控制選擇信號來選擇所述第一多路選擇器的哪一路輸出導(dǎo)通； 第二多路選擇器，一路輸入為兩股，分別接熔絲單元和偽熔絲單元，另一路輸入控制選擇信號，輸出則接輸出端口，所述第二多路選擇器根據(jù)所述控制選擇信號來選擇所述第二多路選擇器的哪一路輸入導(dǎo)通。2.根據(jù)權(quán)利要求1所述的可編程控制多晶熔絲電路，其特征在于， 所述多晶熔絲一端與電源連接，另一端連接熔絲控制電路，所述另一端還連接至反相器輸入端，所述反相器輸出端連接第二多路選擇器和第一多路選擇器； 所述熔絲控制電路由NMOS電平穩(wěn)定器和NMOS晶體管緩沖器并聯(lián)。3.根據(jù)權(quán)利要求1所述的可編程控制多晶熔絲電路，其特征在于，所述偽熔絲單元包括寄存器，所述寄存器的輸出端連接第一多路選擇器，輸出端連接第二多路選擇器，所述寄存器讀取熔絲的燒錄狀態(tài)。4.根據(jù)權(quán)利要求2所述的可編程控制多晶熔絲電路，其特征在于，所述匪OS電平穩(wěn)定器的柵極與偏置電壓連接。5.根據(jù)權(quán)利要求2所述的可編程控制多晶熔絲電路，其特征在于，所述反相器為一非門，所述非門的輸入端與多晶熔絲相連，所述非門的輸出端連接至第一多路選擇器和第二多路選擇器。6.根據(jù)權(quán)利要求2所述的可編程控制多晶熔絲電路，其特征在于，所述熔絲單元進(jìn)一步包括PMOS管，其源極接電源，漏極接NMOS電平穩(wěn)定器的漏極和多晶熔絲。7.根據(jù)權(quán)利要求2所述的可編程控制多晶熔絲電路，其特征在于，所述外部編程指令端口和控制選擇信號通過一或非門連接至NMOS晶體管緩沖器的柵極。8.—種集成電路，其特征在于，所述集成電路包括如權(quán)利要求1-7任意一項(xiàng)所述的可編程控制多晶熔絲電路。
【專利摘要】一種可編程控制多晶熔絲電路，包括：熔絲單元，包含多晶熔絲，是能對所述多晶熔絲進(jìn)行燒錄的電路單元；偽熔絲單元，是不實(shí)際燒錄所述多晶熔絲，但能讀取所述多晶熔絲狀態(tài)的電路單元；第一多路選擇器，一路輸入接外部編程指令端口，另一路輸入連接控制選擇信號，一路輸出接熔絲單元，另一路輸出接偽熔絲單元；第二多路選擇器，一路輸入為兩股，分別接熔絲單元和偽熔絲單元，另一路輸入接控制選擇信號，輸出則接輸出端口。本電路較傳統(tǒng)熔絲電路提出了硬件可模擬燒錄的電路和實(shí)現(xiàn)方案，給實(shí)際芯片在線模擬燒錄提供了可操作的具體電路，為在線排除工藝生產(chǎn)帶來的誤差進(jìn)行模擬燒錄，保證最終燒錄能夠?yàn)槊款w芯片量身定做燒錄方案提供了機(jī)會。
【IPC分類】G11C17/16, G11C17/18
【公開號】CN105575436
【申請?zhí)枴緾N201610098912
【發(fā)明人】李文昌, 劉征
【申請人】中國科學(xué)院半導(dǎo)體研究所
【公開日】2016年5月11日
【申請日】2016年2月23日