運用于雙端口靜態(tài)存儲器的寫入擾動減輕電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種運用于靜態(tài)存儲器(SRAM)的電路，尤其涉及一種運用于雙端口靜態(tài)存儲器的寫入擾動減輕電路。
【背景技術(shù)】
[0002]請參照圖1,其所繪示為雙端口靜態(tài)存儲器(dual port SRAM)的存儲單元(memorycell)示意圖。存儲單元100包括:栓鎖電路(latching circuit) 110、四個通道開關(guān)(passgate) APGl、APG2、BPGl、BPG2。
[0003]栓鎖電路110中，反相器104輸出端連接至反相器102輸入端，且反相器104輸入端連接至反相器102輸出端。再者，反相器104輸出端是作為栓鎖電路110的輸出端0，反相器102輸出端是作為栓鎖電路110的反相輸出端0B。
[0004]再者，每個存儲單元100中具有兩個端口(以下稱為A端口與B端口)。在A端口中，A端口字元線AWL控制A端口第一通道開關(guān)APGl與A端口第二通道開關(guān)APG2的開啟與關(guān)閉，使得寫入數(shù)據(jù)可經(jīng)由A端口位元線ABL與A端口反相位元線ABLB儲存于存儲單元100中，或者經(jīng)由A端口位元線ABL與A端口反相位元線ABLB讀取儲存于存儲單元100中的儲存數(shù)據(jù)。
[0005]同理，在B端口中，B端口字元線BWL控制B端口第一通道開關(guān)BPGl與B端口第二通道開關(guān)BPG2的開啟與關(guān)閉，使得寫入數(shù)據(jù)可經(jīng)由B端口位元線BBL與B端口反相位元線BBLB儲存于存儲單元100中，或者經(jīng)由B端口位元線BBL與B端口反相位元線BBLB讀取儲存于存儲單元100中的儲存數(shù)據(jù)。
[0006]再者，A端口第一通道開關(guān)APGl連接于A端口位元線ABL與栓鎖電路110的輸出端O之間，且A端口第一通道開關(guān)APGl的控制端連接至A端口字元線AWL ；A端口第二通道開關(guān)APG2連接于A端口反相位元線ABLB與栓鎖電路110的反相輸出端OB之間，且A端口第二通道開關(guān)APG2的控制端連接至字元線AWL。
[0007]B端口第一通道開關(guān)BPGl連接于B端口位元線BBL與栓鎖電路110的輸出端O之間，且B端口第一通道開關(guān)BPGl的控制端連接至B端口字元線BWL ；B端口第二通道開關(guān)BPG2連接于B端口反相位元線BBLB與栓鎖電路110的反相輸出端OB之間，且B端口第二通道開關(guān)BPG2的控制端連接至B端口字元線BWL。
[0008]基本上，A端口字元線AWL、A端口位元線ABL、A端口反相位元線ABLB可視為存儲單元100的A端口信號線；B端口字元線BWL、B端口位元線BBL、B端口反相位元線BBLB可視為存儲單元100的B端口信號線，而連接于存儲單元100的控制電路(未繪示)可經(jīng)由A端口信號線或者B端口信號線來對存儲單元100進(jìn)行讀取動作或者寫入動作。而以下簡單介紹雙端口靜態(tài)存儲器的存儲單元的動作原理。
[0009]如圖2A與圖2B所示，其為利用A端口信號線對存儲單元進(jìn)行讀取動作的示意圖。其中，栓鎖電路110的輸出端O為Vcc電壓的高電平，栓鎖電路110的反相輸出端OB為OV的低電平。
[0010]如圖2A所示，在A端口字元線AWL尚未動作前(A端口字元線AWL為0V)，控制電路(未繪示)將A端口位元線ABL以及A端口反相位元線ABLB預(yù)充電(pre-charge)至Vcc電壓。之后，浮接(floating)A端口位元線ABL以及A端口反相位元線ABLB。
[0011]如圖2B所示，當(dāng)A端口字元線AWL動作時(A端口字元線AWL為Vcc電壓)，A端口第一通道開關(guān)APG1與A端口第二通道開關(guān)APG2同時開啟(turn on)。由于栓鎖電路110的輸出端0為Vcc電壓的高電平，A端口位元線ABL會維持在Vcc。再者，由于反相輸出端0B為0V的低電平，A端口反相位元線ABLB會產(chǎn)生放電電流(discharge current) Id流向栓鎖電路110的反相輸出端0B，使得A端口反相位元線ABLB降低至0V。因此，根據(jù)A端口位元線ABL以及A端口反相位元線ABLB上的電壓即可得知存儲單元100的儲存數(shù)據(jù)，并完成讀取動作。
[0012]同理，相同于圖2A與圖2B的運作方式，也可以用存儲單元的B端口信號線來對存儲單元100進(jìn)行讀取動作。
[0013]再者，上述雙端口靜態(tài)存儲器的存儲單元100的特點在于可以同時利用A端口信號線與B端口信號線來對存儲單元100進(jìn)行讀取動作。換言之，控制電路(未繪示)可以任意地利用單一端口的信號線，或者兩個端口的信號線來對存儲單元100進(jìn)行讀取動作。
[0014]如圖3A與圖3B所示，其為利用A端口信號線對存儲單元進(jìn)行寫入動作的示意圖。其中，栓鎖電路110的輸出端ο為Vcc電壓的高電平，栓鎖電路110的反相輸出端0B為0V的低電平。再者，控制電路(未繪示)將0V的低電平儲存于存儲單元100中。
[0015]如圖3A所示，在A端口字元線AWL尚未動作前(A端口字元線AWL為0V)，控制電路(未繪示)提供0V的低電平至A端口位元線ABL以及提供Vcc電壓的高電平至A端口反相位元線ABLB。
[0016]如圖3B所示，當(dāng)A端口字元線AWL動作時(A端口字元線AWL為Vcc電壓)，A端口第一通道開關(guān)APG1與A端口第二通道開關(guān)APG2同時開啟(turn on)。由于A端口位元線ABL為0V的低電平，所以產(chǎn)生一放電電流Id由栓鎖電路110的輸出端0流向A端口位元線ABL，使得栓鎖電路110的輸出端0變化為0V的低電平。同時，由于A端口反相位元線ABLB為Vcc電壓的高電平，所以產(chǎn)生一充電電流Ic由A端口反相位元線ABLB流向栓鎖電路110的反相輸出端0B向，使得反相輸出端0B變化為Vcc電壓的高電平，并完成寫入動作。
[0017]同理，相同于圖3A與圖3B的運作方式，也可以用存儲單元的B端口信號線來對存儲單元100進(jìn)行寫入動作。
[0018]上述雙端口靜態(tài)存儲器的存儲單元100的另一特點在于可以在任意時刻，利用一個端口信號線來對存儲單元100進(jìn)行讀取動作，而利用另一個端口信號線來對存儲單元100進(jìn)行寫入動作。然而，進(jìn)行上述讀取動作與寫入動作時，將可能產(chǎn)生寫入擾動(writedisturbance),造成寫入失敗(write failure)使得數(shù)據(jù)無法正確的寫入存儲單元100。以下對其進(jìn)行說明。
[0019]如圖4A至圖4C所示，其為利用A端口信號線對存儲單元進(jìn)行寫入動作并且利用B端口信號線對存儲單元進(jìn)行讀取動作的示意圖。其中，栓鎖電路110的輸出端0為Vcc電壓的高電平，栓鎖電路110的反相輸出端0B為0V的低電平。再者，控制電路(未繪示)欲將0V的低電平儲存于存儲單元100中。
[0020]如圖4A所示，在A端口字元線AWL與B端口字元線BWL尚未動作前，控制電路(未繪示)提供0V的低電平至A端口位元線ABL以及提供Vcc電壓的高電平至A端口反相位元線ABLB。并且，將B端口位元線BBL以及B端口反相位元線BBLB預(yù)充電(pre-charge)至Vcc電壓后，浮接(floating) B端口位元線BBL以及B端口反相位元線BBLB。
[0021 ] 如圖4B所示，當(dāng)A端口字元線AWL與B端口字元線BWL動作時，A端口第一通道開關(guān)APG1、A端口第二通道開關(guān)APG2、B端口第一通道開關(guān)BPG1與B端口第二通道開關(guān)BPG2同時開啟(turn on)。由于B端口位元線BBL為Vcc電壓的高電平且A端口位元線ABL為0V的低電平，所以產(chǎn)生一放電電流Id由B端口位元線BBL經(jīng)過栓鎖電路110的輸出端0到A端口位元線ABL，并造成寫入擾動。
[0022]再者，當(dāng)寫入擾動發(fā)生時，可能會造成栓鎖電路110的輸出端0無法變化為0V的低電平，此即為寫入失敗。
[0023]如圖4C所示，時間點tl至?xí)r間點t2之間，為A端口字元線AWL與B端口字元線BWL的動作區(qū)間。在時間點tl至?xí)r間點t2之間，由于放電電流Id由B端口位元線BBL經(jīng)過栓鎖電路110的輸出端0到A端口位元線ABL，所以產(chǎn)生寫入擾動(區(qū)間I)。因此，于t2時間點時，栓鎖電路110的輸出端0無法變化為0V的低電平，反而回復(fù)到Vcc電壓的高電平，因而造成寫入失敗(區(qū)間II)。
[0024]由以上的說明可知，于利用A端口來進(jìn)行寫入動作并利用B端口來進(jìn)行讀取動作的情況。如果A端口位元線ABL與B端口位元線BBL的電平不同，且A端口字元線AWL與B端口字元線BWL動作時，會在A端口位元線ABL與B端口位元線BBL之間產(chǎn)生放電電流，并造成與入擾動。
[0025]同理,如果A端口反相位元線ABLB與B端口反相位元線BBLB的電平不同，且A端口字元線AWL與B端口字元線BWL動作時，會在A端口反相位元線ABLB與B端口反相位元線BBLB之間產(chǎn)生放電電流，并造成寫入擾動。
[0026]請參照圖5，其所繪示為現(xiàn)有雙端口靜態(tài)存儲器的寫入擾動曲線示意圖。其中，Tsk為兩個字元線之間的動作時間差(Timing skew between two word lines),而Vcc為高電平的電壓?；旧?，寫入動作與讀取動作之間的時間差是影響寫入擾動的一個因素。而Vcc電壓也是影響寫入擾動的另一個因素。
[0027]舉例來說，利用A端口信號線進(jìn)行寫入動作且利用B端口信號線進(jìn)行讀取動作時，A端口字元線AWL與B端口字元線BWL的動作時間差即為Tsk。亦即，當(dāng)A端口字元線AWL與B端口字元線BWL同時動作時，則Tsk等于0 ;當(dāng)A端口字元線AWL先動作之后B端口字元線BWL再動作時，則Tsk大于0 ;當(dāng)B端口字元線BWL先動作之后A端口字元線AWL再動作時，