用于靜態(tài)隨機存儲器的存儲單元和靜態(tài)隨機存儲器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及存儲器技術(shù)領(lǐng)域，特別涉及一種用于靜態(tài)隨機存儲器的存儲單元和靜態(tài)隨機存儲器。
【背景技術(shù)】
[0002]隨著存儲技術(shù)的發(fā)展，出現(xiàn)了各種類型的半導(dǎo)體存儲器，例如靜態(tài)隨機存儲器(SRAM)、動態(tài)隨機存儲器(DRAM)、可擦除可編程只讀存儲器(EPR0M)、電可擦除可編程只讀存儲器(EEPROM)和閃存(Flash)等。
[0003]其中，靜態(tài)隨機存儲器不采用電容器，而是以雙穩(wěn)態(tài)觸發(fā)器為基礎(chǔ)進行數(shù)據(jù)儲存的，因此不需要對電容器進行周期性充電即能保存其存儲的數(shù)據(jù)。只要持續(xù)有電源提供，所述靜態(tài)隨機存儲器可保持其存儲狀態(tài)而不需要任何數(shù)據(jù)更新的操作。由于無須不斷充電即可正常運作，因此所述靜態(tài)隨機存儲器的處理速度較其他存儲器更快更穩(wěn)定，通常作為高速緩沖存儲器應(yīng)用于計算機等領(lǐng)域。
[0004]所述靜態(tài)隨機存儲器包括由存儲單元(Cell)組成的陣列，每個存儲單元可存儲一“位”數(shù)據(jù)。典型的存儲單元包括兩個反相器和兩個存取晶體管，兩個反相器交叉耦合形成雙穩(wěn)態(tài)觸發(fā)器，兩個存取晶體管分別與兩個反相器的輸出端連接，字線控制存取晶體管以選擇讀取或?qū)懭氩僮魉璧膯卧?br>[0005]請參考圖1，其為現(xiàn)有技術(shù)的靜態(tài)隨機存儲器的存儲單元的結(jié)構(gòu)示意圖。如圖1所示，現(xiàn)有的靜態(tài)隨機存儲器的存儲單元10通常包括4個NMOS晶體管和2個PMOS晶體管，共6個晶體管，所述6個晶體管具體包括第一 NMOS晶體管Tl、第二 NMOS晶體管T2、第三NMOS晶體管T3、第四NMOS晶體管T4、第一 PMOS晶體管T5和第二 PMOS晶體管T6，其中，所述第一NMOS晶體管Tl和第一 PMOS晶體管T5組成第一反相器；所述第二 NMOS晶體管N2和第二PMOS晶體管T6組成第二反相器，所述第一反相器和第二反相器交叉耦合形成雙穩(wěn)態(tài)觸發(fā)器；所述第三NMOS晶體管T3和第四NMOS晶體管T4作為存取晶體管均受字線WL控制，所述第一反相器的輸出端Ql通過所述第三NMOS晶體管T3與第一位線BL連接，所述第二反相器的輸出端Q2通過第四NMOS晶體管T4與第二位線BL’連接。
[0006]字線WL的控制信號為高電平時，第三NMOS晶體管T3和第四NMOS晶體管T4導(dǎo)通，第一 NMOS晶體管Tl、第二 NMOS晶體管T2、第一 PMOS晶體管T5和第二 PMOS晶體管T6所組成的雙穩(wěn)態(tài)觸發(fā)器可讀取數(shù)據(jù)或者寫入數(shù)據(jù)。進行寫入操作時，由于字線WL的控制信號為高電平時，第三NMOS晶體管T3和第四NMOS晶體管T4導(dǎo)通，第一位線BL和第二位線BL’上的信號分別送到所述第一反相器的輸出端Ql和所述第二反相器的輸出端Q2。進行讀取操作時，第一位線BL和第二位線BL’預(yù)充電，存儲單元10所儲存的信息通過第一位線BL和第二位線BL’及外接的靈敏差分放大器讀出。
[0007]然而，上述現(xiàn)有的靜態(tài)隨機存儲器卻存在如下缺點:無論是進行讀取還是進行寫入操作都需要使用兩條位線，即第一位線BL和第二位線BL’，讀取操作和寫入操作是相互制約的。
[0008]而且，隨著靜態(tài)隨機存儲器制造技術(shù)的發(fā)展，存儲單元的面積越來越小。目前已經(jīng)發(fā)展到40納米技術(shù)，存儲單元的面積通常是299 μ m2或374 μ m2。相應(yīng)的，存儲單元中的晶體管的溝道也越來越短。對所述靜態(tài)隨機存儲器而言，進行讀取或?qū)懭氩僮鞯娜哂喽榷荚絹碓姜M窄。特別是在讀取操作時，存儲單元非常容易受到干擾。
[0009]因此，如何解決現(xiàn)有的靜態(tài)隨機存儲器在讀取操作時容易發(fā)生讀取干擾的問題成為當(dāng)前亟需解決的技術(shù)問題。

【發(fā)明內(nèi)容】

[0010]本發(fā)明的目的在于提供一種用于靜態(tài)隨機存儲器的存儲單元和靜態(tài)隨機存儲器，以解決現(xiàn)有的靜態(tài)隨機存儲器在讀取操作時容易發(fā)生讀取干擾的問題。
[0011]為解決上述技術(shù)問題，本發(fā)明提供一種用于靜態(tài)隨機存儲器的存儲單元，所述用于靜態(tài)隨機存儲器的存儲單元包括??第一 NMOS晶體管、第二 NMOS晶體管、第三NMOS晶體管、第一 PMOS晶體管、第二 PMOS晶體管和第三PMOS晶體管；
[0012]所述第一 NMOS晶體管和第一 PMOS晶體管組成第一反相器；所述第二 NMOS晶體管和第二 PMOS晶體管組成第二反相器，所述第一反相器和第二反相器交叉耦合形成雙穩(wěn)態(tài)觸發(fā)器；
[0013]其中，所述第三NMOS晶體管與所述第一反相器的輸出端連接，所述第三PMOS晶體管與所述第二反相器的輸出端連接。
[0014]可選的，在所述的用于靜態(tài)隨機存儲器的存儲單元中，所述第一 NMOS晶體管、第二NMOS晶體管、第三NMOS晶體管均為N型薄膜場效應(yīng)晶體管；所述第一 PMOS晶體管、第二PMOS晶體管和第三PMOS晶體管均為P型薄膜場效應(yīng)晶體管。
[0015]可選的，在所述的用于靜態(tài)隨機存儲器的存儲單元中，還包括字線、寫入位線和讀取位線；
[0016]所述第三NMOS晶體管的柵極與字線連接，所述第三NMOS晶體管的源極與寫入位線連接。
[0017]所述第三PMOS晶體管的源極與讀取位線連接，所述第三PMOS晶體管的漏極與低電平連接。
[0018]可選的，在所述的用于靜態(tài)隨機存儲器的存儲單元中，所述第一 PMOS晶體管的源極和第二 PMOS晶體管的源極均與高電平連接，所述第一 NMOS晶體管的源極和第二 NMOS晶體管的源極均與所述低電平連接。
[0019]可選的，在所述的用于靜態(tài)隨機存儲器的存儲單元中，在寫入時，單獨通過所述寫入位線寫入信息。
[0020]可選的，在所述的用于靜態(tài)隨機存儲器的存儲單元中，在讀取時，單獨通過所述讀取位線讀取信息。
[0021]本發(fā)明還提供了一種靜態(tài)隨機存儲器，所述靜態(tài)隨機存儲器包括如上所述的用于靜態(tài)隨機存儲器的存儲單元。
[0022]在本發(fā)明提供的用于靜態(tài)隨機存儲器的存儲單元和靜態(tài)隨機存儲器中，通過采用3個NMOS晶體管和3個PMOS晶體管，使得讀取操作和寫入操作實現(xiàn)相互獨立，增大了讀取和寫入的冗余度，能夠避免讀取干擾現(xiàn)象的發(fā)生，從而提高靜態(tài)隨機存儲器讀取狀態(tài)的穩(wěn)定性。
【附圖說明】
[0023]圖1是現(xiàn)有技術(shù)的靜態(tài)隨機存儲器的存儲單元的結(jié)構(gòu)示意圖；
[0024]圖2是本發(fā)明實施例的靜態(tài)隨機存儲器的存儲單元的結(jié)構(gòu)示意圖。
【具體實施方式】
[0025]以下結(jié)合附圖和具體實施例對本發(fā)明提出的用于靜態(tài)隨機存儲器的存儲單元和靜態(tài)隨機存儲器作進一步詳細說明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。
[0026]請參考圖2，其為本發(fā)明實施例的靜態(tài)隨機存儲器的存儲單元的結(jié)構(gòu)示意圖。如圖2所示，所述用于靜態(tài)隨機存儲器的存儲單元20包括:第一 NMOS晶體管N1、第二 NMOS晶體管N2、第三NMOS晶體管N3、第一 PMOS晶體管P1、第二 PMOS晶體管P2和第三PMOS晶體管P3 ;所述第一 NMOS晶體管NI和第一 PMOS晶體管Pl組成第一反相器；所述第二 NMOS晶體管N2和第二 PMOS晶體管P2組成第二反相器，所述第一反相器和第二反相器交叉耦合形成雙穩(wěn)態(tài)觸發(fā)器；其中，所述第三NMOS晶體管與所述第一反相器的輸出端Vl連接，所述第三PMOS晶體管與所述第二反相器的輸出端V2連接。
[0027]具體的，所述第一 NMOS晶體管N1、第二 NMOS晶體管N2和第三NMOS晶體管N3均為N型薄膜場效應(yīng)晶體管，所述第一 PMOS晶