專利名稱：存儲(chǔ)器測(cè)試裝置及存儲(chǔ)器測(cè)試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于判斷是否存在缺陷位的存儲(chǔ)器測(cè)試裝置及存儲(chǔ)器測(cè)試方法。
圖6是現(xiàn)有的存儲(chǔ)器測(cè)試裝置的結(jié)構(gòu)圖。如圖所示，1是用于裝載作為測(cè)試對(duì)象的存儲(chǔ)器19的芯片，2是對(duì)裝載在芯片1上的存儲(chǔ)器19進(jìn)行測(cè)試的測(cè)試器，3是用于存儲(chǔ)數(shù)據(jù)模式等的模式程序存儲(chǔ)器，4是模式發(fā)生器，用于在將測(cè)試模式寫入存儲(chǔ)器19的情況下，在將測(cè)試模式的寫入請(qǐng)求輸出到控制電平生成器5的同時(shí)，將測(cè)試模式的寫入地址輸出到地址電平生成器6中；而在從存儲(chǔ)器19中讀出測(cè)試模式的情況下，在將測(cè)試模式的讀出請(qǐng)求輸出到控制電平生成器5的同時(shí)，將測(cè)試模式的讀出地址輸出到地址電平生成器6中。而且，模式發(fā)生器4在輸出測(cè)試模式的寫入請(qǐng)求或讀出請(qǐng)求時(shí)，從模式程序存儲(chǔ)器3中得到數(shù)據(jù)模式，并根據(jù)該數(shù)據(jù)模式，將測(cè)試模式輸出到數(shù)據(jù)電平生成比較器7中。
5是用于將從模式發(fā)生器4輸出的測(cè)試模式的寫入請(qǐng)求或讀出請(qǐng)求輸出到控制測(cè)試端子9的多個(gè)控制電平生成器，6是用于將從模式發(fā)生器4輸出的測(cè)試模式的寫入地址或讀出地址輸出到地址測(cè)試端子10的多個(gè)地址電平生成器，7是多個(gè)數(shù)據(jù)電平生成比較器，一方面在將測(cè)試模式寫入存儲(chǔ)器19的情況下，在輸出來自模式發(fā)生器4的測(cè)試模式時(shí)，將與該測(cè)試模式相對(duì)應(yīng)的H電平信號(hào)或L電平信號(hào)(以下將與測(cè)試模式對(duì)應(yīng)的H電平或L電平信號(hào)統(tǒng)稱為“測(cè)試模式信號(hào)”)輸出到數(shù)據(jù)測(cè)試端子11，而另一方面在將測(cè)試模式讀入存儲(chǔ)器19的情況下，在輸出來自模式發(fā)生器4的測(cè)試模式時(shí)，生成與該測(cè)試模式相對(duì)應(yīng)的期望值(H電平或L電平的值)同時(shí)將數(shù)據(jù)測(cè)試端子11的信號(hào)電平與期望值進(jìn)行比較。
8是用于輸入各數(shù)據(jù)電平生成比較器7的比較結(jié)果，判斷是否存在缺陷位的綜合判定器，9是與芯片1的控制端子12相連接的測(cè)試器2的控制測(cè)試端子，10是與芯片1的地址端子13相連接的測(cè)試器2的地址測(cè)試端子，11是與芯片1的數(shù)據(jù)端子14相連接的測(cè)試器2的數(shù)據(jù)測(cè)試端子，12是與測(cè)試器2的控制測(cè)試端子9相連接的芯片1的控制端子，13是與測(cè)試器2的地址測(cè)試端子10相連接的芯片1的地址端子，14是與測(cè)試器2的數(shù)據(jù)測(cè)試端子11相連接的芯片1的數(shù)據(jù)端子。
15是芯片1的CPU,16是在通過測(cè)試器2的控制測(cè)試端子9及控制端子12，輸入測(cè)試模式的寫入請(qǐng)求或讀出請(qǐng)求的情況下，在將該寫入請(qǐng)求或讀出請(qǐng)求輸出到存儲(chǔ)器19中的同時(shí)，將應(yīng)對(duì)存儲(chǔ)器19輸出的測(cè)試模式的寫入地址或讀出地址的指示輸出到地址控制器17中，并在數(shù)據(jù)總線控制器18中指示測(cè)試模式的傳送方向的總線控制器，17是在總線控制器16的指示下，從地址端子13輸入測(cè)試模式的寫入地址或讀出地址并將該寫入地址或讀出地址輸出到存儲(chǔ)器19中的地址控制器，18是在總線控制器16的指示下，控制測(cè)試模式的傳送方向的數(shù)據(jù)總線控制器，19是一方面在從總線控制器16接收測(cè)試模式的寫入請(qǐng)求時(shí)，從數(shù)據(jù)端子14輸入測(cè)試模式信號(hào)，并將該測(cè)試模式信號(hào)寫入從地址控制器17輸出的寫入地址中，而另一方面在從總線控制器16接收測(cè)試模式的讀出請(qǐng)求時(shí)，讀出存儲(chǔ)在從地址控制器17輸出的讀出地址中的測(cè)試模式信號(hào)，并將該測(cè)試模式信號(hào)輸出到數(shù)據(jù)端子14中的存儲(chǔ)器，20是測(cè)試結(jié)果端子。
下面對(duì)操作過程進(jìn)行說明。
為了確認(rèn)存儲(chǔ)器19中是否存在缺陷位，首先，執(zhí)行將測(cè)試模式寫入存儲(chǔ)器19中的處理。
具體地說，首先，由于有必要在芯片1上實(shí)施將測(cè)試模式寫入存儲(chǔ)器19的處理，所以模式發(fā)生器4將測(cè)試模式的寫入請(qǐng)求輸出到控制電平生成器5中，同時(shí)將測(cè)試模式的寫入地址輸出到地址電平生成器6中。
由此，通過控制電平生成器5的控制測(cè)試端子9和控制端子12，測(cè)試模式的寫入請(qǐng)求被輸出到芯片1的總線控制器16中，而通過地址電平生成器6的地址測(cè)試端子10和地址端子13，測(cè)試模式的寫入地址被輸出到芯片的地址控制器17中，但是此時(shí)，由于有必要將寫入存儲(chǔ)器19中的測(cè)試模式輸出到芯片1中，所以模式發(fā)生器4從模式程序存儲(chǔ)器3中得到數(shù)據(jù)模式，并根據(jù)該數(shù)據(jù)模式，將測(cè)試模式輸出到各數(shù)據(jù)電平生成比較器7中。
然后，在從模式發(fā)生器4輸出測(cè)試模式時(shí)，各數(shù)據(jù)電平生成比較器7將與該測(cè)試模式相對(duì)的H電平或L電平信號(hào)(測(cè)試模式信號(hào))輸出到數(shù)據(jù)測(cè)試端子11中。
但是，由于各數(shù)據(jù)電平生成比較器7與各數(shù)據(jù)測(cè)試端子11是一對(duì)一連接的，例如，在數(shù)據(jù)測(cè)試端子11的數(shù)量為16時(shí)，就存在16個(gè)數(shù)據(jù)電平生成比較器7，但在這種情況下，測(cè)試器2對(duì)芯片1一次輸出的數(shù)據(jù)數(shù)為16位，所以例如在執(zhí)行128位數(shù)據(jù)的寫入時(shí)，必須將測(cè)試模式分成8次進(jìn)行輸出(128位÷16位=8次)。
由此，在從測(cè)試器2將測(cè)試模式的寫入請(qǐng)求、寫入地址及測(cè)試模式信號(hào)輸出到芯片1時(shí)，總線控制器16將測(cè)試模式的寫入請(qǐng)求輸出到存儲(chǔ)器19中，地址控制器17將測(cè)試模式的寫入地址輸出到存儲(chǔ)器19中。
由此，存儲(chǔ)器19重復(fù)執(zhí)行8次從數(shù)據(jù)端子14輸入測(cè)試模式信號(hào)的處理，并執(zhí)行將該測(cè)試模式信號(hào)寫入到寫入地址中的處理。
在對(duì)存儲(chǔ)器19的測(cè)試模式寫入處理結(jié)束之后，執(zhí)行讀出存儲(chǔ)在存儲(chǔ)器19中的測(cè)試模式的處理，并執(zhí)行判斷該測(cè)試模式是否與期望值一致的處理。
具體地說，首先，由于有必要使芯片1識(shí)別實(shí)施從存儲(chǔ)器19中讀出測(cè)試模式的處理，所以模式發(fā)生器4將測(cè)試模式的讀出請(qǐng)求輸出到控制電平生成器5中，同時(shí)將測(cè)試模式的讀出地址輸出到地址電平生成器6中。
由此，從控制電平生成器5通過控制測(cè)試端子9和控制端子12，向芯片1的總線控制器16輸出測(cè)試模式的讀出請(qǐng)求，而從地址電平生成器6通過地址測(cè)試端子10和地址端子13，向芯片1的地址控制器17輸出測(cè)試模式的讀出地址，但是此時(shí)，由于有必要判斷從存儲(chǔ)器19讀出的測(cè)試模式與期望值是否一致，所以模式發(fā)生器4從模式程序存儲(chǔ)器3中得到數(shù)據(jù)模式，并根據(jù)該數(shù)據(jù)模式，將測(cè)試模式輸出到各數(shù)據(jù)電平生成比較器7中。
然后，在從模式發(fā)生器4輸出測(cè)試模式時(shí)，各數(shù)據(jù)電平生成比較器7生成與該測(cè)試模式相對(duì)應(yīng)的期望值(H電平或L電平值)。
然后，在將測(cè)試模式的讀出請(qǐng)求和讀出地址從測(cè)試器2輸出到芯片1上時(shí)，總線控制器16將測(cè)試模式的讀出請(qǐng)求輸出到存儲(chǔ)器19中，而地址控制器17將測(cè)試模式的讀出地址輸出到存儲(chǔ)器19中。
由此，讀出存在測(cè)試模式的讀出地址中的測(cè)試模式信號(hào)，并將該測(cè)試模式信號(hào)輸出到數(shù)據(jù)端子14。
但是，由于各數(shù)據(jù)端子14與各數(shù)據(jù)測(cè)試端子11是一對(duì)一連接的，例如，在數(shù)據(jù)測(cè)試端子11的數(shù)量為16時(shí)，就存在16個(gè)數(shù)據(jù)端子14，但在這種情況下，芯片1對(duì)測(cè)試器2一次輸出的數(shù)據(jù)數(shù)為16位，所以例如在執(zhí)行128位數(shù)據(jù)的讀出時(shí)，必須將測(cè)試模式分成8次進(jìn)行輸出(128位÷16位=8次)。
然后，在從芯片1的存儲(chǔ)器19輸出測(cè)試模式信號(hào)時(shí)，從數(shù)據(jù)測(cè)試端子11向數(shù)據(jù)電平生成比較器7輸入測(cè)試模式信號(hào)并由數(shù)據(jù)電平生成比較器7比較該測(cè)試模式信號(hào)和期望值。
但是，在測(cè)試模式為128位數(shù)據(jù)的情況下，反復(fù)執(zhí)行8次測(cè)試模式信號(hào)的輸入處理和比較處理。
然后在8次比較處理中，在全部數(shù)據(jù)電平生成比較器7都指示測(cè)試模式信號(hào)與期望值一致的情況下，綜合判定器8將表示在存儲(chǔ)器19中不存在缺陷位的判定結(jié)果輸出到測(cè)試結(jié)果端子20中。
另一方面，在8次比較處理中，在任一個(gè)數(shù)據(jù)電平生成比較器7指示測(cè)試模式信號(hào)與期望值不一致的情況下，將表示在存儲(chǔ)器19中存在缺陷位的判定結(jié)果輸出到測(cè)試結(jié)果端子20中。
在日本專利公開公報(bào)特開平6-110724號(hào)中公開了這樣的技術(shù)在將CPU和存儲(chǔ)器連接到總線上的系統(tǒng)中，為了檢測(cè)出在不使用總線時(shí)的總線故障而將測(cè)試模式發(fā)生器和判定器連接到總線上。
現(xiàn)有的存儲(chǔ)器測(cè)試裝置的構(gòu)成如上所述，雖然能夠判斷在存儲(chǔ)器19中是否存在缺陷位，但是存在如下問題由于在通常情況下，數(shù)據(jù)端14的寬度小于用于連接存儲(chǔ)器19和數(shù)據(jù)總線控制器18的數(shù)據(jù)輸入輸出總線18b的總線寬度，所以即使存儲(chǔ)器19與數(shù)據(jù)輸入輸出總線18b的總線寬度相配合而讀出測(cè)試模式信號(hào)，如果不分割測(cè)試模式信號(hào)，就不能將測(cè)試模式信號(hào)傳送到測(cè)試器2中，從而不能高速地執(zhí)行存儲(chǔ)器19的測(cè)試。
如果增加芯片1的端子數(shù)量，數(shù)據(jù)端子14的端子寬度就不會(huì)成為瓶頸，但是在芯片1上沒有增加端子數(shù)量的設(shè)置空間，所以實(shí)際上增加數(shù)據(jù)端子14是比較困難的。
而且，如果提高測(cè)試器2和芯片1之間的通信速度，就能夠高速地執(zhí)行存儲(chǔ)器1 9的測(cè)試，但是在這種情況下，就需要昂貴的測(cè)試器2，從而有必要將測(cè)試器2和芯片1的端子也變成與高速度相對(duì)應(yīng)的高價(jià)端子。并且有必要加強(qiáng)對(duì)測(cè)試器2的端子與芯片1的端子之間的噪音處理。
為了解決上述問題，本發(fā)明的目的在于提供無須增加芯片的端子數(shù)量就能夠高速地執(zhí)行存儲(chǔ)器測(cè)試的存儲(chǔ)器測(cè)試裝置及存儲(chǔ)器測(cè)試方法。
依據(jù)本發(fā)明首先提供一種存儲(chǔ)器測(cè)試裝置，其特征在于包括發(fā)送用于指定測(cè)試模式的測(cè)試模式關(guān)聯(lián)數(shù)據(jù)的發(fā)送裝置；根據(jù)該測(cè)試模式關(guān)聯(lián)數(shù)據(jù)而生成所指定的測(cè)試模式的期望值的期望值生成裝置；響應(yīng)上述測(cè)試模式關(guān)聯(lián)數(shù)據(jù)，將測(cè)試模式的讀出請(qǐng)求發(fā)送到存儲(chǔ)器中的存儲(chǔ)器控制裝置；以及根據(jù)該測(cè)試模式的讀出請(qǐng)求，通過數(shù)據(jù)輸入輸出總線從存儲(chǔ)器中讀出上述測(cè)試模式，并將該測(cè)試模式與期望值進(jìn)行比較的比較裝置。
其中，上述發(fā)送裝置還可以包括將測(cè)試模式編號(hào)作為上述測(cè)試模式關(guān)聯(lián)數(shù)據(jù)發(fā)送的模式編號(hào)發(fā)送裝置。
上述發(fā)送裝置還可以包括將數(shù)據(jù)模式作為上述測(cè)試模式關(guān)聯(lián)數(shù)據(jù)發(fā)送的程序發(fā)送裝置。
上述存儲(chǔ)器測(cè)試裝置還包括用于生成與上述測(cè)試模式編號(hào)相對(duì)應(yīng)的測(cè)試模式并將該測(cè)試模式輸出到數(shù)據(jù)輸入輸出總線中的測(cè)試模式生成裝置，在上述模式編號(hào)發(fā)送裝置發(fā)送測(cè)試模式編號(hào)時(shí)，上述存儲(chǔ)器控制裝置可以將測(cè)試模式的寫入請(qǐng)求發(fā)送到存儲(chǔ)器中。
上述存儲(chǔ)器測(cè)試裝置還包括根據(jù)上述數(shù)據(jù)模式生成測(cè)試模式并將該測(cè)試模式輸出到數(shù)據(jù)輸入輸出總線中的測(cè)試模式生成裝置，在上述程序發(fā)送裝置發(fā)送數(shù)據(jù)模式時(shí)，上述存儲(chǔ)器控制裝置可以將測(cè)試模式的寫入請(qǐng)求發(fā)送到存儲(chǔ)器中。
還可以設(shè)有總線切斷裝置，用于在存儲(chǔ)器控制裝置將測(cè)試模式的讀出請(qǐng)求或?qū)懭胝?qǐng)求發(fā)送到存儲(chǔ)器中時(shí)，切斷分離數(shù)據(jù)輸入輸出總線與內(nèi)部數(shù)據(jù)總線之間的聯(lián)系。
還可以設(shè)有一種綜合判定裝置，在比較裝置的比較結(jié)果表示全部測(cè)試模式都與期望值一致的情況下，輸出表示存儲(chǔ)器中不存在缺陷位的判定結(jié)果，而在比較結(jié)果表示存在與期望值不一致的測(cè)試模式的情況下，輸出表示存儲(chǔ)器中存在缺陷位的判定結(jié)果。
還可以設(shè)有用于設(shè)定通過上述數(shù)據(jù)輸入輸出總線而執(zhí)行上述存儲(chǔ)器的寫入操作的測(cè)試方式的設(shè)定裝置。
還設(shè)有用于根據(jù)比較裝置的比較結(jié)果確定存儲(chǔ)器的缺陷位的確定裝置。
確定裝置還可以根據(jù)存儲(chǔ)器的缺陷位而求出LT輔助地址。
模式編號(hào)發(fā)送裝置還可以依據(jù)模式編號(hào)發(fā)生順序存儲(chǔ)裝置而發(fā)送測(cè)試模式編號(hào)。
還設(shè)有用于修正上述發(fā)送裝置及上述測(cè)試模式生成裝置內(nèi)的至少一部分?jǐn)?shù)據(jù)模式的修正裝置。
依據(jù)本發(fā)明第二方面，提供了一種存儲(chǔ)器測(cè)試方法，其特征在于包括發(fā)送測(cè)試模式關(guān)聯(lián)數(shù)據(jù)的步驟，根據(jù)該測(cè)試模式關(guān)聯(lián)數(shù)據(jù)而生成所指定的測(cè)試模式的期望值的步驟，響應(yīng)上述測(cè)試模式關(guān)聯(lián)數(shù)據(jù)，將測(cè)試模式的讀出請(qǐng)求發(fā)送到存儲(chǔ)器中的步驟，以及根據(jù)該測(cè)試模式的讀出請(qǐng)求，通過數(shù)據(jù)輸入輸出總線將上述測(cè)試模式輸入到存儲(chǔ)器中，并將該測(cè)試模式與期望值進(jìn)行比較的步驟。
其中，還可以將測(cè)試模式編號(hào)作為上述測(cè)試模式關(guān)聯(lián)數(shù)據(jù)進(jìn)行發(fā)送。
還可以將數(shù)據(jù)模式作為上述測(cè)試模式關(guān)聯(lián)數(shù)據(jù)進(jìn)行發(fā)送。
還包括在發(fā)送上述測(cè)試模式編號(hào)時(shí)，生成與上述測(cè)試模式編號(hào)相對(duì)應(yīng)的測(cè)試模式并將該測(cè)試模式輸出到數(shù)據(jù)輸入輸出總線中的步驟以及將測(cè)試模式的寫入請(qǐng)求發(fā)送到存儲(chǔ)器中的步驟。
還包括在發(fā)送上述數(shù)據(jù)模式時(shí)，根據(jù)該數(shù)據(jù)模式生成測(cè)試模式并將該測(cè)試模式輸出到數(shù)據(jù)輸入輸出總線中的步驟以及將測(cè)試模式的寫入請(qǐng)求發(fā)送到存儲(chǔ)器中的步驟。
在將測(cè)試模式的讀出請(qǐng)求或?qū)懭胝?qǐng)求發(fā)送到存儲(chǔ)器中時(shí)，還可以切斷分離數(shù)據(jù)輸入輸出總線與內(nèi)部數(shù)據(jù)總線之間的聯(lián)系。
還可以根據(jù)測(cè)試模式與期望值的比較結(jié)果來確定存儲(chǔ)器的缺陷位。
還可以根據(jù)存儲(chǔ)器的缺陷位而求出LT輔助地址。
如上所述，依據(jù)本發(fā)明，由于在發(fā)送裝置(模式編號(hào)發(fā)送裝置或程序發(fā)送裝置)發(fā)送測(cè)試模式關(guān)聯(lián)數(shù)據(jù)(測(cè)試模式編號(hào)或數(shù)據(jù)模式)時(shí)，在生成與該測(cè)試模式關(guān)聯(lián)數(shù)據(jù)相對(duì)應(yīng)的測(cè)試模式的期望值的同時(shí)，將測(cè)試模式的讀出請(qǐng)求發(fā)送到存儲(chǔ)器中，在根據(jù)測(cè)試模式的讀出請(qǐng)求，存儲(chǔ)器將測(cè)試模式輸出到數(shù)據(jù)輸入輸出總線中時(shí)，從該數(shù)據(jù)輸入輸出總線輸入測(cè)試模式，并將測(cè)試模式與期望值進(jìn)行比較，所以能夠?qū)崿F(xiàn)高速執(zhí)行存儲(chǔ)器的測(cè)試的效果而不必增加芯片的端子數(shù)量。
依據(jù)本發(fā)明，由于在模式編號(hào)發(fā)送裝置發(fā)送測(cè)試模式編號(hào)時(shí)，根據(jù)與該測(cè)試模式編號(hào)相對(duì)應(yīng)的數(shù)據(jù)模式而生成測(cè)試模式，所以能夠?qū)崿F(xiàn)以高速將測(cè)試模式寫入存儲(chǔ)器中的效果而不必增加芯片的端子數(shù)量。
依據(jù)本發(fā)明，由于在程序發(fā)送裝置發(fā)送數(shù)據(jù)模式時(shí)，根據(jù)該數(shù)據(jù)模式而生成測(cè)試模式，并將該測(cè)試模式輸出到數(shù)據(jù)輸入輸出總線中，所以能夠?qū)崿F(xiàn)以高速將測(cè)試模式寫入存儲(chǔ)器中的效果而不必增加芯片的端子數(shù)量。
依據(jù)本發(fā)明，由于在存儲(chǔ)器控制裝置將測(cè)試模式的讀出請(qǐng)求或?qū)懭胝?qǐng)求發(fā)送到存儲(chǔ)器中時(shí)，設(shè)計(jì)了用于切斷數(shù)據(jù)輸入輸出總線與內(nèi)部數(shù)據(jù)總線之間的聯(lián)系的總線切斷裝置，所以能夠?qū)崿F(xiàn)由CPU執(zhí)行數(shù)據(jù)的寫入處理或讀出處理以外的處理的效果。
依據(jù)本發(fā)明，由于在比較裝置的比較結(jié)果表示全部測(cè)試模式都與期望值一致的情況下，輸出表示存儲(chǔ)器中不存在缺陷位的判定結(jié)果，而在比較結(jié)果表示存在與期望值不一致的測(cè)試模式的情況下，輸出表示存儲(chǔ)器中存在缺陷位的判定結(jié)果，所以能夠?qū)崿F(xiàn)確認(rèn)是否存在缺陷位的效果。
依據(jù)本發(fā)明，由于設(shè)計(jì)了用于設(shè)定通過上述數(shù)據(jù)輸入輸出總線而執(zhí)行上述存儲(chǔ)器的寫入操作的測(cè)試方式的設(shè)定裝置，所以能夠?qū)崿F(xiàn)高速執(zhí)行諸如清除存儲(chǔ)器的工作區(qū)域之類的處理的效果。
依據(jù)本發(fā)明，由于還設(shè)有用于根據(jù)比較裝置的比較結(jié)果確定存儲(chǔ)器的缺陷位的確定裝置，所以具有能夠識(shí)別存儲(chǔ)器的缺陷位的效果。
依據(jù)本發(fā)明，由于還設(shè)有根據(jù)存儲(chǔ)器的缺陷位而求出LT輔助地址的確定裝置，所以具有使從存儲(chǔ)器中除去缺陷位的激光整理過程的實(shí)施成為可能的效果。
依據(jù)本發(fā)明，由于在模式編號(hào)發(fā)生順序存儲(chǔ)裝置的基礎(chǔ)上發(fā)送測(cè)試模式編號(hào)，所以通過更新模式編號(hào)發(fā)生順序存儲(chǔ)裝置，可以實(shí)現(xiàn)執(zhí)行各種測(cè)試的效果。
依據(jù)本發(fā)明，由于設(shè)計(jì)了用于修正上述發(fā)送裝置及上述測(cè)試模式生成裝置內(nèi)的至少一部分?jǐn)?shù)據(jù)模式的修正裝置，所以能夠容易地生成各種測(cè)試模式，其結(jié)果是具有執(zhí)行各種存儲(chǔ)器測(cè)試的效果。
依據(jù)本發(fā)明，由于在發(fā)送測(cè)試模式關(guān)聯(lián)數(shù)據(jù)(測(cè)試模式編號(hào)或數(shù)據(jù)模式)時(shí)，在生成與該測(cè)試模式關(guān)聯(lián)數(shù)據(jù)相對(duì)應(yīng)的測(cè)試模式的期望值的同時(shí)，將測(cè)試模式的讀出請(qǐng)求發(fā)送到存儲(chǔ)器中，在根據(jù)該測(cè)試模式的讀出請(qǐng)求，由存儲(chǔ)器將測(cè)試模式輸出到數(shù)據(jù)輸入輸出總線中時(shí)，從該數(shù)據(jù)輸入輸出總線輸入測(cè)試模式，并將測(cè)試模式與期望值進(jìn)行比較，所以能夠?qū)崿F(xiàn)高速執(zhí)行存儲(chǔ)器的測(cè)試的效果而不必增加芯片的端子數(shù)量。
依據(jù)本發(fā)明，由于在發(fā)送測(cè)試模式編號(hào)時(shí)，根據(jù)與該測(cè)試模式編號(hào)相對(duì)應(yīng)的數(shù)據(jù)模式而生成測(cè)試模式，所以能夠?qū)崿F(xiàn)以高速將測(cè)試模式寫入存儲(chǔ)器中的效果而不必增加芯片的端子數(shù)量。
依據(jù)本發(fā)明，由于在發(fā)送數(shù)據(jù)模式時(shí)，根據(jù)該數(shù)據(jù)模式而生成測(cè)試模式，并將該測(cè)試模式輸出到數(shù)據(jù)輸入輸出總線中，所以能夠?qū)崿F(xiàn)以高速將測(cè)試模式寫入存儲(chǔ)器中的效果而不必增加芯片的端子數(shù)量。
依據(jù)本發(fā)明，由于在將測(cè)試模式的讀出請(qǐng)求或?qū)懭胝?qǐng)求發(fā)送到存儲(chǔ)器中時(shí)，可以切斷數(shù)據(jù)輸入輸出總線與內(nèi)部數(shù)據(jù)總線之間的聯(lián)系，所以能夠?qū)崿F(xiàn)由CPU執(zhí)行數(shù)據(jù)的寫入處理或讀出處理以外的處理的效果。
依據(jù)本發(fā)明，由于可以根據(jù)測(cè)試模式與期望值的比較結(jié)果來確定存儲(chǔ)器的缺陷位，所以具有能夠識(shí)別存儲(chǔ)器的缺陷位的效果。
依據(jù)本發(fā)明，由于還可以根據(jù)存儲(chǔ)器的缺陷位而求出LT輔助地址，所以具有使從存儲(chǔ)器中除去缺陷位的激光整理過程的實(shí)施成為可能的效果。


圖1是依據(jù)本發(fā)明實(shí)施例1的存儲(chǔ)器測(cè)試裝置的結(jié)構(gòu)圖。
圖2是依據(jù)本發(fā)明實(shí)施例1的存儲(chǔ)器測(cè)試方法的流程圖。
圖3是依據(jù)本發(fā)明實(shí)施例1的存儲(chǔ)器測(cè)試方法的流程圖。
圖4是依據(jù)本發(fā)明實(shí)施例5的存儲(chǔ)器測(cè)試裝置的結(jié)構(gòu)圖。
圖5是依據(jù)本發(fā)明實(shí)施例6的存儲(chǔ)器測(cè)試裝置的結(jié)構(gòu)圖。
圖6是現(xiàn)有的存儲(chǔ)器測(cè)試裝置的結(jié)構(gòu)圖。
(實(shí)施例1)圖1是依據(jù)本發(fā)明實(shí)施例1的存儲(chǔ)器測(cè)試裝置的結(jié)構(gòu)圖。如圖所示，21是用于裝載作為測(cè)試對(duì)象的存儲(chǔ)器30的芯片，22是用于存儲(chǔ)包含模式程序和測(cè)試模式編號(hào)的寫命令等的模式程序存儲(chǔ)器(發(fā)送裝置，模式編號(hào)發(fā)送裝置，程序發(fā)送裝置，模式編號(hào)發(fā)生順序存儲(chǔ)裝置)，模式程序中存儲(chǔ)用于控制存儲(chǔ)器測(cè)試流向的跳轉(zhuǎn)命令和循環(huán)計(jì)數(shù)命令等處理控制命令，用于控制存儲(chǔ)在CPU23的寄存器23a中的測(cè)試模式的寫入地址或讀出地址的地址加減運(yùn)算命令，包含測(cè)試模式編號(hào)的寫命令的發(fā)送命令以及其他存儲(chǔ)器測(cè)試所需的命令。23是用于按照存儲(chǔ)在模式程序存儲(chǔ)器22中的模式程序中所記錄的執(zhí)行順序，執(zhí)行處理控制命令和地址加減運(yùn)算命令等，特別是在將測(cè)試模式寫入存儲(chǔ)器30中或從存儲(chǔ)器30中讀出測(cè)試模式的情況下，根據(jù)模式程序的發(fā)送命令，從模式程序存儲(chǔ)器22接收包含測(cè)試模式編號(hào)的寫命令并發(fā)送該寫命令的CPU(發(fā)送裝置，模式編號(hào)發(fā)送裝置，程序發(fā)送裝置)。23a是用于存儲(chǔ)寫入地址或讀出地址(地址信息)的寄存器，24是用于在CPU23發(fā)送命令時(shí)，根據(jù)存儲(chǔ)在CPU23的寄存器23a中的寫入地址或讀出地址而檢測(cè)出CPU23的訪問對(duì)象的地址譯碼器(存儲(chǔ)器控制裝置)。
25是輸入用于指示執(zhí)行存儲(chǔ)器測(cè)試的測(cè)試執(zhí)行信號(hào)的存儲(chǔ)器測(cè)試端子，26是模式發(fā)生器(存儲(chǔ)器控制裝置，總線切斷裝置，測(cè)試模式生成裝置，期望值生成裝置)，用于輸入來自存儲(chǔ)器測(cè)試端子25的測(cè)試執(zhí)行信號(hào)，并在從地址譯碼器接收表示存儲(chǔ)器30所選擇內(nèi)容的通知作為CPU23的訪問對(duì)象時(shí)，指示總線控制器27發(fā)送對(duì)存儲(chǔ)器30的寫命令(測(cè)試模式的寫入請(qǐng)求)或讀命令(測(cè)試模式的讀出請(qǐng)求)，同時(shí)指示數(shù)據(jù)總線控制器29切斷數(shù)據(jù)輸入輸出總線29b與內(nèi)部數(shù)據(jù)總線29a之間的聯(lián)系，并根據(jù)與包含在寫命令中的測(cè)試模式編號(hào)，輸出測(cè)試模式。
27是總線控制器(存儲(chǔ)器控制裝置)，用于在模式發(fā)生器26的指示下，將寫命令或讀命令發(fā)送到存儲(chǔ)器30中，同時(shí)將應(yīng)向存儲(chǔ)器30輸出地址信息(寫入地址或讀出地址)的指示輸出到地址控制器28中。28是地址控制器(存儲(chǔ)器控制裝置)，用于在總線控制器27的指示下，輸入來自內(nèi)部地址總線28a的地址信息，并將該地址信息輸出到存儲(chǔ)器30中。29是數(shù)據(jù)總線控制器(總線切斷裝置)，用于在模式發(fā)生器26的指示下，切斷數(shù)據(jù)輸入輸出總線29b與內(nèi)部數(shù)據(jù)總線29a之間的聯(lián)系。30是存儲(chǔ)器，一方面，在從總線控制器27接收寫命令時(shí)，輸入來自數(shù)據(jù)輸入輸出總線29把的測(cè)試模式信號(hào)，并將該測(cè)試模式信號(hào)寫入從地址控制器28輸出的寫入地址中，另一方面，在從總線控制器27接收讀命令時(shí)，讀出存儲(chǔ)在從地址控制器28輸出的讀出地址中的測(cè)試模式信號(hào)，并將該測(cè)試模式信號(hào)輸出到數(shù)據(jù)輸入輸出總線29b中。31是控制端子，32是地址端子，33是數(shù)據(jù)端子。
34是多個(gè)數(shù)據(jù)電平生成比較器(測(cè)試模式生成裝置，期望值生成裝置，比較裝置)，一方面，在模式發(fā)生器26指示總線控制器27發(fā)送寫命令時(shí)，通過數(shù)據(jù)輸入輸出總線29b，向存儲(chǔ)器30輸出與模式發(fā)生器26輸出的測(cè)試模式相對(duì)應(yīng)的H電平或L電平信號(hào)(測(cè)試模式信號(hào))，另一方面，在模式發(fā)生器26指示總線控制器27發(fā)送讀命令時(shí)，生成與模式發(fā)生器26輸出的測(cè)試模式相對(duì)應(yīng)的期望值(H電平或L電平值)，同時(shí)從數(shù)據(jù)輸入輸出總線29b輸入由存儲(chǔ)器30輸出的測(cè)試模式信號(hào)，并將該測(cè)試模式信號(hào)與期望值進(jìn)行比較。
35是綜合判定器(綜合判定裝置)，一方面，在全部數(shù)據(jù)電平生成比較器34都表示測(cè)試模式信號(hào)與期望值一致的情況下，將存儲(chǔ)器30中不存在缺陷位的判定結(jié)果輸出到綜合判定端子36，另一方面，在任一個(gè)數(shù)據(jù)電平生成比較器34表示測(cè)試模式信號(hào)與期望值不一致的情況下，將存儲(chǔ)器30中存在缺陷位的判定結(jié)果輸出到綜合判定端子36。36是用于輸出綜合判定器35的判定結(jié)果的綜合判定端子。40是修正裝置，用于修正存儲(chǔ)在模式發(fā)生器26的內(nèi)置存儲(chǔ)器中的數(shù)據(jù)模式或存儲(chǔ)在模式程序存儲(chǔ)器22中的模式程序。在實(shí)施例3中，將對(duì)修正裝置40進(jìn)行說明。
下面，對(duì)圖1中各塊的信號(hào)及數(shù)據(jù)的輸入輸出進(jìn)行說明。CPU23包括內(nèi)部控制總線27a，內(nèi)部地址總線28a及內(nèi)部數(shù)據(jù)總線29a三種總線。通過這些總線，CPU23在將內(nèi)部模式程序控制信號(hào)及內(nèi)部模式程序地址信號(hào)提供給模式程序存儲(chǔ)器22的同時(shí)，與模式程序存儲(chǔ)器22一起進(jìn)行內(nèi)部模式程序數(shù)據(jù)的接收。而且，CPU在將內(nèi)部數(shù)據(jù)模式控制信號(hào)及內(nèi)部數(shù)據(jù)模式地址信號(hào)提供給模式發(fā)生器26的同時(shí)，進(jìn)行內(nèi)部數(shù)據(jù)模式數(shù)據(jù)的接收。CPU23在通過內(nèi)部控制總線27a和內(nèi)部地址總線28a將內(nèi)部總線控制信號(hào)和內(nèi)部地址信號(hào)提供給總線控制器27及地址控制器28的同時(shí)，通過內(nèi)部數(shù)據(jù)總線29a，與總線控制器29一起進(jìn)行內(nèi)部數(shù)據(jù)的接收。
地址譯碼器24通過內(nèi)部地址總線28a從CPU23接收譯碼地址，并通過內(nèi)部控制總線27a將選擇地址提供給總線控制器27。在總線控制器27中，還通過控制端子31輸入外邊總線擴(kuò)展信號(hào)。總線控制器27根據(jù)這些輸入信號(hào)，提供數(shù)據(jù)控制信號(hào)并向存儲(chǔ)器30提供存儲(chǔ)器控制信號(hào)。在地址控制器28中，除了內(nèi)部地址信號(hào)及地址控制信號(hào)以外，還通過地址端子32提供外部地址信號(hào)。地址控制器28根據(jù)這些信號(hào)向存儲(chǔ)器30提供存儲(chǔ)器地址信號(hào)。數(shù)據(jù)總線控制器29除了接收內(nèi)部數(shù)據(jù)及數(shù)據(jù)控制信號(hào)以外，還通過數(shù)據(jù)端子33接收外部數(shù)據(jù)，并根據(jù)這些信號(hào)和數(shù)據(jù)，進(jìn)行存儲(chǔ)器數(shù)據(jù)的接收。
在模式發(fā)生器26中，除了來自CPU23的信號(hào)以外，還提供來自存儲(chǔ)器測(cè)試端子25的存儲(chǔ)器測(cè)試執(zhí)行信號(hào)。在提供此信號(hào)且CPU23將存儲(chǔ)器30作為訪問對(duì)象的情況下，模式發(fā)生器26在總線控制器27中進(jìn)行測(cè)試模式的寫入請(qǐng)求或讀出請(qǐng)求，接著在總線控制器29中指示強(qiáng)制切斷總線。而且在將測(cè)試模式提供給各數(shù)據(jù)電平生成比較器34的同時(shí)，將在進(jìn)行寫入請(qǐng)求及讀出請(qǐng)求時(shí)的理解該含義的信息作為操作方式信號(hào)而提供。
數(shù)據(jù)電平生成比較器34在寫入測(cè)試模式時(shí)，通過數(shù)據(jù)輸入輸出總線29b將與測(cè)試模式相對(duì)應(yīng)的測(cè)試模式信號(hào)提供給存儲(chǔ)器30，在讀出測(cè)試模式時(shí)，通過數(shù)據(jù)輸入輸出總線29b從存儲(chǔ)器30中讀出測(cè)試模式信號(hào)。并將數(shù)據(jù)的比較結(jié)果提供給綜合判定器35。綜合判定器35通過綜合判定端子36輸出綜合判定結(jié)果。
圖2及圖3是依據(jù)本發(fā)明實(shí)施例1的存儲(chǔ)器測(cè)試方法的流程圖。
下面對(duì)操作進(jìn)行說明。
在本實(shí)施例1中，通過圖中未示出的PLL倍增電路的作用，說明具有與1個(gè)外部時(shí)鐘相對(duì)應(yīng)的4個(gè)內(nèi)部時(shí)鐘的芯片21的操作。
作為在存儲(chǔ)器30中準(zhǔn)備寫入或讀出所需要的設(shè)置時(shí)間，在內(nèi)部時(shí)鐘中需要12個(gè)時(shí)鐘周期(在外部時(shí)鐘中為3個(gè)時(shí)鐘周期)。
作為在存儲(chǔ)器30中實(shí)際執(zhí)行寫入或讀出所需要的時(shí)間，在內(nèi)部時(shí)鐘中需要2個(gè)時(shí)鐘周期(在外部時(shí)鐘中為1/2個(gè)時(shí)鐘周期)。
而且，數(shù)據(jù)端子33的數(shù)量與圖6所示的現(xiàn)有技術(shù)一樣為16個(gè)，數(shù)據(jù)輸入輸出總線29b的總線數(shù)據(jù)寬度為128位。
為了確定存儲(chǔ)器30中是否存在缺陷位，首先，在存儲(chǔ)器30中執(zhí)行測(cè)試模式的寫入處理。
具體地，首先，在內(nèi)部時(shí)鐘的第一時(shí)鐘(外部時(shí)鐘的第1/4時(shí)鐘)中，CPU23根據(jù)模式程序的發(fā)送命令，從模式程序存儲(chǔ)器22接收包含測(cè)試模式編號(hào)的寫命令(步驟ST1)。
寫命令=Write[(寫入)測(cè)試模式編號(hào)]然后，CPU23在從模式程序存儲(chǔ)器22接收寫命令時(shí)，在內(nèi)部時(shí)鐘的第2時(shí)鐘(外部時(shí)鐘的第2/4時(shí)鐘)，將構(gòu)成該寫命令的測(cè)試模式編號(hào)發(fā)送到內(nèi)部數(shù)據(jù)總線29a，并根據(jù)模式程序的地址加減運(yùn)算命令，將存儲(chǔ)在寄存器23a中的寫入地址發(fā)送到內(nèi)部地址總線28a中(步驟ST2)。
由此，在CPU23將寫入地址發(fā)送到內(nèi)部地址總線28a中時(shí)，地址譯碼器24根據(jù)該寫入地址檢測(cè)出CPU23選擇存儲(chǔ)器30作為訪問對(duì)象，并通知模式發(fā)生器26。然后，在從地址譯碼器24接收該通知時(shí)，在輸入來自存儲(chǔ)器測(cè)試端子25的測(cè)試執(zhí)行信號(hào)的情況下，為了對(duì)存儲(chǔ)器30執(zhí)行測(cè)試模式的寫入處理，模式發(fā)生器26指示總線控制器27發(fā)送對(duì)存儲(chǔ)器30的寫命令(測(cè)試模式的寫入請(qǐng)求)(步驟ST3)。
由此，由于從總線控制器27將寫命令發(fā)送到存儲(chǔ)器30中并且從地址控制器28將測(cè)試模式的寫入地址發(fā)送到存儲(chǔ)器30中(地址控制器28在總線控制器27的指示下，輸入來自內(nèi)部地址總線28a的測(cè)試模式的寫入地址并將該寫入地址輸出到存儲(chǔ)器30中)(步驟ST4)，所以存儲(chǔ)器30可以執(zhí)行寫入處理的準(zhǔn)備處理。但是，由于必須將寫入存儲(chǔ)器30中的測(cè)試模式信號(hào)輸出到存儲(chǔ)器30中，所以模式發(fā)生器26通過內(nèi)部數(shù)據(jù)總線29a而輸入從CPU23輸出的測(cè)試模式編號(hào)，并根據(jù)與該測(cè)試模式編號(hào)相對(duì)應(yīng)的數(shù)據(jù)模式，將測(cè)試模式輸出到數(shù)據(jù)電平生成比較器34中(步驟ST5)。
數(shù)據(jù)電平生成比較器34將多個(gè)數(shù)據(jù)模式存儲(chǔ)在圖中未示出的內(nèi)部存儲(chǔ)器中，同時(shí)選擇與從內(nèi)部數(shù)據(jù)總線29a輸入的測(cè)試模式相對(duì)應(yīng)的數(shù)據(jù)模式。
然后，在模式發(fā)生器26向總線控制器27指示發(fā)送寫命令時(shí)，數(shù)據(jù)電平生成比較器34通過數(shù)據(jù)輸入輸出總線29b將與從模式發(fā)生器26輸出的測(cè)試模式相對(duì)應(yīng)的H電平或L電平的信號(hào)(測(cè)試模式信號(hào))輸出到存儲(chǔ)器30中(步驟ST6)。
為了能夠與數(shù)據(jù)輸入輸出總線29b的總線數(shù)據(jù)寬度相符地輸出測(cè)試模式信號(hào)，128個(gè)數(shù)據(jù)電平生成比較器34被連接到數(shù)據(jù)輸入輸出總線29b上。從而，在測(cè)試模式信號(hào)為128位的數(shù)據(jù)時(shí)，能夠一次將測(cè)試模式信號(hào)輸出到存儲(chǔ)器30中。
由此，在從內(nèi)部時(shí)鐘的第3時(shí)鐘(外部時(shí)鐘的第3/4時(shí)鐘)到內(nèi)部時(shí)鐘的第14時(shí)鐘(外部時(shí)鐘的第3+2/4時(shí)鐘)，存儲(chǔ)器30執(zhí)行測(cè)試模式信號(hào)的寫入準(zhǔn)備處理(步驟ST8)，但在內(nèi)部時(shí)鐘的第3時(shí)鐘，由于在模式發(fā)生器26的指示下，數(shù)據(jù)總線控制器29切斷了數(shù)據(jù)輸入輸出總線29b與內(nèi)部數(shù)據(jù)總線29a的聯(lián)系，(步驟ST7)，所以無論CPU23向內(nèi)部數(shù)據(jù)總線29a輸出什么數(shù)據(jù)，都可以避免該數(shù)據(jù)與輸出到數(shù)據(jù)輸入輸出總線29a中的測(cè)試模式信號(hào)不符而沖突的現(xiàn)象。從而，CPU23可以從此時(shí)開始下一操作(例如處理的循環(huán)判斷，下一次訪問的寫入地址的設(shè)置)等。
然后，在存儲(chǔ)器30完成了測(cè)試模式信號(hào)的寫入準(zhǔn)備處理時(shí)，從內(nèi)部時(shí)鐘的第15時(shí)鐘(外部時(shí)鐘的第3+3/4時(shí)鐘)到內(nèi)部時(shí)鐘的第16時(shí)鐘(外部時(shí)鐘的第4時(shí)鐘)，執(zhí)行實(shí)際寫入輸出到數(shù)據(jù)輸入輸出總線29b中的測(cè)試模式信號(hào)的處理(步驟ST9)。
因而，在圖6所示的現(xiàn)有技術(shù)中，將128位的測(cè)試模式信號(hào)寫入存儲(chǔ)器中的實(shí)際時(shí)間需要內(nèi)部時(shí)鐘中的32個(gè)時(shí)鐘(外部時(shí)鐘中的8個(gè)時(shí)鐘)(需要將測(cè)試模式分成8次進(jìn)行輸出)。
其結(jié)果是，從產(chǎn)生測(cè)試模式的寫入請(qǐng)求到實(shí)際寫入存儲(chǔ)器中所需要的時(shí)間在圖6所示的現(xiàn)有技術(shù)中需要內(nèi)部時(shí)鐘中的44個(gè)時(shí)鐘(外部時(shí)鐘中的11個(gè)時(shí)鐘)(其中在存儲(chǔ)器操作的設(shè)置中需要內(nèi)部時(shí)鐘中的12個(gè)時(shí)鐘(外部時(shí)鐘中的3個(gè)時(shí)鐘)以及在寫入數(shù)據(jù)過程中需要內(nèi)部時(shí)鐘中的32個(gè)時(shí)鐘(外部時(shí)鐘中的8個(gè)時(shí)鐘))，而在本實(shí)施例1中，只需內(nèi)部時(shí)鐘中的16個(gè)時(shí)鐘即可完成。
在連續(xù)的處理中，在除了CPU23的寫入處理以外的處理中能夠使用的時(shí)鐘周期數(shù)為內(nèi)部時(shí)鐘中的14個(gè)時(shí)鐘(外部時(shí)鐘中的3.5個(gè)時(shí)鐘)(CPU23在內(nèi)部時(shí)鐘的第3個(gè)時(shí)鐘進(jìn)行切斷)。
在完成了對(duì)存儲(chǔ)器30的一系列測(cè)試模式的寫入處理之后，接著執(zhí)行用于讀出存在存儲(chǔ)器30中的測(cè)試模式的讀出處理，并執(zhí)行判斷該測(cè)試模式與期望值是否一致的處理。
具體地，首先，在內(nèi)部時(shí)鐘的第一時(shí)鐘(外部時(shí)鐘的第1/4時(shí)鐘)中，CPU23根據(jù)模式程序的發(fā)送命令，從模式程序存儲(chǔ)器22接收寫命令(步驟ST11)。
寫命令=Write[(讀出)測(cè)試模式編號(hào)]然后，CPU23在從模式程序存儲(chǔ)器22接收寫命令時(shí)，在內(nèi)部時(shí)鐘的第2時(shí)鐘(外部時(shí)鐘的第2/4時(shí)鐘)，將構(gòu)成該寫命令的測(cè)試模式編號(hào)發(fā)送到內(nèi)部數(shù)據(jù)總線29a，并根據(jù)模式程序的地址加減運(yùn)算命令，將存儲(chǔ)在寄存器23a中的讀出地址發(fā)送到內(nèi)部地址總線28a中(步驟ST12)。
由此，在CPU23將讀出地址發(fā)送到內(nèi)部地址總線28a中時(shí)，地址譯碼器24根據(jù)該讀出地址檢測(cè)出CPU23選擇存儲(chǔ)器30作為訪問對(duì)象，并通知模式發(fā)生器26。然后，在從地址譯碼器24接收該通知時(shí)，在輸入來自存儲(chǔ)器測(cè)試端子25的測(cè)試執(zhí)行信號(hào)的情況下，為了對(duì)存儲(chǔ)器30執(zhí)行測(cè)試模式的讀出處理，模式發(fā)生器26指示總線控制器27發(fā)送對(duì)存儲(chǔ)器30的讀命令(測(cè)試模式的讀出請(qǐng)求)(步驟ST13)。
由此，由于從總線控制器27將讀命令發(fā)送到存儲(chǔ)器30中并且從地址控制器28將測(cè)試模式的讀出地址發(fā)送到存儲(chǔ)器30中(地址控制器28在總線控制器27的指示下，輸入來自內(nèi)部地址總線28a的測(cè)試模式的讀出地址并將該讀出地址輸出到存儲(chǔ)器30中)(步驟ST14)，所以存儲(chǔ)器30可以執(zhí)行讀出處理的準(zhǔn)備處理。但是，由于必須判定從存儲(chǔ)器30讀出的測(cè)試模式信號(hào)與期望值是否一致，所以模式發(fā)生器26通過內(nèi)部數(shù)據(jù)總線29a而輸入從CPU23輸出的測(cè)試模式編號(hào)，并根據(jù)與該測(cè)試模式編號(hào)相對(duì)應(yīng)的數(shù)據(jù)模式，將測(cè)試模式輸出到數(shù)據(jù)電平生成比較器34中(步驟ST15)。
然后，在模式發(fā)生器26向總線控制器27指示發(fā)送讀命令時(shí)，數(shù)據(jù)電平生成比較器34生成與從模式發(fā)生器26輸出的測(cè)試模式相對(duì)應(yīng)的期望值(H電平或L電平的值)(步驟ST16)。
然后，在從內(nèi)部時(shí)鐘的第3時(shí)鐘(外部時(shí)鐘的第3/4時(shí)鐘)到內(nèi)部時(shí)鐘的第14時(shí)鐘(外部時(shí)鐘的第3+2/4時(shí)鐘)，存儲(chǔ)器30執(zhí)行測(cè)試模式信號(hào)的讀出準(zhǔn)備處理(步驟ST18)，但在內(nèi)部時(shí)鐘的第3時(shí)鐘，由于在模式發(fā)生器26的指示下，數(shù)據(jù)總線控制器29切斷了數(shù)據(jù)輸入輸出總線29b與內(nèi)部數(shù)據(jù)總線29a的聯(lián)系，(步驟ST17)，所以無論CPU23向內(nèi)部數(shù)據(jù)總線29a輸出什么數(shù)據(jù)，都可以避免該數(shù)據(jù)與輸出到數(shù)據(jù)輸入輸出總線29a中的測(cè)試模式信號(hào)不符而沖突的現(xiàn)象。從而，CPU23可以從此時(shí)開始下一操作(例如處理的循環(huán)判斷，下一次訪問的讀出地址的設(shè)置)等。
然后，在存儲(chǔ)器30完成了測(cè)試模式信號(hào)的讀出準(zhǔn)備處理時(shí)，從內(nèi)部時(shí)鐘的第15時(shí)鐘(外部時(shí)鐘的第3+3/4時(shí)鐘)到內(nèi)部時(shí)鐘的第16時(shí)鐘(外部時(shí)鐘的第4時(shí)鐘)，執(zhí)行實(shí)際讀出測(cè)試模式信號(hào)的處理，并將該測(cè)試模式信號(hào)輸出到數(shù)據(jù)輸入輸出總線29b中(步驟ST19)。
因而，在圖6所示的現(xiàn)有技術(shù)中，除去啟動(dòng)以外的時(shí)間，用于從存儲(chǔ)器中讀出128位的測(cè)試模式信號(hào)的實(shí)際時(shí)間需要內(nèi)部時(shí)鐘中的32個(gè)時(shí)鐘(外部時(shí)鐘中的8個(gè)時(shí)鐘)(需要將測(cè)試模式分成8次進(jìn)行輸出)。
然后，在存儲(chǔ)器30將測(cè)試模式信號(hào)輸入數(shù)據(jù)輸入輸出總線29b時(shí)，從數(shù)據(jù)輸入輸出總線29b向數(shù)據(jù)電平生成比較器34輸入該測(cè)試模式信號(hào)，并比較該測(cè)試模式信號(hào)和期望值(步驟ST20)。
然后，一方面在全部數(shù)據(jù)電平生成比較器34都指示測(cè)試模式信號(hào)與期望值一致的情況下，綜合判定器35將指示存儲(chǔ)器30中不存在缺陷位的判定結(jié)果輸出到綜合判定端子36中，另一方面，在任一個(gè)數(shù)據(jù)電平生成比較器34指示測(cè)試模式信號(hào)與期望值不一致的情況下，將指示存儲(chǔ)器30中存在缺陷位的判定結(jié)果輸出到綜合判定端子36中(步驟ST21)。
其結(jié)果是，從產(chǎn)生測(cè)試模式的讀出請(qǐng)求到完成比較處理所需要的時(shí)間在圖6所示的現(xiàn)有技術(shù)中需要內(nèi)部時(shí)鐘中的44個(gè)時(shí)鐘(外部時(shí)鐘中的11個(gè)時(shí)鐘)(其中在存儲(chǔ)器操作的設(shè)置中需要內(nèi)部時(shí)鐘中的12個(gè)時(shí)鐘(外部時(shí)鐘中的3個(gè)時(shí)鐘)以及在讀出數(shù)據(jù)過程中需要內(nèi)部時(shí)鐘中的32個(gè)時(shí)鐘(外部時(shí)鐘中的8個(gè)時(shí)鐘))，而在本實(shí)施例1中，只需內(nèi)部時(shí)鐘中的16個(gè)時(shí)鐘即可完成，從而能夠以大約3倍的速度執(zhí)行存儲(chǔ)器測(cè)試。
在連續(xù)的處理中，在除了CPU23的讀出處理以外的處理中能夠使用的時(shí)鐘周期數(shù)為內(nèi)部時(shí)鐘中的14個(gè)時(shí)鐘(外部時(shí)鐘中的3.5個(gè)時(shí)鐘)(CPU23在內(nèi)部時(shí)鐘的第3個(gè)時(shí)鐘進(jìn)行切斷)。
由上可知，由于依據(jù)本發(fā)明，在存儲(chǔ)器30根據(jù)測(cè)試模式的讀出請(qǐng)求將測(cè)試模式信號(hào)輸出到數(shù)據(jù)輸入輸出總線29b之后，從該數(shù)據(jù)輸入輸出總線29b輸入測(cè)試模式信號(hào)并比較該測(cè)試模式信號(hào)與期望值，所以無須增加芯片21的端子數(shù)即可實(shí)現(xiàn)高速執(zhí)行存儲(chǔ)器30的測(cè)試處理的效果。
實(shí)施例2在上述實(shí)施例1中，示出了CPU23發(fā)送包含測(cè)試模式編號(hào)的寫命令，但CPU23也可以發(fā)送包含數(shù)據(jù)模式的寫命令，同樣能夠?qū)崿F(xiàn)與上述實(shí)施例1相同的效果。
即，在模式程序存儲(chǔ)器22中，存儲(chǔ)包含數(shù)據(jù)模式的寫命令并由CPU23發(fā)送包含數(shù)據(jù)模式的寫命令。
而在模式發(fā)生器26的內(nèi)置存儲(chǔ)器中不存儲(chǔ)數(shù)據(jù)模式，根據(jù)從CPU23輸出的數(shù)據(jù)模式而輸出測(cè)試模式。
與包含測(cè)試模式編號(hào)的寫命令相比，由于包含數(shù)據(jù)模式的寫命令中的數(shù)據(jù)量較大，所以CPU23占用內(nèi)部數(shù)據(jù)總線29a的時(shí)間比上述實(shí)施例1所用的時(shí)間長(zhǎng)，但同時(shí)由于不再需要模式發(fā)生器26的內(nèi)置存儲(chǔ)器，所以不再需要選擇與測(cè)試模式編號(hào)相對(duì)應(yīng)的數(shù)據(jù)模式的處理。
實(shí)施例3在上述實(shí)施例1和2中，沒有特別涉及存儲(chǔ)在模式發(fā)生器26的內(nèi)置存儲(chǔ)器中的數(shù)據(jù)模式或存儲(chǔ)在模式程序存儲(chǔ)器22中的模式程序的修正，但也可以設(shè)計(jì)用于修正該數(shù)據(jù)模式及模式程序的修正裝置40(參照?qǐng)D1)。
從而，由于能夠容易地生成各種測(cè)試模式，所以具有能夠執(zhí)行各種存儲(chǔ)器測(cè)試的效果。
還有，通過使模式程序存儲(chǔ)器22的一部分或全部為ROM或閃速存儲(chǔ)器，可以在將芯片組合成成品后接通電源時(shí)執(zhí)行測(cè)試。
實(shí)施例4在上述實(shí)施例1和2中，示出了依據(jù)1組模式程序列而生成測(cè)試模式，但也可以依據(jù)多組模式程序列來生成測(cè)試模式，能夠?qū)崿F(xiàn)與上述實(shí)施例1和2相同的效果。
實(shí)施例5圖4是依據(jù)本發(fā)明實(shí)施例5的存儲(chǔ)器測(cè)試裝置的結(jié)構(gòu)示意圖，在圖中省略了對(duì)具有與圖1相同的附圖標(biāo)記的同一或相應(yīng)部分的說明。
37是用于設(shè)定存儲(chǔ)器的測(cè)試方式的存儲(chǔ)器測(cè)試寄存器(設(shè)定裝置)。存儲(chǔ)器測(cè)試寄存器37用于在芯片21的內(nèi)部設(shè)定存儲(chǔ)器測(cè)試方式。即，CPU23通過各個(gè)內(nèi)部總線27a，28a及29a，與存儲(chǔ)器測(cè)試寄存器37一起進(jìn)行信息的接收，根據(jù)模式程序，將存儲(chǔ)器測(cè)試寄存器37設(shè)定為存儲(chǔ)器測(cè)試方式。存儲(chǔ)器測(cè)試寄存器37的輸出與對(duì)存儲(chǔ)器測(cè)試端子25的輸入一同被提供給截止電路42，依據(jù)截止電路42的輸出的測(cè)試執(zhí)行信號(hào)被提供給模式發(fā)生器26。
下面對(duì)操作進(jìn)行說明。
例如，在對(duì)存儲(chǔ)器30的操作區(qū)域清零的情況下，CPU23將相同的內(nèi)容寫入存儲(chǔ)器30中，但CPU23一次寫入的位數(shù)通常取決于內(nèi)部數(shù)據(jù)總線29a的總線數(shù)據(jù)寬度(內(nèi)部數(shù)據(jù)總線29a的總線數(shù)據(jù)寬度通常被設(shè)計(jì)成與CPU23一次取出的數(shù)據(jù)位數(shù)相符)。
但是，由于內(nèi)部數(shù)據(jù)總線29a的總線數(shù)據(jù)寬度通常窄于數(shù)據(jù)輸入輸出總線29b的總線數(shù)據(jù)寬度，因此在傳送寫入數(shù)據(jù)時(shí)，存在內(nèi)部數(shù)據(jù)總線29a成為瓶頸并使高速的寫入處理變?yōu)槔щy的情況。
在實(shí)施例5中，能夠在對(duì)存儲(chǔ)器30的操作區(qū)域清零等情況下，與存儲(chǔ)器測(cè)試時(shí)相同，不使用內(nèi)部數(shù)據(jù)總線29a，從數(shù)據(jù)電平生成比較器34經(jīng)過數(shù)據(jù)輸入輸出總線29b而將寫入數(shù)據(jù)輸出到存儲(chǔ)器30中。
具體地，利用存儲(chǔ)器測(cè)試寄存器37，以后的處理在CPU23中識(shí)別的不是通常的程序模式而是存儲(chǔ)器的測(cè)試方式。
由此，CPU23以后執(zhí)行與上述實(shí)施例1相同的處理，所以如果測(cè)試模式信號(hào)選擇相同電平的信號(hào)(如全部為H電平信號(hào))為數(shù)據(jù)模式，則能夠?qū)Υ鎯?chǔ)器30的操作區(qū)域清零。
以內(nèi)部數(shù)據(jù)總線29a的總線數(shù)據(jù)寬度為32位，數(shù)據(jù)輸入輸出總線29b的總線數(shù)據(jù)寬度為128位為例，在向存儲(chǔ)器30寫入128位數(shù)據(jù)的情況下，通常在經(jīng)過內(nèi)部數(shù)據(jù)總線29a寫數(shù)據(jù)時(shí)，CPU23寫入數(shù)據(jù)的次數(shù)為4次。
從而，在第一次發(fā)送寫入命令中需要內(nèi)部時(shí)鐘的2個(gè)時(shí)鐘，在存儲(chǔ)器的寫入準(zhǔn)備處理中需要內(nèi)部時(shí)鐘的12個(gè)時(shí)鐘，在第一次的寫入處理中需要內(nèi)部時(shí)鐘的2個(gè)時(shí)鐘，在第二次～第四次發(fā)送寫入命令中需要內(nèi)部時(shí)鐘的2×3個(gè)時(shí)鐘，在第二次～第四次寫入處理中需要內(nèi)部時(shí)鐘的2×3個(gè)時(shí)鐘，合計(jì)需要內(nèi)部時(shí)鐘的28個(gè)時(shí)鐘。
由此，在設(shè)定存儲(chǔ)器的測(cè)試方式時(shí)，如上述實(shí)施例1所示，若有16個(gè)內(nèi)部時(shí)鐘，則可以完成數(shù)據(jù)的寫入處理，因此在設(shè)定存儲(chǔ)器的測(cè)試方式時(shí)，數(shù)據(jù)的寫入速度大約增大為原來的2倍。
因而，在上述實(shí)施例1中，雖然從存儲(chǔ)器測(cè)試端子25輸入用于指示執(zhí)行存儲(chǔ)器測(cè)試的測(cè)試執(zhí)行信號(hào)，但由于只將該測(cè)試執(zhí)行信號(hào)輸出到模式發(fā)生器26中而沒有輸出到CPU23中，所以CPU23不能識(shí)別存儲(chǔ)器的測(cè)試方式，如果象實(shí)施例5一樣，雖然不使用內(nèi)部數(shù)據(jù)總線29a且不能執(zhí)行對(duì)存儲(chǔ)器30的操作區(qū)域進(jìn)行的清零處理等，但在從存儲(chǔ)器測(cè)試端子25輸入測(cè)試執(zhí)行信號(hào)時(shí)，也將該信號(hào)輸出到CPU23中，就能夠執(zhí)行與實(shí)施例5相同的處理。
由上可知，依據(jù)實(shí)施例5，由于設(shè)計(jì)了用于設(shè)定存儲(chǔ)器的測(cè)試方式的存儲(chǔ)器測(cè)試寄存器37，所以能夠?qū)崿F(xiàn)高速執(zhí)行諸如對(duì)存儲(chǔ)器30的操作區(qū)域清零等處理的效果。
在設(shè)計(jì)了用于設(shè)定存儲(chǔ)器的測(cè)試方式的存儲(chǔ)器測(cè)試寄存器37時(shí)，CPU23還具有能夠同時(shí)執(zhí)行“Logic Test”及“Memory Test”的效果。
即，在現(xiàn)有技術(shù)中，在存儲(chǔ)器內(nèi)置CPU中，“Logic Test”和“Memory Test”是通過利用各自的設(shè)備來執(zhí)行的，但在實(shí)施例5中，將存儲(chǔ)器測(cè)試用的數(shù)據(jù)模式嵌入“Logic Test”中所使用的CPU23的代碼中，所以實(shí)質(zhì)上只利用“LogicTest”用的測(cè)試器就能夠完成這些功能。
實(shí)施例6圖5是依據(jù)本發(fā)明實(shí)施例6的存儲(chǔ)器測(cè)試裝置的結(jié)構(gòu)示意圖，在圖中省略了對(duì)具有與圖4相同的附圖標(biāo)記的同一或相應(yīng)部分的說明。
38是用于存儲(chǔ)全部數(shù)據(jù)電平生成比較器34的比較結(jié)果的數(shù)據(jù)測(cè)試結(jié)果保存器(特定裝置)，39是CPU(模式編號(hào)發(fā)送裝置，特定裝置)，它除了與CPU23相同的功能以外，還用于根據(jù)全部數(shù)據(jù)電平生成比較器34的比較結(jié)果確定存儲(chǔ)器30的缺陷位，并根據(jù)存儲(chǔ)器30的缺陷位而求出LT(laser trimming)輔助地址。數(shù)據(jù)測(cè)試結(jié)果保存器38一方面輸入全部數(shù)據(jù)電平生成比較器34的比較結(jié)果，另一方面通過內(nèi)部控制總線27a及內(nèi)部地址總線28a，分別接收來自CPU39的控制輸入信號(hào)和地址信號(hào)，并通過內(nèi)部數(shù)據(jù)總線29a將全部數(shù)據(jù)電平生成比較器34的比較結(jié)果提供給CPU39。
下面對(duì)操作進(jìn)行說明。
在存儲(chǔ)器30中，有備用行線和備用列線，并且在由于任何原因而導(dǎo)致存儲(chǔ)器30中產(chǎn)生缺陷位時(shí)，就不能使用與此缺陷位相連接的行線和列線了。
這個(gè)不可用的行線和列線的物理位置被稱為輔助地址，但在發(fā)現(xiàn)了這個(gè)輔助地址之后，通過切斷該行線和列線，而以備用行線和備用列線取而代之，就形成了從存儲(chǔ)器30中除去缺陷位的過程(激光整理過程、LT過程)。
在該LT過程中，根據(jù)缺陷位求出最適當(dāng)?shù)妮o助地址的過程就是LT輔助程序。
在上述實(shí)施例1到實(shí)施例5中，雖然能夠確認(rèn)是否存在缺陷位，但不能確定該缺陷位并不能求出LT輔助地址，所以在本實(shí)施例6中，數(shù)據(jù)測(cè)試結(jié)果保存器38存儲(chǔ)全部數(shù)據(jù)電平生成比較器34的比較結(jié)果，而CPU39根據(jù)全部數(shù)據(jù)電平生成比較器34的比較結(jié)果而確定出存儲(chǔ)器30的缺陷位。
然后，CPU39在確定存儲(chǔ)器30的缺陷位時(shí)執(zhí)行LT輔助程序，并根據(jù)存儲(chǔ)器30的缺陷位而求出LT輔助地址。
由上可知，依據(jù)本實(shí)施例6，由于其結(jié)構(gòu)是根據(jù)全部數(shù)據(jù)電平生成比較器34的比較結(jié)果確定存儲(chǔ)器30的缺陷位，根據(jù)存儲(chǔ)器30的缺陷位而求出LT輔助地址，所以具有能夠執(zhí)行從存儲(chǔ)器30中除去缺陷位的激光整理過程的效果。
權(quán)利要求
1．一種存儲(chǔ)器測(cè)試裝置，其特征在于包括發(fā)送裝置，用于發(fā)送指定測(cè)試模式的測(cè)試模式關(guān)聯(lián)數(shù)據(jù)，期望值生成裝置，用于根據(jù)該測(cè)試模式關(guān)聯(lián)數(shù)據(jù)而生成所指定的測(cè)試模式的期望值，存儲(chǔ)器控制裝置，用于響應(yīng)上述測(cè)試模式關(guān)聯(lián)數(shù)據(jù)，將測(cè)試模式的讀出請(qǐng)求發(fā)送到存儲(chǔ)器中，以及比較裝置，用于根據(jù)該測(cè)試模式的讀出請(qǐng)求，通過數(shù)據(jù)輸入輸出總線從存儲(chǔ)器中讀出上述測(cè)試模式，并將該測(cè)試模式與期望值進(jìn)行比較。
2．如權(quán)利要求1所述的存儲(chǔ)器測(cè)試裝置，其特征在于上述發(fā)送裝置包括將測(cè)試模式編號(hào)作為上述測(cè)試模式關(guān)聯(lián)數(shù)據(jù)發(fā)送的模式編號(hào)發(fā)送裝置。
3．如權(quán)利要求1所述的存儲(chǔ)器測(cè)試裝置，其特征在于上述發(fā)送裝置包括將數(shù)據(jù)模式作為上述測(cè)試模式關(guān)聯(lián)數(shù)據(jù)發(fā)送的程序發(fā)送裝置。
4．如權(quán)利要求2所述的存儲(chǔ)器測(cè)試裝置，其特征在于上述存儲(chǔ)器測(cè)試裝置還包括用于生成與上述測(cè)試模式編號(hào)相對(duì)應(yīng)的測(cè)試模式并將該測(cè)試模式輸出到數(shù)據(jù)輸入輸出總線中的測(cè)試模式生成裝置，在上述模式編號(hào)發(fā)送裝置發(fā)送測(cè)試模式編號(hào)時(shí)，上述存儲(chǔ)器控制裝置將測(cè)試模式的寫入請(qǐng)求發(fā)送到存儲(chǔ)器中。
5．如權(quán)利要求3所述的存儲(chǔ)器測(cè)試裝置，其特征在于上述存儲(chǔ)器測(cè)試裝置還包括根據(jù)上述數(shù)據(jù)模式生成測(cè)試模式并將該測(cè)試模式輸出到數(shù)據(jù)輸入輸出總線中的測(cè)試模式生成裝置，在上述程序發(fā)送裝置發(fā)送數(shù)據(jù)模式時(shí)，上述存儲(chǔ)器控制裝置將測(cè)試模式的寫入請(qǐng)求發(fā)送到存儲(chǔ)器中。
6．如權(quán)利要求1至5中任一所述的存儲(chǔ)器測(cè)試裝置，其特征在于設(shè)有在存儲(chǔ)器控制裝置將測(cè)試模式的讀出請(qǐng)求或?qū)懭胝?qǐng)求發(fā)送到存儲(chǔ)器中時(shí)，用于切斷數(shù)據(jù)輸入輸出總線與內(nèi)部數(shù)據(jù)總線之間的聯(lián)系的總線切斷裝置。
7．如權(quán)利要求1至5中任一所述的存儲(chǔ)器測(cè)試裝置，其特征在于設(shè)有一種在比較裝置的比較結(jié)果表示全部測(cè)試模式都與期望值一致的情況下，輸出表示存儲(chǔ)器中不存在缺陷位的判定結(jié)果，而在比較結(jié)果表示存在與期望值不一致的測(cè)試模式的情況下，輸出表示存儲(chǔ)器中存在缺陷位的判定結(jié)果的綜合判定裝置。
8．如權(quán)利要求1至5中任一所述的存儲(chǔ)器測(cè)試裝置，其特征在于設(shè)有用于設(shè)定通過上述數(shù)據(jù)輸入輸出總線而執(zhí)行上述存儲(chǔ)器的寫入操作的測(cè)試方式的設(shè)定裝置。
9．如權(quán)利要求1至5中任一所述的存儲(chǔ)器測(cè)試裝置，其特征在于設(shè)有用于根據(jù)比較裝置的比較結(jié)果確定存儲(chǔ)器的缺陷位的確定裝置。
10．如權(quán)利要求9所述的存儲(chǔ)器測(cè)試裝置，其特征在于確定裝置根據(jù)存儲(chǔ)器的缺陷位而求出LT輔助地址。
11．如權(quán)利要求2或4所述的存儲(chǔ)器測(cè)試裝置，其特征在于模式編號(hào)發(fā)送裝置依據(jù)模式編號(hào)發(fā)生順序存儲(chǔ)裝置而發(fā)送測(cè)試模式編號(hào)。
12．如權(quán)利要求1至5中任一所述的存儲(chǔ)器測(cè)試裝置，其特征在于設(shè)有用于修正上述發(fā)送裝置及上述測(cè)試模式生成裝置內(nèi)的至少一部分?jǐn)?shù)據(jù)模式的修正裝置。
13．一種存儲(chǔ)器測(cè)試方法，其特征在于包括發(fā)送測(cè)試模式關(guān)聯(lián)數(shù)據(jù)的步驟，根據(jù)該測(cè)試模式關(guān)聯(lián)數(shù)據(jù)而生成所指定的測(cè)試模式的期望值的步驟，響應(yīng)上述測(cè)試模式關(guān)聯(lián)數(shù)據(jù)，將測(cè)試模式的讀出請(qǐng)求發(fā)送到存儲(chǔ)器中的步驟，以及根據(jù)該測(cè)試模式的讀出請(qǐng)求，通過數(shù)據(jù)輸入輸出總線將上述測(cè)試模式輸入到存儲(chǔ)器中，并將該測(cè)試模式與期望值進(jìn)行比較的步驟。
14．如權(quán)利要求13所述的存儲(chǔ)器測(cè)試方法，其特征在于還包括將測(cè)試模式編號(hào)作為上述測(cè)試模式關(guān)聯(lián)數(shù)據(jù)進(jìn)行發(fā)送的步驟，生成與上述測(cè)試模式編號(hào)相對(duì)應(yīng)的測(cè)試模式并將該測(cè)試模式輸出到數(shù)據(jù)輸入輸出總線中的步驟以及將測(cè)試模式的寫入請(qǐng)求發(fā)送到存儲(chǔ)器中的步驟。
15．如權(quán)利要求13所述的存儲(chǔ)器測(cè)試方法，其特征在于還包括將數(shù)據(jù)模式作為上述測(cè)試模式關(guān)聯(lián)數(shù)據(jù)進(jìn)行發(fā)送的步驟，根據(jù)該數(shù)據(jù)模式生成測(cè)試模式并將該測(cè)試模式輸出到數(shù)據(jù)輸入輸出總線中的步驟以及將測(cè)試模式的寫入請(qǐng)求發(fā)送到存儲(chǔ)器中的步驟。
全文摘要
在現(xiàn)有的存儲(chǔ)器測(cè)試裝置中,通常數(shù)據(jù)端14的端子數(shù)量小于連接存儲(chǔ)器19和數(shù)據(jù)總線控制器18的數(shù)據(jù)輸入輸出總線18b的總線數(shù)據(jù)寬度,所以即使存儲(chǔ)器19以數(shù)據(jù)輸入輸出總線18b的總線寬度讀出測(cè)試模式信號(hào),如果不分割測(cè)試模式信號(hào),就不能將測(cè)試模式信號(hào)傳送到測(cè)試器2中,從而不能高速地執(zhí)行存儲(chǔ)器19的測(cè)試。在存儲(chǔ)器30根據(jù)測(cè)試模式的讀出請(qǐng)求將測(cè)試模式輸出到數(shù)據(jù)輸入輸出總線29b中時(shí),從該數(shù)據(jù)輸入輸出總線29b輸入測(cè)試模式信號(hào)并將該測(cè)試模式信號(hào)和期望值進(jìn)行比較。
文檔編號(hào)G11C29/48GK1233059SQ9910051
公開日1999年10月27日 申請(qǐng)日期1999年1月7日 優(yōu)先權(quán)日1998年4月20日
發(fā)明者中本幸夫 申請(qǐng)人:三菱電機(jī)株式會(huì)社