專利名稱：驅(qū)動(dòng)場(chǎng)效應(yīng)晶體管的方法
技術(shù)領(lǐng)域：
本發(fā)明按照權(quán)利要求1的總構(gòu)思涉及驅(qū)動(dòng)場(chǎng)效應(yīng)晶體管的方法，就是說驅(qū)動(dòng)具有一個(gè)源極、一個(gè)漏極和一個(gè)柵極的場(chǎng)效應(yīng)晶體管的方法，其中，在柵極上加上柵壓，此電壓導(dǎo)致在源極和漏極之間形成和/或保持一個(gè)導(dǎo)電的溝道。
這種類型的場(chǎng)效應(yīng)晶體管及其驅(qū)動(dòng)方法很久以來業(yè)已眾所周知。這種類型的場(chǎng)效應(yīng)晶體管的一個(gè)實(shí)際的實(shí)施例如圖4所示。
在圖4中示意性示出了一個(gè)普通的增強(qiáng)型NMOS-FET。所示晶體管由一個(gè)P摻雜的半導(dǎo)體材料形成的襯底1，一個(gè)在襯底表面設(shè)置的由n摻雜半導(dǎo)體材料形成的源極2，一個(gè)在襯底表面設(shè)置的由n摻雜半導(dǎo)體材料形成的漏極3，一個(gè)制作在襯底上的絕緣層4和一個(gè)在絕緣層上部設(shè)置的柵極5構(gòu)成。
在柵極5上加上正電壓，例如+5V，則電子由遠(yuǎn)離柵極的襯底區(qū)被吸引到柵極對(duì)面的襯底區(qū)(溝道形成區(qū)6)。這樣，起初由于P摻雜而顯示出缺乏電子，并由此而成為不導(dǎo)電的溝道形成區(qū)6，逐漸變成一個(gè)具有過剩電子的區(qū)域，最后此區(qū)在源極2和漏極3之間形成一個(gè)導(dǎo)電溝道。這樣一個(gè)溝道的形成使晶體管導(dǎo)通，就是說在源極和漏極之間形成低阻抗電學(xué)連接。
然而上述溝道的形成和保持，當(dāng)和只有在柵壓(UG)為某最低值時(shí)才能實(shí)現(xiàn)，此外該柵壓最低值與源極上所加的源電壓(US)和漏極上所加的漏電壓(UD)相關(guān)。在晶體管穩(wěn)態(tài)工作狀態(tài)下，如果應(yīng)實(shí)現(xiàn)和保持晶體管導(dǎo)通狀態(tài)，主要是以下條件應(yīng)該成立，即UG≥min(US，UD)+UT其中UT表示與材料相關(guān)的、形成溝道的閾值電壓，此電壓在NMOS增強(qiáng)型場(chǎng)效應(yīng)晶體管時(shí)取值為UT＞0V。
其結(jié)果是在穩(wěn)態(tài)工作的普通的場(chǎng)效應(yīng)晶體管中，不可能將在源或漏極上所加的電壓通過一個(gè)相同大小或較低的柵電壓導(dǎo)通。為此柵壓必須達(dá)到至少比要導(dǎo)通的電壓高UT的電平。
這一點(diǎn)特別是在數(shù)字技術(shù)、即增強(qiáng)型場(chǎng)效應(yīng)晶體管的主要應(yīng)用領(lǐng)域中，要想開關(guān)高于電源電壓的電平是相當(dāng)困難的。用于柵壓的附加電平的產(chǎn)生，到目前為止是借助于所謂泵浦進(jìn)行的，此泵浦可以將低電平的電壓(必要時(shí)也可以是逐級(jí)的)提高到較高電平的電壓。在電路技術(shù)中實(shí)現(xiàn)泵浦需要許多附加的電子元、器件(特別是晶體管和電容)，這一點(diǎn)首先在集成電路中是不利的(面積緊張；高伏特和低伏特面很難隔離)。
因此，本發(fā)明的任務(wù)在于，提出一種如權(quán)利要求1的總構(gòu)思所述驅(qū)動(dòng)場(chǎng)效應(yīng)晶體管的方法，此方法為實(shí)現(xiàn)高電壓的開關(guān)以簡(jiǎn)單的方式采用同樣高的或較低的柵壓。
此項(xiàng)任務(wù)按照本發(fā)明是通過在權(quán)利要求1中所述的特征加以解決的。
按照本發(fā)明，在溝道形成之后柵極與供給其柵壓的柵壓電源隔離。
這一措施可借助于一個(gè)在柵極與柵壓電源分離之后所加(待導(dǎo)通的)電壓；使(現(xiàn)在是浮空的或不再是有源驅(qū)動(dòng)的)柵電位提高到比待導(dǎo)通電壓電位更高的電位。這樣，勿需耗費(fèi)大地產(chǎn)生一個(gè)分立的柵壓也可以開關(guān)在普通的場(chǎng)效應(yīng)晶體管驅(qū)動(dòng)中，不滿足以下條件、即UG≥min(US，UD)+UT就不能導(dǎo)通的電壓。
此外在這方面曾建立了驅(qū)動(dòng)場(chǎng)效應(yīng)晶體管的一種方法，此方法以簡(jiǎn)單方式可以在采用同樣高的、或者較低柵壓情況下開關(guān)高的電壓。
本發(fā)明優(yōu)先的進(jìn)一步發(fā)展將在分權(quán)利要求中加以闡述。
此外，基于本發(fā)明的驅(qū)動(dòng)方法，基于被驅(qū)動(dòng)的場(chǎng)效應(yīng)晶體管所得到的性能還可以有效地用于許多的其它應(yīng)用場(chǎng)合。
下面將借助一個(gè)實(shí)施例并通過附圖對(duì)本發(fā)明進(jìn)一步加以闡述。


圖1示出用于闡述本發(fā)明控制方法的一個(gè)電路；圖2示出在圖1所示電路中在所選擇的各點(diǎn)上的時(shí)間信號(hào)過程；圖3是一個(gè)在本發(fā)明驅(qū)動(dòng)方法中優(yōu)先使用的場(chǎng)效應(yīng)晶體管的截面示意圖；圖4是一個(gè)普通場(chǎng)效應(yīng)晶體管的截面示意圖。
圖1所示的電路包括增強(qiáng)型NMOS場(chǎng)效應(yīng)晶體管T1，T2和T3。
在晶體管T1中，源極與一根傳導(dǎo)信號(hào)HV-Pulse的信號(hào)導(dǎo)線相連，漏極與一根傳導(dǎo)信號(hào)WL的信號(hào)導(dǎo)線相連，柵極與晶體管T2的漏極相連。
在晶體管T2中，源極與一根傳導(dǎo)信號(hào)Sel的信號(hào)導(dǎo)線相連，漏極與晶體管T1的柵極相連，柵極與一根傳導(dǎo)信號(hào)Put-Charge的信號(hào)導(dǎo)線相連。
在晶體管T3中，源極與一根傳導(dǎo)信號(hào)Sel的信號(hào)導(dǎo)線相連，漏極與一根傳導(dǎo)信號(hào)WL的信號(hào)導(dǎo)線相連，柵極與一根傳導(dǎo)信號(hào)Hold-Low的信號(hào)導(dǎo)線相連。
借助于信號(hào)HV-Pulse可在晶體管T1的源極上加上一個(gè)電壓，在上述實(shí)施例中此電壓值可在0V和+17V之間選擇。
借助于信號(hào)Sel可在晶體管T2和T3的源極上加上一個(gè)電壓，在上述實(shí)施例中此電壓值可為0V或+5V。
借助于信號(hào)Hold-Low可在晶體管T3的柵極上加上一個(gè)電壓，在上述實(shí)施例中此電壓值可為0V或+5V。
經(jīng)信號(hào)導(dǎo)線Put-Charge可在晶體管T2的柵極上加上一個(gè)電壓，在上述實(shí)施例中此電壓值可為0V或+5V。
目的在于，通過晶體管T1將其最大的源電壓(17V)接通到信號(hào)導(dǎo)線WL上。
在應(yīng)用普通驅(qū)動(dòng)晶體管的方法中，似乎在晶體管1的柵極上應(yīng)加上一個(gè)柵壓UG1≥17V+UT。
與此相反，本發(fā)明方法將采用另外的途徑，下面將借助圖2詳細(xì)加以闡述。
在圖2中示出了信號(hào)Sel，Put-Charge，HV-Pulse，WL以及晶體管T1柵極電位UG1的時(shí)間過程。
假定信號(hào)Sel和Put-Charge在某一輸出時(shí)刻to分別為5v。
因?yàn)镻ut-Charge與Sel大小相同，并且此外不等于或者大于Sel+UT，所以在晶體管T2中在其源極和漏極之間不能形成導(dǎo)電溝道，這樣，其漏極電位并且從而晶體管T1柵極的電位UG1是浮空的(非有源驅(qū)動(dòng))，并且在所觀察的時(shí)刻為Put-Charge-UT(≈3.5V)。
UG1＝3.5V的事實(shí)導(dǎo)致晶體管T1處于弱導(dǎo)通狀態(tài)的結(jié)果。
如圖2所示，如果在時(shí)刻t1Put-Charge上升至例如10V，則在晶體管T2中形成一個(gè)導(dǎo)電溝道并且其源電壓(5V)(可能有一定的延時(shí))將接通至其漏極或晶體管T1的柵極。
因?yàn)樾盘?hào)HV-Pulse(晶體管T1的源電壓)在時(shí)刻t1時(shí)為0V，所以晶體管T1的柵壓UG1升高至+5V，將導(dǎo)致在此晶體管中形成一個(gè)良好的導(dǎo)電溝道。漏電壓或信號(hào)WL保持或因此而為0V。
如果在晶體管T1中所形成的溝道終止或者在其后的任何時(shí)間Put-Charge重新約為5V或者降至或回到一個(gè)較低的電壓(時(shí)刻t2)，則導(dǎo)致在晶體管T2中導(dǎo)電溝道的消失。晶體管T2因此而處于截止?fàn)顟B(tài)，這樣，在晶體管T1柵極和一個(gè)給其供電的電源之間經(jīng)晶體管T2的漏極的連接便分開。
晶體管T2的漏極以及還有晶體管T1的柵極在此狀態(tài)下是浮空的(非有源驅(qū)動(dòng))，它們因此保持其原來的電位5V不變，從而在晶體管T1中形成的溝道保持不變。
在達(dá)到此狀態(tài)之后，在時(shí)刻t3 HV-Pulse由0V升至5V，由于晶體管T1柵極事先形成的浮空電路(與普通驅(qū)動(dòng)方法不同)而導(dǎo)致由源極至漏極的導(dǎo)通。
還在溝道能消失之前(因?yàn)闂l件UG1≥min(US1，UD1)+UT不再成立)晶體管T1的柵極電位由約5V升高至約10V，使加在源極上的5V可以被導(dǎo)通，而溝道不會(huì)消失。
上述在晶體管T1上柵極電位的自動(dòng)提高可作如下解釋此柵極和其相對(duì)的形成溝道(如果存在的話)的襯底如同一個(gè)電容器的兩個(gè)平板。這兩個(gè)平板在時(shí)刻t2，即當(dāng)兩平板中間的一個(gè)(柵極)與供電電源隔離時(shí)，處于平衡狀態(tài)。在此時(shí)刻、因?yàn)樵措妷?HV-Pulse)仍為0V，所以沒有電流能夠流經(jīng)溝道。這種情況將在時(shí)刻t3時(shí)發(fā)生變化，即源電壓提高至5V并且經(jīng)過仍然存在的溝道而被導(dǎo)通。由于在兩個(gè)平板中的一個(gè)平板上載流子數(shù)量的改變5V的導(dǎo)通導(dǎo)致(在溝道中)在電容器內(nèi)平衡的破壞。為了重新恢復(fù)平衡，附加的載流子將被吸引至具有較少載流子的平板上(柵極)，它們復(fù)又對(duì)調(diào)節(jié)電位提高起著決定性的作用。
通過有目的利用到目前為止還未認(rèn)識(shí)的這一效應(yīng)，即使在條件UG≥min(US，UD)+UT似乎不成立時(shí)，也可實(shí)現(xiàn)晶體管的導(dǎo)通。
其結(jié)果是從時(shí)刻t3起，在晶體管T1(＝信號(hào)導(dǎo)線WL)的漏極上將出現(xiàn)同樣的晶體管源極所導(dǎo)通的5V。
被提高至約10V的柵壓UG1至少暫時(shí)基本保持不變。
如果在(任意的)時(shí)刻t4晶體管T1的源電壓(HV-Pulse)連續(xù)升高至最大值17V，則由于前面已闡述過的原因，晶體管T1的柵壓將提高至約20V，這樣，這17V也會(huì)毫無問題的接通至晶體管T1的漏極或信號(hào)導(dǎo)線WL。
晶體管T1的源電壓提高至需接通值(這里從0V至17V)可以分為任意多階段進(jìn)行，而且優(yōu)先是分級(jí)提高或連續(xù)提高，在可能情況下也可以階躍式的提高。
17V的導(dǎo)通或者是通過斷開源電壓(HV-Pulse)，或者是通過時(shí)間過程自動(dòng)終結(jié)。
在圖2所示通過時(shí)間過程導(dǎo)致導(dǎo)通的終結(jié)出現(xiàn)，因?yàn)榧纳┬孤窂降脑?在柵極和相鄰電元件，機(jī)電元件或機(jī)械元件之間所不希望的電容，在等效電路中柵極對(duì)地的電容)電荷將逐漸由柵極流出從而使柵電位下降。只要是條件UG1≥min(US1，UD1)+UT得到滿足，則信號(hào)導(dǎo)線WL借助于HV-Pulse重又可以放電至0V(時(shí)刻t5)。
在晶體管T3的相應(yīng)的驅(qū)動(dòng)中，信號(hào)導(dǎo)線WL在晶體管T1處于截止?fàn)顟B(tài)時(shí)，可以被有源地驅(qū)動(dòng)至任意的電壓值。
高壓(17V)可以通過晶體管T1被導(dǎo)通的持續(xù)時(shí)間，主要與下列因素相關(guān)，即在時(shí)刻t3的柵電位有多高，柵電位能跟上在溝道中載流子數(shù)量的提高有多好以及提高到高壓的柵極放電有多快。
如果上面最后所述這幾點(diǎn)在普通的晶體管中不能滿足特定的應(yīng)用，則可以考慮采用在這方面具有優(yōu)異性能的晶體管。
這種類型的晶體管的示意圖如圖3所示。
圖3所示場(chǎng)效應(yīng)晶體管(增強(qiáng)型NMOS-FET)具有一個(gè)襯底1，一個(gè)源極2，一個(gè)漏極3，一個(gè)絕緣層4，一個(gè)柵極5和一個(gè)溝道形成區(qū)6。
這些器件與圖4所示前面已述普通場(chǎng)效應(yīng)晶體管具有相應(yīng)的構(gòu)成，因此這里不再贅述。
圖3所示此場(chǎng)效應(yīng)晶體管與圖4所示場(chǎng)效應(yīng)晶體管相比的區(qū)別在于，多了一個(gè)柵極保護(hù)層7。
如圖3所示，在襯底1對(duì)面的柵極5一側(cè)制備有一個(gè)柵極保護(hù)層7。此保護(hù)層由導(dǎo)電材料構(gòu)成，并且經(jīng)一根連接導(dǎo)線9與漏極3相連。
在柵極3和柵極保護(hù)層7之間有一個(gè)薄絕緣層8(其厚度優(yōu)選在nm和μm范圍內(nèi))，以便將這些元件從電學(xué)上彼此絕緣。
柵極保護(hù)層7導(dǎo)致前面詳細(xì)闡述的驅(qū)動(dòng)方法，也還可應(yīng)用于這樣的情況，在這些情況下，所希望的效應(yīng)否則就不能調(diào)整到所需的范圍和/或所要求的可靠性。
柵極保護(hù)層的這種功能主要建立在圍繞柵極形成一層屏蔽的基礎(chǔ)上，與普通屏蔽不同的是此屏蔽與漏電位具有相同的電位，而且此外，一方面導(dǎo)致如同溝道那樣的正面效應(yīng)，另一方面至少可以限制電荷由柵極經(jīng)寄生電容流出(在柵極和相鄰電元件、機(jī)電元件和機(jī)械元件之間的不希望有的電容；在等效電路中為柵極對(duì)地的電容)并且提高有效電容(在柵極和襯底之間以及柵極和柵極保護(hù)層之間的電容)與寄生電容的比例。
如圖3所示，柵極保護(hù)層7只設(shè)置在柵極5的上部，并且僅全部或局部的保護(hù)襯底對(duì)面的柵極一側(cè)。在這方面沒有什么限制。此外，柵極保護(hù)層也可以覆蓋圖1所示柵極側(cè)面的面積。如果全部不朝向襯底的柵區(qū)總是在中間位置有絕緣層8的情況下由柵極保護(hù)層圍繞起來，則柵極保護(hù)層具有最佳的效果。
如圖3所示，柵極保護(hù)層在電學(xué)上與漏極相連。同樣在這方面也沒有什么限制。如果柵極保護(hù)層在電學(xué)上與源極相連，則柵極保護(hù)層的主要作用仍然可以實(shí)現(xiàn)。
無論是有還是沒有柵極保護(hù)層，晶體管T1以上述方式提高了的電位復(fù)又逐漸下降并且最后導(dǎo)至溝道的消失(場(chǎng)效應(yīng)晶體管處于截止?fàn)顟B(tài))。在柵極與供電電源隔離和溝道消失之間的時(shí)間依據(jù)晶體管結(jié)構(gòu)的不同可以是幾分之一秒至幾分鐘甚至可達(dá)幾小時(shí)。在此時(shí)間內(nèi)晶體管可以穩(wěn)態(tài)驅(qū)動(dòng)。
溝道的自動(dòng)消失是上述本發(fā)明驅(qū)動(dòng)方法的附加的可以利用的有益的效應(yīng)。它給予這種類型驅(qū)動(dòng)的晶體管以附加的單穩(wěn)態(tài)觸發(fā)器的功能并且開拓了晶體管嶄新的應(yīng)用領(lǐng)域。
根據(jù)本發(fā)明一些特殊的效應(yīng)也可以這樣實(shí)現(xiàn)，即上述柵極有效電容(在柵極和襯底之間以及在可能情況下在柵極和柵極保護(hù)層之間的電容)可以有目的地加以改變或調(diào)整到特定值(例如通過相應(yīng)絕緣層(絕緣層4和8)化學(xué)成分/或其厚度的改變)以便使場(chǎng)效應(yīng)晶體管的時(shí)間特性與預(yù)定的應(yīng)用匹配。
上面借助于一個(gè)增強(qiáng)型NMOS場(chǎng)效應(yīng)晶體管對(duì)本發(fā)明作了說明。然而不難想象這樣一種驅(qū)動(dòng)方法-在可能情況下與相應(yīng)的應(yīng)用相匹配-也可以在任何其它類型的場(chǎng)效應(yīng)晶體管中加以實(shí)現(xiàn)和有效的應(yīng)用。
權(quán)利要求
1.驅(qū)動(dòng)具有一個(gè)源極(2)、一個(gè)漏極(3)和一個(gè)柵極(5)的場(chǎng)效應(yīng)晶體管的方法，其中，在柵極上加上柵壓(UG)，此電壓可以導(dǎo)致在源極和漏極之間形成和/或保持一個(gè)導(dǎo)電的溝道，其特征在于，在溝道形成之后，柵極與供給其柵壓的柵壓電源隔離。
2.根據(jù)權(quán)利要求1所述方法，其特征在于，柵極(5)與柵壓電源的隔離應(yīng)立即在溝道形成之后或在比較短的時(shí)間內(nèi)進(jìn)行。
3.根據(jù)權(quán)利要求1或2所述方法，其特征在于，柵極(5)與柵壓電源的隔離以如下方式進(jìn)行，即在此過程中柵電位(UG)主要是保持不變。
4.根據(jù)上述權(quán)利要求之一所述方法，其特征在于，柵極(5)與柵壓電源的隔離以如下方式進(jìn)行，即柵極在隔離后處于一種主要是浮空的狀態(tài)。
5.根據(jù)上述權(quán)利要求之一所述方法，其特征在于，為了使柵極(5)與柵壓電源隔離采用了一種斷開柵極和柵壓電源之間電學(xué)連接的開關(guān)設(shè)備。
6.根據(jù)上述權(quán)利要求之一所述方法，其特征在于，源電壓和漏電壓直至柵極(5)與柵壓電源隔離，令取值為與柵壓(UG)一起形成和/或保持一個(gè)導(dǎo)電的溝道。
7.根據(jù)上述權(quán)利要求之一所述方法，其特征在于，源電壓在柵極(5)與柵壓電源隔離后，取值是為實(shí)現(xiàn)將其接通至漏極(3)，其中，源電壓也可以取值為在柵極與柵壓電源隔離之前阻止溝道的建立或促使其消失。
8.根據(jù)權(quán)利要求7所述方法，其特征在于，要進(jìn)行的源電壓的改變直接在柵極與柵壓電源隔離之后或在其后的比較短時(shí)間內(nèi)開始。
9.根據(jù)權(quán)利要求7或8所述方法，其特征在于，要進(jìn)行的源電壓的改變只是逐漸進(jìn)行的。
10.根據(jù)權(quán)利要求9所述方法，其特征在于，源電壓是逐級(jí)提高的。
11.根據(jù)權(quán)利要求9所述方法，其特征在于，源電壓是連續(xù)提高的。
全文摘要
本發(fā)明闡述了一種驅(qū)動(dòng)具有一個(gè)源極(2)、一個(gè)漏極(3)和一個(gè)柵極(5)的場(chǎng)效應(yīng)晶體管的方法,其中,在柵極上加上柵壓(U
文檔編號(hào)G11C8/00GK1179233SQ96192782
公開日1998年4月15日 申請(qǐng)日期1996年11月21日 優(yōu)先權(quán)日1995年12月6日
發(fā)明者H·瑟拉克 申請(qǐng)人:西門子公司