本實用新型涉及數(shù)據(jù)存儲領域，更具體地說，涉及一種固態(tài)存儲器及電子設備。

背景技術：

固態(tài)存儲器是通過存儲芯片內(nèi)部晶體管的開關狀態(tài)來存儲數(shù)據(jù)的，由于固態(tài)存儲器沒有讀寫頭、不需要轉動，所以固態(tài)存儲器擁有耗電少、抗震性強的優(yōu)點。在小容量、超高速、小體積的電子設備中，固態(tài)存儲器擁有非常大的優(yōu)勢?，F(xiàn)有技術中的固態(tài)存儲器使用NAND FLASH作為固態(tài)存儲陣列，但是，NAND FLASH在使用過程中，會出現(xiàn)越來越多的壞塊，因此，在固態(tài)存儲器中需要設置非常復雜的壞塊檢測和壞塊管理的控制單元，進而增加了固態(tài)存儲器的維修復雜度。

技術實現(xiàn)要素：

有鑒于此，本實用新型提出一種固態(tài)存儲器及電子設備，欲解決現(xiàn)有固態(tài)存儲器中需要設置非常復雜的壞塊檢測和壞塊管理的控制單元，進而增加了固態(tài)存儲器的維修復雜度的技術問題。

為了解決上述技術問題，現(xiàn)提出的方案如下：

一種固態(tài)存儲器，包括：中央處理器、FPGA模塊、eMMC存儲模塊、第一通信接口和第二通信接口，其中，

所述FPGA模塊，分別與所述第二通信接口、所述中央處理器和所述eMMC存儲模塊連接；

所述中央處理器，還通過所述第一通信接口與上位機連接。

優(yōu)選的，所述FPGA模塊包括：第一FPGA子模塊和第二FPGA子模塊，其中，

所述第一FPGA子模塊，通過第一總線與所述中央處理器連接，并通過第二總線與所述第二FPGA子模塊連接。

優(yōu)選的，所述第一總線為：PCIe總線。

優(yōu)選的，所述第二總線為：localbus總線。

優(yōu)選的，所述第二FPGA子模塊包括N個eMMC存儲控制單元，所述eMMC存儲模塊包括N組eMMC存儲陣列，每個所述eMMC存儲控制單元分別控制1組eMMC存儲陣列，所述N為正整數(shù)。

優(yōu)選的，每組所述eMMC存儲陣列包括16片eMMC。

優(yōu)選的，所述N為4。

優(yōu)選的，所述中央處理器為PowerPC。

優(yōu)選的，所述第二通信接口為GTH接口。

一種電子設備，包括上述任意一種固態(tài)存儲器。

與現(xiàn)有技術相比，本實用新型的技術方案具有以下優(yōu)點：

上述技術方案提供的一種固態(tài)存儲器及電子設備，包括：中央處理器、FPGA模塊、eMMC存儲模塊、第一通信接口和第二通信接口，其中，所述FPGA模塊，分別與所述第二通信接口、所述中央處理器和eMMC存儲模塊連接；所述中央處理器，還通過所述第一通信接口與上位機連接。即采用eMMC存儲模塊對數(shù)據(jù)進行存儲，由于eMMC中自帶管理模塊，用于壞塊檢測，以及壞塊管理等，因此，無需在FPGA模塊設置壞塊檢測和壞塊管理的控制單元，進而提高了固態(tài)存儲器的維護效率。

附圖說明

為了更清楚地說明本實用新型實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本實用新型實施例提供的一種固態(tài)存儲器的結構示意圖；

圖2為本實用新型實施例提供的另一種固態(tài)存儲器的結構示意圖；

圖3為本實用新型實施例提供的一種固態(tài)存儲器的結構示意圖。

具體實施方式

下面將結合本實用新型實施例中的附圖，對本實用新型實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例?；诒緦嵱眯滦椭械膶嵤├绢I域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。

本實施例提供一種固態(tài)存儲器，參見圖1所示，包括：第一通信接口11、中央處理器12、FPGA(Field Programmable Gate Array，現(xiàn)場可編程門陣列)模塊13、eMMC(Embedded Multi Media Card)存儲模塊14和第二通信接口15，其中，

所述FPGA模塊13，分別與所述第二通信接口15、所述中央處理器12和所述eMMC存儲模塊14連接；

所述中央處理器12，還通過所述第一通信接口11與上位機連接。

所述中央處理器12，用于接收從所述上位機下發(fā)的工作命令，且將所述工作命令傳輸至所述FPGA模塊13；

所述FPGA模塊13，用于通過所述第二通信接口15接收待存儲的數(shù)據(jù)，并根據(jù)所述工作命令控制所述eMMC存儲模塊14的工作狀態(tài)，且進行板卡管理，所述板卡管理包括時鐘配置、燒寫文件的加載和GPIO(General Purpose Input Output，通用輸入/輸出)控制。

eMMC存儲模塊14包括多片eMMC，用于存儲數(shù)據(jù)。

所述工作命令包括寫入命令、讀出命令、擦除命令或?qū)懭胪Ｖ姑睢?/p>

所述FPGA模塊13通過所述第二通信接口15接收待存儲的數(shù)據(jù)，并按照所述上位機發(fā)送的寫入命令和數(shù)據(jù)寫入地址，將待存儲的數(shù)據(jù)寫入所述數(shù)據(jù)寫入地址對應的eMMC中，以及按照所述上位機發(fā)送的讀取命令和數(shù)據(jù)讀取地址，從所述數(shù)據(jù)讀取地址對應的eMMC中讀取數(shù)據(jù)，以及按照所述上位機發(fā)送的擦除命令和數(shù)據(jù)擦除地址，擦除所述數(shù)據(jù)擦除地址對應的eMMC中的數(shù)據(jù)，以及按照所述上位機發(fā)送的寫入停止命令和數(shù)據(jù)寫入停止地址，將與所述數(shù)據(jù)寫入停止地址對應的eMMC的數(shù)據(jù)寫入過程停止。

本實施例提供的固態(tài)存儲器，采用eMMC存儲模塊14對數(shù)據(jù)進行存儲，由于eMMC中自帶管理模塊，用于壞塊檢測，以及壞塊管理等，因此，無需在FPGA模塊設置壞塊檢測和壞塊管理的控制單元，進而提高了固態(tài)存儲器的維護效率。以及，在時鐘設定為110MHz工作時鐘，eMMC的工作模式設置為每秒200MB的單數(shù)據(jù)率HS200模式時，可以實現(xiàn)4.2GB/s的讀寫速率。

優(yōu)選的，所述中央處理器為PowerPC(Performance Optimization With En hanced RISC–Performance Computing，一種精簡指令集架構的中央處理器)。PowerPC具有優(yōu)異的性能、較低的能量損耗以及較低的散熱量。

本實施例還提供另一種固態(tài)存儲器，請參閱圖2，示出了其結構，包括：第一通信接口11、中央處理器12、FPGA模塊13、eMMC存儲模塊14和第二通信接口15，其中，F(xiàn)PGA模塊13包括第一FPGA子模塊131和第二FPGA子模塊132。

所述第一FPGA子模塊131，通過第一總線與所述中央處理器12連接，并通過第二總線與所述第二FPGA子模塊132連接。具體的，第一總線為PCIe總線，相比PCI總線，傳輸速度快且連接線少；第二總線為localbus總線，實現(xiàn)PowerPC對第二FPGA子模塊132的直接控制。

所述第一FPGA子模塊131，用于與所述中央處理器12通信，并將所述工作命令傳輸至所述第二FPGA子模塊132，且進行所述板卡管理；

所述第二FPGA子模塊132，用于通過所述第二通信接口接收待存儲的數(shù)據(jù)，并根據(jù)所述工作命令控制所述eMMC存儲模塊14的工作狀態(tài)。

通過將FPGA模塊13分為兩部分進行不同的功能管理，提高了工作效率，且提高了與eMMC存儲模塊14連接設置的靈活性。

本實施例還提供另一種固態(tài)存儲器，請參閱圖3，示出了其結構，包括：第一通信接口11、中央處理器12、FPGA模塊13、eMMC存儲模塊14和第二通信接口15，其中，F(xiàn)PGA模塊13包括第一FPGA子模塊131和第二FPGA子模塊132。所述第二FPGA子模塊132包括N個eMMC存儲控制單元，所述eMMC存儲模塊14包括N組eMMC存儲陣列，每個所述eMMC存儲控制單元分別控制1組eMMC存儲陣列，所述N為正整數(shù)。

在圖3中，N組eMMC存儲陣列分別表示為eMMC存儲陣列1、eMMC存儲陣列2、……、eMMC存儲陣列N。N個eMMC存儲控制單元分別表示為eMMC存儲控制單元1、eMMC存儲控制單元2、……、eMMC存儲控制單元N。

優(yōu)選的，每組所述eMMC存儲陣列包括16片eMMC。每16片eMMC組成1組eMMC存儲陣列，由第二FPGA子模塊132的一個eMMC存儲控制單元控制。具體的，第二FPGA子模塊132設置4個eMMC存儲控制單元，分別控制4組eMMC存儲陣列。如果eMMC存儲控制單元和每片eMMC一一對應，則FPGA資源消耗過大；如果第二FPGA子模塊132只用eMMC存儲控制單元對所有eMMC進行控制，則內(nèi)部布線跨度過大，在eMMC工作時鐘超過50MHz后，難以實現(xiàn)對所有eMMC的并行控制。實驗驗證，較好的對應關系為每16片eMMC組成1組eMMC存儲陣列，由第二FPGA子模塊132的一個eMMC存儲控制單元控制。

現(xiàn)對本實施例提供的固態(tài)存儲器的工作原理進行說明，具體如下：

步驟S11：給固態(tài)存儲器供電后，第二FPGA子模塊對eMMC存儲模塊進行初始化，并將eMMC存儲模塊的工作模式設置為每秒200MB的單數(shù)據(jù)率HS200模式，eMMC的工作時鐘設定為110MHz。

步驟S12：上位機通過第一通信接口(以太網(wǎng)接口)與PowerPC連接，將工作命令發(fā)送給PowerPC，PowerPC通過PCIe總線連接第一FPGA子模塊，進而將相應的工作命令發(fā)送給第二FPGA子模塊，實現(xiàn)PowerPC間接控制第二FPGA子模塊的目的。

步驟S13，第二FPGA子模塊在接收到相應的工作命令后，同時對每組eMMC存儲陣列發(fā)送相應的工作命令。

當工作命令為寫入命令時，第二FPGA子模塊在同時給每組eMMC存儲陣列發(fā)送完寫入指令后，并行判斷每片eMMC的可寫狀態(tài)，在所有eMMC都進入寫入狀態(tài)后，第二FPGA子模塊通過第二通信接口(GTH接口)等待數(shù)據(jù)的輸入，當有數(shù)據(jù)輸入時，同時將數(shù)據(jù)分發(fā)給所有的eMMC存儲陣列，同時并行產(chǎn)生每片eMMC需要的CRC(Cyclic Redundancy Check，循環(huán)冗馀校驗)校驗數(shù)據(jù)，附在數(shù)據(jù)后。實現(xiàn)以4.2GB/s的寫入速度進行存儲。

當工作命令為擦除命令時，第二FPGA子模塊同時給所有的eMMC發(fā)送擦除指令，并行等待所有的eMMC反饋回擦除結束標志后，通知上位機擦除完畢。

當工作命令為讀取命令時，第二FPGA子模塊同時給所有的eMMC發(fā)送讀取指令，然后將eMMC輸出的數(shù)據(jù)分別使用FIFO方法進行緩存，在所有的eMMC都有數(shù)據(jù)輸出的情況下，并行將eMMC數(shù)據(jù)讀出，實現(xiàn)數(shù)據(jù)的讀取對齊，數(shù)據(jù)可以通過第一通信接口轉發(fā)上位機，也可以通過第二通信接口直接發(fā)送出去。實現(xiàn)4.2GB/s的讀取速度。

當工作命令為寫入停止命令時，第二FPGA子模塊同時給所有的eMMC發(fā)送寫入停止指令，然后停止記錄，并將當前的記錄狀態(tài)發(fā)送給PowerPC進行管理，PowerPC記錄當前的eMMC存儲模塊的使用情況。

本實施例還提供一種電子設備，包括上述實施例提供的任意一種固態(tài)存儲器。

在文中，術語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種設備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的設備中還存在另外的相同要素。

本實用新型中各個實施例采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。

對所公開的實施例的上述說明，使本領域?qū)I(yè)技術人員能夠?qū)崿F(xiàn)或使用本實用新型。對這些實施例的多種修改對本領域的專業(yè)技術人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本實用新型的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本實用新型將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。