本發(fā)明涉及集成電路抗輻射加固領(lǐng)域。

背景技術(shù)：

隨著半導(dǎo)體技術(shù)的不斷發(fā)展，自然界和宇宙環(huán)境中的輻射粒子將更容易使得存儲(chǔ)器存儲(chǔ)的信息翻轉(zhuǎn)，導(dǎo)致單粒子翻轉(zhuǎn)的發(fā)生,從而降低存儲(chǔ)器的可靠性。因此，在現(xiàn)代集成電路存儲(chǔ)器的設(shè)計(jì)中，需要對(duì)其進(jìn)行抗單粒子翻轉(zhuǎn)的加固保護(hù)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明是為了解決輻射粒子使得存儲(chǔ)器存儲(chǔ)的信息翻轉(zhuǎn)，從而降低存儲(chǔ)器可靠性的問題，本發(fā)明提供了一種抗單粒子翻轉(zhuǎn)的存儲(chǔ)單元。

抗單粒子翻轉(zhuǎn)的存儲(chǔ)單元，它包括2個(gè)PMOS晶體管和8個(gè)NMOS晶體管，所述的2個(gè)PMOS晶體管分別為晶體管P1和P2，8個(gè)NMOS晶體管分別為晶體管N1至N8；

晶體管P2的源極、晶體管P1的源極、晶體管N5的漏極和晶體管N6的漏極均接供電電源，

晶體管P2的漏極與晶體管P1的柵極、晶體管N6的柵極、晶體管N2的漏極同時(shí)連接，晶體管P2的漏極與晶體管P1的柵極的交點(diǎn)為節(jié)點(diǎn)C，

晶體管P2的柵極與晶體管P1的漏極、晶體管N4的漏極和晶體管N5的柵極同時(shí)連接，晶體管P1的漏極與晶體管N5的柵極的交點(diǎn)為節(jié)點(diǎn)D，

晶體管N6的源極與晶體管N8源極、晶體管N4的柵極、晶體管N3的漏極和晶體管N1的柵極同時(shí)連接，晶體管N4的柵極與晶體管N3的漏極的交點(diǎn)為存儲(chǔ)單元輸出節(jié)點(diǎn)A，

晶體管N4的源極與晶體管N3的源極、晶體管N1的源極和晶體管N2的源極同時(shí)接地，

晶體管N5的源極與晶體管N7源極、晶體管N3的柵極、晶體管N1的漏極和晶體管N2的柵極同時(shí)連接，晶體管N2的柵極與晶體管N1的漏極的交點(diǎn)為存儲(chǔ)單元輸出節(jié)點(diǎn)B，

晶體管N7的柵極和晶體管N8的柵極均通過字線WL來接收控制開關(guān)操作的信號(hào)，

晶體管N7的漏極與位線BLN連接，晶體管N8的漏極與位線BL連接。

當(dāng)節(jié)點(diǎn)A的電平為“1”、節(jié)點(diǎn)B的電平為“0”、節(jié)點(diǎn)C的電平為“1”、節(jié)點(diǎn)D的電平為“0”時(shí)，所述存儲(chǔ)單元處于存操作狀態(tài)的具體過程為：當(dāng)字線WL為低電平“0”的時(shí)候，晶體管N4、N6、N1和P2處于開態(tài)，剩下的晶體管都處于關(guān)態(tài)，該種情況下，完成存儲(chǔ)單元的存操作。

當(dāng)節(jié)點(diǎn)A的電平為“1”、節(jié)點(diǎn)B的電平為“0”、節(jié)點(diǎn)C的電平為“1”、節(jié)點(diǎn)D的電平為“0”時(shí)，所述存儲(chǔ)單元進(jìn)行讀操作的具體過程為：

首先，位線BL和BLN被預(yù)充電到VDD，當(dāng)字線WL為高電平“1”的時(shí)候，節(jié)點(diǎn)A保持高電平“1”狀態(tài)，節(jié)點(diǎn)B保持低電平“0”狀態(tài),位線BLN通過晶體管N1和N7進(jìn)行放電；

然后，外圍電路中的放大器將根據(jù)兩條位線BL和BLN之間的電壓差，將存儲(chǔ)單元的狀態(tài)輸出，從而完成存儲(chǔ)單元的讀操作。

當(dāng)節(jié)點(diǎn)A的電平為“1”、節(jié)點(diǎn)B的電平為“0”、節(jié)點(diǎn)C的電平為“1”、節(jié)點(diǎn)D的電平為“0”時(shí)，所述存儲(chǔ)單元進(jìn)行寫操作的具體過程為：

將位線BL下拉到低電平“0”，同時(shí)將位線BLN上拉到高電平“1”，當(dāng)字線WL為高電平“1”時(shí)，晶體管N7和N8處于導(dǎo)通的狀態(tài)，節(jié)點(diǎn)A被下拉到低電平“0”，節(jié)點(diǎn)B被上拉到高電平“1”，此時(shí)，晶體管P1、N2、N3和N5處于導(dǎo)通態(tài)，晶體管N4、N6、N1和P2，處于關(guān)閉狀態(tài)，當(dāng)字線WL回到低電平“0”時(shí)，所有節(jié)點(diǎn)均處于穩(wěn)定狀態(tài)，從而完成存儲(chǔ)單元的寫操作。

本發(fā)明帶來的有益效果是，在本發(fā)明中，主要是采用了10個(gè)晶體管設(shè)計(jì)了一種抗單粒子翻轉(zhuǎn)的存儲(chǔ)單元來進(jìn)行抗單粒子翻轉(zhuǎn)的加固。本發(fā)明針對(duì)單粒子翻轉(zhuǎn)效應(yīng)，利用單粒子翻轉(zhuǎn)的物理機(jī)制，設(shè)計(jì)了一種新型的抗單粒子翻轉(zhuǎn)的存儲(chǔ)單元，其具有面積小、功耗低以及對(duì)存儲(chǔ)器性能影響較小的優(yōu)點(diǎn)。由于該存儲(chǔ)單元屬于鎖存器，因此本加固設(shè)計(jì)也是一個(gè)抗單粒子翻轉(zhuǎn)的鎖存器加固設(shè)計(jì)。

附圖說明

圖1為本發(fā)明所述的抗單粒子翻轉(zhuǎn)的存儲(chǔ)單元。

具體實(shí)施方式

具體實(shí)施方式一：參見圖1說明本實(shí)施方式，本實(shí)施方式所述的抗單粒子翻轉(zhuǎn)的存儲(chǔ)單元，它包括2個(gè)PMOS晶體管和8個(gè)NMOS晶體管，所述的2個(gè)PMOS晶體管分別為晶體管P1和P2，8個(gè)NMOS晶體管分別為晶體管N1至N8；

晶體管P2的源極、晶體管P1的源極、晶體管N5的漏極和晶體管N6的漏極均接供電電源，

晶體管P2的漏極與晶體管P1的柵極、晶體管N6的柵極、晶體管N2的漏極同時(shí)連接，晶體管P2的漏極與晶體管P1的柵極的交點(diǎn)為節(jié)點(diǎn)C，

晶體管P2的柵極與晶體管P1的漏極、晶體管N4的漏極和晶體管N5的柵極同時(shí)連接，晶體管P1的漏極與晶體管N5的柵極的交點(diǎn)為節(jié)點(diǎn)D，

晶體管N6的源極與晶體管N8源極、晶體管N4的柵極、晶體管N3的漏極和晶體管N1的柵極同時(shí)連接，晶體管N4的柵極與晶體管N3的漏極的交點(diǎn)為存儲(chǔ)單元輸出節(jié)點(diǎn)A，

晶體管N4的源極與晶體管N3的源極、晶體管N1的源極和晶體管N2的源極同時(shí)接地，

晶體管N5的源極與晶體管N7源極、晶體管N3的柵極、晶體管N1的漏極和晶體管N2的柵極同時(shí)連接，晶體管N2的柵極與晶體管N1的漏極的交點(diǎn)為存儲(chǔ)單元輸出節(jié)點(diǎn)B，

晶體管N7的柵極和晶體管N8的柵極均通過字線WL來接收控制開關(guān)操作的信號(hào)，

晶體管N7的漏極與位線BLN連接，晶體管N8的漏極與位線BL連接。

本實(shí)施方式中，為了提高靜態(tài)隨機(jī)存取存儲(chǔ)器在宇航和自然輻射環(huán)境下的可靠性能力，進(jìn)行了對(duì)存儲(chǔ)單元的抗單粒子翻轉(zhuǎn)的加固設(shè)計(jì)。本發(fā)明可以對(duì)存儲(chǔ)單元的單節(jié)點(diǎn)翻轉(zhuǎn)和多節(jié)點(diǎn)翻轉(zhuǎn)進(jìn)行容錯(cuò)再恢復(fù)。本發(fā)明由10個(gè)MOS管來組成，分別是PMOS晶體管P1、P2以及NMOS晶體管N1、N2、N3、N4、N5、N6、N7和N8。本發(fā)明可以對(duì)存儲(chǔ)單元中任意單個(gè)節(jié)點(diǎn)的翻轉(zhuǎn)進(jìn)行加固，還可以對(duì)固定的兩個(gè)節(jié)點(diǎn)進(jìn)行抗多節(jié)點(diǎn)翻轉(zhuǎn)容錯(cuò)，而同時(shí)不依賴于所存儲(chǔ)的值。

具體實(shí)施方式二：參見圖1說明本實(shí)施方式，本實(shí)施方式與具體實(shí)施方式一所述的抗單粒子翻轉(zhuǎn)的存儲(chǔ)單元的區(qū)別在于，當(dāng)節(jié)點(diǎn)A的電平為“1”、節(jié)點(diǎn)B的電平為“0”、節(jié)點(diǎn)C的電平為“1”、節(jié)點(diǎn)D的電平為“0”時(shí)，所述存儲(chǔ)單元處于存操作狀態(tài)的具體過程為：當(dāng)字線WL為低電平“0”的時(shí)候，晶體管N4、N6、N1和P2處于開態(tài)，剩下的晶體管都處于關(guān)態(tài)，該種情況下，完成存儲(chǔ)單元的存操作。

具體實(shí)施方式三：參見圖1說明本實(shí)施方式，本實(shí)施方式與具體實(shí)施方式一所述的抗單粒子翻轉(zhuǎn)的存儲(chǔ)單元的區(qū)別在于，當(dāng)節(jié)點(diǎn)A的電平為“1”、節(jié)點(diǎn)B的電平為“0”、節(jié)點(diǎn)C的電平為“1”、節(jié)點(diǎn)D的電平為“0”時(shí)，所述存儲(chǔ)單元進(jìn)行讀操作的具體過程為：

首先，位線BL和BLN被預(yù)充電到VDD，當(dāng)字線WL為高電平“1”的時(shí)候，節(jié)點(diǎn)A保持高電平“1”狀態(tài)，節(jié)點(diǎn)B保持低電平“0”狀態(tài),位線BLN通過晶體管N1和N7進(jìn)行放電；

然后，外圍電路中的放大器將根據(jù)兩條位線BL和BLN之間的電壓差，將存儲(chǔ)單元的狀態(tài)輸出，從而完成存儲(chǔ)單元的讀操作。

具體實(shí)施方式四：參見圖1說明本實(shí)施方式，本實(shí)施方式與具體實(shí)施方式一所述的抗單粒子翻轉(zhuǎn)的存儲(chǔ)單元的區(qū)別在于，當(dāng)節(jié)點(diǎn)A的電平為“1”、節(jié)點(diǎn)B的電平為“0”、節(jié)點(diǎn)C的電平為“1”、節(jié)點(diǎn)D的電平為“0”時(shí)，所述存儲(chǔ)單元進(jìn)行寫操作的具體過程為：

將位線BL下拉到低電平“0”，同時(shí)將位線BLN上拉到高電平“1”，當(dāng)字線WL為高電平“1”時(shí)，晶體管N7和N8處于導(dǎo)通的狀態(tài)，節(jié)點(diǎn)A被下拉到低電平“0”，節(jié)點(diǎn)B被上拉到高電平“1”，此時(shí)，晶體管P1、N2、N3和N5處于導(dǎo)通態(tài)，晶體管N4、N6、N1和P2，處于關(guān)閉狀態(tài)，當(dāng)字線WL回到低電平“0”時(shí)，所有節(jié)點(diǎn)均處于穩(wěn)定狀態(tài)，從而完成存儲(chǔ)單元的寫操作。

本發(fā)明所述的抗單粒子翻轉(zhuǎn)的存儲(chǔ)單元的狀態(tài)包括兩種，一種為：節(jié)點(diǎn)A的電平為“1”、節(jié)點(diǎn)B的電平為“0”、節(jié)點(diǎn)C的電平為“1”、節(jié)點(diǎn)D的電平為“0”；另一種為：節(jié)點(diǎn)A的電平為“0”、節(jié)點(diǎn)B的電平為“1”、節(jié)點(diǎn)C的電平為“0”、節(jié)點(diǎn)D的電平為“1”。其中，節(jié)點(diǎn)A的電平為“0”、節(jié)點(diǎn)B的電平為“1”、節(jié)點(diǎn)C的電平為“0”、節(jié)點(diǎn)D的電平為“1”時(shí)的儲(chǔ)單元進(jìn)行存操作、讀操作和寫操作的具體過程，與節(jié)點(diǎn)A的電平為“0”、節(jié)點(diǎn)B的電平為“1”、節(jié)點(diǎn)C的電平為“0”、節(jié)點(diǎn)D的電平為“1”時(shí)的儲(chǔ)單元進(jìn)行存操作、讀操作和寫操作的過程相反。

基于單粒子翻轉(zhuǎn)產(chǎn)生的物理機(jī)制，當(dāng)一個(gè)輻射粒子轟擊PMOS晶體管的時(shí)候，只能產(chǎn)生正的瞬態(tài)電壓脈沖；而轟擊NMOS晶體管的時(shí)候，只能產(chǎn)生負(fù)的瞬態(tài)電壓脈沖。因此，對(duì)于該狀態(tài)而言，由于B節(jié)點(diǎn)沒有與PMOS晶體管的柵極/漏極相連接，因此它不是敏感節(jié)點(diǎn)?？紤]圖1給定的狀態(tài)A＝1、B＝0、C＝1、D＝0，敏感節(jié)點(diǎn)是節(jié)點(diǎn)A、C和D。在另一個(gè)存儲(chǔ)狀態(tài)，也就是A＝0、B＝1、C＝0和D＝1狀態(tài)，敏感節(jié)點(diǎn)則是節(jié)點(diǎn)B、C和D。

在電荷共享引起的多節(jié)點(diǎn)翻轉(zhuǎn)現(xiàn)象中，多余兩個(gè)節(jié)點(diǎn)的電荷共享是不會(huì)引起存儲(chǔ)器狀態(tài)發(fā)生有效地改變，因此，本發(fā)明主要考慮對(duì)敏感節(jié)點(diǎn)A(B)、節(jié)點(diǎn)C和節(jié)點(diǎn)D進(jìn)行抗單節(jié)點(diǎn)翻轉(zhuǎn)加固以及兩個(gè)敏感節(jié)點(diǎn)C和節(jié)點(diǎn)D進(jìn)行抗多節(jié)點(diǎn)翻轉(zhuǎn)加固。

以A＝1、B＝0、C＝1、D＝0為例，本發(fā)明所述的抗單粒子翻轉(zhuǎn)的存儲(chǔ)單元的抗輻射性能分析如下：

1、假設(shè)節(jié)點(diǎn)A被翻轉(zhuǎn)到“0”狀態(tài)，它將關(guān)斷晶體管N1和N4，節(jié)點(diǎn)B、C和D將會(huì)保持各自原來狀態(tài)，故剩余的晶體管仍然是保持原來的開或者關(guān)的狀態(tài)，如晶體管N6將會(huì)保持開啟狀態(tài)。因此，節(jié)點(diǎn)A將會(huì)恢復(fù)到原來的“1”狀態(tài)。

2、當(dāng)節(jié)點(diǎn)C發(fā)生翻轉(zhuǎn)到“0”的時(shí)候，晶體管P1和N6將會(huì)分別被打開和關(guān)閉。節(jié)點(diǎn)D將會(huì)被影響，它的值將是“1”，同時(shí)晶體管P2將會(huì)被暫時(shí)的關(guān)閉。但是，由于晶體管N4的寬長比大于晶體管P1的寬長比，因此，受影響的D節(jié)點(diǎn)將會(huì)很快被拉回到原來的低電平；因此，晶體管N5將會(huì)一直關(guān)閉，節(jié)點(diǎn)B并不會(huì)收到影響。同時(shí)，晶體管N4由于節(jié)點(diǎn)A沒有改變而一直保持著開啟狀態(tài)，然后，晶體管P2將會(huì)恢復(fù)到開啟狀態(tài)，節(jié)點(diǎn)C被恢復(fù)到它原來的“1”狀態(tài)。

3、當(dāng)節(jié)點(diǎn)D發(fā)生翻轉(zhuǎn)的時(shí)候，晶體管P2被關(guān)閉，晶體管N5被暫時(shí)地開啟。但是，由于晶體管N4的寬長比大于晶體管P1的寬長比，同時(shí)晶體管N4由于節(jié)點(diǎn)A沒有改變而一直保持著開啟狀態(tài)，因此，受影響的D節(jié)點(diǎn)將會(huì)很快被拉回到原來的低電平。

4、由于電荷共享效應(yīng)的影響，節(jié)點(diǎn)C和D有可能被影響。此時(shí)，它的狀態(tài)跟節(jié)點(diǎn)C被翻轉(zhuǎn)一樣，因此通過類似的分析，可以發(fā)現(xiàn)節(jié)點(diǎn)C和節(jié)點(diǎn)D都將會(huì)回復(fù)到原來的狀態(tài)。

對(duì)應(yīng)的，如果設(shè)計(jì)的存儲(chǔ)單元處于另外一個(gè)狀態(tài)，也就是A＝0、B＝1、C＝0和D＝1狀態(tài)，在節(jié)點(diǎn)C和D處發(fā)生的多節(jié)點(diǎn)發(fā)轉(zhuǎn)也會(huì)被恢復(fù)。因此，節(jié)點(diǎn)C和D是兩個(gè)固定的可從多節(jié)點(diǎn)翻轉(zhuǎn)中恢復(fù)的節(jié)點(diǎn)，并且這兩個(gè)節(jié)點(diǎn)與存儲(chǔ)器存儲(chǔ)的值無關(guān)。

5、當(dāng)節(jié)點(diǎn)A-C或者A-D發(fā)生多節(jié)點(diǎn)翻轉(zhuǎn)的時(shí)候，晶體管N4將會(huì)被關(guān)閉，所以節(jié)點(diǎn)C或者D節(jié)點(diǎn)將不會(huì)恢復(fù)到原來的狀態(tài)。此時(shí)，存儲(chǔ)的狀態(tài)發(fā)生了翻轉(zhuǎn)。

因此，為了最小化節(jié)點(diǎn)A-C(B-C)或A-D(B-D)發(fā)生多節(jié)點(diǎn)翻轉(zhuǎn)的可能性，需要在版圖設(shè)計(jì)中合理的考慮版圖拓?fù)浣Y(jié)構(gòu)。因此，在版圖繪制的時(shí)候，可以將節(jié)點(diǎn)A、節(jié)點(diǎn)B與節(jié)點(diǎn)C-D在版圖的物理距離上繪制的比較遠(yuǎn)。