本發(fā)明公開(kāi)了一種在分裂柵閃存存儲(chǔ)器單元編程過(guò)程中用于減輕干擾的改進(jìn)的控制柵解碼設(shè)計(jì)。

背景技術(shù)：

使用浮柵來(lái)在其上存儲(chǔ)電荷的閃存單元以及形成于半導(dǎo)體襯底中的此類非易失性存儲(chǔ)器單元的存儲(chǔ)器陣列，在現(xiàn)有技術(shù)中是眾所周知的。通常，此類浮柵存儲(chǔ)器單元一直是分裂柵類型或疊柵類型的。

圖1中示出一種現(xiàn)有技術(shù)的非易失性存儲(chǔ)器單元10。分裂柵超快閃(SuperFlash, SF)存儲(chǔ)器單元10包括第一導(dǎo)電類型（諸如P型）的半導(dǎo)體襯底1。襯底1具有表面，在該表面上形成第二導(dǎo)電類型（諸如N型）的第一區(qū)2（也稱為源極線SL）。同樣屬于第二導(dǎo)電類型（諸如N型）的第二區(qū)3（也稱為漏極線）形成在襯底1的該表面上。第一區(qū)2和第二區(qū)3之間是溝道區(qū)4。位線(BL) 9連接到第二區(qū)3。字線(WL) 8（也稱為選擇柵）被定位在溝道區(qū)4的第一部分上方并與其絕緣。字線8幾乎不與或完全不與第二區(qū)3重疊。浮柵(FG) 5在溝道區(qū)4的另一部分上方。浮柵5與該另一部分絕緣，并與字線8相鄰。浮柵5還與第一區(qū)2相鄰。耦合柵(CG) 7（也稱為控制柵）位于浮柵5上方并與其絕緣。擦除柵(EG) 6在第一區(qū)2上方并與浮柵5和耦合柵7相鄰，且與浮柵和耦合柵絕緣。擦除柵6也與第一區(qū)2絕緣。

現(xiàn)有技術(shù)的非易失性存儲(chǔ)器單元10的擦除和編程的一個(gè)示例性操作如下。通過(guò)福勒-諾德海姆隧穿機(jī)制(Fowler-Nordheim tunneling mechanism)，借助在擦除柵EG 6上施加高電壓而使其他端子等于零伏來(lái)擦除單元10。電子從浮柵FG 5隧穿到擦除柵EG 6中，導(dǎo)致浮柵FG 5帶正電，從而打開(kāi)處于讀取狀態(tài)的單元10。所得的單元擦除狀態(tài)被稱為‘1’狀態(tài)。通過(guò)在擦除柵EG 6上施加正電壓Vegp、在耦接?xùn)臗G 7上施加負(fù)電壓Vcgn，并在其它端子施加零電壓，得到擦除的另一個(gè)實(shí)施方案。負(fù)電壓Vcgn負(fù)耦合浮柵FG 5，因此擦除操作所需的正電壓Vcgp較小。電子從浮柵FG 5隧穿到擦除柵EG 6中，導(dǎo)致浮柵FG 5帶正電，從而打開(kāi)處于讀取狀態(tài)（單元狀態(tài)‘1’）的單元10?；蛘?，字線WL 8 (Vwle)和源極線SL 2 (Vsle)可以為負(fù)，以進(jìn)一步降低擦除柵FG 5上用于擦除操作所需的正電壓。在本案例中，負(fù)電壓Vwle和Vsle的幅值小到不足以擊穿周圍的氧化物，并且不足以使p/n結(jié)正向偏置。

通過(guò)源極側(cè)熱電子編程機(jī)制，借助在耦接?xùn)臗G 7上施加高電壓、在源極線SL 2上施加高電壓、在擦除柵EG 6上施加中等電壓或與源極線電壓相同的電壓以及在位線BL 9上施加編程電流，來(lái)對(duì)單元10編程。流經(jīng)字線WL 8與浮柵FG 5之間的間隙的一部分電子獲得足夠的能量而注入浮柵FG 5之中，導(dǎo)致浮柵FG 5帶負(fù)電，從而關(guān)閉處于讀取狀態(tài)的單元10。所得的單元編程狀態(tài)被稱為‘0’狀態(tài)。

可在編程中，通過(guò)在位線BL 9上施加抑制電壓來(lái)抑制單元10（例如，如果將要對(duì)與單元10位于同一行中的另一單元進(jìn)行編程，但不對(duì)單元10進(jìn)行編程）。分裂柵閃存操作和各種電路在Hieu Van Tran等人的標(biāo)題為“Sub Volt Flash Memory System”（亞電壓閃存系統(tǒng)）的美國(guó)專利No. 7,990,773，以及Hieu Van Tran等人的標(biāo)題為“Array of Non-Volatile Memory Cells Including Embedded Local and Global Reference Cells and Systems”（包括嵌入式本地和全局基準(zhǔn)單元和系統(tǒng)的非易失性存儲(chǔ)器單元陣列）的美國(guó)專利No. 8,072,815中有所描述，所述專利以引用方式并入本文。

參考圖2，圖1中所示類型的閃存存儲(chǔ)器單元被布置成陣列。使用字線選定一行閃存存儲(chǔ)器單元，并且使用位線選定一列閃存存儲(chǔ)器單元。使用字線和位線的組合選定具體閃存存儲(chǔ)器單元。閃存存儲(chǔ)器單元還被布置成扇區(qū)。一個(gè)特定扇區(qū)中的閃存存儲(chǔ)器單元共享一條擦除柵控制線，并且使用擦除柵控制線在同一時(shí)間擦除一個(gè)特定扇區(qū)中的所有閃存存儲(chǔ)器單元。一個(gè)特定扇區(qū)中的閃存存儲(chǔ)器單元還共享一條源極線。一個(gè)特定行中的閃存存儲(chǔ)器單元還共享一條控制柵線。

在圖2的說(shuō)明性實(shí)例中，示出了閃存存儲(chǔ)器單元的兩個(gè)扇區(qū)。應(yīng)當(dāng)理解，閃存陣列可包括任何數(shù)量的扇區(qū)，并且每個(gè)扇區(qū)可包括任何數(shù)量的閃存存儲(chǔ)器單元的行和列。在該例子中，根據(jù)圖1的設(shè)計(jì)，示出每個(gè)閃存存儲(chǔ)器單元（201、202、203、211、212、213、221、222、223、231、232和233）。

扇區(qū)150包括通過(guò)字線151和控制柵251訪問(wèn)的同一行上的單元201、單元202和單元203以及通過(guò)字線152和控制柵252訪問(wèn)的同一行上的單元211、單元212和單元213。扇區(qū)160包括通過(guò)字線161和控制柵261訪問(wèn)的同一行上的單元221、單元222和單元223以及通過(guò)字線162和控制柵162訪問(wèn)的同一行上的單元231、單元232和單元233。用擦除柵線155擦除扇區(qū)150中的單元，并且用擦除柵線165擦除扇區(qū)160中的單元。扇區(qū)150中的單元耦接到源極線156，并且扇區(qū)160中的單元耦接到源極線166。

針對(duì)每個(gè)單元，其各自的位線（101、102或103）附接到圖1中的位線9上，其字線（151、152、161或162）附接到圖1中的字線8上，其擦除柵線（155或165）附接到圖1中的擦除柵6上，其控制柵線（251、252、261或262）附接到圖1中的控制柵7上，并且其源極線（156或166）耦接至圖1中的源極線2上。

在圖2的現(xiàn)有技術(shù)系統(tǒng)中，每個(gè)扇區(qū)中的兩個(gè)或更多個(gè)控制柵線耦接至控制柵線解碼器。因此，在圖2中，控制柵線251和控制柵線252耦接至控制柵線解碼器250，并且控制柵線261和控制柵線262耦接至控制柵線解碼器260?？刂茤啪€解碼器250可耦接至控制柵電壓源255，并且控制柵線解碼器260可耦接至控制柵電壓源265。例如，如果系統(tǒng)期望激活控制柵線252，則它會(huì)配置控制柵線解碼器250以將控制柵線252耦接至控制柵電壓源255。可使用發(fā)送至控制柵線解碼器250的選擇信號(hào)（未示出）產(chǎn)生該配置。

現(xiàn)有技術(shù)設(shè)計(jì)的一個(gè)不合希望的后果是，在閃存存儲(chǔ)器單元編程過(guò)程中，由于使用扇區(qū)內(nèi)的控制柵線解碼器，將會(huì)出現(xiàn)干擾。例如，如果將要對(duì)單元212編程，則字線152和位線102會(huì)被激活，并且源極線156會(huì)包含高電壓?？刂凭€解碼器250會(huì)將控制柵線252耦接至控制柵電壓源255。在實(shí)際操作中，一些電荷會(huì)經(jīng)過(guò)控制線解碼器250從控制柵電壓源255泄漏至控制柵線251。由于單元202（未示出）與單元212共享位線102和源極線156，對(duì)該單元編程有時(shí)會(huì)產(chǎn)生非預(yù)期后果，并且由于單元203（被認(rèn)為是對(duì)角干擾）和扇區(qū)150中可能其它單元與單元212共享源極線156，對(duì)這些單元編程有時(shí)會(huì)產(chǎn)生非預(yù)期后果。此外，由于與單元212共享字線152、控制柵線252和源極線156，單元213有時(shí)還會(huì)意外地被編程（即行干擾）。

這就需要使閃存存儲(chǔ)器單元編程過(guò)程中干擾的發(fā)生率最小化的改進(jìn)系統(tǒng)。

技術(shù)實(shí)現(xiàn)要素：

描述了一個(gè)實(shí)施方案，其中控制柵線解碼器耦接至位于不同扇區(qū)而非同一扇區(qū)中的閃存存儲(chǔ)器單元的行。該實(shí)施方案降低了現(xiàn)有技術(shù)中發(fā)現(xiàn)的列干擾和行干擾的發(fā)生率。

附圖說(shuō)明

圖1示出現(xiàn)有技術(shù)分裂柵閃存單元。

圖2示出現(xiàn)有技術(shù)閃存陣列的布局。

圖3示出閃存陣列的一個(gè)實(shí)施方案的示例性布局。

具體實(shí)施方式

參考圖3，圖中示出了一個(gè)實(shí)施例。圖3共享了很多圖2中所示的相同元件，并且使用與圖2中一樣的編號(hào)的元件是針對(duì)圖2的前述相同元件。在圖3中，控制柵線解碼器360耦接至控制柵線252和控制柵線261。控制柵線252在扇區(qū)150中，控制柵線261在扇區(qū)160中。控制柵線解碼器360可耦接至控制柵電壓源365?？刂茤啪€解碼器350耦接至控制柵線251和不同扇區(qū)中的另一條控制柵線（未示出）?？刂茤啪€解碼器370耦接至控制柵線262和不同扇區(qū)中的另一條控制柵線（未示出）?？刂茤啪€解碼器370可耦接至控制柵電壓源375。

如果要對(duì)單元212編程，則字線152和位線102會(huì)被激活，并且源極線156會(huì)包含高電壓。控制線解碼器360會(huì)將控制柵線252耦接至控制柵電壓源365。在實(shí)際操作中，一些電荷會(huì)經(jīng)過(guò)控制線解碼器360從控制柵電壓源365泄漏至控制柵線261。然而，因?yàn)樵礃O線166的電壓低（因?yàn)樯葏^(qū)160不被編程），所以與控制柵線261相關(guān)聯(lián)的單元沒(méi)有一個(gè)會(huì)被意外地編程。因此，圖2的列干擾不體現(xiàn)在圖3的設(shè)計(jì)中。相似地，圖2的對(duì)角干擾不體現(xiàn)在圖3中。

因此，通過(guò)將控制柵線解碼器與不同扇區(qū)中的控制柵線相關(guān)聯(lián)，可避免現(xiàn)有技術(shù)的意外編程干擾。

盡管圖3的實(shí)施方案示出了耦接至兩個(gè)控制柵線的每個(gè)控制柵線解碼器，其中每個(gè)控制柵線在一個(gè)不同的扇區(qū)中，但是本領(lǐng)域的普通技術(shù)人員中將會(huì)知道，在替代方案中，每個(gè)控制柵線解碼器反而可耦接至兩個(gè)以上控制柵線，其中每個(gè)控制柵線在一個(gè)不同的扇區(qū)中。圖3的實(shí)施方案的原理同樣適用。

本文中對(duì)本發(fā)明的引用并非旨在限制任何權(quán)利要求或權(quán)利要求條款的范圍，而僅僅是對(duì)可由一項(xiàng)或多項(xiàng)權(quán)利要求涵蓋的一個(gè)或多個(gè)特征的引用。上文所述的材料、工藝和數(shù)值的例子僅為示例性的，而不應(yīng)視為限制權(quán)利要求。應(yīng)當(dāng)指出的是，如本文所用，術(shù)語(yǔ)“在…上面”和“在…上”均包括性地包括“直接在…上”（之間沒(méi)有設(shè)置中間材料、元件或空間）和“間接在…上”（之間設(shè)置有中間材料、元件或空間）。同樣，術(shù)語(yǔ)“鄰近”包括“直接鄰近”（兩者間未設(shè)置中間材料、元件或空間）和“間接鄰近”（兩者間設(shè)置有中間材料、元件或空間）。例如，“在襯底上方”形成元件可包括在兩者間無(wú)中間材料/元件的情況下直接在襯底上形成該元件，以及在兩者間有一種或多種中間材料/元件的情況下間接在襯底上形成該元件。