一種芯片及其進(jìn)入測(cè)試態(tài)的方法
【專利摘要】本發(fā)明提供一種芯片及其進(jìn)入測(cè)試態(tài)的方法，該芯片包括測(cè)試態(tài)選擇電路，復(fù)位信號(hào)壓焊點(diǎn)輸入的信號(hào)接入測(cè)試態(tài)選擇電路的時(shí)鐘輸入端，時(shí)鐘信號(hào)壓焊點(diǎn)輸入的信號(hào)接入測(cè)試態(tài)選擇電路的數(shù)據(jù)輸入端，測(cè)試態(tài)選擇電路，用于以所述復(fù)位信號(hào)壓焊點(diǎn)輸入的信號(hào)作為時(shí)鐘，按照預(yù)定的時(shí)序?qū)r(shí)鐘信號(hào)壓焊點(diǎn)輸入的信號(hào)進(jìn)行記錄，得到測(cè)試控制信號(hào)，將所得到的測(cè)試控制信號(hào)與預(yù)存的驗(yàn)證信號(hào)進(jìn)行比較，如相等，則觸發(fā)所述芯片進(jìn)入測(cè)試態(tài)。本發(fā)明復(fù)用了芯片clk_pad和rst_pad來(lái)產(chǎn)生進(jìn)入測(cè)試態(tài)的控制信號(hào)，代替test_pad，既能滿足測(cè)試要求，又可以通過(guò)減少test_pad有效地減小芯片面積，降低了成本。
【專利說(shuō)明】 一種芯片及其進(jìn)入測(cè)試態(tài)的方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通信領(lǐng)域，特別是涉及一種芯片及其進(jìn)入測(cè)試態(tài)的方法。

【背景技術(shù)】
[0002]隨著智能卡的應(yīng)用越來(lái)越廣泛，市場(chǎng)對(duì)其成本的要求也越來(lái)越低。現(xiàn)在隨著芯片制造技術(shù)向深亞微米方向發(fā)展，特征尺寸進(jìn)一步縮小，集成電路芯片中的晶體管、二極管、電阻、電容等器件及連線按比例縮小，然而，由于測(cè)試、封裝等限制，芯片壓焊點(diǎn)(PAD)的尺寸卻無(wú)法按比例縮小，所以芯片壓焊點(diǎn)的面積占芯片總面積的比重也越來(lái)越大，一般的智能卡芯片測(cè)試電路的測(cè)試壓焊點(diǎn)較多，芯片成本較高，因此有效減小PAD的數(shù)量，對(duì)成本控制至關(guān)重要。
[0003]現(xiàn)有的接觸式IC(Integrated Circuit，集成電路)卡有8個(gè)壓焊點(diǎn)(PAD),如圖1所示。Cl和C5分別是電源PAD (VCC)和地PAD (VSS)，為芯片提供所需電源；C2是復(fù)位信號(hào)PAD，可由接口設(shè)備提供復(fù)位信號(hào)給RST_PAD，或由IC卡內(nèi)部的復(fù)位控制電路在加電時(shí)產(chǎn)生內(nèi)部復(fù)位信號(hào)；C3為時(shí)鐘信號(hào)輸入端PAD ；C7為串行數(shù)據(jù)的輸入輸出端PAD ；C6為測(cè)試PAD,根據(jù)測(cè)試PAD輸入的控制信號(hào)決定芯片是否進(jìn)入測(cè)試狀態(tài)。剩下的C4和CS用途在相應(yīng)的應(yīng)用標(biāo)準(zhǔn)中進(jìn)行規(guī)定。測(cè)試PAD的存在占用了芯片的一部分面積，增加了芯片的成本。


【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的技術(shù)問(wèn)題是提供一種芯片及其進(jìn)入測(cè)試態(tài)的方法，以使芯片沒(méi)有測(cè)試壓焊點(diǎn)也能進(jìn)入測(cè)試狀態(tài)，以有效減小整個(gè)芯片面積。
[0005]為了解決上述技術(shù)問(wèn)題，本發(fā)明提供了一種芯片，包括復(fù)位信號(hào)壓焊點(diǎn)、時(shí)鐘信號(hào)壓焊點(diǎn)，還包括測(cè)試態(tài)選擇電路，其中，
[0006]所述復(fù)位信號(hào)壓焊點(diǎn)輸入的信號(hào)接入所述測(cè)試態(tài)選擇電路的時(shí)鐘輸入端，所述時(shí)鐘信號(hào)壓焊點(diǎn)輸入的信號(hào)接入所述測(cè)試態(tài)選擇電路的數(shù)據(jù)輸入端，
[0007]所述測(cè)試態(tài)選擇電路，用于以所述復(fù)位信號(hào)壓焊點(diǎn)輸入的信號(hào)作為時(shí)鐘，按照預(yù)定的時(shí)序?qū)λ鰰r(shí)鐘信號(hào)壓焊點(diǎn)輸入的信號(hào)進(jìn)行記錄，得到測(cè)試控制信號(hào)，將所得到的測(cè)試控制信號(hào)與預(yù)存的驗(yàn)證信號(hào)進(jìn)行比較，如相等，則觸發(fā)所述芯片進(jìn)入測(cè)試態(tài)。
[0008]進(jìn)一步地，上述芯片還具有下面特點(diǎn):所述測(cè)試態(tài)選擇電路包括:
[0009]比較器；
[0010]測(cè)試控制電路，包括一個(gè)寄存器或多個(gè)寄存器，當(dāng)包括多個(gè)寄存器，多個(gè)寄存器依次相連，所述復(fù)位信號(hào)壓焊點(diǎn)輸入的信號(hào)接入每個(gè)寄存器的時(shí)鐘輸入端，所述時(shí)鐘信號(hào)壓焊點(diǎn)輸入的信號(hào)接入第一個(gè)寄存器的數(shù)據(jù)輸入端，所述寄存器根據(jù)所述時(shí)鐘輸入端的信號(hào)，將按照預(yù)定的時(shí)序輸出的值作為所述測(cè)試控制信號(hào)，輸出給所述比較器；
[0011]所述比較器，用于將所述測(cè)試控制信號(hào)與預(yù)存的驗(yàn)證信號(hào)進(jìn)行比較，如相等，則輸出觸發(fā)所述芯片進(jìn)入測(cè)試態(tài)的信號(hào)。
[0012]進(jìn)一步地，上述芯片還具有下面特點(diǎn):所述寄存器為D觸發(fā)器。
[0013]進(jìn)一步地，上述芯片還具有下面特點(diǎn):
[0014]所述測(cè)試控制電路由8個(gè)寄存器組成；所述測(cè)試控制信號(hào)為8位，所述8個(gè)寄存器中每一個(gè)寄存器輸出的值分別作為所述測(cè)試控制信號(hào)中的I位。
[0015]進(jìn)一步地，上述芯片還具有下面特點(diǎn):
[0016]所述芯片不包括測(cè)試壓焊點(diǎn)。
[0017]為了解決上述問(wèn)題，本發(fā)明還提供了一種芯片進(jìn)入測(cè)試態(tài)的方法，應(yīng)用于上述的芯片，包括:
[0018]以復(fù)位信號(hào)作為時(shí)鐘，按照預(yù)定的時(shí)序?qū)r(shí)鐘信號(hào)進(jìn)行記錄得到測(cè)試控制信號(hào)，
[0019]將所述測(cè)試控制信號(hào)與預(yù)存的驗(yàn)證信號(hào)進(jìn)行比較，如相等，則進(jìn)入測(cè)試態(tài)。
[0020]綜上，本發(fā)明提供一種芯片及其進(jìn)入測(cè)試態(tài)的方法，復(fù)用了芯片clk_pad和rst_pad來(lái)產(chǎn)生進(jìn)入測(cè)試態(tài)的控制信號(hào)，代替了 test_pad，既能滿足測(cè)試要求，又可以通過(guò)減少test_pad有效地減小芯片面積，降低了成本。

【專利附圖】

【附圖說(shuō)明】
[0021]圖1為現(xiàn)有技術(shù)的芯片的示意圖；
[0022]圖2為本發(fā)明實(shí)施例的芯片的示意圖；
[0023]圖3為本發(fā)明實(shí)施例的一種芯片進(jìn)入測(cè)試態(tài)的方法的流程圖；
[0024]圖4為本發(fā)明實(shí)施例的測(cè)試態(tài)選擇電路的示意圖；
[0025]圖5為本發(fā)明實(shí)施例的測(cè)試控制信號(hào)產(chǎn)生電路圖。

【具體實(shí)施方式】
[0026]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，下文中將結(jié)合附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行詳細(xì)說(shuō)明。需要說(shuō)明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互任意組合。
[0027]圖2為本發(fā)明實(shí)施例的芯片的示意圖，本實(shí)施例的芯片與圖1中的芯片相比，減少了測(cè)試壓焊點(diǎn)，內(nèi)部增加集成的測(cè)試態(tài)選擇電路，如圖所示。
[0028]其中，復(fù)位信號(hào)壓焊點(diǎn)(rst_pad)輸入的信號(hào)接入所述測(cè)試態(tài)選擇電路的時(shí)鐘輸入端，時(shí)鐘信號(hào)壓焊點(diǎn)(clk_pad)輸入的信號(hào)接入所述測(cè)試態(tài)選擇電路的數(shù)據(jù)輸入端，
[0029]所述測(cè)試態(tài)選擇電路，用于以所述復(fù)位信號(hào)壓焊點(diǎn)(rst_pad)輸入的信號(hào)作為時(shí)鐘，按照預(yù)定的時(shí)序，對(duì)所述時(shí)鐘信號(hào)壓焊點(diǎn)clk_pad輸入的信號(hào)進(jìn)行記錄，得到測(cè)試控制信號(hào)，將得到的測(cè)試控制信號(hào)與預(yù)存的驗(yàn)證信號(hào)進(jìn)行比較，如相等，則觸發(fā)所述芯片進(jìn)入測(cè)試態(tài)。
[0030]圖3為本發(fā)明實(shí)施例的一種芯片進(jìn)入測(cè)試態(tài)的方法的流程圖，如圖3所示，本實(shí)施例的方法應(yīng)用于上述的芯片，包括:
[0031]S11、以復(fù)位信號(hào)作為時(shí)鐘，按照預(yù)定的時(shí)序?qū)r(shí)鐘信號(hào)進(jìn)行記錄得到測(cè)試控制信號(hào)，
[0032]S12、將所述測(cè)試控制信號(hào)與預(yù)存的驗(yàn)證信號(hào)進(jìn)行比較，如相等，則進(jìn)入測(cè)試態(tài)。
[0033]圖4為本發(fā)明實(shí)施例的測(cè)試態(tài)選擇電路的示意圖，如圖4所示，本實(shí)施例的測(cè)試態(tài)選擇電路包括:
[0034]測(cè)試控制電路，包括一個(gè)寄存器或多個(gè)寄存器，當(dāng)包括多個(gè)寄存器時(shí)，多個(gè)寄存器依次相連(如圖5所示，前一個(gè)寄存器的輸出端接入到下一下寄存器的輸入端，每個(gè)寄存器的輸出端均連接至比較器)，所述復(fù)位信號(hào)壓焊點(diǎn)輸入的信號(hào)接入每個(gè)寄存器的時(shí)鐘輸入端，所述時(shí)鐘信號(hào)壓焊點(diǎn)輸入的信號(hào)接入第一個(gè)寄存器的數(shù)據(jù)輸入端，所述寄存器根據(jù)所述時(shí)鐘輸入端的信號(hào)，將按照預(yù)定的時(shí)序輸出的值作為所述測(cè)試控制信號(hào)，輸出給比較器；
[0035]所述比較器，用于將所述測(cè)試控制信號(hào)與預(yù)存的驗(yàn)證信號(hào)進(jìn)行比較，如相等，則輸出觸發(fā)所述芯片進(jìn)入測(cè)試態(tài)的信號(hào)。
[0036]當(dāng)只有一個(gè)寄存器時(shí)，所述第一個(gè)寄存器就是該唯一的寄存器；當(dāng)有多個(gè)寄存器時(shí)，所述第一個(gè)寄存器是指級(jí)聯(lián)的寄存器中的頭一個(gè)寄存器。
[0037]芯片上電以后，通過(guò)clk_pad照常輸入時(shí)鐘信號(hào)，并且為了得到測(cè)試態(tài)控制信號(hào)，按照預(yù)定的時(shí)序邏輯由rst_pad向測(cè)試態(tài)選擇電路輸入信號(hào)，圖5為本發(fā)明實(shí)施例的測(cè)試控制信號(hào)產(chǎn)生電路圖，本實(shí)施例中，使用一組八位寄存器(即8個(gè)級(jí)聯(lián)的寄存器)在每個(gè)rst信號(hào)的上升沿判斷elk信號(hào)的高低，得到一組8位的測(cè)試控制信號(hào)(所述8個(gè)寄存器的輸出端均與比較器連接，每一個(gè)寄存器輸出的值作為測(cè)試控制信號(hào)中的I位)，此時(shí)，比較器將其與預(yù)先儲(chǔ)存在芯片內(nèi)部的驗(yàn)證信號(hào)進(jìn)行比較，如果相等，則觸發(fā)芯片可以進(jìn)入測(cè)試狀態(tài)。
[0038]本實(shí)施例中的寄存器的數(shù)量不限，可以是I個(gè)，也可以是多個(gè)，當(dāng)然寄存器的數(shù)量越多，安全度就越高。本實(shí)施例中的寄存器可以使用D觸發(fā)器。
[0039]本發(fā)明實(shí)施例中的芯片復(fù)用了 rst_pad和clk_pad,代替?zhèn)鹘y(tǒng)的test_pad來(lái)產(chǎn)生是否進(jìn)入測(cè)試態(tài)的控制信號(hào)，實(shí)現(xiàn)了利用較少的PAD控制控制芯片是否進(jìn)入測(cè)試狀態(tài)，為減小整個(gè)芯片的面積做出貢獻(xiàn)。
[0040]本領(lǐng)域普通技術(shù)人員可以理解上述方法中的全部或部分步驟可通過(guò)程序來(lái)指令相關(guān)硬件完成，所述程序可以存儲(chǔ)于計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中，如只讀存儲(chǔ)器、磁盤(pán)或光盤(pán)等?？蛇x地，上述實(shí)施例的全部或部分步驟也可以使用一個(gè)或多個(gè)集成電路來(lái)實(shí)現(xiàn)。相應(yīng)地，上述實(shí)施例中的各模塊/單元可以采用硬件的形式實(shí)現(xiàn)，也可以采用軟件功能模塊的形式實(shí)現(xiàn)。本發(fā)明不限制于任何特定形式的硬件和軟件的結(jié)合。
[0041]以上僅為本發(fā)明的優(yōu)選實(shí)施例，當(dāng)然，本發(fā)明還可有其他多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。
【權(quán)利要求】
1.一種芯片，包括復(fù)位信號(hào)壓焊點(diǎn)、時(shí)鐘信號(hào)壓焊點(diǎn)，其特征在于，還包括測(cè)試態(tài)選擇電路，其中， 所述復(fù)位信號(hào)壓焊點(diǎn)輸入的信號(hào)接入所述測(cè)試態(tài)選擇電路的時(shí)鐘輸入端，所述時(shí)鐘信號(hào)壓焊點(diǎn)輸入的信號(hào)接入所述測(cè)試態(tài)選擇電路的數(shù)據(jù)輸入端， 所述測(cè)試態(tài)選擇電路，用于以所述復(fù)位信號(hào)壓焊點(diǎn)輸入的信號(hào)作為時(shí)鐘，按照預(yù)定的時(shí)序?qū)λ鰰r(shí)鐘信號(hào)壓焊點(diǎn)輸入的信號(hào)進(jìn)行記錄，得到測(cè)試控制信號(hào)，將所得到的測(cè)試控制信號(hào)與預(yù)存的驗(yàn)證信號(hào)進(jìn)行比較，如相等，則觸發(fā)所述芯片進(jìn)入測(cè)試態(tài)。
2.如權(quán)利要求1所述的芯片，其特征在于:所述測(cè)試態(tài)選擇電路包括: 比較器； 測(cè)試控制電路，包括一個(gè)寄存器或多個(gè)寄存器，當(dāng)包括多個(gè)寄存器，多個(gè)寄存器依次相連，所述復(fù)位信號(hào)壓焊點(diǎn)輸入的信號(hào)接入每個(gè)寄存器的時(shí)鐘輸入端，所述時(shí)鐘信號(hào)壓焊點(diǎn)輸入的信號(hào)接入第一個(gè)寄存器的數(shù)據(jù)輸入端，所述寄存器根據(jù)所述時(shí)鐘輸入端的信號(hào)，將按照預(yù)定的時(shí)序輸出的值作為所述測(cè)試控制信號(hào)，輸出給所述比較器； 所述比較器，用于將所述測(cè)試控制信號(hào)與預(yù)存的驗(yàn)證信號(hào)進(jìn)行比較，如相等，則輸出觸發(fā)所述芯片進(jìn)入測(cè)試態(tài)的信號(hào)。
3.如權(quán)利要求2所述的芯片，其特征在于: 所述寄存器為D觸發(fā)器。
4.如權(quán)利要求2所述的芯片，其特征在于: 所述測(cè)試控制電路由8個(gè)寄存器組成；所述測(cè)試控制信號(hào)為8位，所述8個(gè)寄存器中每一個(gè)寄存器輸出的值分別作為所述測(cè)試控制信號(hào)中的I位。
5.如權(quán)利要求1-4任一項(xiàng)所述的芯片,其特征在于: 所述芯片不包括測(cè)試壓焊點(diǎn)。
6.一種芯片進(jìn)入測(cè)試態(tài)的方法，應(yīng)用于如權(quán)利要求1-5任一項(xiàng)所述的芯片，包括: 以復(fù)位信號(hào)作為時(shí)鐘，按照預(yù)定的時(shí)序?qū)r(shí)鐘信號(hào)進(jìn)行記錄得到測(cè)試控制信號(hào)， 將所述測(cè)試控制信號(hào)與預(yù)存的驗(yàn)證信號(hào)進(jìn)行比較，如相等，則進(jìn)入測(cè)試態(tài)。
【文檔編號(hào)】G11C29/56GK104134466SQ201410352765
【公開(kāi)日】2014年11月5日 申請(qǐng)日期:2014年7月23日 優(yōu)先權(quán)日:2014年7月23日
【發(fā)明者】高洪福, 田圓 申請(qǐng)人:大唐微電子技術(shù)有限公司