存儲器單元的擊穿保護的制作方法
【專利摘要】本發(fā)明提供了存儲器單元的擊穿保護。本發(fā)明公開了一種包括下列操作的方法。在復(fù)位操作期間，將第一電壓施加至一行存儲器單元中的每個存儲器單元的存取晶體管的柵極，其中，存取晶體管的第一源極/漏極電連接至同一存儲器單元中的阻變式隨機存取存儲器（RRAM）器件的第一電極。當將第一電壓施加至存取晶體管的柵極時，將抑制電壓施加至多個未選擇的存儲器單元中的每個存儲器單元的RRAM器件的第二電極或存取晶體管的第二源極/漏極。
【專利說明】存儲器單元的擊穿保護

【技術(shù)領(lǐng)域】
[0001]本發(fā)明一般地涉及半導體【技術(shù)領(lǐng)域】，更具體地，涉及存儲電路。

【背景技術(shù)】
[0002]國際半導體技術(shù)藍圖(ITRS)預(yù)料由于性能和可靠性的劣化，NAND閃存不可能縮減至20納米工藝技術(shù)以下。阻變式隨機存取存儲器(RRAM或ReRAM)是代替閃存存儲器的最顯著的候選器件之一。


【發(fā)明內(nèi)容】

[0003]為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種方法，包括:在復(fù)位操作期間，將第一電壓施加至一行存儲器單元中的每個存儲器單元的存取晶體管的柵極，所述存取晶體管的第一源極/漏極電連接至同一存儲器單元中的阻變式隨機存取存儲器(RRAM)器件的第一電極；以及當將所述第一電壓施加至所述存取晶體管的所述柵極時，將抑制電壓施加至多個未選擇的存儲器單元中的每個存儲器單元的RRAM器件的第二電極或存取晶體管的第二源極/漏極。
[0004]該方法還包括:通過電連接至所述存取晶體管的所述柵極的字線施加所述第一電壓。
[0005]該方法還包括:通過電連接至所述RRAM器件的所述第二電極的位線或通過電連接至所述存取晶體管的所述第二源極/漏極的源極線來施加所述抑制電壓。
[0006]該方法還包括:通過相應(yīng)的源極線，將高于所述抑制電壓的第二電壓施加至被選擇的存儲器單元的存取晶體管的第二源極/漏極。
[0007]在該方法中，所述第一電壓和所述抑制電壓之間的差值小于所述存取晶體管的擊穿電壓。
[0008]在該方法中，所述抑制電壓介于約0.1伏特至約0.6伏特的范圍內(nèi)。
[0009]根據(jù)本發(fā)明的另一方面，提供了一種方法，包括:將第一電壓施加至一行存儲器單元中的每個存儲器單元的存取晶體管的柵極，所述存取晶體管的第一源極/漏極電連接至同一存儲器單元中的阻變式隨機存取存儲器(RRAM)器件的第一電極；以及當將所述第一電壓施加至所述存取晶體管的所述柵極時，將抑制電壓施加至每個未選擇的存儲器單元中的RRAM器件的第二電極和存取晶體管的第二源極/漏極。
[0010]該方法還包括:通過電連接至所述存取晶體管的所述柵極的字線施加所述第一電壓。
[0011]該方法還包括:通過電連接至所述RRAM器件的所述第二電極的位線以及通過電連接至所述存取晶體管的所述第二源極/漏極的源極線施加所述抑制電壓。
[0012]該方法還包括:通過相應(yīng)的源極線將高于所述抑制電壓的第二電壓施加至被選擇的存儲器單元的存取晶體管的第二源極/漏極來選擇一個所述存儲器單元。
[0013]在該方法中，所述第一電壓和所述抑制電壓之間的差值小于所述存取晶體管的擊穿電壓。
[0014]在該方法中，所述抑制電壓介于約0.1伏特至約0.6伏特的范圍內(nèi)。
[0015]根據(jù)本發(fā)明的又一方面，提供了一種電路，包括:存儲器單元行，每個存儲器單元都包括:阻變式隨機存取存儲器(RRAM)器件，包括第一電極和第二電極；和存取晶體管，包括在復(fù)位操作過程中接收第一電壓的柵極、電連接至所述RRAM器件的第一電極的第一源極/漏極、以及第二源極/漏極；以及分壓器，被配置為根據(jù)工作電壓產(chǎn)生抑制電壓，并且當所述第一電壓施加至所述存取晶體管的所述柵極時，將所述抑制電壓施加至多個未被選擇的存儲器單元中的每個存儲器單元的RRAM器件的第二電極和存取晶體管的第二源極/漏極中的至少一個。
[0016]該電路還包括:電連接至每個所述存儲器單元的存取晶體管的柵極的字線，從而將所述第一電壓施加至該存儲器單元的存取晶體管的柵極。
[0017]該電路還包括:多根位線，電連接至每個所述存儲器單元的RRAM器件的第二電極；以及多根源極線，電連接至每個所述存儲器單元的存儲晶體管的第二源極/漏極；其中，所述分壓器通過所述位線將所述抑制電壓施加至每個未被選擇的存儲器單元的RRAM器件的第二電極和/或通過所述源極線將所述抑制電壓施加至每個所述未被選擇的存儲器單元的存取晶體管的第二源極/漏極。
[0018]在該電路中，通過多根源極線中的一根源極線將高于所述抑制電壓的第二電壓施加至選擇的存儲器單元的存取晶體管的第二源極/漏極來選擇一個所述存儲器單元。
[0019]在該電路中，所述第一電壓和所述抑制電壓之間的差值小于所述存取晶體管的擊穿電壓。
[0020]在該電路中，當將所述第一電壓施加至所述存儲晶體管的所述柵極時，所述分壓器將所述抑制電壓施加至多個未被選擇的存儲器單元中的每個存儲器單元的RRAM器件的第二電極和存取晶體管的第二源極/漏極。
[0021]在該電路中，所述抑制電壓介于約0.1伏特至約0.6伏特的范圍內(nèi)。

【專利附圖】

【附圖說明】
[0022]結(jié)合附圖通過閱讀對各個實施例的詳細描述，可以更全面地理解本發(fā)明。
[0023]圖1是根據(jù)本發(fā)明不同實施例的存儲陣列的示意圖；
[0024]圖2是根據(jù)本發(fā)明不同實施例的存儲陣列中的一個存儲器單元的示意圖；
[0025]圖3是示出了根據(jù)本發(fā)明不同實施例的在復(fù)位操作過程中存儲陣列中存儲器單元的示例性復(fù)位操作的示意圖；
[0026]圖4是示出了根據(jù)本發(fā)明不同實施例的對單行的存儲器單元進行復(fù)位操作的方法的流程圖；
[0027]圖5是示出了根據(jù)本發(fā)明不同實施例的在復(fù)位操作過程中存儲陣列中存儲器單元的示例性復(fù)位操作的示意圖；以及
[0028]圖6是示出了根據(jù)本發(fā)明不同實施例的單行的存儲器單元的復(fù)位操作的方法的流程圖。

【具體實施方式】
[0029]在下面的描述中，給出了具體的細節(jié)描述以全面地理解本發(fā)明的實施例。但是，本領(lǐng)域的技術(shù)人員將理解，本發(fā)明可以在不包括一個或多個具體的細節(jié)描述或結(jié)合其他組件的情況下實施。沒有詳細地示出或描述公知的實施或操作以避免模糊本發(fā)明的不同實施例的各個方面。
[0030]本說明書中所使用的術(shù)語通常具有在本領(lǐng)域中和使用每個術(shù)語的具體環(huán)境中的普通含義。本說明書中使用的實例，包括本文描述的任何術(shù)語的實例只是說明的目的，且不以任何方式限制本發(fā)明或任何示例性術(shù)語的范圍和含義。同樣地，本發(fā)明不限于本說明書中所給出的不同實施例。
[0031]應(yīng)該理解，雖然文本可使用術(shù)語“第一”、“第二”等來描述不同的元件，但是這些元件不應(yīng)受這些術(shù)語的限制。使用這些術(shù)語來區(qū)分一個元件與另一個元件。例如，在不背離實施例的范圍的條件下，第一元件可稱為第二元件，同樣地，第二元件可稱為第一元件。如本文中所使用的術(shù)語“和/或”包括相關(guān)列舉的條目中的一個或多個的任何和所有的組合。
[0032]本文中所使用的術(shù)語“包括”、“包含”、“具有”、“含有”、“包括”等應(yīng)理解為開放性術(shù)語，即，意思為包含但不限于。
[0033]整個說明書中所引用的“實施例”或“一個實施例”是指本發(fā)明的至少一個實施例中包含的結(jié)合實施例所描述的一個特定的部件、結(jié)構(gòu)、實施或特征。因此，在整個說明書中的不同地方所使用的短語“在一個實施例中”或“在實施例中”并不必須表示相同的實施例。此外，可以以任何適合的方式將特定的部件、結(jié)構(gòu)、實施或特征組合在一個或多個實施例中。
[0034]圖1是根據(jù)本發(fā)明的不同實施例的存儲陣列100的示意圖。圖2是根據(jù)本發(fā)明的不同實施例的存儲陣列100中的一個存儲器單元110的示意圖。以下將對圖1中的存儲陣列100和圖2中的存儲器單元110共同進行描述。
[0035]存儲陣列100包括多個存儲器單元110。如圖所示，在由行和列組成的矩陣中，存儲器單元110分別設(shè)置在字線WLO、WLl、WL2和位線BLO、BLl、BL2、BL3和BL4的交叉處。每個存儲器單元110都包括電連接在一起的阻變式隨機存取存儲器(RRAM)器件200和存取晶體管210。
[0036]分壓器120電連接至源極線SLO、SLU SL2和SL3。在一些實施例中，分壓器120接收工作電壓Vop以產(chǎn)生用作抑制電壓Vin的分壓。將抑制電壓Vin選擇性地傳輸至源極線SL0、SL1、SL2和SL3。在一些實施例中，工作電壓Vop是系統(tǒng)工作電壓。
[0037]在一些實施例中，如圖2所示，RRAM器件200包括頂電極(TE) 220、高K介電層230、底電極(BE)240和覆蓋層250。當將不同電壓施加至頂電極220和底電極240時，高K介電層230具有電阻開關(guān)特性。包括材料(諸如，鈦(Ti))的覆蓋層250選擇性地設(shè)置在高K介電層230上。
[0038]存取晶體管210包括第一源極/漏極、第二源極/漏極和柵極，其在圖2中示意性地標記為第一 S/D、第二 S/D和G。在一些實施例中，存取晶體管210的第一源極/漏極(第一 S/D)電連接至RRAM器件200的底電極240。
[0039]字線WLO至WL2中的每根均電連接至存儲器單元110的相應(yīng)行。如圖所示，字線WLO至WL2中的每根均電連接至單行中的每個存儲器單元110的存取晶體管210的柵極。
[0040]位線BLO至BL3中的每根均電連接至存儲器單元110的相應(yīng)列。如圖所示，位線BLO至BL3中的每根均電連接至單列中的每個存儲器單元110的RRAM器件200的頂電極220。
[0041]如圖所示，在圖1中，將源極線SLO至SL3設(shè)置在和位線BLO至BL3相同的方向上。源極線SLO至SL3中的每根均電連接至存儲器單元110的相應(yīng)列。如圖所示，源極線SLO至SL3中的每根均電連接至單列中的每個存儲器單元110中的存取晶體管210的第二源極/漏極(第二 S/D)。
[0042]使用不同的施加電壓來實施存儲器單元的不同操作，諸如，形成操作、設(shè)置操作、復(fù)位操作和讀取操作。在不同的操作過程中，分別通過相應(yīng)的字線、相應(yīng)的源極線和相應(yīng)的位線將不同的電壓施加至每個存儲器單元110的存取晶體管210的柵極G、存取晶體管210的第二源極/漏極(第二 S/D)以及RRAM器件200的頂電極220。
[0043]圖3是示出了根據(jù)本發(fā)明不同實施例的在復(fù)位操作過程中存儲陣列100中的存儲器單元110的示例性復(fù)位操作的示意圖。
[0044]圖4是示出了根據(jù)本發(fā)明不同實施例的對圖1中的單行存儲器單元110進行復(fù)位操作的方法300的流程圖。如圖所示，參見圖3，通過方法400描述了對圖1中的單行存儲器單元110進行的復(fù)位操作。
[0045]在操作405中，將字線WLO上的字線電壓Vwl施加至與字線WLO相對應(yīng)的行中的每個存儲器單元110中的存取晶體管210的柵極。當施加字線WLO上的字線電壓Vi時，其他字線WLl和WL2將基本為O伏特的電壓施加至存儲器單元的相應(yīng)行，使得與字線WLl和WL2相對應(yīng)的各行存儲器單元110沒有處于復(fù)位操作中。
[0046]在操作410中，將源極線電壓Va施加至與源極線SLO相對應(yīng)的列中的存儲器單元110的存取晶體管210的第二源極/漏極(第二 S/D)。因為在步驟405中只有字線WLO接收字線電壓Vwl，所以只選擇位于字線WLO和源極線SLO的交叉處的存儲器單元110來實施復(fù)位操作。
[0047]在操作415中，在復(fù)位操作過程中，分壓器120根據(jù)工作電壓Vop產(chǎn)生抑制電壓Vin,并且通過相應(yīng)的源極線SLl至SL3將抑制電壓Vin施加至每個未選擇的存儲器單元中的存取晶體管210的第二源極/漏極(第二 S/D)。
[0048]以數(shù)字舉例，字線電壓Vwl基本上為2伏特，源極線電壓Va基本上為1.8伏特，并且工作電壓Vop基本上為1.1伏特(例如，±10%)。在一些實施例中，通過位線BLO至BL3所施加的電壓大致為O伏特。
[0049]在一些實施例中，抑制電壓Vin大于約0.1伏特。在其他一些實施例中，抑制電壓Vin介于約0.1伏特至約0.6伏特的范圍內(nèi)。
[0050]因為在復(fù)位操作過程中字線WLO將高字線電壓Vi施加至相應(yīng)行中的所有存儲器單元110，所以如果存取晶體管210的第二源極/漏極(第二 S/D)和柵極G之間的電壓差過大，那么每個未選擇的存儲器單元110的存取晶體管210均受到介電擊穿的危險。因此，在一些實施例中，施加抑制電壓Vin以防止存取晶體管210擊穿的發(fā)生。
[0051 ] 有效的方法是，施加抑制電壓Vin，使得字線電壓Vwl和抑制電壓Vin之間的差小于存取晶體管210的擊穿電壓，從而為存取晶體管210提供擊穿保護。此外，抑制電壓Vin小于源極線電壓以使未選擇的存儲器單元保持在未選擇狀態(tài)中。
[0052]由于存取晶體管210的第二源極/漏極處存在抑制電壓Vin，所以降低了存取晶體管210的柵極和第二源極/漏極之間的電壓差(即，Vgs)。在上述的實例中，如果施加至存取晶體管210的柵極的字線電壓Vi為2伏特，而抑制電壓Vin是0.3伏特，那么電壓差Vgs是1.7伏特。因此，能夠降低存取晶體管210被擊穿的風險。
[0053]基于上述對存儲器單元110和分壓器120的操作，分壓器120為未選擇的存儲器單元I1提供抑制電壓Vin，從而提供了擊穿保護。因此，能夠防止由高字線電壓Vwl引起的擊穿損壞。
[0054]在不同的實施例中，分壓器120電連接至位線BLO至BL3，而不是源極線SLO至SL3。如圖所示，在復(fù)位操作過程中，當字線WLO施加字線電壓Vi并且源極線SLO施加源極線電壓Va時，選擇位于字線WLO和源極線SLO的交叉處的存取晶體管210。如果存取晶體管210的第一源極/漏極(第一 S/D)和柵極G之間的電壓差過大，那么與源極線SLl至SL3相對應(yīng)的每個未選擇的存儲器單元均受到介電擊穿的危險。因此，分壓器120通過位線BLl至BL3將抑制電壓Vin施加至每個未選擇的存儲器單元110的RRAM器件200的頂電極220。防止了存取晶體管210擊穿的發(fā)生。
[0055]圖5是示出了根據(jù)本發(fā)明不同實施例的在復(fù)位操作過程中存儲陣列500中的存儲器單元510的示例性復(fù)位操作的示意圖。
[0056]圖6是示出了根據(jù)本發(fā)明一些實施例的對單行存儲器單元進行復(fù)位操作的方法600的流程圖。如圖所示，結(jié)合圖5，通過方法600描述了單行存儲器單元的復(fù)位操作。
[0057]與圖1所示的存儲陣列100相似，存儲陣列500包括設(shè)置在字線WLO至WL2和位線BLO至BL4的交叉處的多個存儲器單元510，WLO至WL2和位線BLO至BL4形成橫行豎列的矩陣。每個存儲器單元510都具有與圖2所示的存儲器單元110相同的結(jié)構(gòu)。但是，在一些實施例中，分壓器520電連接至源極線SLO至SL3和位線BLO至BL3。
[0058]在操作605中，將字線WLO上的字線電壓Vwl施加到與字線WLO相對應(yīng)的行中的每個存儲器單元510中的存取晶體管210的柵極。當施加字線WLO上的字線電壓Vi時，其他字線WLl和WL2施加基本為O伏特的電壓至相應(yīng)的存儲器單元各行，使得與字線WLl和WL2相對應(yīng)的存儲器單元510的各行不處于復(fù)位操作中。
[0059]在操作610中，將源極線電壓Va施加至與源極線SLO相對應(yīng)的列中的存儲器單元510的存取晶體管210的第二源極/漏極(第二 S/D)。因為在步驟605中只有字線WLO接收字線電壓Vwl，所以只選擇位于字線WLO和源極線SLO的交叉處的存儲器單元510來實施復(fù)位操作。
[0060]在操作615中，分壓器520根據(jù)工作電壓Vop產(chǎn)生抑制電壓Vin，并且通過相應(yīng)的源極線SLl至SL3將抑制電壓Vin施加至每個未選擇的存儲器單元中的存取晶體管210的第二源極/漏極(第二 S/D)。分壓器520還通過相應(yīng)的位線BLl至BL3將抑制電壓Vin施加至每個未選擇的存儲器單元中的RRAM器件200的頂電極220。
[0061]在一些實施例中，在復(fù)位操作過程中，從位線BLO施加至選擇的存儲器單元510的原始電壓基本上為O伏特。為了防止選擇的存儲器單元510發(fā)生介電擊穿，分壓器520也配置為通過位線BLO將抑制電壓Vin施加至選擇的存儲器單元510。
[0062]以數(shù)字舉例，字線電壓Vwl為2伏特，源極線電壓Va為1.8伏特，并且工作電壓Vop為 1.1 伏特(±10%)。
[0063]在一些實施例中，抑制電壓Vin大于約0.1伏特。在其他一些實施例中，抑制電壓Vin介于約0.1伏特至約0.6伏特的范圍內(nèi)。
[0064]由于在存取晶體管210的第二源極/漏極處存在抑制電壓Vin，所以與其他方法相t匕，存取晶體管210的柵極G和第二源極/漏極(第二 S/D)之間的電壓差較低。此外，RRAM器件200的柵極G和頂電極220之間的電壓差也較低。因此，可以降低存取晶體管210擊穿的風險。
[0065]基于上述對存儲器單元510和分壓器520的操作，分壓器520為未選擇的存儲器單元510提供了抑制電壓Vin，從而提供擊穿保護。因此，能夠防止由高字線電壓Vwl引起的擊穿損壞。
[0066]在一些實施例中，本發(fā)明公開了一種包括下列操作的方法。將第一電壓施加至一行存儲器單元中的每個存儲器單元的存取晶體管的柵極，其中，存取晶體管的第一源極/漏極電連接至同一存儲器單元的阻變式隨機存取存儲器(RRAM)器件的第一電極。當將第一電壓施加至存取晶體管的柵極時，將抑制電壓施加至每個未選擇的存儲器單元RRAM器件中的第二電極或存取晶體管的第二源極/漏極。
[0067]本發(fā)明也公開了一種包括下列操作的方法。將第一電壓施加至一行存儲器單元中的每個存儲器單元的存取晶體管的柵極，其中，存取晶體管的第一源極/漏極電連接至同一存儲器單元中的阻變式隨機存取存儲器(RRAM)器件的第一電極。當將第一電壓施加至存取晶體管的柵極時，將抑制電壓施加至每個未選擇的存儲器單元中的RRAM器件的第二電極以及存取晶體管的第二源極/漏極。
[0068]本發(fā)明也公開了一種包括存儲器單元行和分壓器的電路。每個存儲器單元都包括阻變式隨機存取存儲器(RRAM)器件和存取晶體管。RRAM器件包括第一電極和第二電極。存取晶體管包括在復(fù)位操作過程中接收第一電壓的柵極、電連接至RRAM器件的第一電極的第一源極/漏極，以及第二源極/漏極。分壓器根據(jù)工作電壓產(chǎn)生抑制電壓并且當?shù)谝浑妷菏┘又链嫒【w管的柵極時，分壓器將抑制電壓施加至多個未選擇的存儲器單元中的每個存儲器單元的RRAM器件的第二電極和存取晶體管的第二源極/漏極中的至少一個。
[0069]在本文中，術(shù)語“連接”可稱為“電連接”，而術(shù)語“耦合”可被稱為“電耦合”?！斑B接”和“耦合”也可用于表示兩個或多個元件相互配合或作用。
[0070]本文中涉及的存儲器單元、字線、位線和源極線的數(shù)量僅為說明的目的。不同數(shù)量包含在本發(fā)明的考慮范圍內(nèi)。
[0071]上述字線電壓Vwl、工作電壓Vop和抑制電壓Vin的數(shù)值僅用于說明的目的。其他不同的數(shù)值也在本發(fā)明的考慮范圍內(nèi)。
[0072]上述說明包括示例性的操作，但不必按所示順序進行這些操作。根據(jù)本發(fā)明的不同實施例的精神和范圍，這些操作可適當增加、代替、更改順序和/或去除。
[0073]本領(lǐng)域的技術(shù)人員應(yīng)該理解，本發(fā)明的上述實施例只用于說明本發(fā)明而不用于限制本發(fā)明。不同的修改和相似的設(shè)置均包括在所附權(quán)利要求的精神和范圍內(nèi)，所附權(quán)利要求的范圍應(yīng)該與最廣義的解釋相一致，從而包含所有這樣的修改和相似的結(jié)構(gòu)。
【權(quán)利要求】
1.一種方法，包括: 在復(fù)位操作期間，將第一電壓施加至一行存儲器單元中的每個存儲器單元的存取晶體管的柵極，所述存取晶體管的第一源極/漏極電連接至同一存儲器單元中的阻變式隨機存取存儲器(RRAM)器件的第一電極；以及 當將所述第一電壓施加至所述存取晶體管的所述柵極時，將抑制電壓施加至多個未選擇的存儲器單元中的每個存儲器單元的RRAM器件的第二電極或存取晶體管的第二源極/漏極。
2.根據(jù)權(quán)利要求1所述的方法，還包括: 通過電連接至所述存取晶體管的所述柵極的字線施加所述第一電壓。
3.根據(jù)權(quán)利要求1所述的方法，還包括: 通過電連接至所述RRAM器件的所述第二電極的位線或通過電連接至所述存取晶體管的所述第二源極/漏極的源極線來施加所述抑制電壓。
4.根據(jù)權(quán)利要求1所述的方法，還包括: 通過相應(yīng)的源極線，將高于所述抑制電壓的第二電壓施加至被選擇的存儲器單元的存取晶體管的第二源極/漏極。
5.根據(jù)權(quán)利要求1所述的方法，其中，所述第一電壓和所述抑制電壓之間的差值小于所述存取晶體管的擊穿電壓。
6.根據(jù)權(quán)利要求1所述的方法，其中，所述抑制電壓介于約0.1伏特至約0.6伏特的范圍內(nèi)。
7.一種方法，包括: 將第一電壓施加至一行存儲器單元中的每個存儲器單元的存取晶體管的柵極，所述存取晶體管的第一源極/漏極電連接至同一存儲器單元中的阻變式隨機存取存儲器(RRAM)器件的第一電極；以及 當將所述第一電壓施加至所述存取晶體管的所述柵極時，將抑制電壓施加至每個未選擇的存儲器單元中的RRAM器件的第二電極和存取晶體管的第二源極/漏極。
8.根據(jù)權(quán)利要求7所述的方法，還包括: 通過電連接至所述存取晶體管的所述柵極的字線施加所述第一電壓。
9.根據(jù)權(quán)利要求7所述的方法，還包括: 通過電連接至所述RRAM器件的所述第二電極的位線以及通過電連接至所述存取晶體管的所述第二源極/漏極的源極線施加所述抑制電壓。
10.一種電路,包括: 存儲器單元行，每個存儲器單元都包括: 阻變式隨機存取存儲器(RRAM)器件，包括第一電極和第二電極；和 存取晶體管，包括在復(fù)位操作過程中接收第一電壓的柵極、電連接至所述RRAM器件的第一電極的第一源極/漏極、以及第二源極/漏極；以及 分壓器，被配置為根據(jù)工作電壓產(chǎn)生抑制電壓，并且當所述第一電壓施加至所述存取晶體管的所述柵極時，將所述抑制電壓施加至多個未被選擇的存儲器單元中的每個存儲器單元的RRAM器件的第二電極和存取晶體管的第二源極/漏極中的至少一個。
【文檔編號】G11C11/56GK104517639SQ201310744314
【公開日】2015年4月15日 申請日期:2013年12月30日 優(yōu)先權(quán)日:2013年9月30日
【發(fā)明者】游文俊, 涂國基, 張至揚, 陳俠威, 廖鈺文, 楊晉杰, 石昇弘, 朱文定 申請人:臺灣積體電路制造股份有限公司