用于測試存儲(chǔ)器件的電路和方法
【專利摘要】本申請涉及一種用于測試存儲(chǔ)器件的電路和方法。存儲(chǔ)器件具有可由多個(gè)地址線尋址并且可由多個(gè)數(shù)據(jù)線輸入/輸出數(shù)據(jù)的多個(gè)存儲(chǔ)塊。該電路包括：測試型態(tài)生成器，其耦接到多個(gè)地址線中的第一部分以接收測試數(shù)據(jù)，測試型態(tài)生成器用于存儲(chǔ)測試數(shù)據(jù)，并基于測試數(shù)據(jù)生成寫測試向量和讀測試向量，其中寫測試向量關(guān)聯(lián)于讀測試向量；多路選擇器，其耦接到測試型態(tài)生成器，多路選擇器用于可選擇地將寫測試向量傳送到多個(gè)存儲(chǔ)塊中的一個(gè)受測存儲(chǔ)塊，以使得寫測試向量能夠被寫入受測存儲(chǔ)塊；以及比較器，其耦接到測試型態(tài)生成器以及受測存儲(chǔ)塊，比較器用于比較讀測試向量與由受測存儲(chǔ)塊生成且關(guān)聯(lián)于寫測試向量的讀出信號(hào)，并生成指示比較結(jié)果的標(biāo)識(shí)。
【專利說明】用于測試存儲(chǔ)器件的電路和方法

【技術(shù)領(lǐng)域】
[0001]本申請涉及半導(dǎo)體【技術(shù)領(lǐng)域】，更具體地，涉及一種用于測試存儲(chǔ)器件的電路和方法。

【背景技術(shù)】
[0002]隨著半導(dǎo)體制造工藝的迅速發(fā)展，集成電路芯片的面積不斷縮小，而同一晶圓上能夠集成的芯片數(shù)量也相應(yīng)增加。例如，對(duì)于一個(gè)4兆位的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)芯片，采用0.13微米加工工藝能夠在一片8英寸晶圓上制造約1670顆SRAM芯片，而采用65納米加工工藝則能夠在一片12英寸晶圓上制造約6050顆SRAM芯片。
[0003]對(duì)于相同存儲(chǔ)容量(例如4兆位)的SRAM芯片進(jìn)行測試所需的時(shí)間大體相等。這意味著，同一晶圓上芯片數(shù)量的增加會(huì)顯著增加晶圓級(jí)測試(Wafer Level Test)所需的測試時(shí)間。因此，65納米工藝制造的12英寸晶圓的測試時(shí)間約為0.13微米工藝制造的8英寸晶圓測試時(shí)間的約3.6倍，這進(jìn)一步增加了測試成本。
[0004]為了縮短每片晶圓的測試時(shí)間，現(xiàn)有技術(shù)通常會(huì)由同一測試機(jī)臺(tái)對(duì)多顆被測芯片(Multiple Device Under Test, Mult1-DUT)進(jìn)行并行測試(Parallel Test),例如同時(shí)對(duì)8顆、16顆或32顆被測芯片進(jìn)行測試。然而，并行測試的測試容量受限于每顆芯片需要連接的引腳數(shù)量，以及測試機(jī)臺(tái)的測試引腳資源。仍以4兆位的SRAM芯片為例，對(duì)于具有16位數(shù)據(jù)通道的SRAM芯片，其具有16個(gè)數(shù)據(jù)信號(hào)線，18個(gè)地址信號(hào)線，以及至少5個(gè)控制信號(hào)線。在進(jìn)行并行測試時(shí)，不同芯片的地址信號(hào)線和控制信號(hào)線可以輸入相同的信號(hào)，因此這至少23個(gè)地址及控制信號(hào)線可以共用測試機(jī)臺(tái)的信號(hào)通道。然而，每個(gè)SRAM芯片的16個(gè)數(shù)據(jù)信號(hào)線分別對(duì)應(yīng)于不同的存儲(chǔ)單元，并且在測試期間，不同SRAM芯片的不同存儲(chǔ)單元需要輸出對(duì)應(yīng)的讀出信號(hào)以確定其是否失效。因此，不同的SRAM芯片的數(shù)據(jù)信號(hào)線需要分別連接到測試機(jī)臺(tái)上相互獨(dú)立的信號(hào)通道。那么，如果需要進(jìn)行16顆被測芯片的并行測試，則至少需要(16X16+23)共279個(gè)獨(dú)立的信號(hào)通道。然而測試機(jī)臺(tái)所能夠提供的信號(hào)通道越多，其設(shè)備成本也越高，因此上述并行測試方式仍不能有效降低測試成本。
[0005]因此，需要提供一種測試存儲(chǔ)器件的電路和方法，其能夠減少測試機(jī)臺(tái)所需的信號(hào)通道數(shù)量，從而減少進(jìn)行晶圓級(jí)測試所需的測試時(shí)間和測試成本。


【發(fā)明內(nèi)容】

[0006]因此，本申請的目的之一在于提供一種用于測試存儲(chǔ)器件的電路和方法，其能夠減少測試機(jī)臺(tái)所需的信號(hào)通道數(shù)量，并減少晶圓級(jí)測試所需的測試時(shí)間和成本。
[0007]根據(jù)本申請的一個(gè)方面，提供了一種用于測試存儲(chǔ)器件的電路，所述存儲(chǔ)器件具有多個(gè)存儲(chǔ)塊，所述多個(gè)存儲(chǔ)塊可由多個(gè)地址線尋址并且可由多個(gè)數(shù)據(jù)線輸入/輸出數(shù)據(jù)，所述電路包括:測試型態(tài)生成器，其耦接到所述多個(gè)地址線中的第一部分以接收測試數(shù)據(jù)，所述測試型態(tài)生成器用于存儲(chǔ)所述測試數(shù)據(jù)，并基于所述測試數(shù)據(jù)生成寫測試向量和讀測試向量，其中所述寫測試向量關(guān)聯(lián)于所述讀測試向量；多路選擇器，其耦接到所述測試型態(tài)生成器，所述多路選擇器用于可選擇地將所述寫測試向量傳送到所述多個(gè)存儲(chǔ)塊中的一個(gè)受測存儲(chǔ)塊，以使得所述寫測試向量能夠被寫入所述受測存儲(chǔ)塊；以及比較器，其耦接到所述測試型態(tài)生成器以及所述受測存儲(chǔ)塊，所述比較器用于比較所述讀測試向量與由所述受測存儲(chǔ)塊生成且關(guān)聯(lián)于所述寫測試向量的讀出信號(hào)，并生成指示比較結(jié)果的標(biāo)識(shí)。
[0008]本申請的用于測試存儲(chǔ)器件的電路能夠利用地址線來向受測存儲(chǔ)塊輸入用于生成測試向量的測試數(shù)據(jù)，這就不需要在測試機(jī)臺(tái)提供用于輸入測試型態(tài)的數(shù)據(jù)通道；而測試結(jié)果可以由標(biāo)識(shí)簡并地表示并輸出，也即標(biāo)識(shí)的位數(shù)少于存儲(chǔ)塊的存儲(chǔ)字節(jié)位數(shù)。這樣，測試機(jī)臺(tái)無需提供額外的數(shù)據(jù)通道來向被測的存儲(chǔ)器件提供測試數(shù)據(jù)，同一測試機(jī)臺(tái)上能夠并行測試的存儲(chǔ)器件數(shù)量可以大大增加，這有效減少晶圓測試的時(shí)間，并降低了測試成本。
[0009]在一些實(shí)施例中，所述測試型態(tài)生成器還耦接到所述多個(gè)地址線的第二部分以接收模式控制信號(hào)；以及所述測試型態(tài)生成器還用于存儲(chǔ)所述模式控制信號(hào)，并基于所述測試數(shù)據(jù)、所述模式控制信號(hào)以及對(duì)應(yīng)于所述受測存儲(chǔ)塊的地址信號(hào)生成所述讀測試向量與所述寫測試向量。這樣，測試型態(tài)生成器能夠在模式控制信號(hào)的控制下，根據(jù)受測存儲(chǔ)塊對(duì)應(yīng)的地址信號(hào)的不同而生成相同或不同的讀/寫測試向量。
[0010]在一些實(shí)施例中，所述地址信號(hào)接收自所述多個(gè)地址線。
[0011]在一些實(shí)施例中，所述模式控制信號(hào)包括用于控制基于所述測試數(shù)據(jù)和所述地址信號(hào)生成所述讀測試向量的第一部分，以及用于控制基于所述讀測試向量生成所述寫測試向量的第二部分。這樣，測試型態(tài)生成器能夠根據(jù)測試算法的需要而提供相同或不同的讀測試向量與寫測試向量。
[0012]在一些實(shí)施例中，所述測試型態(tài)生成器包括:第一寄存器，其耦接到所述多個(gè)地址線的所述第一部分并耦接狀態(tài)控制信號(hào)，所述第一寄存器用于在所述狀態(tài)控制信號(hào)的邊沿存儲(chǔ)所述測試數(shù)據(jù)；第二寄存器，其耦接到所述多個(gè)地址線的所述第二部分并耦接所述狀態(tài)控制信號(hào)，所述第二寄存器用于在所述狀態(tài)控制信號(hào)的所述邊沿存儲(chǔ)所述模式控制信號(hào)；模式控制器，其耦接到所述第二寄存器，所述模式控制器用于基于所述模式控制信號(hào)以及對(duì)應(yīng)于受測存儲(chǔ)塊的地址信號(hào)生成讀反相信號(hào)與寫反相信號(hào)；讀測試向量生成器，其耦接到所述第一寄存器與所述模式控制器，所述讀測試向量生成器用于基于所述測試數(shù)據(jù)與所述讀反相信號(hào)生成所述讀測試向量；以及寫測試向量生成器，其耦接到所述讀測試向量生成器與所述模式控制器，所述寫測試向量生成器用于基于所述讀測試向量與所述寫反相信號(hào)生成所述寫測試向量。采用上述模塊構(gòu)成的測試型態(tài)生成器結(jié)構(gòu)簡單，實(shí)現(xiàn)成本較低。
[0013]在一些實(shí)施例中，所述多路選擇器還耦接到所述多個(gè)數(shù)據(jù)線以接收數(shù)據(jù)輸入信號(hào)并耦接狀態(tài)控制信號(hào)，其還用于響應(yīng)于所述狀態(tài)控制信號(hào)可選擇地將所述數(shù)據(jù)輸入信號(hào)或所述寫測試向量傳送到所述受測存儲(chǔ)塊。這樣，多路選擇器使得電路并不影響受測存儲(chǔ)器件的正常工作(即進(jìn)行數(shù)據(jù)寫、讀操作以實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ))，而使得該測試電路的使用能夠兼容現(xiàn)有存儲(chǔ)器件的設(shè)計(jì)。
[0014]在一些實(shí)施例中，所述多路選擇器包括多個(gè)通道，用于分別地選擇所述多個(gè)數(shù)據(jù)線中的每個(gè)數(shù)據(jù)線與所述寫測試向量中的每一位。
[0015]在一些實(shí)施例中，所述比較器包括:同或門，其具有多個(gè)通道，用于分別地比較所述讀出信號(hào)的每一位與所述讀測試向量的每一位；以及與門，用于對(duì)所述比較結(jié)果中的每一位進(jìn)行與操作，以生成所述標(biāo)識(shí)。這樣，用于表示讀出信號(hào)是否與讀測試向量相同的標(biāo)識(shí)可以簡并為I位，這大大減少了測試機(jī)臺(tái)進(jìn)行測試所需的數(shù)據(jù)通道數(shù)量。
[0016]在一些實(shí)施例中，所述寫測試向量與所述讀測試向量相反。在一些實(shí)施例中，所述寫測試向量與所述讀測試向量相同。
[0017]在一些實(shí)施例中，所述多路選擇器與所述比較器被集成在所述存儲(chǔ)器件的所述多個(gè)存儲(chǔ)塊中的每一存儲(chǔ)塊中。
[0018]根據(jù)本申請的另一個(gè)方面，還提供了一種用于測試存儲(chǔ)器件的方法，所述存儲(chǔ)器件具有多個(gè)存儲(chǔ)塊，所述多個(gè)存儲(chǔ)塊可由多個(gè)地址線尋址并且可由多個(gè)數(shù)據(jù)線輸入/輸出數(shù)據(jù)，所述方法包括:存儲(chǔ)來自于所述多個(gè)地址線中的第一部分的測試數(shù)據(jù)；基于所述測試數(shù)據(jù)生成寫測試向量與讀測試向量，其中所述寫測試向量關(guān)聯(lián)于所述讀測試向量；可選擇地將所述寫測試向量傳送到所述多個(gè)存儲(chǔ)塊中的一個(gè)受測存儲(chǔ)塊，以使得所述寫測試向量能夠被寫入所述受測存儲(chǔ)塊；以及比較所述讀測試向量與由所述受測存儲(chǔ)塊生成且關(guān)聯(lián)于所述寫測試向量的讀出信號(hào)，以生成指示比較結(jié)果的標(biāo)識(shí)。
[0019]以上為本申請的概述，可能有簡化、概括和省略細(xì)節(jié)的情況，因此本領(lǐng)域的技術(shù)人員應(yīng)該認(rèn)識(shí)到，該部分僅是示例說明性的，而不旨在以任何方式限定本申請范圍。本概述部分既非旨在確定所要求保護(hù)主題的關(guān)鍵特征或必要特征，也非旨在用作為確定所要求保護(hù)主題的范圍的輔助手段。

【專利附圖】

【附圖說明】
[0020]通過下面說明書和所附的權(quán)利要求書并與附圖結(jié)合，將會(huì)更加充分地清楚理解本申請內(nèi)容的上述和其他特征?？梢岳斫猓@些附圖僅描繪了本申請內(nèi)容的若干實(shí)施方式，因此不應(yīng)認(rèn)為是對(duì)本申請內(nèi)容范圍的限定。通過采用附圖，本申請內(nèi)容將會(huì)得到更加明確和詳細(xì)地說明。
[0021]圖1示出了根據(jù)本申請一個(gè)實(shí)施例的存儲(chǔ)器件10 ；
[0022]圖2示出了根據(jù)本申請一個(gè)實(shí)施例的用于測試存儲(chǔ)器件的電路100 ；
[0023]圖3示出了根據(jù)本申請一個(gè)實(shí)施例的用于測試存儲(chǔ)器件的電路200 ；
[0024]圖4(a)至4(d)示出了 4種不同的測試型態(tài)；
[0025]圖5示出了根據(jù)本申請一個(gè)實(shí)施例的模式控制信號(hào)狀態(tài)轉(zhuǎn)換表；
[0026]圖6示出了圖3所示的電路200中的測試型態(tài)生成器的模塊示意圖；
[0027]圖7示出了圖3所示電路200的信號(hào)波形圖；
[0028]圖8示出了根據(jù)本申請一個(gè)實(shí)施例的集成有多路選擇器和比較器的存儲(chǔ)塊；
[0029]圖9示出了圖6所示的測試型態(tài)生成器中的第一寄存器或第二寄存器的電路示意圖；
[0030]圖10示出了圖6所示的測試型態(tài)生成器中模式選擇器的電路示意圖；
[0031]圖11示出了圖6所示的測試型態(tài)生成器中交錯(cuò)選擇器的電路示意圖；
[0032]圖12示出了圖6所示的測試型態(tài)生成器中讀測試向量生成器的電路示意圖；
[0033]圖13示出了圖6所示的測試型態(tài)生成器中寫測試向量生成器的電路示意圖；
[0034]圖14示出了圖3所示的電路中多路選擇器的電路示意圖；
[0035]圖15示出了圖3所示的電路中比較器的電路示意圖；
[0036]圖16示出了根據(jù)本申請一個(gè)實(shí)施例的用于測試存儲(chǔ)器件的方法300 ；
[0037]圖17示出了根據(jù)本申請一個(gè)實(shí)施例的用于測試存儲(chǔ)器件的方法400 ；
[0038]圖18示出了根據(jù)本申請一個(gè)實(shí)施例的采用March算法測試存儲(chǔ)器件的流程圖。

【具體實(shí)施方式】
[0039]在下面的詳細(xì)描述中，參考了構(gòu)成其一部分的附圖。在附圖中，類似的符號(hào)通常表示類似的組成部分，除非上下文另有說明。詳細(xì)描述、附圖和權(quán)利要求書中描述的例示說明性實(shí)施方式并非旨在限定。在不偏離本申請的主題的精神或范圍的情況下，可以采用其他實(shí)施方式，并且可以做出其他變化。可以理解，可以對(duì)本文中一般性描述的、在附圖中圖解說明的本申請內(nèi)容的各個(gè)方面進(jìn)行多種不同構(gòu)成的配置、替換、組合，設(shè)計(jì)，而所有這些都明確地構(gòu)成本申請內(nèi)容的一部分。
[0040]圖1示出了根據(jù)本申請一個(gè)實(shí)施例的存儲(chǔ)器件10。在圖1中，該存儲(chǔ)器件10是SRAM存儲(chǔ)器，可以理解，根據(jù)具體應(yīng)用的不同，存儲(chǔ)器件10也可以是采用類似SRAM電路結(jié)構(gòu)的其他存儲(chǔ)器件。
[0041]如圖1所示，存儲(chǔ)器件10包括存儲(chǔ)陣列11，其中存儲(chǔ)陣列11具有多個(gè)可尋址的存儲(chǔ)塊(圖中未示出)。每個(gè)存儲(chǔ)塊中可以包括一個(gè)或多個(gè)存儲(chǔ)單元(圖中未示出)，并且每個(gè)存儲(chǔ)單元用于存儲(chǔ)I位(ι-bit)數(shù)據(jù)。存儲(chǔ)器件10還包括用于向存儲(chǔ)陣列11中的存儲(chǔ)塊輸入/輸出數(shù)據(jù)的多個(gè)數(shù)據(jù)線15，以及用于對(duì)存儲(chǔ)塊進(jìn)行尋址的多個(gè)地址線17。在圖1中，存儲(chǔ)器件10包括η個(gè)數(shù)據(jù)線15以及m個(gè)地址線17。
[0042] 具體地，地址線17包括i個(gè)行地址線Axtl-Axi+以及j個(gè)列地址線Ayc1-Aw，其中i+j = m。此外，行地址線Axc1-A5^1通過行地址譯碼器19耦接到存儲(chǔ)陣列11，而列地址線Ayo-AyH通過列地址譯碼器21耦接到存儲(chǔ)陣列11。行地址譯碼器19和列地址譯碼器21能夠?qū)Φ刂肪€17分別接收的行地址和列地址進(jìn)行譯碼，從而選中需要進(jìn)行讀/寫操作的存儲(chǔ)塊。
[0043]數(shù)據(jù)線15包括數(shù)據(jù)線Dtl-Dlri，其分別地耦接到每個(gè)存儲(chǔ)塊，并且每個(gè)數(shù)據(jù)線耦接存儲(chǔ)塊中的一個(gè)或多個(gè)存儲(chǔ)單元。在一些實(shí)施例中，每個(gè)存儲(chǔ)塊包括η個(gè)存儲(chǔ)單元，則每一數(shù)據(jù)線對(duì)應(yīng)地耦接到存儲(chǔ)塊的一個(gè)存儲(chǔ)單元，以用于向該存儲(chǔ)單元輸入/輸出數(shù)據(jù)。在一些實(shí)施例中，每個(gè)存儲(chǔ)塊可以包括2η個(gè)、4η個(gè)或更多個(gè)存儲(chǔ)單元，則每一個(gè)數(shù)據(jù)線相應(yīng)地耦接存儲(chǔ)塊中的2個(gè)、4個(gè)或更多個(gè)存儲(chǔ)單元，而存儲(chǔ)器件10可以通過額外的字節(jié)控制(Byte Control)線(圖中未示出)來控制向一個(gè)數(shù)據(jù)線連接的多個(gè)存儲(chǔ)單元中的哪一個(gè)存儲(chǔ)單元讀/寫數(shù)據(jù)。
[0044]為了控制向存儲(chǔ)單元讀/寫數(shù)據(jù)，存儲(chǔ)器件10還包括輸入緩沖器23、靈敏放大器25以及控制器27。其中，輸入緩沖器25耦接在存儲(chǔ)陣列11中的每個(gè)存儲(chǔ)單元的數(shù)據(jù)輸入端與數(shù)據(jù)線15之間，用于緩沖由數(shù)據(jù)線15輸入的數(shù)據(jù)輸入信號(hào)，并將該數(shù)據(jù)輸入信號(hào)寫入到對(duì)應(yīng)的存儲(chǔ)單元中；靈敏放大器23耦接在存儲(chǔ)陣列11中每個(gè)存儲(chǔ)單元的數(shù)據(jù)輸出端與數(shù)據(jù)線15之間，以用于檢測并放大每個(gè)存儲(chǔ)單元中存儲(chǔ)的數(shù)據(jù)，從而生成對(duì)應(yīng)的讀出信號(hào)?？刂破?7即用于接收外部控制信號(hào)，以控制存儲(chǔ)陣列11中各個(gè)存儲(chǔ)塊的讀/寫時(shí)序。
[0045]圖2示出了根據(jù)本申請一個(gè)實(shí)施例的用于測試存儲(chǔ)器件的電路100。其中，該電路100可以用于測試圖1所示的存儲(chǔ)器件10的存儲(chǔ)特性是否具有功能性缺陷，也即，存儲(chǔ)器件10中的存儲(chǔ)單元是否存在其讀出數(shù)據(jù)不同于寫入數(shù)據(jù)的情況。在實(shí)際應(yīng)用中，該電路100可以配合測試機(jī)臺(tái)使用。此外，在圖2所示的實(shí)施例中，被測試的存儲(chǔ)器件的每一存儲(chǔ)塊中所包含的存儲(chǔ)單元數(shù)量與數(shù)據(jù)線的數(shù)量相同，也即每一數(shù)據(jù)線對(duì)應(yīng)于每個(gè)存儲(chǔ)塊中的一個(gè)存儲(chǔ)單元；并且數(shù)據(jù)線的數(shù)量要少于地址線的數(shù)量。接下來，均以每一數(shù)據(jù)線對(duì)應(yīng)于一個(gè)存儲(chǔ)單元且數(shù)據(jù)線的數(shù)量少于地址線的數(shù)量為例對(duì)本申請的實(shí)施例進(jìn)行說明?？梢岳斫?，對(duì)于被測試的存儲(chǔ)器件的每一存儲(chǔ)塊所包含的存儲(chǔ)單元數(shù)量多于數(shù)據(jù)線數(shù)量的實(shí)施例，其可以基于類似的原理進(jìn)行測試。例如，可以利用字節(jié)控制信號(hào)(Byte Control)在多個(gè)讀/寫周期通過數(shù)據(jù)線分批地向每一存儲(chǔ)塊的不同存儲(chǔ)單元讀出或?qū)懭霐?shù)據(jù)。
[0046]如圖2所示，電路100包括:
[0047]測試型態(tài)生成器101，其耦接到多個(gè)地址線Atl-Anri (即共m位地址線)中的第一部分&^㈠(即k個(gè)地址線)以接收測試數(shù)據(jù)，該測試型態(tài)生成器101用于存儲(chǔ)該測試數(shù)據(jù)，并基于該測試數(shù)據(jù)生成寫測試向量(Write Test Pattern Vector)和讀測試向量(Read TestPattern Vector),其中該寫測試向量關(guān)聯(lián)于該讀測試向量；
[0048]多路選擇器103，其耦接到測試型態(tài)生成器101，該多路選擇器用于可選擇地將寫測試向量傳送到多個(gè)存儲(chǔ)塊中的一個(gè)受測存儲(chǔ)塊105，以使得寫測試向量能夠被寫入該受測存儲(chǔ)塊105 ；以及
[0049]比較器107，其耦接到測試型態(tài)生成器101以及受測存儲(chǔ)塊103，該比較器107用于比較讀測試向量與由受測存儲(chǔ)塊105生成且關(guān)聯(lián)于寫測試向量的讀出信號(hào)，并生成指示比較結(jié)果的標(biāo)識(shí)(Flag)。
[0050]具體地，當(dāng)該電路100被用于測試存儲(chǔ)器件時(shí)，例如存儲(chǔ)器件連同該電路100被連接到測試機(jī)臺(tái)時(shí)，測試機(jī)臺(tái)向電路100提供測試數(shù)據(jù)，該測試數(shù)據(jù)可以是任意的k位數(shù)據(jù)。正如前述，受測存儲(chǔ)塊105也具有k位的存儲(chǔ)單元，從而使得測試數(shù)據(jù)的k位數(shù)據(jù)一一對(duì)應(yīng)于受測存儲(chǔ)塊105的k位存儲(chǔ)單元。
[0051]測試數(shù)據(jù)是由測試機(jī)臺(tái)經(jīng)由測試型態(tài)生成器101耦接的地址線Ac1-Alri所提供的。在實(shí)際應(yīng)用中，當(dāng)存儲(chǔ)器件處于讀/寫數(shù)據(jù)期間，地址線Ac1-Alri以及其他地址線Ak-Anrl需要接收用于尋址存儲(chǔ)塊的地址信號(hào)。因此，測試數(shù)據(jù)是在地址線Ac1-Alri未接收地址信號(hào)時(shí)提供給電路100的。例如，可以在存儲(chǔ)器件處于未進(jìn)行讀/寫操作的空閑狀態(tài)期間向電路100提供測試數(shù)據(jù)。當(dāng)測試數(shù)據(jù)被提供給測試型態(tài)生成器101之后，測試型態(tài)生成器101可以存儲(chǔ)該測試數(shù)據(jù)。例如，測試型態(tài)生成器101可以包括用于緩存測試數(shù)據(jù)的寄存器。
[0052]接著，測試型態(tài)生成器101基于存儲(chǔ)在測試型態(tài)生成器101中的測試數(shù)據(jù)生成相互關(guān)聯(lián)的讀測試向量和寫測試向量。例如，讀測試向量可以與寫測試向量相同，或者讀測試向量可以與寫測試向量相反(即為寫測試向量的反碼)。在一些實(shí)施例中，基于測試數(shù)據(jù)生成的讀測試向量可以與該測試數(shù)據(jù)相同；而寫測試向量可以與該測試數(shù)據(jù)相同或相反。在后續(xù)處理過程中，受測存儲(chǔ)塊105會(huì)寫入該寫測試向量，并且隨后讀出寫測試向量以生成讀出信號(hào)?？梢岳斫?，如果受測存儲(chǔ)塊105不存在功能性缺陷，則所生成的讀出信號(hào)應(yīng)與之前寫入的寫測試向量相同；相反地，如果受測存儲(chǔ)塊105存在功能性缺陷，則所生成的讀出信號(hào)至少部分地不同于該寫測試向量，例如在讀出信號(hào)的某一位或某幾位的數(shù)據(jù)不同于寫測試向量對(duì)應(yīng)位的數(shù)據(jù)。
[0053]由于讀測試向量關(guān)聯(lián)于寫測試向量，因而讀測試向量可以用作為比較讀出信號(hào)是否出現(xiàn)不同于寫測試向量的參照。相應(yīng)地，比較器107獲取來自于受測存儲(chǔ)塊105的讀出信號(hào)以及來自測試型態(tài)生成器101的讀測試向量，并按位比較該讀出信號(hào)與讀測試向量。具體而言，當(dāng)讀測試向量與寫測試向量相同時(shí)，則讀出信號(hào)直接與由同一測試數(shù)據(jù)生成的讀測試向量相比較，并生成表示比較結(jié)果的標(biāo)識(shí)，其中讀出信號(hào)與讀測試向量相同說明受測存儲(chǔ)塊105不存在缺陷，而讀出信號(hào)與讀測試向量不同說明受測存儲(chǔ)塊105存在缺陷。在一些實(shí)施例中，標(biāo)識(shí)可以是I位數(shù)據(jù)信號(hào)，也即:當(dāng)讀出信號(hào)與讀測試向量中的任一位不同時(shí)，比較器107即生成表示讀出信號(hào)與讀測試向量不同的標(biāo)識(shí)，例如標(biāo)識(shí)被賦值為‘I’ ；而當(dāng)讀出信號(hào)與讀測試向量中的每一位均相同時(shí)，比較器107即生成表示讀出信號(hào)與讀測試向量相同的標(biāo)識(shí)，例如該標(biāo)識(shí)被賦值為‘O’。這樣，測試機(jī)臺(tái)僅需提供一位數(shù)據(jù)通道來接收由每個(gè)存儲(chǔ)塊對(duì)應(yīng)的比較器生成的標(biāo)識(shí)，進(jìn)而判斷受測的存儲(chǔ)塊是否具有缺陷。這有效減少了測試機(jī)臺(tái)資源的占用，并且可以增加并行測試的芯片數(shù)量，因而使得測試成本大大降低?？梢岳斫?，在一些實(shí)施例中，標(biāo)識(shí)也可以是與讀出信號(hào)以及讀測試向量位數(shù)相同的k位數(shù)據(jù)信號(hào)，其可以表示讀出信號(hào)與讀測試向量每一位的比較結(jié)果。進(jìn)一步地，標(biāo)識(shí)也可以被簡并地生成，也即所生成的標(biāo)識(shí)可以是任意的小于k位的數(shù)據(jù)信號(hào)。例如，標(biāo)識(shí)中的兩位或更多位的數(shù)據(jù)被與操作為一位數(shù)據(jù)。
[0054]在一些實(shí)施例中，關(guān)聯(lián)于寫測試向量的讀測試向量可以不同于讀測試向量，例如讀測試向量與寫測試向量相反。在這種情況下，受測存儲(chǔ)塊105可以接收兩次測試數(shù)據(jù)，并且這兩次所接收的測試數(shù)據(jù)(例如第一測試數(shù)據(jù)與第二測試數(shù)據(jù))相反，也即第二測試數(shù)據(jù)是第一測試數(shù)據(jù)的反碼。當(dāng)受測存儲(chǔ)塊105寫入基于第一測試數(shù)據(jù)生成的第一寫測試向量后，測試型態(tài)生成器101可以再獲取第二測試數(shù)據(jù)，例如在不同于前次測試周期的下一個(gè)測試周期中接收并存儲(chǔ)該第二測試數(shù)據(jù)，并基于該第二測試數(shù)據(jù)生成第二讀測試向量，以及可選地生成第二寫測試向量。其中，第一寫測試向量與第一讀測試向量相反，也即與第一測試數(shù)據(jù)相反；而第二讀測試向量與第二測試數(shù)據(jù)相同；并且第二測試數(shù)據(jù)與第一測試數(shù)據(jù)相反。因此，第二讀測試向量應(yīng)與第一寫測試向量相同。再然后，寫入第一寫測試向量的受測存儲(chǔ)塊105生成讀出信號(hào)，該讀出信號(hào)在受測存儲(chǔ)塊105無缺陷的情況下應(yīng)與該第一寫測試向量相同。之后，比較器107會(huì)比較該讀出信號(hào)與第二讀測試向量，并且在這兩個(gè)信號(hào)相同時(shí)輸出表示受測存儲(chǔ)塊105無缺陷的標(biāo)識(shí)，而在這兩個(gè)信號(hào)不同時(shí)輸出表示受測存儲(chǔ)塊105具有缺陷的標(biāo)識(shí)。
[0055]需要說明的是，上述實(shí)施例中寫測試向量、讀測試向量以及測試數(shù)據(jù)之間的邏輯關(guān)系僅僅是示例性的。在實(shí)際應(yīng)用中，寫測試向量與讀測試向量還可以基于任意適合的邏輯關(guān)系相互關(guān)聯(lián)，并共同關(guān)聯(lián)于測試機(jī)臺(tái)提供的測試數(shù)據(jù)。測試型態(tài)生成器101可以對(duì)其所存儲(chǔ)的測試數(shù)據(jù)進(jìn)行相應(yīng)的邏輯運(yùn)算以生成所需的寫測試向量與讀測試向量。
[0056]多路選擇器103用于控制寫測試向量向受測存儲(chǔ)塊105的傳送，具體而言，其用于控制向受測存儲(chǔ)塊105的數(shù)據(jù)輸入端提供數(shù)據(jù)。例如，多路選擇器103可以接收來自于測試機(jī)臺(tái)的狀態(tài)控制信號(hào)，并在該狀態(tài)控制信號(hào)處于第一狀態(tài)時(shí)將寫測試向量傳送給受測存儲(chǔ)塊105以供其寫入，而在該狀態(tài)控制信號(hào)處于不同于該第一狀態(tài)的第二狀態(tài)時(shí)禁止將寫測試向量傳送給受測存儲(chǔ)塊105。此外，可選地，多路選擇器103還可以耦接到多個(gè)數(shù)據(jù)線以接收數(shù)據(jù)輸入信號(hào)，并在狀態(tài)控制信號(hào)處于第二狀態(tài)時(shí)將該數(shù)據(jù)輸入信號(hào)傳送到受測存儲(chǔ)塊105以供其寫入。可以看出，狀態(tài)控制信號(hào)可以作用為切換存儲(chǔ)器件10處于測試模式和非測試模式(即正常工作模式)。因此，多路選擇器103使得電路100并不影響存儲(chǔ)器件10的正常工作，而使得該測試電路100的使用能夠兼容現(xiàn)有存儲(chǔ)器件10的設(shè)計(jì)。
[0057]正如前述，比較器107用于比較讀測試向量與讀出信號(hào)，并生成指示比較結(jié)果的標(biāo)識(shí)。具體地，比較器107耦接受測存儲(chǔ)塊103的信號(hào)輸出端以接收其讀出信號(hào)。此外，存儲(chǔ)塊103的信號(hào)輸出端仍可以直接耦接到數(shù)據(jù)線Dtl-Dlri,以在其處于非測試模式時(shí)輸出其所存儲(chǔ)的數(shù)據(jù)。因此，比較器107的使用也能夠兼容現(xiàn)有存儲(chǔ)器件10的設(shè)計(jì)。
[0058]由于多路選擇器103以及比較器107需要針對(duì)每個(gè)受測存儲(chǔ)塊105單獨(dú)耦接。因此，在實(shí)際應(yīng)用中，多路選擇器103與比較器107可以被集成在存儲(chǔ)器件10的多個(gè)存儲(chǔ)塊中的每一存儲(chǔ)塊105中，以分別地指示每個(gè)存儲(chǔ)塊105是否存在缺陷。
[0059]可以看出，對(duì)于本申請的用于測試存儲(chǔ)器件10的電路100，其能夠利用地址線來向受測存儲(chǔ)塊輸入用于生成測試向量的測試數(shù)據(jù)，這就不需要在測試機(jī)臺(tái)提供用于輸入測試型態(tài)的數(shù)據(jù)通道；而測試結(jié)果可以由標(biāo)識(shí)簡并地表示并輸出。這樣，測試機(jī)臺(tái)無需提供額外的數(shù)據(jù)通道來向被測的存儲(chǔ)器件提供測試數(shù)據(jù)，同一測試機(jī)臺(tái)上能夠并行測試的存儲(chǔ)器件10數(shù)量可以大大增加，這有效減少晶圓測試的時(shí)間，并降低了測試成本。
[0060]圖3示出了根據(jù)本申請一個(gè)實(shí)施例的用于測試存儲(chǔ)器件的電路200。在實(shí)際應(yīng)用中，該電路200可以接收地址信號(hào)，并根據(jù)地址信號(hào)的不同而向?qū)?yīng)的受測存儲(chǔ)塊提供相應(yīng)的測試向量(包括讀測試向量和寫測試向量)，即生成特定的測試型態(tài)。
[0061]如圖3所示，電路200包括:
[0062]測試型態(tài)生成器201，其耦接到多個(gè)地址線Ac1-Anrl (即共m位地址線)中的第一部分Ac1-Alri (即k個(gè)地址線)以接收測試數(shù)據(jù)，并耦接到多個(gè)地址線Atl-Anrl中的第二部分Ak-Akf1 (即P個(gè)地址線)以接收模式控制信號(hào)；該測試型態(tài)生成器201用于存儲(chǔ)該測試數(shù)據(jù)與該模式控制信號(hào)，并基于該測試數(shù)據(jù)、模式控制信號(hào)以及對(duì)應(yīng)于多個(gè)存儲(chǔ)塊中的一個(gè)受測存儲(chǔ)塊205的地址信號(hào)生成寫測試向量和讀測試向量，其中該寫測試向量關(guān)聯(lián)于該讀測試向量；
[0063]多路選擇器203，其耦接到測試型態(tài)生成器201，該多路選擇器用于可選擇地將寫測試向量傳送到受測存儲(chǔ)塊205，以使得寫測試向量能夠被寫入該受測存儲(chǔ)塊205 ;以及
[0064]比較器207，其耦接到測試型態(tài)生成器201以及受測存儲(chǔ)塊203，該比較器207用于比較讀測試向量與由受測存儲(chǔ)塊205生成且關(guān)聯(lián)于寫測試向量的讀出信號(hào)，并生成指示比較結(jié)果的標(biāo)識(shí)。
[0065]需要說明的是，在圖3所示的實(shí)施例中，地址線Ac1-A1^中的第二部分Ak-A1^1被表示為不同于地址線的第一部分Atl-Ak+也即電路200通過不同的地址線來分別地接收模式控制信號(hào)和測試數(shù)據(jù)。在一些實(shí)施例中，用于接收模式控制信號(hào)的地址線的第二部分可以與用于接收數(shù)據(jù)的地址線的第一部分部分或全部相同。例如測試型態(tài)生成器201可以利用不同的寄存器分時(shí)地存儲(chǔ)接收自地址線的測試數(shù)據(jù)或模式控制信號(hào)。
[0066]在實(shí)際應(yīng)用中，為了更準(zhǔn)確地篩選具有缺陷的存儲(chǔ)塊，會(huì)采用多種測試型態(tài)(TestPattern)。對(duì)于不同的測試型態(tài)，寫入到圖1所示的存儲(chǔ)器件10的各個(gè)存儲(chǔ)塊中的寫測試向量會(huì)隨著存儲(chǔ)塊地址的不同而變化。圖4(a)至4(d)即示意地表示出了 4種不同的測試型態(tài)。
[0067]如圖4 (a) -4 (d)所示，標(biāo)識(shí)為“O”或“ I”的一個(gè)方格代表一個(gè)存儲(chǔ)塊，而x方向表示存儲(chǔ)器件中多個(gè)存儲(chǔ)塊排列的行方向，每一列具有不同的行地址；而y方向表示這多個(gè)存儲(chǔ)塊排列的列方向，每一行具有不同的列地址。其中，圖4(a)為掃描型態(tài)(ScanPattern)，每一個(gè)存儲(chǔ)塊中寫入的寫測試向量是相同的；圖4(b)為行交錯(cuò)型態(tài)(Row BarPattern)，每一列的存儲(chǔ)塊中寫入的寫測試向量是相同的，而同一行相鄰列的存儲(chǔ)塊中寫入的寫測試向量相反(即存儲(chǔ)塊中對(duì)應(yīng)位置的存儲(chǔ)單元寫入的數(shù)據(jù)相反)；圖4((:)為列交錯(cuò)型態(tài)(Column Bar Pattern),每一行的存儲(chǔ)塊中寫入的寫測試向量是相同的，而同一列相鄰行的存儲(chǔ)塊中寫入的寫測試向量相反；圖4(d)為行列交錯(cuò)型態(tài)(Check-BoardPattern)，每一個(gè)存儲(chǔ)塊中寫入的寫測試向量與其相鄰的存儲(chǔ)塊寫入的寫測試向量相反。采用上述的4種測試型態(tài)能夠測試到受測存儲(chǔ)塊和周圍相鄰存儲(chǔ)塊之間的相互影響，從而準(zhǔn)確地篩選具有缺陷的存儲(chǔ)塊。
[0068]測試型態(tài)生成器201所接收的模式控制信號(hào)可以用于控制選擇哪種測試型態(tài)來對(duì)被測試的存儲(chǔ)器件進(jìn)行測試。例如，模式控制信號(hào)可以包括2位數(shù)據(jù)，該2位數(shù)據(jù)的4個(gè)不同值對(duì)應(yīng)于4種測試型態(tài)。測試型態(tài)生成器201可以對(duì)所接收的模式控制信號(hào)中的該2位數(shù)據(jù)進(jìn)行解碼，以基于解碼結(jié)果來選擇對(duì)應(yīng)的測試型態(tài)，并基于所選擇的測試型態(tài)結(jié)合地址信號(hào)以及測試數(shù)據(jù)來生成對(duì)應(yīng)的寫測試向量。
[0069]在實(shí)際應(yīng)用中，某些測試算法還需要使得受測的存儲(chǔ)器件運(yùn)行于“讀-修改-寫”(Read-Modify-Write)模式。在這種模式下，每個(gè)受測存儲(chǔ)塊都要進(jìn)行“讀D寫/D”或“讀/D寫D”的讀、寫處理。為了實(shí)現(xiàn)上述測試算法，測試型態(tài)生成器201可以根據(jù)算法需要來生成相反的讀測試向量與寫測試向量。相應(yīng)地，模式控制信號(hào)還可以包括額外的I位數(shù)據(jù)，其用于指示受測存儲(chǔ)塊是否處于“讀-修改-寫”模式。
[0070]因此，在一些實(shí)施例中，模式控制信號(hào)可以包括用于控制基于測試數(shù)據(jù)和地址信號(hào)生成讀測試向量的第一部分，以及用于控制基于讀測試向量生成寫測試向量的第二部分。測試型態(tài)生成器201在獲得該模式控制信號(hào)之后，能夠?qū)υ撃Ｊ娇刂菩盘?hào)進(jìn)行解碼，并基于模式控制信號(hào)不同部分的具體值來將測試數(shù)據(jù)轉(zhuǎn)換為相應(yīng)的讀測試向量與寫測試向量。圖5即示出了根據(jù)本申請一個(gè)實(shí)施例的模式控制信號(hào)狀態(tài)轉(zhuǎn)換表。如圖5所示，該模式控制信號(hào)具有3位數(shù)據(jù)Mode [2:0]，其中最高位Mode [2]為“ I ”時(shí)，受測存儲(chǔ)塊處于“讀_修改-寫”模式。低位數(shù)據(jù)4_110如[1:0]為“00”、“01”、“10”以及“11”時(shí)，測試型態(tài)分別被選擇為“掃描型態(tài)”、“行交錯(cuò)型態(tài)”、“列交錯(cuò)型態(tài)”以及“行列交錯(cuò)型態(tài)”。
[0071]正如前述，不同的測試型態(tài)是基于不同存儲(chǔ)塊行地址的最低位以及列地址的最低位來定義的。因此，為了確定每個(gè)受測存儲(chǔ)塊對(duì)應(yīng)的讀、寫測試向量，測試型態(tài)生成器201還需要接收受測存儲(chǔ)塊對(duì)應(yīng)的行地址的最低位以及列地址的最低位，并結(jié)合這兩個(gè)值來生成讀、寫測試向量。例如，當(dāng)受測的存儲(chǔ)器件處于行交錯(cuò)型態(tài)時(shí)，對(duì)于每個(gè)列地址最低位為“O”的存儲(chǔ)塊，測試模式生成器201生成的寫測試向量應(yīng)與測試數(shù)據(jù)相同；而對(duì)于每個(gè)列地址最低位為“I”的存儲(chǔ)塊，所生成的寫測試向量應(yīng)與測試數(shù)據(jù)相反。類似地，當(dāng)受測的存儲(chǔ)器件處于列交錯(cuò)型態(tài)時(shí)，對(duì)于每個(gè)行地址最低位為“O”的存儲(chǔ)塊，測試模式生成器201生成的寫測試向量應(yīng)與測試數(shù)據(jù)相同；而對(duì)于每個(gè)行地址最低位為“I”的存儲(chǔ)塊，所生成的寫測試向量應(yīng)與測試數(shù)據(jù)相反。而當(dāng)受測的存儲(chǔ)器件處于行列交錯(cuò)型態(tài)時(shí)，對(duì)于行地址最低位為“O”且列地址最低位為“O”的存儲(chǔ)塊，測試模式生成器201生成的寫測試向量應(yīng)與測試數(shù)據(jù)相同；而對(duì)于每個(gè)行地址最低位為“ I ”且列地址最低位為“ I ”的存儲(chǔ)塊，所生成的寫測試向量應(yīng)與測試數(shù)據(jù)相反。需要說明的是，電路200是復(fù)用地址線來獲得測試數(shù)據(jù)、模式控制信號(hào)以及地址信號(hào)的，也即，地址線接收地址信號(hào)的時(shí)刻不同于其接收測試數(shù)據(jù)以及模式控制信號(hào)的時(shí)刻。因此，地址信號(hào)的接收不會(huì)與測試數(shù)據(jù)以及模式控制信號(hào)的接收存在沖突。
[0072]由測試型態(tài)生成器201生成的寫測試向量會(huì)被多路選擇器203選擇地傳送給受測存儲(chǔ)塊205，并且比較器207會(huì)比較受測存儲(chǔ)塊205讀出的讀出信號(hào)與讀測試向量，并生成指示比較結(jié)果的標(biāo)識(shí)。上述過程可以參照圖2所示的實(shí)施例的相關(guān)描述，在此不再贅述。
[0073]需要說明的是，在實(shí)際應(yīng)用中，測試型態(tài)生成器201可以基于各種適合的組合邏輯來利用模式控制信號(hào)、地址信號(hào)控制將測試數(shù)據(jù)轉(zhuǎn)換為讀測試向量和寫測試向量。這會(huì)在下文中示例性地進(jìn)行說明。
[0074]圖6示出了圖3所示的電路200中的測試型態(tài)生成器的模塊示意圖。在實(shí)際應(yīng)用中，該測試型態(tài)生成器還耦接狀態(tài)控制信號(hào)。該狀態(tài)控制信號(hào)用于控制電路200以及受測的存儲(chǔ)器件在測試模式與正常工作模式(即非測試模式)間切換。
[0075]如圖6所示，該測試型態(tài)生成器包括:
[0076]第一寄存器211，其耦接到多個(gè)地址線Atl-Anri的第一部分Ac1-Alri并耦接狀態(tài)控制信號(hào)，該第一寄存器211用于在狀態(tài)控制信號(hào)的邊沿存儲(chǔ)測試數(shù)據(jù)；
[0077]第二寄存器213，其耦接到多個(gè)地址線AcrAnri的第二部分Α,-Α,+^并耦接所述狀態(tài)控制信號(hào)，該第二寄存器213用于在狀態(tài)控制信號(hào)的邊沿存儲(chǔ)模式控制信號(hào)；
[0078]模式控制器215,其稱接到第二寄存器213,模式控制器215用于基于模式控制信號(hào)以及對(duì)應(yīng)于受測存儲(chǔ)塊的地址信號(hào)生成讀反相信號(hào)與寫反相信號(hào)；
[0079]讀測試向量生成器217，其耦接到第一寄存器211與模式控制器215，讀測試向量生成器用于基于測試數(shù)據(jù)與讀反相信號(hào)生成讀測試向量；以及
[0080]寫測試向量生成器219，其耦接到讀測試向量生成器217與模式控制器215，寫測試向量生成器219用于基于讀測試向量21以及寫反相信號(hào)生成所述寫測試向量。
[0081] 在圖6中，模式控制器215進(jìn)一步包括模式選擇器221以及交錯(cuò)選擇器223，其中，模式選擇器221耦接到第二寄存器213以接收模式控制信號(hào)，并耦接狀態(tài)控制信號(hào)ΤΜ_10CPM。該模式選擇器221用于對(duì)模式控制信號(hào)進(jìn)行譯碼，并輸出行交錯(cuò)信號(hào)TM_CKBDX、列交錯(cuò)信號(hào)TM_CKBDY、行列交錯(cuò)信號(hào)TM_CKBDXY以及讀-修改-寫信號(hào)TM_RMW，以指示不同的測試型態(tài)和讀寫模式。在一些實(shí)施例中，當(dāng)行交錯(cuò)信號(hào)TM_CKBDX、列交錯(cuò)信號(hào)TM_CKBDY以及行列交錯(cuò)信號(hào)TM_CKBDXY均為“O”時(shí)，測試型態(tài)為掃描型態(tài)；當(dāng)行交錯(cuò)信號(hào)TM_CKBDX為“I”并且其他兩個(gè)交錯(cuò)信號(hào)為“O”時(shí)，測試型態(tài)為行交錯(cuò)型態(tài)；當(dāng)列交錯(cuò)信號(hào)TM_CKBDY為“I”并且其他兩個(gè)交錯(cuò)信號(hào)為“O”時(shí)，測試型態(tài)為列交錯(cuò)型態(tài)；當(dāng)行列交錯(cuò)信號(hào)TM_CKBDXY為“I”并且其他兩個(gè)交錯(cuò)信號(hào)為“O”時(shí)，測試型態(tài)為行列交錯(cuò)型態(tài)。
[0082]交錯(cuò)選擇器223接收地址信號(hào)中行地址最低位Axtl以及列地址最低位Ayc1、使能信號(hào)WEB、以及前述模式選擇器221生成的4個(gè)信號(hào)。交錯(cuò)選擇器223可以根據(jù)前述圖4(a)-4(d)所示的交錯(cuò)圖以及圖5所示的狀態(tài)轉(zhuǎn)換表來生成讀反相信號(hào)RD_INVT以及寫反相信號(hào)WRT_INVT，以確定是否需要針對(duì)特定地址的存儲(chǔ)塊而將第一寄存器211緩存的測試數(shù)據(jù)反相?？梢岳斫?，在一些實(shí)施例中，交錯(cuò)選擇器223也可以接收地址信號(hào)中其他地址位的數(shù)據(jù)，例如行地址Axl至Αχη中的任一位以及列地址Ayi至Ayh中的任一位，并根據(jù)所接收的地址信號(hào)的數(shù)據(jù)以及前述的交錯(cuò)信號(hào)來生成讀反相信號(hào)RD_INVT以及寫反相信號(hào)WRT_INVT0
[0083]圖7示出了圖3所示電路200的信號(hào)波形圖。接下來，結(jié)合圖6和圖7，對(duì)該測試型態(tài)生成器的運(yùn)行進(jìn)行說明。
[0084]如圖6和圖7所示，當(dāng)使能信號(hào)WEB處于高電平時(shí)，被測試的存儲(chǔ)器件處于空閑模式(Standby Mode)，被尋址的存儲(chǔ)塊不能夠讀出或?qū)懭霐?shù)據(jù)。第一寄存器211與第二寄存器213均耦接到該狀態(tài)控制信號(hào)TM_10CPM，并且第一寄存器211還耦接地址線Atl-Ak+而第二寄存器213還耦接地址線Ak-Akf115在該空閑模式期間，地址線Ac1-Alri上提供有來自測試機(jī)臺(tái)的測試數(shù)據(jù)，而地址線Ak-Akf1上也提供有來自測試機(jī)臺(tái)的模式控制信號(hào)。
[0085]在存儲(chǔ)器件仍處于空閑模式期間，狀態(tài)控制信號(hào)TM_10CPM由低電平轉(zhuǎn)變?yōu)楦唠娖?，也即狀態(tài)控制信號(hào)TM_10CPM出現(xiàn)邊沿，例如上升沿。狀態(tài)控制信號(hào)TM_10CPM的該電平轉(zhuǎn)變指示測試電路由非測試模式進(jìn)入測試模式。同時(shí)，在該上升沿處，第一寄存器211和第二寄存器213分別將測試數(shù)據(jù)與模式控制信號(hào)存儲(chǔ)在其中，以備后續(xù)處理使用。
[0086]接著，狀態(tài)控制信號(hào)TM_10CPM保持高電平狀態(tài)，而使能信號(hào)WEB由高電平轉(zhuǎn)換為低電平。之后，測試機(jī)臺(tái)通過地址線Atl-Anri向存儲(chǔ)器件提供地址信號(hào)，以對(duì)存儲(chǔ)器件的各個(gè)存儲(chǔ)塊逐一進(jìn)行寫操作。模式控制器215亦接收地址信號(hào)，具體為每個(gè)地址信號(hào)中行地址的最低位Axtl以及列地址中的最低位Ayci,并根據(jù)每個(gè)地址信號(hào)以及模式控制信號(hào)來生成對(duì)應(yīng)于每個(gè)受測存儲(chǔ)塊的讀反相信號(hào)與寫反相信號(hào)。其中，讀反相信號(hào)用于指示讀測試向量生成器217是否對(duì)第一寄存器211緩存的測試數(shù)據(jù)進(jìn)行取反，以得到讀測試向量；而寫反相信號(hào)用于指示寫測試向量生成器219是否對(duì)讀測試向量進(jìn)行取反以得到寫測試信號(hào)。這樣，測試型態(tài)生成器即可根據(jù)生成相互關(guān)聯(lián)的讀測試向量與寫測試向量。
[0087]在一些實(shí)施例中，讀測試向量生成器217可以是包括具有多個(gè)通道的異或門或者同或門，其中的每個(gè)通道接收測試數(shù)據(jù)的一位以及讀反相信號(hào)，并根據(jù)所接收的讀反相信號(hào)的值來對(duì)測試數(shù)據(jù)進(jìn)行異或操作或者同或操作，從而將測試數(shù)據(jù)進(jìn)行反相或保持原值。類似地，寫測試向量生成器219可以是包括具有多個(gè)通道的異或門或者同或門，其中的每個(gè)通道接收讀測試向量的一位以及寫反相信號(hào)，并根據(jù)所接收的寫反相信號(hào)的值來對(duì)讀測試向量進(jìn)行異或操作或同或操作，從而進(jìn)一步地將讀測試向量進(jìn)行反相或保持原值。
[0088]之后，在狀態(tài)控制信號(hào)TM_10CPM仍處于高電平狀態(tài)時(shí)，也即仍處于測試模式期間，測試型態(tài)生成器將所生成的寫測試向量通過多路選擇器提供給受測存儲(chǔ)塊，并且使能信號(hào)控制受測存儲(chǔ)塊寫入該寫測試向量。再然后，存儲(chǔ)器件對(duì)受測存儲(chǔ)塊進(jìn)行讀出操作，以獲得讀出信號(hào)。同時(shí)，測試型態(tài)生成器還將讀測試向量提供給比較器，這樣，比較器即可比較讀出信號(hào)以及讀測試向量，以確定受測存儲(chǔ)塊是否存在缺陷。
[0089]最后，狀態(tài)控制信號(hào)TM_10CPM由高電平跳變?yōu)榈碗娖?，從而使得測試電路與存儲(chǔ)器件退出測試模式。
[0090]圖8示出了根據(jù)本申請一個(gè)實(shí)施例的集成有多路選擇器和比較器的存儲(chǔ)塊。
[0091]如圖8所示，多路選擇器和比較器的運(yùn)行受控于狀態(tài)控制信號(hào)TM_10CPM。具體地，多路選擇器還耦接到測試型態(tài)生成器的輸出端口 DIN_MBT[0:7]以接收8位的寫測試向量，并耦接到輸入緩沖器的輸出端口 DIN_FR0M_BUFFER[0:7]以接收8位的數(shù)據(jù)輸入信號(hào)。在狀態(tài)控制信號(hào)TM_10CPM的控制下，多路選擇器選擇地向存儲(chǔ)塊的輸入端DIN[0:7]提供寫測試向量或數(shù)據(jù)輸入信號(hào)。比較器耦接到存儲(chǔ)塊的輸出端RD0[0:7]以接收讀出信號(hào)，并耦接到測試型態(tài)生成器的輸出端口 DQRD_MBT[0:7]以接收讀測試向量，從而比較讀測試向量與讀出信號(hào)并輸出比較結(jié)果標(biāo)識(shí)。此外，比較器還耦接到輸出驅(qū)動(dòng)器，以在端口 PADQ[0:7]處輸出讀出信號(hào)。在一些實(shí)施例中，多路選擇器和比較器還可以耦接到字節(jié)控制信號(hào)BYTE_CONTROL，以由其確定一個(gè)存儲(chǔ)塊中的哪些存儲(chǔ)單元被選中進(jìn)行讀/寫操作。
[0092]圖9示出了圖6所示的測試型態(tài)生成器中的第一寄存器或第二寄存器的電路示意圖。
[0093]如圖9所示，該示例的寄存器是一個(gè)由狀態(tài)控制信號(hào)TM_10CPM控制的主從正向邊沿觸發(fā)器，其包括:傳輸門TG1-TG4、反相器INV1-1NV3以及與非門NAND1。當(dāng)狀態(tài)控制信號(hào)TM_10CPM處于低電平時(shí)，傳輸門TGl導(dǎo)通且傳輸門TG2關(guān)斷，輸入端DATA (其耦接到地址線)的信號(hào)被采樣并保持在中間節(jié)點(diǎn)DlB ;而當(dāng)狀態(tài)控制信號(hào)TM_10CPM由低電平跳變到高電平時(shí)，傳輸門TG3導(dǎo)通且傳輸門TG4關(guān)斷，保持在中間節(jié)點(diǎn)DlB的信號(hào)被轉(zhuǎn)移到輸出端DQ,并被保持在該輸出端DQ。這樣，在狀態(tài)控制信號(hào)TM_10CPM上升沿處輸入端DATA上的數(shù)據(jù)即被轉(zhuǎn)移到輸出端DQ。
[0094]圖10示出了圖6所示的測試型態(tài)生成器中模式選擇器的電路示意圖。
[0095]如圖10所不,輸入端Mode [O]和Mode [I]用于接收模式控制信號(hào)的第一部分。在本實(shí)施例中，模式控制信號(hào)的第一部分為一個(gè)2位的數(shù)據(jù)信號(hào)。模式控制信號(hào)的第一部分被分別反相后，連同模式控制信號(hào)的第二部分(在輸入端Mode[2]處接收)一起用于生成行交錯(cuò)信號(hào)TM_CKBDX、列交錯(cuò)信號(hào)TM_CKBDY、行列交錯(cuò)信號(hào)TM_CKBDXY以及讀-修改-寫信號(hào)TM_RMW。在實(shí)際應(yīng)用中，輸入端Mode [0:2]對(duì)應(yīng)于存儲(chǔ)器件的3個(gè)地址線。
[0096]圖11示出了圖6所示的測試型態(tài)生成器中交錯(cuò)選擇器的電路示意圖。
[0097]如圖11所示，由模式選擇器生成的行交錯(cuò)信號(hào)TM_CKBDX、列交錯(cuò)信號(hào)TM_CKBDY以及行列交錯(cuò)信號(hào)TM_CKBDXY結(jié)合地址信號(hào)中行地址最低位Axtl及列地址最低位Ayci —起生成讀反相信號(hào)RD_INVT，而讀-修改-寫信號(hào)TM_RMW則用于生成寫反相信號(hào)WRT_INVT。其中，寫反相信號(hào)WRT_INVT的生成還受控于使能信號(hào)WEB。
[0098]圖12示出了圖6所示的測試型態(tài)生成器中讀測試向量生成器的電路示意圖。
[0099]如圖12所示，讀測試向量生成器包括一個(gè)多通道的異或門X0R1。該異或門XORl的每一通道用于對(duì)第一寄存器緩存的測試數(shù)據(jù)的每一位與讀反相信號(hào)RD_INVT進(jìn)行異或操作，以生成所需的讀測試向量。例如，當(dāng)讀反相信號(hào)RD_INVT為“O”時(shí)，讀測試向量與寫測試向量相同；而當(dāng)讀反相信號(hào)RD_INVT為“I”時(shí)，讀測試向量與寫測試向量相反。
[0100]圖13示出了圖6所示的測試型態(tài)生成器中寫測試向量生成器的電路示意圖。
[0101]如圖13所示，寫測試向量包括一個(gè)多通道的異或門X0R2以及一個(gè)與門AND1。該異或門X0R2的每一通道用于對(duì)讀測試向量生成器生成的讀測試向量(在端口 DQRD_MBT [0:7])的每一位與寫反相信號(hào)WRT_INVT進(jìn)行異或操作，以生成所需的寫測試向量。與門ANDl會(huì)對(duì)所生成的寫測試向量與使能信號(hào)WEB進(jìn)行與操作，從而在使能信號(hào)WEB有效時(shí)在端口 DIN_MBT[0:7]輸出寫測試向量。
[0102]圖14示出了圖3所示的電路中多路選擇器的電路示意圖。
[0103]如圖14所示，該多路選擇器包括兩個(gè)與門AND1、AND2以及或門0R1。其中與門ANDl用于對(duì)來自于緩存的數(shù)據(jù)輸入信號(hào)與狀態(tài)控制信號(hào)TM_10CPM的反相信號(hào)進(jìn)行與操作，與門AND2用于對(duì)寫測試向量與狀態(tài)控制信號(hào)TM_1CPM進(jìn)行與操作，而或門ORl用于將上述與操作得到的信號(hào)進(jìn)行或操作。這樣，狀態(tài)控制信號(hào)TM_10CPM的兩種不同邏輯狀態(tài)“O”或“I”即可以使得多路選擇器選擇地將寫測試向量或數(shù)據(jù)輸入信號(hào)傳送給受測存儲(chǔ)塊的輸入端DIN[0:7]。
[0104]圖15示出了圖3所示的電路中比較器的電路示意圖。
[0105]如圖15所示，比較器包括同或門XNORl以及多個(gè)與門AND1-AND4。其中，同或門XNORl包括多路通道以逐位地對(duì)受測存儲(chǔ)塊的讀出信號(hào)與讀測試向量進(jìn)行同或操作。而與門ANDl至AND3用于將同或門XNORl所有通道的輸出信號(hào)，也即比較結(jié)果中的每一位，進(jìn)行與操作，從而得到表示簡并比較結(jié)果的標(biāo)識(shí)。而與門AND4進(jìn)一步對(duì)簡并的比較結(jié)果與狀態(tài)控制信號(hào)TM_10CPM進(jìn)行與操作，以當(dāng)狀態(tài)控制信號(hào)TM_10CPM指示處于測試模式時(shí)輸出該標(biāo)識(shí)。
[0106]正如之前所說明的，圖9至圖15僅示例性地示出了用于測試存儲(chǔ)器件的電路中各個(gè)模塊的電路圖。本領(lǐng)域普通技術(shù)人員可以理解，根據(jù)狀態(tài)轉(zhuǎn)換表的不同，這些模塊可以采用其他任何適合的電路邏輯實(shí)現(xiàn)。
[0107]圖16示出了根據(jù)本申請一個(gè)實(shí)施例的用于測試存儲(chǔ)器件的方法300。其中，該方法300可以用于測試圖1所示的存儲(chǔ)器件10的存儲(chǔ)特性是否具有功能性缺陷，也即，存儲(chǔ)器件10中的存儲(chǔ)單元是否存在其讀出數(shù)據(jù)不同于寫入數(shù)據(jù)的情況。其中，存儲(chǔ)器件包括多個(gè)存儲(chǔ)塊，并且這些存儲(chǔ)塊可以由多個(gè)地址線尋址并且可以由多個(gè)數(shù)據(jù)線輸入/輸出數(shù)據(jù)。
[0108]如圖16所示，該方法300包括:
[0109]在步驟S302中，存儲(chǔ)來自于多個(gè)地址線中的第一部分的測試數(shù)據(jù)；
[0110]在步驟S304中，基于測試數(shù)據(jù)生成寫測試向量與讀測試向量，其中寫測試向量關(guān)聯(lián)于讀測試向量；
[0111]在步驟S306中，可選擇地將寫測試向量傳送到多個(gè)存儲(chǔ)塊中的一個(gè)受測存儲(chǔ)塊，以使得寫測試向量能夠被寫入受測存儲(chǔ)塊；以及
[0112]在步驟S308中，比較讀測試向量與由受測存儲(chǔ)塊生成且關(guān)聯(lián)于寫測試向量的讀出信號(hào)，以生成指示比較結(jié)果的標(biāo)識(shí)。
[0113]在一個(gè)實(shí)施例中，步驟S308包括:分別比較讀出信號(hào)的每一位與讀測試向量的每一位；以及對(duì)比較結(jié)果的每一位進(jìn)行與操作以生成標(biāo)識(shí)。
[0114]在一些實(shí)施例中，寫測試向量與讀測試向量相反，或者寫測試向量與讀測試向量相同。
[0115]圖17示出了根據(jù)本申請一個(gè)實(shí)施例的用于測試存儲(chǔ)器件的方法400。
[0116]如圖17所示，該方法400包括:
[0117]在步驟S402中，存儲(chǔ)來自于多個(gè)地址線中的第一部分的測試數(shù)據(jù)；
[0118]在步驟S404中，存儲(chǔ)來自于多個(gè)地址線的第二部分的模式控制信號(hào)；
[0119]在步驟S406中，接收對(duì)應(yīng)于受測存儲(chǔ)塊的地址信號(hào)；
[0120]在步驟S408中，基于測試數(shù)據(jù)、模式控制信號(hào)以及地址信號(hào)生成寫測試向量和讀測試向量，其中寫測試向量關(guān)聯(lián)于讀測試向量；
[0121]在步驟S410中，可選擇地將寫測試向量傳送到多個(gè)存儲(chǔ)塊中的一個(gè)受測存儲(chǔ)塊，以使得寫測試向量能夠被寫入受測存儲(chǔ)塊；以及
[0122]在步驟S412中，比較讀測試向量與由受測存儲(chǔ)塊生成且關(guān)聯(lián)于寫測試向量的讀出信號(hào)，以生成指示比較結(jié)果的標(biāo)識(shí)。
[0123]在一些實(shí)施例中，地址信號(hào)接收自存儲(chǔ)器件的多個(gè)地址線。
[0124]在一些實(shí)施例中，模式控制信號(hào)包括用于控制基于測試數(shù)據(jù)和地址信號(hào)生成讀測試向量的第一部分，以及用于控制基于讀測試向量生成寫測試向量的第二部分。
[0125]在一些實(shí)施例中，步驟S408還包括:基于地址信號(hào)與模式控制信號(hào)的第一部分將測試數(shù)據(jù)轉(zhuǎn)換為讀測試向量；以及基于模式控制信號(hào)的第二部分將讀測試向量轉(zhuǎn)換為寫測試向量。
[0126]在一些實(shí)施例中，方法400還包括:接收狀態(tài)控制信號(hào)；并且其中步驟S402還包括在狀態(tài)控制信號(hào)的邊沿存儲(chǔ)測試數(shù)據(jù)，并且步驟S404包括在狀態(tài)控制信號(hào)的邊沿存儲(chǔ)模式控制信號(hào)。
[0127]在一些實(shí)施例中，步驟S410還包括在狀態(tài)控制信號(hào)的邊沿之后的狀態(tài)控制信號(hào)的第一狀態(tài)期間向受測存儲(chǔ)塊傳送寫測試向量。
[0128]在一些實(shí)施例中，當(dāng)狀態(tài)控制信號(hào)處于不同于第一狀態(tài)的第二狀態(tài)時(shí)，禁止向受測存儲(chǔ)塊傳送寫測試向量。
[0129]上述用于測試存儲(chǔ)器件的方法的運(yùn)行可以參照本申請實(shí)施例的用于測試存儲(chǔ)器件的電路的描述，在此不再贅述。
[0130]在實(shí)際應(yīng)用中，根據(jù)本申請上述實(shí)施例的用于測試存儲(chǔ)器件的方法可以結(jié)合各種測試算法來對(duì)存儲(chǔ)器件進(jìn)行測試，例如Checkboard算法,Zero-One算法,March算法等。在一些實(shí)施例中，可以采用March算法來對(duì)存儲(chǔ)器件進(jìn)行測試。March算法具有較低的測試復(fù)雜度，并且具有較高的故障覆蓋率。
[0131]圖18示出了根據(jù)本申請一個(gè)實(shí)施例的采用March算法測試存儲(chǔ)器件的流程圖。
[0132]如圖18所示，March算法包括下述步驟:
[0133]在步驟S502中，對(duì)存儲(chǔ)器件中的所有存儲(chǔ)塊寫入數(shù)據(jù)“D”作為背景數(shù)據(jù)；
[0134]在步驟S504中，對(duì)每個(gè)地址的存儲(chǔ)塊做第一次讀-修改-寫(RMW)操作，以讀出數(shù)據(jù)“D”并寫入數(shù)據(jù)“D”的反碼“/D” ；
[0135]在步驟S506中，對(duì)每個(gè)地址的存儲(chǔ)塊做第二次讀-修改-寫操作，以讀出數(shù)據(jù)“/D”并寫入數(shù)據(jù)“D”；
[0136]在步驟S508中，對(duì)存儲(chǔ)器件中的所有存儲(chǔ)塊寫入數(shù)據(jù)“/D”作為背景數(shù)據(jù)；
[0137]在步驟S510中，對(duì)每個(gè)地址的存儲(chǔ)塊做第三次讀-修改-寫操作，以讀出數(shù)據(jù)“/D”并寫入數(shù)據(jù)“D”；
[0138]在步驟S512中，對(duì)每個(gè)地址的存儲(chǔ)塊做第四次讀-修改-寫操作，以讀出數(shù)據(jù)“D”并寫入數(shù)據(jù)“/D”。
[0139]接下來，再結(jié)合圖17和圖18，對(duì)采用根據(jù)本申請實(shí)施例的方法來實(shí)現(xiàn)上述March算法的流程進(jìn)行詳述。
[0140]在步驟S502中，在狀態(tài)控制信號(hào)TM_10CPM的第一個(gè)邊沿，也即狀態(tài)控制信號(hào)指示進(jìn)入測試模式時(shí)，測試機(jī)臺(tái)在數(shù)據(jù)線的第一部分提供測試數(shù)據(jù)“D”，并且在數(shù)據(jù)線的第二部分提供模式控制信號(hào)。其中模式控制信號(hào)的第一部分可以根據(jù)測試型態(tài)的要求來提供，而模式控制信號(hào)的第二部分被提供為指示不處于讀-修改-寫模式。接著，保持狀態(tài)控制信號(hào)TM_1CPM有效，以生成寫測試向量和讀測試向量。在這種情況下，所生成的寫測試向量和讀測試向量為“D”。之后，狀態(tài)控制信號(hào)TM_1CPM被設(shè)置為無效，從而使得存儲(chǔ)器件退出測試模式。
[0141]在步驟S504中，在狀態(tài)控制信號(hào)TM_10CPM的第二個(gè)邊沿，測試機(jī)臺(tái)在數(shù)據(jù)線的第一部分提供測試數(shù)據(jù)“D”，并且在數(shù)據(jù)線的第二部分提供模式控制信號(hào)。其中模式控制信號(hào)的第一部分保持與步驟S502中相同，而模式控制信號(hào)的第二部分被提供為指示處于讀-修改-寫模式。
[0142]接著，保持狀態(tài)控制信號(hào)TM_10CPM有效，以生成寫測試向量和讀測試向量。在這種情況下，所生成的寫測試向量為“/D”，而生成的讀測試向量為“D”。在此期間，存儲(chǔ)器件中的每個(gè)存儲(chǔ)塊被讀出在步驟S502中寫入的數(shù)據(jù)“D”，并且該讀出信號(hào)“D”被與步驟S504中生成的讀測試向量“D”進(jìn)行比較，以確定每個(gè)存儲(chǔ)塊是否具有缺陷。然后，步驟S504中生成的寫測試向量“/D”被寫入每個(gè)存儲(chǔ)塊中。之后，狀態(tài)控制信號(hào)TM_10CPM被設(shè)置為無效，從而使得存儲(chǔ)器件退出測試模式。
[0143]在步驟S506中，在狀態(tài)控制信號(hào)TM_10CPM的第三個(gè)邊沿，測試機(jī)臺(tái)在數(shù)據(jù)線的第一部分提供測試數(shù)據(jù)“/D”，并且在數(shù)據(jù)線的第二部分提供模式控制信號(hào)。其中模式控制信號(hào)的第一部分保持與步驟S502中相同，而模式控制信號(hào)的第二部分被提供為指示處于讀-修改-寫模式。
[0144]接著，保持狀態(tài)控制信號(hào)TM_10CPM有效，以生成寫測試向量和讀測試向量。在這種情況下，所生成的寫測試向量為“D”，而生成的讀測試向量為“/D”。在此期間，存儲(chǔ)器件中的每個(gè)存儲(chǔ)塊被讀出在步驟S504中寫入的數(shù)據(jù)“/D”，并且該讀出信號(hào)“/D”被與步驟S506中生成的讀測試向量“/D”進(jìn)行比較，以確定每個(gè)存儲(chǔ)塊是否具有缺陷。然后，步驟S506中生成的寫測試向量“D”被寫入每個(gè)存儲(chǔ)塊中。之后，狀態(tài)控制信號(hào)TM_10CPM被設(shè)置為無效，從而使得存儲(chǔ)器件退出測試模式。
[0145]在步驟S508中，在狀態(tài)控制信號(hào)TM_10CPM的第四個(gè)邊沿，測試機(jī)臺(tái)在數(shù)據(jù)線的第一部分提供測試數(shù)據(jù)“/D”，并且在數(shù)據(jù)線的第二部分提供模式控制信號(hào)。其中模式控制信號(hào)的第一部分可以根據(jù)測試型態(tài)的要求來提供，而模式控制信號(hào)的第二部分被提供為指示不處于讀-修改-寫模式。接著，保持狀態(tài)控制信號(hào)TM_10CPM有效，以生成寫測試向量和讀測試向量。在這種情況下，所生成的寫測試向量和讀測試向量為“/D”。之后，狀態(tài)控制信號(hào)TM_10CPM被設(shè)置為無效，從而使得存儲(chǔ)器件退出測試模式。
[0146]在步驟S510中，在狀態(tài)控制信號(hào)TM_10CPM的第五個(gè)邊沿，測試機(jī)臺(tái)在數(shù)據(jù)線的第一部分提供測試數(shù)據(jù)“/D”，并且在數(shù)據(jù)線的第二部分提供模式控制信號(hào)。其中模式控制信號(hào)的第一部分保持與步驟S508中相同，而模式控制信號(hào)的第二部分被提供為指示處于讀-修改-寫模式。
[0147]接著，保持狀態(tài)控制信號(hào)TM_10CPM有效，以生成寫測試向量和讀測試向量。在這種情況下，所生成的寫測試向量為“D”，而生成的讀測試向量為“/D”。在此期間，存儲(chǔ)器件中的每個(gè)存儲(chǔ)塊被讀出在步驟S508中寫入的數(shù)據(jù)“/D”，并且該讀出信號(hào)“/D”被與步驟S510中生成的讀測試向量“/D”進(jìn)行比較，以確定每個(gè)存儲(chǔ)塊是否具有缺陷。然后，步驟S510中生成的寫測試向量“D”被寫入每個(gè)存儲(chǔ)塊中。之后，狀態(tài)控制信號(hào)TM_10CPM被設(shè)置為無效，從而使得存儲(chǔ)器件退出測試模式。
[0148]在步驟S512中，在狀態(tài)控制信號(hào)TM_10CPM的第六個(gè)邊沿，測試機(jī)臺(tái)在數(shù)據(jù)線的第一部分提供測試數(shù)據(jù)“D”，并且在數(shù)據(jù)線的第二部分提供模式控制信號(hào)。其中模式控制信號(hào)的第一部分保持與步驟S508中相同，而模式控制信號(hào)的第二部分被提供為指示處于讀-修改-寫模式。
[0149]接著，保持狀態(tài)控制信號(hào)TM_10CPM有效，以生成寫測試向量和讀測試向量。在這種情況下，所生成的寫測試向量為“/D”，而生成的讀測試向量為“D”。在此期間，存儲(chǔ)器件中的每個(gè)存儲(chǔ)塊被讀出在步驟S510中寫入的數(shù)據(jù)“D”，并且該讀出信號(hào)“D”被與步驟S512中生成的讀測試向量“D”進(jìn)行比較，以確定每個(gè)存儲(chǔ)塊是否具有缺陷。然后，步驟S512中生成的寫測試向量“/D”被寫入每個(gè)存儲(chǔ)塊中。之后，狀態(tài)控制信號(hào)TM_10CPM被設(shè)置為無效，從而使得存儲(chǔ)器件退出測試模式。
[0150]上述步驟完成后，即利用March算法測試存儲(chǔ)器件的過程結(jié)束?？梢岳斫?，在測試過程中，對(duì)存儲(chǔ)器件中各個(gè)存儲(chǔ)塊的處理順序(也即地址變化次序)可以由測試機(jī)臺(tái)定義，采用任意所需的次序，例如由地址的高位到低位，由地址的低位到高位，或者交錯(cuò)變化，等坐寸ο
[0151]可以看出，對(duì)于本申請實(shí)施例的用于測試存儲(chǔ)器件的方法，其能夠利用地址線來向受測存儲(chǔ)塊輸入用于生成測試向量的測試數(shù)據(jù)，這就不需要在測試機(jī)臺(tái)提供用于輸入測試型態(tài)的數(shù)據(jù)通道；而測試結(jié)果可以由標(biāo)識(shí)簡并地表示并輸出。這樣，測試機(jī)臺(tái)無需提供額外的數(shù)據(jù)通道來向被測的存儲(chǔ)器件提供測試數(shù)據(jù)，同一測試機(jī)臺(tái)上能夠并行測試的存儲(chǔ)器件數(shù)量可以大大增加，這有效減少晶圓測試的時(shí)間，并降低了測試成本。
[0152]本申請的實(shí)施例可以通過硬件、軟件或者軟件和硬件的結(jié)合來實(shí)現(xiàn)。硬件部分可以利用專用邏輯來實(shí)現(xiàn)；軟件部分可以存儲(chǔ)在存儲(chǔ)器中，由適當(dāng)?shù)闹噶顖?zhí)行系統(tǒng)，例如微處理器或者專用設(shè)計(jì)硬件來執(zhí)行。
[0153]應(yīng)當(dāng)注意，盡管在上文詳細(xì)描述中提及了電路的若干模塊或子模塊，但是這種劃分僅僅是示例性的而非強(qiáng)制性的。實(shí)際上，根據(jù)本申請的實(shí)施例，上文描述的兩個(gè)或更多模塊的特征和功能可以在一個(gè)模塊中具體化。反之，上文描述的一個(gè)模塊的特征和功能可以進(jìn)一步劃分為由多個(gè)模塊來具體化。
[0154]此外，盡管在附圖中以特定順序描述了本申請方法的操作，但是，這并非要求或者暗示必須按照該特定順序來執(zhí)行這些操作，或是必須執(zhí)行全部所示的操作才能實(shí)現(xiàn)期望的結(jié)果。相反，流程圖中描繪的步驟可以改變執(zhí)行順序。附加地或備選地，可以省略某些步驟，將多個(gè)步驟合并為一個(gè)步驟執(zhí)行，和/或?qū)⒁粋€(gè)步驟分解為多個(gè)步驟執(zhí)行。那些本【技術(shù)領(lǐng)域】的一般技術(shù)人員可以通過研究說明書、公開的內(nèi)容及附圖和所附的權(quán)利要求書，理解和實(shí)施對(duì)披露的實(shí)施方式的其他改變。在權(quán)利要求中，措詞“包括”不排除其他的元素和步驟，并且措辭“一”、“一個(gè)”不排除復(fù)數(shù)。在發(fā)明的實(shí)際應(yīng)用中，一個(gè)零件可能執(zhí)行權(quán)利要求中所引用的多個(gè)技術(shù)特征的功能。權(quán)利要求中的任何附圖標(biāo)記不應(yīng)理解為對(duì)范圍的限制。
【權(quán)利要求】
1.一種用于測試存儲(chǔ)器件的電路，所述存儲(chǔ)器件具有多個(gè)存儲(chǔ)塊，所述多個(gè)存儲(chǔ)塊可由多個(gè)地址線尋址并且可由多個(gè)數(shù)據(jù)線輸入/輸出數(shù)據(jù)，其特征在于，所述電路包括: 測試型態(tài)生成器，其耦接到所述多個(gè)地址線中的第一部分以接收測試數(shù)據(jù)，所述測試型態(tài)生成器用于存儲(chǔ)所述測試數(shù)據(jù)，并基于所述測試數(shù)據(jù)生成寫測試向量和讀測試向量，其中所述寫測試向量關(guān)聯(lián)于所述讀測試向量； 多路選擇器，其耦接到所述測試型態(tài)生成器，所述多路選擇器用于可選擇地將所述寫測試向量傳送到所述多個(gè)存儲(chǔ)塊中的一個(gè)受測存儲(chǔ)塊，以使得所述寫測試向量能夠被寫入所述受測存儲(chǔ)塊；以及 比較器，其耦接到所述測試型態(tài)生成器以及所述受測存儲(chǔ)塊，所述比較器用于比較所述讀測試向量與由所述受測存儲(chǔ)塊 生成且關(guān)聯(lián)于所述寫測試向量的讀出信號(hào)，并生成指示比較結(jié)果的標(biāo)識(shí)。
2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述測試型態(tài)生成器還耦接到所述多個(gè)地址線的第二部分以接收模式控制信號(hào)；以及 所述測試型態(tài)生成器還用于存儲(chǔ)所述模式控制信號(hào)，并基于所述測試數(shù)據(jù)、所述模式控制信號(hào)以及對(duì)應(yīng)于所述受測存儲(chǔ)塊的地址信號(hào)生成所述讀測試向量與所述寫測試向量。
3.根據(jù)權(quán)利要求2所述的電路，其特征在于，所述地址信號(hào)接收自所述多個(gè)地址線。
4.根據(jù)權(quán)利要求2所述的電路，其特征在于，所述模式控制信號(hào)包括用于控制基于所述測試數(shù)據(jù)和所述地址信號(hào)生成所述讀測試向量的第一部分，以及用于控制基于所述讀測試向量生成所述寫測試向量的第二部分。
5.根據(jù)權(quán)利要求2所述的電路，其特征在于，所述測試型態(tài)生成器包括: 第一寄存器，其耦接到所述多個(gè)地址線的所述第一部分并耦接狀態(tài)控制信號(hào)，所述第一寄存器用于在所述狀態(tài)控制信號(hào)的邊沿存儲(chǔ)所述測試數(shù)據(jù)； 第二寄存器，其耦接到所述多個(gè)地址線的所述第二部分并耦接所述狀態(tài)控制信號(hào)，所述第二寄存器用于在所述狀態(tài)控制信號(hào)的所述邊沿存儲(chǔ)所述模式控制信號(hào)； 模式控制器，其耦接到所述第二寄存器，所述模式控制器用于基于所述模式控制信號(hào)以及對(duì)應(yīng)于受測存儲(chǔ)塊的地址信號(hào)生成讀反相信號(hào)與寫反相信號(hào)； 讀測試向量生成器，其耦接到所述第一寄存器與所述模式控制器，所述讀測試向量生成器用于基于所述測試數(shù)據(jù)與所述讀反相信號(hào)生成所述讀測試向量；以及 寫測試向量生成器，其耦接到所述讀測試向量生成器與所述模式控制器，所述寫測試向量生成器用于基于所述讀測試向量與所述寫反相信號(hào)生成所述寫測試向量。
6.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述多路選擇器還耦接到所述多個(gè)數(shù)據(jù)線以接收數(shù)據(jù)輸入信號(hào)并耦接狀態(tài)控制信號(hào)，其還用于響應(yīng)于所述狀態(tài)控制信號(hào)可選擇地將所述數(shù)據(jù)輸入信號(hào)或所述寫測試向量傳送到所述受測存儲(chǔ)塊。
7.根據(jù)權(quán)利要求6所述的電路，其特征在于，所述多路選擇器包括多個(gè)通道，用于分別地選擇所述多個(gè)數(shù)據(jù)線中的每個(gè)數(shù)據(jù)線與所述寫測試向量中的每一位。
8.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述比較器包括: 同或門，其具有多個(gè)通道，用于分別地比較所述讀出信號(hào)的每一位與所述讀測試向量的每一位；以及 與門，用于對(duì)所述比較結(jié)果中的每一位進(jìn)行與操作，以生成所述標(biāo)識(shí)。
9.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述寫測試向量與所述讀測試向量相反，或者所述寫測試向量與所述讀測試向量相同。
10.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述多路選擇器與所述比較器被集成在所述存儲(chǔ)器件的所述多個(gè)存儲(chǔ)塊中的每一存儲(chǔ)塊中。
11.一種用于測試存儲(chǔ)器件的方法，所述存儲(chǔ)器件具有多個(gè)存儲(chǔ)塊，所述多個(gè)存儲(chǔ)塊可由多個(gè)地址線尋址并且可由多個(gè)數(shù)據(jù)線輸入/輸出數(shù)據(jù)，其特征在于，所述方法包括: 存儲(chǔ)來自于所述多個(gè)地址線中的第一部分的測試數(shù)據(jù)； 基于所述測試數(shù)據(jù)生成寫測試向量與讀測試向量，其中所述寫測試向量關(guān)聯(lián)于所述讀測試向量； 可選擇地將所述寫測試向量傳送到所述多個(gè)存儲(chǔ)塊中的一個(gè)受測存儲(chǔ)塊，以使得所述寫測試向量能夠被寫入所述受測存儲(chǔ)塊；以及 比較所述讀測試向量與由所述受測存儲(chǔ)塊生成且關(guān)聯(lián)于所述寫測試向量的讀出信號(hào)，以生成指示比較結(jié)果的標(biāo)識(shí)。
12.根據(jù)權(quán)利要求11所述的方法，其特征在于，所述方法還包括: 存儲(chǔ)來自于所述多 個(gè)地址線的第二部分的模式控制信號(hào)； 接收對(duì)應(yīng)于所述受測存儲(chǔ)塊的地址信號(hào)；以及 所述生成步驟進(jìn)一步包括基于所述測試數(shù)據(jù)、所述模式控制信號(hào)以及所述地址信號(hào)生成所述寫測試向量和所述讀測試向量。
13.根據(jù)權(quán)利要求12所述的方法，其特征在于，所述地址信號(hào)接收自所述多個(gè)地址線。
14.根據(jù)權(quán)利要求12所述的方法，其特征在于，所述模式控制信號(hào)包括用于控制基于所述測試數(shù)據(jù)和所述地址信號(hào)生成所述讀測試向量的第一部分，以及用于控制基于所述讀測試向量生成所述寫測試向量的第二部分。
15.根據(jù)權(quán)利要求14所述的方法，其特征在于，所述生成步驟還包括: 基于所述地址信號(hào)與所述模式控制信號(hào)的第一部分將所述測試數(shù)據(jù)轉(zhuǎn)換為所述讀測試向量； 基于所述模式控制信號(hào)的第二部分將所述讀測試向量轉(zhuǎn)換為所述寫測試向量。
16.根據(jù)權(quán)利要求12所述的方法，其特征在于，所述方法還包括: 接收狀態(tài)控制信號(hào)； 并且其中所述存儲(chǔ)步驟還包括在所述狀態(tài)控制信號(hào)的邊沿存儲(chǔ)所述測試數(shù)據(jù)和所述模式控制信號(hào)。
17.根據(jù)權(quán)利要求16所述的方法，其特征在于，所述傳送步驟還包括在所述狀態(tài)控制信號(hào)的所述邊沿之后的所述狀態(tài)控制信號(hào)的第一狀態(tài)期間向所述受測存儲(chǔ)塊傳送所述寫測試向量。
18.根據(jù)權(quán)利要求17所述的方法，其特征在于，當(dāng)所述狀態(tài)控制信號(hào)處于不同于所述第一狀態(tài)的第二狀態(tài)時(shí)，禁止向所述受測存儲(chǔ)塊傳送所述寫測試向量。
19.根據(jù)權(quán)利要求11所述的方法，其特征在于，所述比較步驟包括: 分別比較所述讀出信號(hào)的每一位與所述讀測試向量的每一位；以及 對(duì)比較結(jié)果的每一位進(jìn)行與操作以生成所述標(biāo)識(shí)。
20.根據(jù)權(quán)利要求11所述的方法，其特征在于，所述寫測試向量與所述讀測試向量相反，或者所 述寫測試向量與所述讀測試向量相同。
【文檔編號(hào)】G11C29/56GK104078082SQ201310108760
【公開日】2014年10月1日 申請日期:2013年3月29日 優(yōu)先權(quán)日:2013年3月29日
【發(fā)明者】童明照 申請人:芯成半導(dǎo)體（上海）有限公司