確定集成電路的接口時(shí)序的方法與其相關(guān)的機(jī)器可讀媒體的制作方法
【專(zhuān)利摘要】一種確定集成電路的接口時(shí)序的方法與其相關(guān)的機(jī)器可讀媒體，該方法包含有：載入該集成電路的一電路設(shè)計(jì)檔案與一時(shí)序限制檔案，并依據(jù)該電路設(shè)計(jì)檔案與該時(shí)序限制檔案來(lái)確定出該電路設(shè)計(jì)檔案的一第一接口端口；確定出該第一接口端口與該電路設(shè)計(jì)檔案內(nèi)的一特定電路元件之間的一第一傳輸路徑與該第一傳輸路徑上的一負(fù)載；依據(jù)該第一傳輸路徑與該第一傳輸路徑上的該負(fù)載來(lái)產(chǎn)生一接口電路檔案；以及依據(jù)該接口電路檔案來(lái)計(jì)算出該第一傳輸路徑的一第一信號(hào)傳輸時(shí)間。
【專(zhuān)利說(shuō)明】確定集成電路的接口時(shí)序的方法與其相關(guān)的機(jī)器可讀媒體
[0001]
【技術(shù)領(lǐng)域】
[0002]本發(fā)明涉及確定一集成電路的一接口時(shí)序的方法，尤指一可自動(dòng)讀取出一集成電路的一接口時(shí)序的方法與其相關(guān)的機(jī)器可讀媒體。
【背景技術(shù)】
[0003]在電路芯片設(shè)計(jì)的領(lǐng)域中，當(dāng)具有一特定功能的電路模塊制作完成之后，該電路模塊通常會(huì)被整合至一電路系統(tǒng)中。換句話(huà)說(shuō)，該電路模塊所接收的信號(hào)會(huì)來(lái)自一外部模塊，以及所產(chǎn)生的信號(hào)要傳送至另一外部模塊。為了讓信號(hào)和時(shí)鐘得以在模塊與模塊之間正確地傳送，因此模塊與模塊之間的接口時(shí)序限制就成為芯片開(kāi)發(fā)者所高度關(guān)注的課題。然而，隨著科技的進(jìn)步，越來(lái)越多功能會(huì)被整合進(jìn)同一顆芯片中。換句話(huà)說(shuō)，芯片開(kāi)發(fā)者必須花更長(zhǎng)的時(shí)間來(lái)計(jì)算出該芯片的接口時(shí)序限制，以致造成芯片開(kāi)發(fā)的時(shí)間過(guò)長(zhǎng)，進(jìn)而降低該芯片開(kāi)發(fā)商的產(chǎn)品競(jìng)爭(zhēng)力。因此，如何以更快速且精確的方式來(lái)計(jì)算出一芯片的接口時(shí)序限制就成了芯片設(shè)計(jì)領(lǐng)域中所亟需解決的問(wèn)題。

【發(fā)明內(nèi)容】

[0004]因此，本發(fā)明的一目的在于提供一可自動(dòng)讀取出一集成電路的一接口時(shí)序的方法與其相關(guān)的機(jī)器可讀媒體。
[0005]依據(jù)本發(fā)明的一第一實(shí)施例，其提供了一種確定一集成電路的一接口時(shí)序的方法。該方法包含有:載入該集成電路的一電路設(shè)計(jì)檔案與一時(shí)序限制檔案，并依據(jù)該電路設(shè)計(jì)檔案與該時(shí)序限制檔案來(lái)確定出該電路設(shè)計(jì)檔案的一第一接口端口 ；確定出該第一接口端口與該電路設(shè)計(jì)檔案內(nèi)的一特定電路元件之間的一第一傳輸路徑與該第一傳輸路徑上的一負(fù)載；依據(jù)該第一傳輸路徑與該第一傳輸路徑上的該負(fù)載來(lái)產(chǎn)生一接口電路檔案；以及依據(jù)該接口電路檔案來(lái)計(jì)算出該第一傳輸路徑的一第一信號(hào)傳輸時(shí)間。
[0006]依據(jù)本發(fā)明的一第二實(shí)施例，其提供了一種機(jī)器可讀媒體，該機(jī)器可讀媒體儲(chǔ)存一程序代碼，當(dāng)該程序代碼被一處理器所執(zhí)行時(shí)會(huì)執(zhí)行以下步驟:載入該集成電路的一電路設(shè)計(jì)檔案與一時(shí)序限制檔案，并依據(jù)該電路設(shè)計(jì)檔案與該時(shí)序限制檔案來(lái)確定出該電路設(shè)計(jì)檔案的一第一接口端口 ；確定出該第一接口端口與該電路設(shè)計(jì)檔案內(nèi)的一特定電路元件之間的一第一傳輸路徑與該第一傳輸路徑上的一負(fù)載；依據(jù)該第一傳輸路徑與該第一傳輸路徑上的該負(fù)載來(lái)產(chǎn)生一接口電路檔案；以及依據(jù)該接口電路檔案來(lái)計(jì)算出該第一傳輸路徑的一第一信號(hào)傳輸時(shí)間。
[0007] 因此，經(jīng)由自動(dòng)讀取出一集成電路內(nèi)特定的傳輸路徑與其負(fù)載，本發(fā)明的實(shí)施例可以更快速且精確的方式來(lái)計(jì)算出該集成電路的接口時(shí)序限制。
【專(zhuān)利附圖】

【附圖說(shuō)明】[0008]圖1為本發(fā)明一種確定一集成電路的一接口時(shí)序的方法的一第一實(shí)施例流程圖。
[0009]圖2為本發(fā)明一集成電路的一第一實(shí)施例不意圖。
[0010]圖3為本發(fā)明一種確定一集成電路的一接口時(shí)序的方法的一第二實(shí)施例流程圖。
[0011]圖4為本發(fā)明一集成電路的一第二實(shí)施例示意圖。
[0012]圖5為本發(fā)明一種確定一集成電路的一接口時(shí)序的方法的一第三實(shí)施例流程圖。
[0013]圖6為本發(fā)明一集成電路的一第三實(shí)施例示意圖。
[0014]圖7為本發(fā)明一種確定一集成電路的一接口時(shí)序的方法的一第四實(shí)施例流程圖。
[0015]圖8為本發(fā)明一集成電路的一第四實(shí)施例示意圖。
[0016]圖9為本發(fā)明一集成電路的一第五實(shí)施例不意圖。
[0017]圖10為本發(fā)明如何確定出一傳輸路徑上的一負(fù)載的一第一實(shí)施例不意圖。
[0018]圖11為本發(fā)明如何確定出一傳輸路徑上的一負(fù)載的一第二實(shí)施例不意圖。
[0019]圖12為本發(fā)明處于一晶體管階層的一接口電路檔案的一實(shí)施例示意圖。
[0020]符號(hào)說(shuō)明
[0021]202?212、404?412、602?612、802?812 步驟
[0022]10、30、50、70、90 集成電路
[0023]12、14、32、52、91 信號(hào)輸入端口
[0024]34、54、72、74、92、93 信號(hào)輸出端口
[0025]16、36、56、76、94 正反器
[0026]18、20、38、40、58、62、64、78、82、84、95、97、98、99、1002 傳輸路徑
[0027]19、21、39、41、59、63、65、79、83、85、1004 負(fù)載
[0028]⑶、8O、％特定端點(diǎn)
[0029]1006、1008、1010 電路元件
[0030]1012分支電路
[0031]1200接口電路檔案
【具體實(shí)施方式】
[0032]請(qǐng)參考圖1以及圖2。圖1所示為依據(jù)本發(fā)明一種確定一集成電路10的一接口時(shí)序的方法200的一第一實(shí)施例流程圖。圖2所示為本發(fā)明集成電路10的一實(shí)施例示意圖。為了簡(jiǎn)化起見(jiàn)，圖2中僅不出集成電路10的一第一信號(hào)輸入端口 12、一第二信號(hào)輸入端口
14、一正反器(Flip-flop) 16、一數(shù)據(jù)信號(hào)從第一信號(hào)輸入端口 12通往正反器16所經(jīng)過(guò)的一第一傳輸路徑18與第一傳輸路徑18上的一負(fù)載19以及一時(shí)鐘信號(hào)從第二信號(hào)輸入端口 14通往正反器16所經(jīng)過(guò)的一第二傳輸路徑20與第一傳輸路徑20上的一負(fù)載21，其中負(fù)載19可視為第一傳輸路徑18上分支電路所造成的，而負(fù)載21可視為第二傳輸路徑20上的分支電路所造成的。請(qǐng)注意，以下實(shí)施例所提及的負(fù)載均可視為傳輸路徑上的分支電路所造成的。此外，為了簡(jiǎn)化起見(jiàn)，以下的圖示中的傳輸路徑都以一雙箭頭的虛線(xiàn)來(lái)示意。倘若大體上可達(dá)到相同的結(jié)果，并不需要一定照?qǐng)D1所示的流程中的步驟順序來(lái)進(jìn)行，且圖1所示的步驟不一定要連續(xù)進(jìn)行，也即其他步驟也可插入其中。本實(shí)施例的方法200包含有以下步驟:
[0033]步驟202:載入集成電路10的一電路設(shè)計(jì)檔案(Netlist) 22與一時(shí)序限制(TimeConstraint)檔案24，并依據(jù)電路設(shè)計(jì)檔案22與時(shí)序限制檔案24來(lái)確定出電路設(shè)計(jì)檔案
22的一第一接口端口、一第二接口端口、一電源端以及一接地端；
[0034]步驟204:將集成電路10的電路設(shè)計(jì)檔案22從晶體管階層(TransistorsLevel)或邏輯閘階層(Gate Level)整合(或轉(zhuǎn)換)為單胞階層(Cell Level)；
[0035]步驟206:從該第一接口端口往電路設(shè)計(jì)檔案22的內(nèi)部搜尋以找出第一個(gè)遇到的正反器(Flip-flop)來(lái)做為一特定電路元件；
[0036]步驟208:確定出該第一接口端口與電路設(shè)計(jì)檔案22內(nèi)的該特定電路元件之間的一第一傳輸路徑與該第一傳輸路徑上的一負(fù)載，以及確定出該第二接口端口與電路設(shè)計(jì)檔案22內(nèi)的該特定電路元件之間的一第二傳輸路徑與該第二傳輸路徑上的一負(fù)載；
[0037]步驟210:依據(jù)該第一傳輸路徑與該第一傳輸路徑上的該負(fù)載以及該第二傳輸路徑與該第二傳輸路徑上的該負(fù)載來(lái)產(chǎn)生一接口電路檔案26 ;以及
[0038]步驟212:依據(jù)接口電路檔案26來(lái)計(jì)算出該第一傳輸路徑的一第一信號(hào)傳輸時(shí)間以及該第二傳輸路徑的一第二信號(hào)傳輸時(shí)間。
[0039]請(qǐng)注意，本實(shí)施例的第一信號(hào)輸入端口 12用來(lái)接收一數(shù)據(jù)信號(hào)，以及第二信號(hào)輸入端口 14用來(lái)接收一時(shí)鐘信號(hào)，因此第一信號(hào)輸入端口 12以及第二信號(hào)輸入端口 14分別是集成電路10的數(shù)據(jù)腳(Data Pin)和時(shí)鐘腳(Clock Pin)，而方法200的目的是要找出集成電路10的第一信號(hào)輸入端口 12以及第二信號(hào)輸入端口 14之間的設(shè)置/保持時(shí)間(Setup/Hold Time)。換句話(huà)說(shuō)，本實(shí)施例的方法200要找出該數(shù)據(jù)信號(hào)從集成電路10的第一信號(hào)輸入端口 12傳輸?shù)降谝粋€(gè)遇到的正反器16的一信號(hào)傳輸時(shí)間Tl以及該時(shí)鐘信號(hào)從集成電路10的第二信號(hào)輸入端口 14傳輸?shù)秸雌?6的一時(shí)鐘傳輸時(shí)間T2。因此,方法200的步驟內(nèi)所提到的該第一接口端口、該第二接口端口、該第一傳輸路徑、該第二傳輸路徑、該第一個(gè)正反器、該第一信號(hào)傳輸時(shí)間以及該第二信號(hào)傳輸時(shí)間可分別視為集成電路10的第一信號(hào)輸入端口 12、第二信號(hào)輸入端口 14、第一傳輸路徑18、第二傳輸路徑20、正反器16、信號(hào)傳輸時(shí)間Tl以及時(shí)鐘傳輸時(shí)間T2。
[0040]首先，在步驟202中，本實(shí)施例的方法200會(huì)載入并讀取集成電路10的電路設(shè)計(jì)檔案22與時(shí)序限制檔案24來(lái)找出電路設(shè)計(jì)檔案22的一電源端、一接地端以及需要計(jì)算設(shè)置/保持時(shí)間的第一信號(hào)輸入端口 12以及第二信號(hào)輸入端口 14。接著，在步驟204中，本實(shí)施例的方法200會(huì)將集成電路10的電路設(shè)計(jì)檔案22從晶體管階層或邏輯閘階層整合(或轉(zhuǎn)換)為單胞階層以減小電路設(shè)計(jì)檔案22的復(fù)雜度。請(qǐng)注意，本發(fā)明實(shí)施例依據(jù)電路設(shè)計(jì)檔案22中電路元件的特性來(lái)將晶體管階層或邏輯閘階層整合為單胞階層。舉例而言，本實(shí)施例會(huì)將在同一階層(Hierarchy)名稱(chēng)的晶體管或邏輯閘整合為一單胞。另一方面,時(shí)序限制檔案24的內(nèi)容會(huì)包含有:1.輸入集成電路10的控制電源開(kāi)關(guān)數(shù)據(jù)(P0WER_0N_RESETsheet) 2.輸入集成電路10的電源端及接地端點(diǎn)名稱(chēng)數(shù)據(jù)(P0WER_PAD sheet) 3.輸入集成電路10的輸入/輸出信號(hào)源數(shù)據(jù)(SIGNAL sheet) 4.輸入集成電路10的時(shí)序條件數(shù)據(jù)(TIMING_INF0 sheet)。請(qǐng)注意，后續(xù)的其他實(shí)施例所使用到的時(shí)序限制檔案也具有相似的內(nèi)容。
[0041]接著，在步驟206中，本實(shí)施例的方法200會(huì)從第一信號(hào)輸入端口 12往電路設(shè)計(jì)檔案22的內(nèi)部搜尋以找出第一個(gè)遇到的正反器，也即正反器16。請(qǐng)注意，本發(fā)明并未限制該特定電路元件為第一個(gè)找到的正反器，此領(lǐng)域的普通技術(shù)人員也可以將其他具有相似功能的電路元件設(shè)定為該特定電路元件。當(dāng)搜尋到正反器16時(shí)，在步驟208中，本實(shí)施例的方法200會(huì)確定出第一信號(hào)輸入端口 12與正反器16之間的第一傳輸路徑18與第一傳輸路徑18上的負(fù)載19，以及確定出第二信號(hào)輸入端口 14與正反器16之間的第二傳輸路徑20與第二傳輸路徑20上的負(fù)載21。從圖1可以看出，正反器16為第一傳輸路徑18以及第二傳輸路徑20所交會(huì)的元件，其中第一傳輸路徑18會(huì)耦接于正反器16的數(shù)據(jù)端D，而第二傳輸路徑20會(huì)耦接于正反器16的時(shí)鐘端C。進(jìn)一步而言，當(dāng)本實(shí)施例的方法200會(huì)從第一信號(hào)輸入端口 12往電路設(shè)計(jì)檔案22的內(nèi)部搜尋出第一個(gè)遇到的正反器(也即正反器16)時(shí)，本實(shí)施例的方法200會(huì)將稱(chēng)接在第一信號(hào)輸入端口 12與正反器16的數(shù)據(jù)端D之間的路徑設(shè)定為一第一候選路徑，接著本實(shí)施例的方法200會(huì)從正反器16的數(shù)據(jù)端D往第一信號(hào)輸入端口 12的方向回溯以找出耦接在正反器16的數(shù)據(jù)端D與第一信號(hào)輸入端口 12之間的路徑設(shè)定為一第二候選路徑。當(dāng)?shù)谝恍盘?hào)輸入端口 12與正反器16的數(shù)據(jù)端D之間的該第一候選路徑以及該第二候選路徑都找出來(lái)之后，本實(shí)施例的方法200會(huì)將該第一候選路徑與該第二候選路徑的一共同的路徑設(shè)定為第一傳輸路徑18，以及將該共同的路徑上的負(fù)載設(shè)定為第一傳輸路徑18的該負(fù)載19。請(qǐng)注意，由于從第一信號(hào)輸入端口 12往正反器16的數(shù)據(jù)端D的方向找到的該第一候選路徑可能會(huì)包含有一些不必要的電路分支，而從正反器16的數(shù)據(jù)端D往第一信號(hào)輸入端口 12的方向回溯以找出該第二候選路徑也可能會(huì)包含有另一些不必要的電路分支，因此通過(guò)比對(duì)出該第一候選路徑與該第二候選路徑之間所共同擁有的路徑就可以判定出一輸入信號(hào)從第一信號(hào)輸入端口 12傳輸?shù)秸雌?6的數(shù)據(jù)端D所看到的所有負(fù)載。因此，將該第一候選路徑與該第二候選路徑的該共同的路徑設(shè)定為第一傳輸路徑18并將該共同的路徑上的負(fù)載設(shè)定為第一傳輸路徑18的該負(fù)載19就可以找到該輸入信號(hào)從第一信號(hào)輸入端口 12傳輸?shù)秸雌?6的數(shù)據(jù)端D時(shí)所看到真正的負(fù)載。
[0042]同理，在步驟208中，當(dāng)本實(shí)施例的方法200會(huì)從第二信號(hào)輸入端口 14往電路設(shè)計(jì)檔案22的內(nèi)部搜尋出該共同耦接的正反器16時(shí)，本實(shí)施例的方法200會(huì)將耦接在第二信號(hào)輸入端口 14與正反器16的時(shí)鐘端C之間的路徑設(shè)定為一第三候選路徑，接著本實(shí)施例的方法200會(huì)從正反器16的時(shí)鐘端C往第二信號(hào)輸入端口 14的方向回溯以找出耦接在正反器16的時(shí)鐘端C與第二信號(hào)輸入端口 14之間的路徑設(shè)定為一第四候選路徑。當(dāng)?shù)诙盘?hào)輸入端口 14與正反器16的時(shí)鐘端C之間的該第三候選路徑以及該第四候選路徑都找出來(lái)之后，本實(shí)施例的方法200會(huì)將該第三候選路徑與該第四候選路徑的一共同的路徑設(shè)定為第二傳輸路徑20，以及將該共同的路徑上的負(fù)載設(shè)定為第二傳輸路徑20的該負(fù)載21。請(qǐng)注意，由于從第二信號(hào)輸入端口 14往正反器16的時(shí)鐘端C的方向找到的該第三候選路徑可能會(huì)包含有一些不必要的電路分支，而從正反器16的時(shí)鐘端C往第二信號(hào)輸入端口 14的方向回溯以找出該第四候選路徑也可能會(huì)包含有另一些不必要的電路分支，因此通過(guò)比對(duì)出該第三候選路徑與該第四候選路徑之間所共同擁有的路徑就可以判定出一時(shí)鐘信號(hào)從第二信號(hào)輸入端口 14傳輸?shù)秸雌?6的時(shí)鐘端C所看到的所有負(fù)載。因此，將該第三候選路徑與該第四候選路徑的該共同的路徑設(shè)定為第二傳輸路徑20并將該共同的路徑上的負(fù)載設(shè)定為第二傳輸路徑20的該負(fù)載21就可以找到該時(shí)鐘信號(hào)從第二信號(hào)輸入端口 14傳輸?shù)秸雌?6的時(shí)鐘端C時(shí)所看到真正的負(fù)載。
[0043]接著，在步驟210中，當(dāng)?shù)谝粋鬏斅窂?8與其所看到的負(fù)載19以及第二傳輸路徑20與其所看到的負(fù)載21都判定出來(lái)以后，本實(shí)施例的方法200就會(huì)自動(dòng)地將第一傳輸路徑18與其所看到的負(fù)載19以及第二傳輸路徑20與其所看到的負(fù)載21讀取出來(lái)，以產(chǎn)生集成電路10的接口電路檔案26。接著，在步驟212中，本實(shí)施例的方法200就會(huì)利用簡(jiǎn)化后的接口電路檔案26來(lái)計(jì)算出第一傳輸路徑18的信號(hào)傳輸時(shí)間Tl以及第二傳輸路徑20的時(shí)鐘傳輸時(shí)間T2。請(qǐng)注意，在步驟212中，本實(shí)施例的方法200會(huì)先將簡(jiǎn)化后的接口電路檔案26的電源端以及接地端接上對(duì)應(yīng)的電壓電平后才計(jì)算出第一傳輸路徑18的信號(hào)傳輸時(shí)間Tl以及第二傳輸路徑20的時(shí)鐘傳輸時(shí)間T2，然此不為本發(fā)明的限制所在。
[0044]當(dāng)?shù)谝粋鬏斅窂?8的信號(hào)傳輸時(shí)間Tl以及第二傳輸路徑20的時(shí)鐘傳輸時(shí)間T2都被計(jì)算出來(lái)以后，集成電路10的輸入接口上的第一信號(hào)輸入端口 12以及第二信號(hào)輸入端口 14之間的設(shè)置/保持時(shí)間就可以據(jù)以算出，其細(xì)部的計(jì)算方式在此不另贅述。當(dāng)集成電路10的輸入接口上的第一信號(hào)輸入端口 12以及第二信號(hào)輸入端口 14之間的設(shè)置/保持時(shí)間得出之后，其就可以通過(guò)一特定的程序來(lái)將其結(jié)果加入集成電路10的時(shí)序模型上。最后得到一個(gè)夠精確的時(shí)序1?型。
[0045]從上述實(shí)施例可以得知，由于本發(fā)明的方法200利用簡(jiǎn)化后的接口電路檔案26來(lái)經(jīng)由電腦模擬出第一傳輸路徑18的信號(hào)傳輸時(shí)間Tl以及第二傳輸路徑20的時(shí)鐘傳輸時(shí)間T2，因此相較于傳統(tǒng)的方式(例如直接模擬集成電路10的整個(gè)電路設(shè)計(jì)檔案22來(lái)找出第一傳輸路徑18的信號(hào)傳輸時(shí)間Tl以及第二傳輸路徑20的時(shí)鐘傳輸時(shí)間T2),本發(fā)明的方法200可以更快速且更精確地計(jì)算出集成電路10的輸入接口上的第一信號(hào)輸入端口 12以及第二信號(hào)輸入端口 14之間的設(shè)置/保持時(shí)間。
[0046]請(qǐng)注意，在以上實(shí)施例中，雖然方法200要找出集成電路10的輸入接口的一數(shù)據(jù)信號(hào)輸入端點(diǎn)以及一時(shí)鐘信號(hào)輸入端點(diǎn)之間的設(shè)置/保持時(shí)間，然本發(fā)明并不以此為限。換句話(huà)說(shuō)，利用同樣 的方法，芯片開(kāi)發(fā)者ue可以找出從集成電路10的輸出接口的一個(gè)數(shù)據(jù)腳到第一個(gè)遇到的正反器之間的信號(hào)傳輸時(shí)間，或從集成電路10的輸出接口的一個(gè)時(shí)鐘腳到第一個(gè)遇到的正反器之間的信號(hào)傳輸時(shí)間，其也屬于本發(fā)明的范疇所在。
[0047]請(qǐng)參考圖3以及圖4。圖3所示為依據(jù)本發(fā)明一種確定一集成電路30的一接口時(shí)序的方法400的一第二實(shí)施例流程圖。圖4所示為本發(fā)明集成電路30的一實(shí)施例示意圖。為了簡(jiǎn)化起見(jiàn)，圖4中僅不出集成電路30的一信號(hào)輸入端口 32、一信號(hào)輸出端口 34、一正反器36、一時(shí)鐘信號(hào)從信號(hào)輸入端口 32通往正反器36所經(jīng)過(guò)的一第一傳輸路徑38與第一傳輸路徑38上的一負(fù)載39以及一數(shù)據(jù)信號(hào)從信號(hào)輸出端口 34通往正反器36所經(jīng)過(guò)的一第二傳輸路徑40與第一傳輸路徑40上的一負(fù)載41。此外,倘若大體上可達(dá)到相同的結(jié)果，并不需要一定照?qǐng)D3所示的流程中的步驟順序來(lái)進(jìn)行，且圖3所示的步驟不一定要連續(xù)進(jìn)行，也即其他步驟也可插入其中。本實(shí)施例的方法400包含有以下步驟:
[0048]步驟402:載入集成電路30的一電路設(shè)計(jì)檔案42與一時(shí)序限制檔案44，并依據(jù)電路設(shè)計(jì)檔案42與時(shí)序限制檔案44來(lái)確定出電路設(shè)計(jì)檔案42的一第一接口端口、一第二接口端口、一電源端以及一接地端；
[0049]步驟404:將集成電路30的電路設(shè)計(jì)檔案42從晶體管階層或邏輯閘階層整合(或轉(zhuǎn)換)為單胞階層；
[0050]步驟406:從該第二接口端口往電路設(shè)計(jì)檔案42的內(nèi)部搜尋以找出第一個(gè)遇到的正反器來(lái)做為一特定電路元件；[0051]步驟408:確定出該第一接口端口與電路設(shè)計(jì)檔案42內(nèi)的該特定電路元件之間的一第一傳輸路徑與該第一傳輸路徑上的一負(fù)載，以及確定出該第二接口端口與電路設(shè)計(jì)檔案42內(nèi)的該特定電路元件之間的一第二傳輸路徑與該第二傳輸路徑上的一負(fù)載；
[0052]步驟410:依據(jù)該第一傳輸路徑與該第一傳輸路徑上的該負(fù)載以及該第二傳輸路徑與該第二傳輸路徑上的該負(fù)載來(lái)產(chǎn)生一接口電路檔案46 ;以及
[0053]步驟412:依據(jù)接口電路檔案46來(lái)計(jì)算出該第一傳輸路徑的一第一信號(hào)傳輸時(shí)間以及該第二傳輸路徑的一第二信號(hào)傳輸時(shí)間。
[0054]請(qǐng)注意，本實(shí)施例的信號(hào)輸入端口 32用來(lái)接收一時(shí)鐘信號(hào)，以及信號(hào)輸出端口 34用來(lái)輸出一數(shù)據(jù)信號(hào)，因此信號(hào)輸入端口 32以及信號(hào)輸出端口 34分別是集成電路30的時(shí)鐘腳(Clock Pin)和數(shù)據(jù)腳(Data Pin)，而方法400的目的是要找出集成電路30的信號(hào)輸入端口 32以及信號(hào)輸出端口 34之間的延遲時(shí)間(Delay Time)。換句話(huà)說(shuō)，本實(shí)施例的方法400要找出該時(shí)鐘信號(hào)從集成電路30的信號(hào)輸入端口 32傳輸?shù)郊呻娐?0的輸出接口到的正反器36的一時(shí)鐘傳輸時(shí)間T3以及該數(shù)據(jù)信號(hào)從正反器36傳輸?shù)郊呻娐?0的信號(hào)輸出端口 34的一數(shù)據(jù)傳輸時(shí)間T4。因此，方法400的步驟內(nèi)所提到的該第一接口端口、該第二接口端口、該第一傳輸路徑、該第二傳輸路徑、該第一個(gè)正反器、該第一信號(hào)傳輸時(shí)間以及該第二信號(hào)傳輸時(shí)間可分別視為集成電路30的信號(hào)輸入端口 32、信號(hào)輸出端口34、第一傳輸路徑38、第二傳輸路徑40、正反器36、時(shí)鐘傳輸時(shí)間T3以及數(shù)據(jù)傳輸時(shí)間T4。
[0055]進(jìn)一步而言，在步驟406中，利用與第一實(shí)施例相似的方法，本實(shí)施例的方法400會(huì)先從信號(hào)輸出端口 34往電路設(shè)計(jì)檔案42的內(nèi)部搜尋以找出第一個(gè)遇到的正反器，也即正反器36。請(qǐng)注意，本發(fā)明也可以從信號(hào)輸入端口 32往電路設(shè)計(jì)檔案42的內(nèi)部搜尋出正反器36。當(dāng)搜尋到正反器36時(shí)，在步驟408中，本實(shí)施例的方法400會(huì)確定出信號(hào)輸出端口 34與正反器36之間的第二傳輸路徑40與第二傳輸路徑40上的負(fù)載41，以及確定出信號(hào)輸入端口 32與正反器36之間的第一傳輸路徑38與第一傳輸路徑38上的負(fù)載39。從圖4可以看出，正反器36為第一傳輸路徑38以及第二傳輸路徑40所交會(huì)的元件，其中第一傳輸路徑38會(huì)稱(chēng)接于正反器36的時(shí)鐘端C,而第二傳輸路徑40會(huì)稱(chēng)接于正反器36的數(shù)據(jù)輸出端Q。進(jìn)一步而言，當(dāng)本實(shí)施例的方法400會(huì)從信號(hào)輸出端口 34往電路設(shè)計(jì)檔案42的內(nèi)部搜尋出第一個(gè)遇到的正反器(也即正反器36)時(shí)，本實(shí)施例的方法400會(huì)將耦接在信號(hào)輸出端口 34與正反器36的數(shù)據(jù)輸出端Q之間的路徑設(shè)定為一第一候選路徑，接著本實(shí)施例的方法400會(huì)從正反器36的數(shù)據(jù)輸出端Q往信號(hào)輸出端口 34的方向回溯以找出耦接在正反器36的數(shù)據(jù)輸出端Q與信號(hào)輸出端口 34之間的路徑設(shè)定為一第二候選路徑。當(dāng)信號(hào)輸出端口 34與正反器36的數(shù)據(jù)輸出端Q之間的該第一候選路徑以及該第二候選路徑都找出來(lái)之后，本實(shí)施例的方法400會(huì)將該第一候選路徑與該第二候選路徑的一共同的路徑設(shè)定為第二傳輸路徑40，以及將該共同的路徑上的負(fù)載設(shè)定為第二傳輸路徑40的該負(fù)載41。因此，利用與第一實(shí)施例相似的方式來(lái)比對(duì)出該第一候選路徑與該第二候選路徑之間所共同擁有的路徑就可以判定出一輸出信號(hào)從正反器36的數(shù)據(jù)輸出端Q傳輸?shù)叫盘?hào)輸出端口 34所看到的所有負(fù)載。
[0056]同理，在步驟408中，當(dāng)本實(shí)施例的方法400會(huì)從信號(hào)輸入端口 32往電路設(shè)計(jì)檔案42的內(nèi)部搜尋出該共同耦接的正反器36時(shí)，本實(shí)施例的方法400會(huì)將耦接在信號(hào)輸入端口 32與正反器36的時(shí)鐘端C之間的路徑設(shè)定為一第三候選路徑，接著本實(shí)施例的方法400會(huì)從正反器36的時(shí)鐘端C往信號(hào)輸入端口 32的方向回溯以找出耦接在正反器36的時(shí)鐘端C與信號(hào)輸入端口 32之間的路徑設(shè)定為一第四候選路徑。當(dāng)信號(hào)輸入端口 32與正反器36的時(shí)鐘端C之間的該第三候選路徑以及該第四候選路徑都找出來(lái)之后，本實(shí)施例的方法400會(huì)將該第三候選路徑與該第四候選路徑的一共同的路徑設(shè)定為第一傳輸路徑38，以及將該共同的路徑上的負(fù)載設(shè)定為第一傳輸路徑38的該負(fù)載39。因此，利用與第一實(shí)施例相似的方式來(lái)比對(duì)出該第三候選路徑與該第四候選路徑之間所共同擁有的路徑就可以判定出一輸入信號(hào)從信號(hào)輸入端口 32傳輸?shù)秸雌?6的時(shí)鐘端C所看到的所有負(fù)載。
[0057]接著，在步驟410中，當(dāng)?shù)谝粋鬏斅窂?8與其所看到的負(fù)載39以及第二傳輸路徑40與其所看到的負(fù)載41都判定出來(lái)以后，本實(shí)施例的方法400就會(huì)自動(dòng)地將第一傳輸路徑38與其所看到的負(fù)載39以及第二傳輸路徑40與其所看到的負(fù)載41讀取出來(lái)，以產(chǎn)生集成電路30的接口電路檔案46。接著，在步驟412中，本實(shí)施例的方法400就會(huì)利用簡(jiǎn)化后的接口電路檔案46來(lái)計(jì)算出第一傳輸路徑38的時(shí)鐘傳輸時(shí)間T3以及第二傳輸路徑40的數(shù)據(jù)傳輸時(shí)間T4。當(dāng)?shù)谝粋鬏斅窂?8的時(shí)鐘傳輸時(shí)間T3以及第二傳輸路徑40的數(shù)據(jù)傳輸時(shí)間T4都被計(jì)算出來(lái)以后，集成電路30從輸入接口上的信號(hào)輸入端口 32到輸出接口的信號(hào)輸出端口 34之間的延遲時(shí)間就可以據(jù)以算出，其細(xì)部的計(jì)算方式在此不另贅述。當(dāng)集成電路30從輸入接口上的信號(hào)輸入端口 32到輸出接口的信號(hào)輸出端口 34之間的延遲時(shí)間得出之后，其就可以通過(guò)一特定的程序來(lái)將其結(jié)果加入集成電路30的時(shí)序模型上。最后，芯片開(kāi)發(fā)者得到一個(gè)夠精確的時(shí)序模型。
[0058]從上述實(shí)施例可以得知，由于本發(fā)明的方法400利用簡(jiǎn)化后的接口電路檔案46來(lái)經(jīng)由電腦模擬出第一傳輸路徑38的時(shí)鐘傳輸時(shí)間T3以及第二傳輸路徑40的數(shù)據(jù)傳輸時(shí)間T4，因此相較于傳統(tǒng)的方式(例如直接模擬集成電路30的整個(gè)電路設(shè)計(jì)檔案42來(lái)找出第一傳輸路徑38的時(shí)鐘傳輸時(shí)間T3以及第二傳輸路徑40的數(shù)據(jù)傳輸時(shí)間T4),本發(fā)明的方法400可以更快速且更精確地計(jì)算出集成電路30從輸入接口上的信號(hào)輸入端口 32到輸入接口上的信號(hào)輸出端口 34的延遲時(shí)間。
[0059]請(qǐng)注意，由于步驟402和404分別相似于第一實(shí)施例的步驟202和204，因此不另贅述。
[0060]請(qǐng)參考圖5以及圖6。圖5所示為依據(jù)本發(fā)明一種確定一集成電路50的一接口時(shí)序的方法600的一第三實(shí)施例流程圖。圖6所不為本發(fā)明集成電路50的一實(shí)施例不意圖。為了簡(jiǎn)化起見(jiàn)，圖6中僅不出集成電路50的一信號(hào)輸入端口 52、一信號(hào)輸出端口 54、一正反器56、一數(shù)據(jù)信號(hào)從信號(hào)輸入端口 52通往正反器56所經(jīng)過(guò)的一第一傳輸路徑58與第一傳輸路徑58上的一負(fù)載59、一時(shí)鐘信號(hào)從信號(hào)輸出端口 54通往集成電路50內(nèi)的一特定端點(diǎn)60所經(jīng)過(guò)的一第二傳輸路徑62與第二傳輸路徑62上的一負(fù)載63、以及一時(shí)鐘信號(hào)從特定端點(diǎn)60通往正反器56所經(jīng)過(guò)的一第三傳輸路徑64與第三傳輸路徑64上的一負(fù)載65,其中負(fù)載63有可能部分重疊于負(fù)載65。此外，倘若大體上可達(dá)到相同的結(jié)果，并不需要一定照?qǐng)D5所示的流程中的步驟順序來(lái)進(jìn)行，且圖5所示的步驟不一定要連續(xù)進(jìn)行，也即其他步驟也可插入其中。本實(shí)施例的方法600包含有以下步驟:
[0061]步驟602:載入集成電路50的一電路設(shè)計(jì)檔案66與一時(shí)序限制檔案68，并依據(jù)電路設(shè)計(jì)檔案66與時(shí)序限制檔案68來(lái)確定出電路設(shè)計(jì)檔案66的一第一接口端口、一第二接口端口、一電源端以及一接地端；[0062]步驟604:將集成電路50的電路設(shè)計(jì)檔案66從晶體管階層或邏輯閘階層整合(或轉(zhuǎn)換)為單胞階層；
[0063]步驟606:從該第一接口端口往電路設(shè)計(jì)檔案66的內(nèi)部搜尋以找出第一個(gè)遇到的正反器來(lái)做為一特定電路元件；
[0064]步驟608:確定出該第一接口端口與電路設(shè)計(jì)檔案66內(nèi)的該特定電路元件之間的一第一傳輸路徑與該第一傳輸路徑上的一負(fù)載，確定出該第二接口端口與電路設(shè)計(jì)檔案66內(nèi)的一特定端點(diǎn)之間的一第二傳輸路徑與該第二傳輸路徑上的一負(fù)載，以及確定出該特定端點(diǎn)與該特定電路元件之間的一第三傳輸路徑與該第三傳輸路徑上的一負(fù)載；
[0065]步驟610:依據(jù)該第一傳輸路徑與該第一傳輸路徑上的該負(fù)載、該第二傳輸路徑與該第二傳輸路徑上的該負(fù)載以及該第三傳輸路徑與該第三傳輸路徑上的該負(fù)載來(lái)產(chǎn)生一接口電路檔案69 ;以及
[0066]步驟612:依據(jù)接口電路檔案69來(lái)計(jì)算出該第一傳輸路徑的一第一信號(hào)傳輸時(shí)間、該第二傳輸路徑的一第二信號(hào)傳輸時(shí)間以及該第三傳輸路徑的一第三信號(hào)傳輸時(shí)間。
[0067]請(qǐng)注意，本實(shí)施例的信號(hào)輸入端口 52用來(lái)接收一數(shù)據(jù)信號(hào)，信號(hào)輸出端口 54用來(lái)輸出一時(shí)鐘信號(hào)，以及特定端點(diǎn)60為電路設(shè)計(jì)檔案66內(nèi)的一內(nèi)部時(shí)鐘產(chǎn)生端點(diǎn)。換句話(huà)說(shuō)，特定端點(diǎn)60為一內(nèi)部時(shí)鐘產(chǎn)生器(例如一鎖相回路)的一輸出端點(diǎn)。因此信號(hào)輸入端口52以及信號(hào)輸出端口 54分別是集成電路50的數(shù)據(jù)腳(Data Pin)和時(shí)鐘腳(Clock Pin),而方法600的目的是要找出集成電路50的數(shù)據(jù)從信號(hào)輸入端口 52傳送至正反器56的一信號(hào)傳輸時(shí)間T5,時(shí)鐘從特定端點(diǎn)60傳送至正反器56的一時(shí)鐘傳輸時(shí)間T6,以及時(shí)鐘從特定端點(diǎn)60傳送至信號(hào)輸出端口 54的一時(shí)鐘傳輸時(shí)間T7。因此，方法600的步驟內(nèi)所提到的該第一接口端口、該第二接口端口、該第一傳輸路徑、該第二傳輸路徑、該第三傳輸路徑、該第一個(gè)正反器、該第一信號(hào)傳輸時(shí)間、該第二信號(hào)傳輸時(shí)間以及該第三信號(hào)傳輸時(shí)間可分別視為集成電路50的信號(hào)輸入端口 52、信號(hào)輸出端口 54、第一傳輸路徑58、第二傳輸路徑62、第三傳輸路徑64、正反器56、信號(hào)傳輸時(shí)間T5、時(shí)鐘傳輸時(shí)間T6以及時(shí)鐘傳輸時(shí)間T7。
[0068]進(jìn)一步而言，在步驟606中，利用與第一實(shí)施例相似的方法，本實(shí)施例的方法600會(huì)先從信號(hào)輸入端口 52往電路設(shè)計(jì)檔案66的內(nèi)部搜尋以找出第一個(gè)遇到的正反器，也即正反器56。當(dāng)搜尋到正反器56時(shí)，在步驟608中，本實(shí)施例的方法600會(huì)確定出信號(hào)輸入端口 52與電路設(shè)計(jì)檔案66內(nèi)的正反器56之間的第一傳輸路徑58與第一傳輸路徑58上的負(fù)載59，確定出信號(hào)輸出端口 54與電路設(shè)計(jì)檔案66內(nèi)的特定端點(diǎn)60之間的第二傳輸路徑62與第二傳輸路徑62上的負(fù)載63，以及確定出特定端點(diǎn)60與正反器56之間的第三傳輸路徑64與第三傳輸路徑64上的負(fù)載65。從圖6可以看出，正反器56為第一傳輸路徑58以及第三傳輸路徑64所交會(huì)的元件，其中第一傳輸路徑58會(huì)耦接于正反器56的數(shù)據(jù)端D，而第三傳輸路徑64會(huì)耦接于正反器56的時(shí)鐘端C。請(qǐng)注意，從圖6可以看出，由于集成電路50的并沒(méi)有接收一外部的時(shí)鐘信號(hào)，因此集成電路50的內(nèi)部所使的時(shí)鐘信號(hào)是由集成電路50內(nèi)部的一時(shí)鐘產(chǎn)生器所產(chǎn)生，其中該時(shí)鐘產(chǎn)生器可能是依據(jù)從數(shù)據(jù)端D所接收到的一數(shù)據(jù)信號(hào)來(lái)產(chǎn)生的。換句話(huà)說(shuō)，在步驟608中，本實(shí)施例的方法600會(huì)先從信號(hào)輸出端口 54往電路設(shè)計(jì)檔案66的內(nèi)部尋找到該時(shí)鐘產(chǎn)生器，并將該時(shí)鐘產(chǎn)生器的一時(shí)鐘輸出端設(shè)定為特定端點(diǎn)60。接著，本實(shí)施例的方法600才會(huì)確定出信號(hào)輸出端口 54與電路設(shè)計(jì)檔案66內(nèi)的特定端點(diǎn)60之間的第二傳輸路徑62與第二傳輸路徑62上的負(fù)載63,以及確定出特定端點(diǎn)60與正反器56之間的第三傳輸路徑64與第三傳輸路徑64上的負(fù)載65。
[0069]進(jìn)一步而言，當(dāng)本實(shí)施例的方法600會(huì)從信號(hào)輸入端口 52往電路設(shè)計(jì)檔案66的內(nèi)部搜尋出第一個(gè)遇到的正反器(也即正反器56)時(shí)，本實(shí)施例的方法600會(huì)利用與第一實(shí)施例相同的方法找出信號(hào)輸入端口 52與正反器56的數(shù)據(jù)端D之間的一第一候選路徑以及一第二候選路徑。接著，本實(shí)施例的方法600會(huì)將該第一候選路徑與該第二候選路徑的一共同的路徑設(shè)定為第一傳輸路徑58，以及將該共同的路徑上的負(fù)載設(shè)定為第一傳輸路徑58的該負(fù)載59。因此,利用與第一實(shí)施例相似的方式來(lái)比對(duì)出該第一候選路徑與該第二候選路徑之間所共同擁有的路徑就可以判定出一輸入信號(hào)從信號(hào)輸入端口 52傳輸?shù)秸雌?6的數(shù)據(jù)端D所看到的所有負(fù)載。同理，本實(shí)施例的方法600會(huì)利用與第一實(shí)施例相同的方法找出信號(hào)輸出端口 54與特定端點(diǎn)60之間的一第三候選路徑以及一第四候選路徑。接著，本實(shí)施例的方法600會(huì)將該第三候選路徑與該第四候選路徑的一共同的路徑設(shè)定為第二傳輸路徑62，以及將該共同的路徑上的負(fù)載設(shè)定為第二傳輸路徑62的該負(fù)載63。因此，利用與第一實(shí)施例相似的方式來(lái)比對(duì)出該第三候選路徑與該第四候選路徑之間所共同擁有的路徑就可以判定出一時(shí)鐘信號(hào)從特定端點(diǎn)60傳輸?shù)叫盘?hào)輸出端口 54所看到的所有負(fù)載。此外，本實(shí)施例的方法600會(huì)利用與第一實(shí)施例相同的方法找出特定端點(diǎn)60與正反器56的時(shí)鐘端C之間的一第五候選路徑以及一第六候選路徑。接著，本實(shí)施例的方法600會(huì)將該第五候選路徑與該第六候選路徑的一共同的路徑設(shè)定為第三傳輸路徑64，以及將該共同的路徑上的負(fù)載設(shè)定為第三傳輸路徑64的該負(fù)載65。因此,利用與第一實(shí)施例相似的方式來(lái)比對(duì)出該第五候選路徑與該第六候選路徑之間所共同擁有的路徑就可以判定出一時(shí)鐘信號(hào)從特定端點(diǎn)60傳輸?shù)秸雌?6的時(shí)鐘端C所看到的所有負(fù)載。
[0070]接著，在步驟610中，本實(shí)施例的方法600就會(huì)自動(dòng)地將第一傳輸路徑58與其所看到的負(fù)載59、第二傳輸路徑62與其所看到的負(fù)載63以及第三傳輸路徑64與其所看到的負(fù)載65讀取出來(lái)，以產(chǎn)生集成電路50的接口電路檔案69。接著，在步驟612中，本實(shí)施例的方法600就會(huì)利用簡(jiǎn)化后的接口電路檔案69來(lái)計(jì)算出第一傳輸路徑58的信號(hào)傳輸時(shí)間T5、第二傳輸路徑62的時(shí)鐘傳輸時(shí)間T6以及第三傳輸路徑64的時(shí)鐘傳輸時(shí)間T7。當(dāng)?shù)谝粋鬏斅窂?8的信號(hào)傳輸時(shí)間T5、第二傳輸路徑62的時(shí)鐘傳輸時(shí)間T6以及第三傳輸路徑64的時(shí)鐘傳輸時(shí)間T7計(jì)算出來(lái)以后，其就可以通過(guò)一特定的程序來(lái)將其結(jié)果加入集成電路50的時(shí)序|旲型上。最后，芯片開(kāi)發(fā)者得到一個(gè)夠精確的時(shí)序|旲型。
[0071]從上述實(shí)施例可以得知，由于本發(fā)明的方法600利用簡(jiǎn)化后的接口電路檔案69來(lái)經(jīng)由電腦模擬出第一傳輸路徑58的信號(hào)傳輸時(shí)間T5、第二傳輸路徑62的時(shí)鐘傳輸時(shí)間T6以及第三傳輸路徑64的時(shí)鐘傳輸時(shí)間T7,因此相較于傳統(tǒng)的方式(例如直接模擬集成電路50的整個(gè)電路設(shè)計(jì)檔案66來(lái)找出第一傳輸路徑58的信號(hào)傳輸時(shí)間T5、第二傳輸路徑62的時(shí)鐘傳輸時(shí)間T6以及第三傳輸路徑64的時(shí)鐘傳輸時(shí)間T7),本發(fā)明的方法600可以更快速且更精確地計(jì)算出集成電路50的接口時(shí)序限制。
[0072]請(qǐng)注意，由于步驟602和604分別相似于第一實(shí)施例的步驟202和204，因此不另贅述。
[0073]請(qǐng)參考圖7以及圖8。圖7所示為依據(jù)本發(fā)明一種確定一集成電路70的一接口時(shí)序的方法800的一第四實(shí)施例流程圖。圖8所示為本發(fā)明集成電路70的一實(shí)施例示意圖。為了簡(jiǎn)化起見(jiàn)，圖8中僅不出集成電路70的一第一信號(hào)輸出端口 72、一第二信號(hào)輸出端口 74、一正反器76、一數(shù)據(jù)信號(hào)從第一信號(hào)輸出端口 72通往正反器76所經(jīng)過(guò)的一第一傳輸路徑78與第一傳輸路徑78上的一負(fù)載79、一時(shí)鐘信號(hào)從第二信號(hào)輸出端口 74通往集成電路70內(nèi)的一特定端點(diǎn)80所經(jīng)過(guò)的一第二傳輸路徑82與第二傳輸路徑82上的一負(fù)載83、以及一時(shí)鐘信號(hào)從特定端點(diǎn)80通往正反器76所經(jīng)過(guò)的一第三傳輸路徑84與第三傳輸路徑84上的一負(fù)載85，其中負(fù)載83有可能部分重疊于負(fù)載85。此外，倘若大體上可達(dá)到相同的結(jié)果，并不需要一定照?qǐng)D7所示的流程中的步驟順序來(lái)進(jìn)行，且圖7所示的步驟不一定要連續(xù)進(jìn)行，也即其他步驟也可插入其中。本實(shí)施例的方法800包含有以下步驟:
[0074]步驟802:載入集成電路70的一電路設(shè)計(jì)檔案86與一時(shí)序限制檔案88，并依據(jù)電路設(shè)計(jì)檔案86與時(shí)序限制檔案88來(lái)確定出電路設(shè)計(jì)檔案86的第一信號(hào)輸出端口 72、第二信號(hào)輸出端口 74、一電源端以及一接地端；
[0075]步驟804:將集成電路70的電路設(shè)計(jì)檔案86從晶體管階層或邏輯閘階層整合(或轉(zhuǎn)換)為單胞階層；
[0076]步驟806:從第一信號(hào)輸出端口 72往電路設(shè)計(jì)檔案86的內(nèi)部搜尋以找出第一個(gè)遇到的正反器76;
[0077]步驟808:確定出第一信號(hào)輸出端口 72與電路設(shè)計(jì)檔案86內(nèi)的正反器76之間的第一傳輸路徑78與第一傳輸路徑78上的負(fù)載79,確定出第二信號(hào)輸出端口 74與電路設(shè)計(jì)檔案86內(nèi)的特定端點(diǎn)80之間的第二傳輸路徑82與第二傳輸路徑82上的負(fù)載83，以及確定出特定端點(diǎn)80與正反器76之間的第三傳輸路徑84與第三傳輸路徑84上的負(fù)載85 ；
[0078]步驟810:依據(jù)第一傳輸路徑78與第一傳輸路徑78上的負(fù)載79、第二傳輸路徑82與第二傳輸路徑82上的負(fù)載83以及第三傳輸路徑84與第三傳輸路徑84上的負(fù)載85來(lái)產(chǎn)生一接口電路檔案89 ；以及
[0079]步驟812:依據(jù)接口電路檔案89來(lái)計(jì)算出第一傳輸路徑78的一第一信號(hào)傳輸時(shí)間T8、第二傳輸路徑82的一第二信號(hào)傳輸時(shí)間T9以及第三傳輸路徑84的一第三信號(hào)傳輸時(shí)間T10。
[0080]請(qǐng)注意，由于圖8所示的集成電路70與圖6所示的集成電路50差別僅在于數(shù)據(jù)端耦接到集成電路內(nèi)的正反器的位置，也即圖6所示的集成電路50的信號(hào)輸入端口 52耦接于正反器56的數(shù)據(jù)輸入端D，而圖8所示的集成電路70的信號(hào)輸出端口 72耦接于正反器76的數(shù)據(jù)輸出端Q，此領(lǐng)域的普通技術(shù)人員在閱讀完圖5以及圖6所提出的技術(shù)內(nèi)容后，也可輕易了解圖7以及圖8所卻提出的技術(shù)內(nèi)容，故在此不另贅述。簡(jiǎn)言之，由于集成電路70并未從外部接收到一時(shí)鐘信號(hào)，因此集成電路70內(nèi)部所使用的時(shí)鐘信號(hào)為由集成電路70內(nèi)部的一時(shí)鐘產(chǎn)生器(例如一鎖相回路)所產(chǎn)生的，而該時(shí)鐘產(chǎn)生器可能會(huì)利用所接收到一數(shù)據(jù)信號(hào)來(lái)產(chǎn)生該時(shí)鐘信號(hào)。因此，集成電路70的特定端點(diǎn)80就可視為該時(shí)鐘產(chǎn)生器的一輸出端點(diǎn)。當(dāng)特定端點(diǎn)80被判定出來(lái)后，再依據(jù)上述實(shí)施例所教導(dǎo)的方法，第一傳輸路徑78的第一信號(hào)傳輸時(shí)間T8、第二傳輸路徑82的第二信號(hào)傳輸時(shí)間T9以及第三傳輸路徑84的第三信號(hào)傳輸時(shí)間TlO就可以被計(jì)算出來(lái)了。因此相較于傳統(tǒng)的方式，本發(fā)明的方法800可以更快速且更精確地計(jì)算出集成電路70的接口時(shí)序限制。
[0081]請(qǐng)注意，雖然上述實(shí)施例分別描述如何找出一集成電路的輸出接口或輸入接口的傳輸時(shí)間限制，但此領(lǐng)域的普通技術(shù)人員也可以同時(shí)采用上述實(shí)施例所教導(dǎo)的方法找出一集成電路的輸出接口以及輸入接口之間的所有傳輸時(shí)間限制的組合，其也屬于本發(fā)明的范疇所在。請(qǐng)參考圖9。圖9所示為依據(jù)本發(fā)明一集成電路90的一實(shí)施例示意圖。為了簡(jiǎn)化起見(jiàn)，圖9中僅不出集成電路90的一信號(hào)輸入端口 91、一第一信號(hào)輸出端口 92、一第二信號(hào)輸出端口 93、一正反器94、一數(shù)據(jù)信號(hào)從信號(hào)輸入端口 91通往正反器94的數(shù)據(jù)輸入端D所經(jīng)過(guò)的一第一傳輸路徑95 (與其負(fù)載)、一時(shí)鐘信號(hào)從一特定端點(diǎn)96通往正反器94的時(shí)鐘端C的一第二傳輸路徑97 (與其負(fù)載)、一時(shí)鐘信號(hào)從一特定端點(diǎn)96通往第二信號(hào)輸出端口 93的一第三傳輸路徑98 (與其負(fù)載)、以及一數(shù)據(jù)信號(hào)從正反器94的數(shù)據(jù)輸出端Q通往第一信號(hào)輸出端口 92的一第四傳路徑99(與其負(fù)載)，其中特定端點(diǎn)96為集成電路90內(nèi)部的一時(shí)鐘產(chǎn)生器(例如一鎖相回路)依據(jù)信號(hào)輸入端口 91所接收到一數(shù)據(jù)信號(hào)來(lái)產(chǎn)生一時(shí)鐘信號(hào)的輸出端點(diǎn)。因此，第一傳輸路徑95、第二傳輸路徑97、第三傳輸路徑98以及第四傳輸路徑99分別的一數(shù)據(jù)傳輸時(shí)間T11、一時(shí)鐘傳輸時(shí)間T12、一時(shí)鐘傳輸時(shí)間T13以及一數(shù)據(jù)傳輸時(shí)間T14就可以利用上述實(shí)施例所教導(dǎo)的方法計(jì)算出。進(jìn)一步而言，圖9所示的集成電路90的延遲時(shí)間(Delay Time)Td以及時(shí)序限制(Time Constraint)Tc可分別由以下方程式(I)與(2)來(lái)算出:
[0082]Td= (T12+T14)-T13, (I)
[0083]Tc=T15+T13.(2)
[0084]其中T15為輸入數(shù)據(jù)從信號(hào)輸入端口 91經(jīng)過(guò)Tll 一直到特定端點(diǎn)96經(jīng)過(guò)T12的時(shí)間差。
[0085]另一方面，由于上述實(shí)施例均有提出確定一傳輸路徑與該傳輸路徑上的一負(fù)載的技術(shù)特征，因此本發(fā)明的另一實(shí)施例教導(dǎo)了如何確定出一傳輸路徑上的一負(fù)載的技術(shù)特征，如圖10所不。圖10所不為依據(jù)本發(fā)明如何確定出一傳輸路徑1002上的一負(fù)載1004的一第一實(shí)施例不意圖。從圖10中可以看出，若一信號(hào)為從一端點(diǎn)A傳輸?shù)揭欢它c(diǎn)C,則上述實(shí)施例所提出的方法會(huì)同時(shí)讀取出傳輸路徑1002上的電路元件1006、1008以及傳輸路徑1002上的分支電路元件1010，其中電路元件1006以?xún)蓚€(gè)串接的反相器來(lái)示意，電路元件1008以一個(gè)反相器來(lái)示意以及電路元件1010以?xún)蓚€(gè)串接的反相器來(lái)示意。接著，上述實(shí)施例的方法會(huì)將電路元件1006、1008,1010中的反相器從單胞階層轉(zhuǎn)換為晶體管階層，并將電源端以及接地端分別接到對(duì)應(yīng)的電源電壓(例如電源電壓VDD和接地電壓GND)。因此，當(dāng)上述實(shí)施例的方法在計(jì)算信號(hào)從端點(diǎn)A傳輸?shù)蕉它c(diǎn)C的傳輸時(shí)間時(shí)，電路元件1010在傳輸路徑1002上形成一負(fù)載，其中該負(fù)載就是兩個(gè)晶體管Mp、Mn的柵極端所看到的電容。若電路元件1010內(nèi)的的一柵極端為浮接(Floating)的狀態(tài)時(shí)，則將該柵極端耦接至一電壓電平使得該晶體管得以處于開(kāi)啟(Turn on)的狀態(tài)。如此一來(lái)，電路元件1010所形成的負(fù)載就會(huì)更接近集成電路在實(shí)際運(yùn)作時(shí)傳輸路徑1002上所看到的負(fù)載。舉例來(lái)說(shuō)，請(qǐng)參考圖
11。圖11所不為依據(jù)本發(fā)明如何確定出傳輸路徑1002上的負(fù)載1004的一第二實(shí)施例不意圖。從圖11中可以看出，若耦接在傳輸路徑1002上的一分支電路1012由圖11所示的晶體管Ma、Mb、Mc所組成，則當(dāng)分支電路1012在接上對(duì)應(yīng)的電源電壓(例如電源電壓VDD和接地電壓GND)后，分支電路1012內(nèi)的晶體管Ma的柵極端Ng可能處于浮接的狀態(tài)。因此，上述實(shí)施例所提出的方法就會(huì)將柵極端Ng耦接至一電壓電平(例如電源電壓VDD)使得該晶體管得以處于開(kāi)啟(Turn on)的狀態(tài)。如此一來(lái)，電路元件1012所形成的負(fù)載就會(huì)更接近集成電路在實(shí)際運(yùn)作時(shí)傳輸路徑1002上所看到的負(fù)載。[0086]另一方面，需注意到的是，當(dāng)上述實(shí)施例將一接口電路檔案讀取出來(lái)并據(jù)以計(jì)算該接口電路檔案內(nèi)的傳輸路徑的信號(hào)傳輸時(shí)間時(shí)(例如第一實(shí)施例的步驟210、212，第二實(shí)施例的步驟410、412，第三實(shí)施例的步驟610、612以及第四實(shí)施例的步驟810、812)，上述實(shí)施例的方法會(huì)另將該接口電路檔案(例如第一實(shí)施例的接口電路檔案26，第二實(shí)施例的接口電路檔案46，第三實(shí)施例的接口電路檔案69以及第四實(shí)施例的接口電路檔案89 )從單胞階層轉(zhuǎn)換為晶體管階層，并將電源端以及接地端分別接到對(duì)應(yīng)的電源電壓(例如電源電壓VDD和接地電壓GND)。這是因?yàn)楫?dāng)該接口電路檔案處于單胞階層時(shí)，用來(lái)執(zhí)行上述實(shí)施例的方法的一處理器并無(wú)法辯識(shí)出該接口電路檔案內(nèi)每一個(gè)晶體管的連接端點(diǎn)，進(jìn)而無(wú)法將該接口電路檔案內(nèi)每一個(gè)晶體管的連接端點(diǎn)連接到其正確的電壓電平。換句話(huà)說(shuō)，當(dāng)該接口電路檔案處于晶體管階層時(shí)，每一個(gè)晶體管的連接端點(diǎn)都可以連接到其正確的電壓電平，并據(jù)以計(jì)算出接口電路檔案69內(nèi)每一個(gè)傳輸路徑的信號(hào)傳送時(shí)間。
[0087]舉例來(lái)說(shuō)，請(qǐng)參考圖12。圖12所示為依據(jù)本發(fā)明處于該晶體管階層的一接口電路檔案1200的一實(shí)施例示意圖。接口電路檔案1200包含有六個(gè)晶體管Ml、M2、M3、M4、M5、M6。若一測(cè)試信號(hào)Sa的一傳輸路徑從端點(diǎn)Na至No，則晶體管M2以及M5的柵極端Nb就必須連接至一低電壓電平(例如接地電壓GND)以開(kāi)啟晶體管M2以及關(guān)閉晶體管M5，以及晶體管M3以及M6的柵極端Ne就必須連接至一高電壓電平(例如電源電壓VDD)以關(guān)閉晶體管M3以及開(kāi)啟晶體管M6。換句話(huà)說(shuō)，為了使得測(cè)試信號(hào)Sa能夠從端點(diǎn)Na傳輸至No以測(cè)量出該傳輸路徑的一信號(hào)傳輸時(shí)間，在輸出端點(diǎn)No與電源電壓VDD之間不能有完全導(dǎo)通的狀態(tài)，且輸出端點(diǎn)No與接地電壓GND之間也不能有完全導(dǎo)通的狀態(tài)。同時(shí)，從圖12可以看出，當(dāng)一晶體管串聯(lián)于接收測(cè)試信號(hào)Sa的晶體管時(shí)，則在測(cè)量出該信號(hào)傳輸時(shí)間時(shí)該晶體管必須是導(dǎo)通的狀態(tài)，而當(dāng)一晶體管并聯(lián)于接收測(cè)試信號(hào)Sa的晶體管時(shí)，則在測(cè)量出該信號(hào)傳輸時(shí)間時(shí)該晶體管必須是關(guān)閉的狀態(tài)。
[0088]此外，本發(fā)明的實(shí)施例另提供了一種機(jī)器可讀媒體，其儲(chǔ)存一程序代碼，當(dāng)該程序代碼被一處理器所執(zhí)行時(shí)會(huì)執(zhí)行上述方法200的步驟202-212、方法400的步驟402-412、方法600的步驟602-612以及/或方法800的步驟802-812來(lái)計(jì)算出一集成電路的接口時(shí)序關(guān)系(例如該接口的延遲時(shí)間以及時(shí)序限制),并產(chǎn)生一時(shí)序模型。
[0089]綜上所述，本發(fā)明所教導(dǎo)的實(shí)施例在讀取一集成電路的一電路設(shè)計(jì)檔案時(shí)，會(huì)同時(shí)將一傳輸路徑與該傳輸路徑上的分支電路讀取出來(lái)，并據(jù)以產(chǎn)生一簡(jiǎn)化后的一接口電路檔案。因此，經(jīng)由模擬該簡(jiǎn)化后的接口電路檔案，本發(fā)明的實(shí)施例就可以更快速且精確地計(jì)算出該集成電路的接口時(shí)序限制。
【權(quán)利要求】
1.一種確定一集成電路的一接口時(shí)序的方法，包含有: 載入所述集成電路的一電路設(shè)計(jì)檔案與一時(shí)序限制檔案，并依據(jù)所述電路設(shè)計(jì)檔案與所述時(shí)序限制檔案來(lái)確定出所述電路設(shè)計(jì)檔案的一第一接口端口； 確定出所述第一接口端口與所述電路設(shè)計(jì)檔案內(nèi)的一特定電路元件之間的一第一傳輸路徑與所述第一傳輸路徑上的一負(fù)載； 依據(jù)所述第一傳輸路徑與所述第一傳輸路徑上的所述負(fù)載來(lái)產(chǎn)生一接口電路檔案；以及 依據(jù)所述接口電路檔案來(lái)計(jì)算出所述第一傳輸路徑的一第一信號(hào)傳輸時(shí)間。
2.根據(jù)權(quán)利要求1所述的方法，其中，依據(jù)所述接口電路檔案來(lái)計(jì)算出所述第一傳輸路徑的所述第一信號(hào)傳輸時(shí)間的步驟另包含有: 將所述接口電路檔案從一單胞階層的接口電路檔案轉(zhuǎn)換為一邏輯閘階層的接口電路檔案。
3.根據(jù)權(quán)利要求1所述的方法，其中，確定出所述第一接口端口與所述電路設(shè)計(jì)檔案內(nèi)的所述特定電路元件之間的所述第一傳輸路徑與所述第一傳輸路徑上的所述負(fù)載的步驟包含有: 從所述第一接口端口往所述電路設(shè)計(jì)檔案的內(nèi)部搜尋以找出第一個(gè)正反器來(lái)做為所述特定電路元件， 并將耦接在所述第一接口端口與所述第一個(gè)正反器之間的路徑設(shè)定為一第一候選路徑； 從所述第一個(gè)正反器往所述第一接口端口的方向回溯以找出耦接在所述第一接口端口與所述第一個(gè)正反器之間的路徑設(shè)定為一第二候選路徑；以及 將所述第一候選路徑與所述第二候選路徑的一共同的路徑設(shè)定為所述第一傳輸路徑，以及將所述共同的路徑上的負(fù)載設(shè)定為所述第一傳輸路徑上的所述負(fù)載。
4.根據(jù)權(quán)利要求1所述的方法，另包含有: 從所述第一接口端口往所述電路設(shè)計(jì)檔案的內(nèi)部搜尋以找出第一個(gè)正反器來(lái)做為所述特定電路元件。
5.根據(jù)權(quán)利要求1所述的方法，其中，所述第一接口端口為一數(shù)據(jù)信號(hào)輸入端點(diǎn)、一時(shí)鐘信號(hào)輸入端點(diǎn)、一數(shù)據(jù)信號(hào)輸出端點(diǎn)及一時(shí)鐘信號(hào)輸出端點(diǎn)的其中之一。
6.根據(jù)權(quán)利要求1所述的方法，另包含有: 依據(jù)所述電路設(shè)計(jì)檔案與所述時(shí)序限制檔案來(lái)確定出所述電路設(shè)計(jì)檔案的一第二接口端口 ； 確定出所述第二接口端口與所述特定電路元件之間的一第二傳輸路徑與所述第二傳輸路徑上的一負(fù)載； 其中依據(jù)所述第一傳輸路徑與所述第一傳輸路徑上的所述負(fù)載來(lái)產(chǎn)生所述接口電路檔案的步驟包含有: 依據(jù)所述第一傳輸路徑與所述第一傳輸路徑上的所述負(fù)載以及所述第二傳輸路徑與所述第二傳輸路徑上的所述負(fù)載來(lái)產(chǎn)生所述接口電路檔案； 其中依據(jù)所述接口電路檔案來(lái)計(jì)算出所述第一傳輸路徑的所述第一信號(hào)傳輸時(shí)間的步驟另包含有: 依據(jù)所述接口電路檔案來(lái)計(jì)算出所述第二傳輸路徑的一第二信號(hào)傳輸時(shí)間。
7.根據(jù)權(quán)利要求6所述的方法，其中，確定出所述第二接口端口與所述特定電路元件之間的所述第二傳輸路徑與所述第二傳輸路徑上的所述負(fù)載的步驟包含有: 從所述第二接口端口往所述電路設(shè)計(jì)檔案的內(nèi)部搜尋所述特定電路元件，并將耦接在所述第二接口端口與所述特定電路元件之間的路徑設(shè)定為一第一候選路徑； 從所述特定電路元件往所述第二接口端口的方向回溯以找出耦接在所述第二接口端口與所述特定電路元件之間的路徑設(shè)定為一第二候選路徑；以及 將所述第一候選路徑與所述第二候選路徑的一共同的路徑設(shè)定為所述第二傳輸路徑，以及將所述共同的路徑上的負(fù)載設(shè)定為所述第二傳輸路徑上的所述負(fù)載。
8.根據(jù)權(quán)利要求6所述的方法，其中，所述第一接口端口以及所述第二接口端口中的其中一個(gè)接口端口為一數(shù)據(jù)信號(hào)輸入端點(diǎn)，而所述第一接口端口以及所述第二接口端口中的另一個(gè)接口端口為一時(shí)鐘信號(hào)輸入端點(diǎn)。
9.根據(jù)權(quán)利要求6所述的方法,其中,所述第一接口端口為一時(shí)鐘信號(hào)輸入端點(diǎn),而所述第二接口端口為一數(shù)據(jù)信號(hào)輸出端點(diǎn)。
10.根據(jù)權(quán)利要求1所述的方法，另包含有: 依據(jù)所述電路設(shè)計(jì)檔案與所述時(shí)序限制檔案來(lái)確定出所述電路設(shè)計(jì)檔案的一第二接口端口 ； 確定出所述第二接口端口與所述電路設(shè)計(jì)檔案內(nèi)的一特定端點(diǎn)之間的一第二傳輸路徑與所述第二傳輸路徑上的一負(fù)載； 確定出所述特定端點(diǎn)與所述特定電路元件之間的一第三傳輸路徑與所述第三傳輸路徑上的一負(fù)載； 其中依據(jù)所述第一傳輸路徑與所述第一傳輸路徑上的所述負(fù)載來(lái)產(chǎn)生所述接口電路檔案的步驟包含有: 依據(jù)所述第一傳輸路徑與所述第一傳輸路徑上的所述負(fù)載、所述第二傳輸路徑與所述第二傳輸路徑上的所述負(fù)載以及所述第三傳輸路徑與所述第三傳輸路徑上的所述負(fù)載來(lái)產(chǎn)生所述接口電路檔案； 其中依據(jù)所述接口電路檔案來(lái)計(jì)算出所述第一傳輸路徑的所述第一信號(hào)傳輸時(shí)間的步驟另包含有: 依據(jù)所述接口電路檔案來(lái)計(jì)算出所述第二傳輸路徑的一第二信號(hào)傳輸時(shí)間以及所述第三傳輸路徑的一第三信號(hào)傳輸時(shí)間； 其中所述第一接口端口為一數(shù)據(jù)信號(hào)輸入端點(diǎn)，而所述第二接口端口為一時(shí)鐘信號(hào)輸出端點(diǎn)。
11.根據(jù)權(quán)利要求10所述的方法，其中，所述特定端點(diǎn)為所述電路設(shè)計(jì)檔案內(nèi)的一內(nèi)部時(shí)鐘產(chǎn)生端點(diǎn)。
12.根據(jù)權(quán)利要求10所述的方法，其中，確定出所述第二接口端口與所述電路設(shè)計(jì)檔案內(nèi)的所述特定端點(diǎn)之間的所述第二傳輸路徑與所述第二傳輸路徑上的所述負(fù)載的步驟包含有: 從所述第二接口端口往所述電路設(shè)計(jì)檔案的內(nèi)部搜尋所述特定端點(diǎn)，并將耦接在所述第二接口端口與所述特定端點(diǎn)之間的路徑設(shè)定為一第一候選路徑； 從所述特定端點(diǎn)往所述第二接口端口的方向回溯以找出耦接在所述第二接口端口與所述特定端點(diǎn)之間的路徑設(shè)定為一第二候選路徑；以及 將所述第一候選路徑與所述第二候選路徑的一共同的路徑設(shè)定為所述第二傳輸路徑，以及將所述共同的路徑上的負(fù)載設(shè)定為所述第二傳輸路徑上的所述負(fù)載。
13.根據(jù)權(quán)利要求10所述的方法，其中，確定出所述特定端點(diǎn)與所述特定電路元件之間的所述第三傳輸路徑與所述第三傳輸路徑上的所述負(fù)載的步驟包含有: 從所述特定端點(diǎn)往所述電路設(shè)計(jì)檔案的內(nèi)部搜尋所述特定電路元件，并將耦接在所述特定端點(diǎn)與所述特定電路元件之間的路徑設(shè)定為一第一候選路徑； 從所述特定電路元件往所述特定端點(diǎn)的方向回溯以找出耦接在所述特定電路元件與所述特定端點(diǎn)之間的路徑設(shè)定為一第二候選路徑；以及 將所述第一候選路徑與所述第二候選路徑的一共同的路徑設(shè)定為所述第三傳輸路徑，以及將所述共同的路徑上的負(fù)載設(shè)定為所述第三傳輸路徑上的所述負(fù)載。
14.根據(jù)權(quán)利要求1所述的方法，另包含有: 依據(jù)所述電路設(shè)計(jì)檔案與所述時(shí)序限制檔案來(lái)確定出所述電路設(shè)計(jì)檔案的一第二接口端口 ； 確定出所述第二接口端口與所述電路設(shè)計(jì)檔案內(nèi)的一特定端點(diǎn)之間的一第二傳輸路徑與所述第二傳輸路徑上的一負(fù)載； 確定出所述特定端點(diǎn)與所述特定電路元件之間的一第三傳輸路徑與所述第三傳輸路徑上的一負(fù)載； 依據(jù)所述電路設(shè)計(jì)檔案與所述時(shí)序限制檔案來(lái)確定出所述電路設(shè)計(jì)檔案的一第三接口端口 ； 確定出所述第三接口端口與所述特定端點(diǎn)之間的一第四傳輸路徑與所述第四傳輸路徑上的一負(fù)載； 其中依據(jù)所述第一傳輸路徑與所述第一傳輸路徑上的所述負(fù)載來(lái)產(chǎn)生所述接口電路檔案的步驟包含有: 依據(jù)所述第一傳輸路徑與所述第一傳輸路徑上的所述負(fù)載、所述第二傳輸路徑與所述第二傳輸路徑上的所述負(fù)載、所述第三傳輸路徑與所述第三傳輸路徑上的所述負(fù)載以及所述第四傳輸路徑與所述第四傳輸路徑上的所述負(fù)載來(lái)產(chǎn)生所述接口電路檔案； 其中依據(jù)所述接口電路檔案來(lái)計(jì)算出所述第一傳輸路徑的所述第一信號(hào)傳輸時(shí)間的步驟另包含有: 依據(jù)所述接口電路檔案來(lái)計(jì)算出所述第二傳輸路徑的一第二信號(hào)傳輸時(shí)間、所述第三傳輸路徑的一第三信號(hào)傳輸時(shí)間以及所述第四傳輸路徑的一第四信號(hào)傳輸時(shí)間； 其中所述第一接口端口為一數(shù)據(jù)信號(hào)輸出端點(diǎn)，所述第二接口端口為一時(shí)鐘信號(hào)輸出端點(diǎn)，而所述第三接口端口為一數(shù)據(jù)信號(hào)輸入端點(diǎn)。
15.根據(jù)權(quán)利要求14所述的方法，其中，所述特定端點(diǎn)為所述電路設(shè)計(jì)檔案內(nèi)的一內(nèi)部時(shí)鐘產(chǎn)生端點(diǎn)。
16.根據(jù)權(quán)利要求14所述的方法，其中，確定出所述第二接口端口與所述電路設(shè)計(jì)檔案內(nèi)的所述特定端點(diǎn)之間的所述第二傳輸路徑與所述第二傳輸路徑上的所述負(fù)載的步驟包含有: 從所述第二接口端口往所述電路設(shè)計(jì)檔案的內(nèi)部搜尋所述特定端點(diǎn)，并將耦接在所述第二接口端口與所述特定端點(diǎn)之間的路徑設(shè)定為一第一候選路徑； 從所述特定端點(diǎn)往所述第二接口端口的方向回溯以找出耦接在所述特定端點(diǎn)與所述第二接口端口之間的路徑設(shè)定為一第二候選路徑；以及 將所述第一候選路徑與所述第二候選路徑的一共同的路徑設(shè)定為所述第二傳輸路徑，以及將所述共同的路徑上的負(fù)載設(shè)定為所述第二傳輸路徑上的所述負(fù)載。
17.根據(jù)權(quán)利要求14所述的方法，其中，確定出所述特定端點(diǎn)與所述特定電路元件之間的所述第三傳輸路徑與所述第三傳輸路徑上的所述負(fù)載的步驟包含有: 從所述特定端點(diǎn)往所述電路設(shè)計(jì)檔案的內(nèi)部搜尋所述特定電路元件，并將耦接在所述特定端點(diǎn)與所述特定電路元件之間的路徑設(shè)定為一第一候選路徑； 從所述特定電路元件往所述特定端點(diǎn)的方向回溯以找出耦接在所述特定電路元件與所述特定端點(diǎn)之間的路徑設(shè)定為一第二候選路徑；以及 將所述第一候選路徑與所述第二候選路徑的一共同的路徑設(shè)定為所述第三傳輸路徑，以及將所述共同的路徑上的負(fù)載設(shè)定為所述第三傳輸路徑上的所述負(fù)載。
18.根據(jù)權(quán)利要求14所述的方法，其中，確定出所述第三接口端口與所述特定端點(diǎn)之間的所述第四傳輸路徑與所述第四傳輸路徑上的所述負(fù)載的步驟包含有: 從所述第三接口端口往所述電路設(shè)計(jì)檔案的內(nèi)部搜尋所述特定端點(diǎn)，并將耦接在所述第三接口端口與所述 特定端點(diǎn)之間的路徑設(shè)定為一第一候選路徑； 從所述特定端點(diǎn)往所述第三接口端口的方向回溯以找出耦接在所述特定端點(diǎn)與所述第三接口端口之間的路徑設(shè)定為一第二候選路徑；以及 將所述第一候選路徑與所述第二候選路徑的一共同的路徑設(shè)定為所述第四傳輸路徑，以及將所述共同的路徑上的負(fù)載設(shè)定為所述第四傳輸路徑上的所述負(fù)載。
19.一種機(jī)器可讀媒體，儲(chǔ)存一程序代碼，當(dāng)所述程序代碼被一處理器所執(zhí)行時(shí)能夠執(zhí)行以下步驟: 載入所述集成電路的一電路設(shè)計(jì)檔案與一時(shí)序限制檔案，并依據(jù)所述電路設(shè)計(jì)檔案與所述時(shí)序限制檔案來(lái)確定出所述電路設(shè)計(jì)檔案的一第一接口端口； 確定出所述第一接口端口與所述電路設(shè)計(jì)檔案內(nèi)的一特定電路元件之間的一第一傳輸路徑與所述第一傳輸路徑上的一負(fù)載； 依據(jù)所述第一傳輸路徑與所述第一傳輸路徑上的所述負(fù)載來(lái)產(chǎn)生一接口電路檔案；以及 依據(jù)所述接口電路檔案來(lái)計(jì)算出所述第一傳輸路徑的一第一信號(hào)傳輸時(shí)間。
20.根據(jù)權(quán)利要求19所述的機(jī)器可讀媒體，當(dāng)所述程序代碼被所述處理器所執(zhí)行時(shí)能夠另執(zhí)行以下步驟: 依據(jù)所述電路設(shè)計(jì)檔案與所述時(shí)序限制檔案來(lái)確定出所述電路設(shè)計(jì)檔案的一第二接口端口 ； 確定出所述第二接口端口與所述特定電路元件之間的一第二傳輸路徑與所述第二傳輸路徑上的一負(fù)載； 其中依據(jù)所述第一傳輸路徑與所述第一傳輸路徑上的所述負(fù)載來(lái)產(chǎn)生所述接口電路檔案的步驟包含有: 依據(jù)所述第一傳輸路徑與所述第一傳輸路徑上的所述負(fù)載以及所述第二傳輸路徑與所述第二傳輸路徑上的所述負(fù)載來(lái)產(chǎn)生所述接口電路檔案； 其 中依據(jù)所述接口電路檔案來(lái)計(jì)算出所述第一傳輸路徑的所述第一信號(hào)傳輸時(shí)間的步驟另包含有: 依據(jù)所述接口電路檔案來(lái)計(jì)算出所述第二傳輸路徑的一第二信號(hào)傳輸時(shí)間。
【文檔編號(hào)】G11C7/10GK103996408SQ201310056263
【公開(kāi)日】2014年8月20日 申請(qǐng)日期:2013年2月20日 優(yōu)先權(quán)日:2013年2月20日
【發(fā)明者】余美儷, 王鼎雄, 羅幼嵐, 高淑怡 申請(qǐng)人:瑞昱半導(dǎo)體股份有限公司