快閃存儲(chǔ)器編程及讀取的方法
【專利摘要】一種快閃存儲(chǔ)器編程及讀取的方法，在編程時(shí)存儲(chǔ)快閃存儲(chǔ)器中存儲(chǔ)器區(qū)塊的最后編程邏輯頁(yè)數(shù)。讀取時(shí)由存儲(chǔ)的最后編程邏輯頁(yè)數(shù)，配合預(yù)設(shè)存儲(chǔ)器區(qū)塊的邏輯頁(yè)分配表的邏輯頁(yè)順序及分配，判斷存儲(chǔ)器區(qū)塊中存儲(chǔ)器單元的編程次數(shù)。依據(jù)判斷的編程次數(shù)，選擇預(yù)設(shè)的臨界電壓，執(zhí)行讀取程序，以提高讀取效率。
【專利說(shuō)明】快閃存儲(chǔ)器編程及讀取的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種快閃存儲(chǔ)器，尤其涉及快閃存儲(chǔ)器存儲(chǔ)最后編程邏輯頁(yè)數(shù)，作為判斷編程次數(shù)，以執(zhí)行讀取的方法。
【背景技術(shù)】
[0002]由于非易失性的快閃存儲(chǔ)器(Flash Memory)，不需要電力維持?jǐn)?shù)據(jù)的存儲(chǔ)，不僅具有較快的清除(Erase)、編程(PiOgram)及讀取(read)的速度，體積小且存儲(chǔ)密度高，已成為主要數(shù)據(jù)的存儲(chǔ)裝置。
[0003]快閃存儲(chǔ)器一般依據(jù)一存儲(chǔ)器單元(Cell)可存儲(chǔ)的位數(shù)據(jù)(Bit)，分為單層單兀(Single Level Cell,簡(jiǎn)稱 SLC)、多層單兀(Multi Level Cell,簡(jiǎn)稱 MLC)、三層單兀(Triple Level Cell，簡(jiǎn)稱TLC)及四層單元(Quad Level Cell，簡(jiǎn)稱QLC)等快閃存儲(chǔ)器。其中單層單元(SLC)可存儲(chǔ)一位數(shù)據(jù)，多層單元(MLC)可存儲(chǔ)二位數(shù)據(jù)，三層單元(TLC)可存儲(chǔ)三位數(shù)據(jù)，而四層單元(QLC)可存儲(chǔ)四位數(shù)據(jù)。
[0004]如圖1所示，為現(xiàn)有技術(shù)MLC快閃存儲(chǔ)器編程的電壓分布。以MLC快閃存儲(chǔ)器為例，MLC快閃存儲(chǔ)器分割成多個(gè)存儲(chǔ)器區(qū)塊(Block)，用以存儲(chǔ)數(shù)據(jù)。每一存儲(chǔ)器區(qū)塊包含多列的多層單元10構(gòu)成256個(gè)邏輯頁(yè)，每個(gè)邏輯頁(yè)具有相對(duì)應(yīng)的邏輯地址，以利數(shù)據(jù)存取控制。其中每一多層單元10包含一下層邏輯頁(yè)(Lower page) L及一上層邏輯頁(yè)(Higherpage)H，每一邏輯頁(yè)包含數(shù)個(gè)存儲(chǔ)器電路單位11，利用存儲(chǔ)器電路單位11負(fù)載不同的電壓，區(qū)分出所代表的不同數(shù)字信號(hào)。多層單元10后另設(shè)一單層單元F，包含二個(gè)標(biāo)志電路單位20，利用標(biāo)志電路單位20負(fù)載不同的電壓，可區(qū)分出代表的一次編程或二次編程，以作為標(biāo)示多層單元10編程次數(shù)的標(biāo)志(Flag)。
[0005]MLC快閃存儲(chǔ)器編程時(shí)，對(duì)多層單元10的存儲(chǔ)器電路單位11采用逐次增加電壓的方式，以避免過(guò)大的電壓破壞存儲(chǔ)器。未編程前，多層單元10的存儲(chǔ)器電路單位11的電壓維持在清除電壓，而單層單元F的標(biāo)志電路單位20則維持在代表一次編程標(biāo)志電壓21。一次編程時(shí)，對(duì)多層單元10的下層邏輯頁(yè)L增加預(yù)設(shè)的電壓，將存儲(chǔ)器電路單位11形成不同負(fù)載的清除電壓12與一次編程電壓13，而標(biāo)志電路單位20則仍在代表一次編程標(biāo)志電壓21。讀取時(shí)，先利用預(yù)設(shè)的標(biāo)志臨界電壓Vf，判斷標(biāo)志電路單位20在一次編程標(biāo)志電壓21的標(biāo)志，多層單元10僅為一次編程，再利用預(yù)設(shè)的一次編程臨界電壓Vl分辨下層邏輯頁(yè)L的存儲(chǔ)器電路單位11的電壓，即可區(qū)分出代表數(shù)字信號(hào)的[I]或[0]，而讀取存儲(chǔ)的數(shù)據(jù)。
[0006]MLC快閃存儲(chǔ)器二次編程時(shí)，對(duì)多層單元10的上層邏輯頁(yè)H增加預(yù)設(shè)的電壓，將上層邏輯頁(yè)H的存儲(chǔ)器電路單位11形成四種不同負(fù)載的二次編程電壓14、15、16及17，并將標(biāo)志電路單位20改變至代表二次編程標(biāo)志電壓22。讀取時(shí)，先利用預(yù)設(shè)的標(biāo)志臨界電壓Vf，判斷標(biāo)志電路單位20在二次編程標(biāo)志電壓22的標(biāo)志，多層單元10已經(jīng)二次編程，可利用預(yù)設(shè)的二次編程臨界電壓V2、V3及V4分辨上層邏輯頁(yè)H的存儲(chǔ)器電路單位11的電壓，即可區(qū)分出代表數(shù)字信號(hào)的[11]或[10]或[01]或[00]，而讀取存儲(chǔ)的數(shù)據(jù)。
[0007]但是MLC快閃存儲(chǔ)器編程次數(shù)的標(biāo)志電壓，常受編程增加電壓的影響，無(wú)法正確判讀編程次數(shù)，以致選取錯(cuò)誤的臨界電壓，導(dǎo)致讀取失敗。因此，另有現(xiàn)有技術(shù)美國(guó)專利US8107291，揭露在讀取快閃存儲(chǔ)器的存儲(chǔ)器區(qū)塊時(shí)，利用預(yù)先存儲(chǔ)的無(wú)用數(shù)據(jù)(DummyData)，先將所有的存儲(chǔ)器單元完成二次編程，就可不用判斷編程標(biāo)志電壓，直接利用預(yù)設(shè)的二次編程臨界電壓讀取存儲(chǔ)器區(qū)塊，而可刪除編程次數(shù)標(biāo)志的功能及單層單元F的構(gòu)成，達(dá)到增加存儲(chǔ)容量的目的。
[0008]然而，前述專利案讀取快閃存儲(chǔ)器時(shí)，需耗費(fèi)時(shí)間將所有的存儲(chǔ)器單元完成二次編程，再讀取及處理無(wú)用數(shù)據(jù)，不僅降低讀取快閃存儲(chǔ)器的效率，且需空出快閃存儲(chǔ)器的記憶空間，存儲(chǔ)大量的無(wú)用數(shù)據(jù)，而影響存儲(chǔ)容量。因此，快閃存儲(chǔ)器在編程及讀取方法上，仍有問(wèn)題亟待解決。

【發(fā)明內(nèi)容】

[0009]本發(fā)明的目的在提供一種快閃存儲(chǔ)器編程及讀取的方法，通過(guò)存儲(chǔ)存儲(chǔ)器區(qū)塊最后編程邏輯頁(yè)數(shù)，配合預(yù)設(shè)的邏輯頁(yè)分配表，以正確判斷編程次數(shù)。
[0010]本發(fā)明另一目的在提供一種快閃存儲(chǔ)器編程及讀取的方法，利用判斷編程次數(shù)，直接選擇正確臨界電壓，讀取編程的存儲(chǔ)器單元，以提高讀取效率。
[0011]本發(fā)明再一目的在提供一種快閃存儲(chǔ)器編程及讀取的方法，可刪除編程次數(shù)標(biāo)志的功能及單層單元的構(gòu)成，以簡(jiǎn)化編程及讀取程序。
[0012]本發(fā)明又一目的在提供一種快閃存儲(chǔ)器編程及讀取的方法，僅存儲(chǔ)每一存儲(chǔ)器區(qū)塊最后編程邏輯頁(yè)較少的數(shù)據(jù)，而可選擇存儲(chǔ)至控制器或存儲(chǔ)器區(qū)塊，以增加設(shè)計(jì)彈性。
[0013]為了達(dá)到前述發(fā)明的目的，本發(fā)明快閃存儲(chǔ)器編程及讀取的方法，在編程快閃存儲(chǔ)器時(shí)，存儲(chǔ)快閃存儲(chǔ)器中 存儲(chǔ)器區(qū)塊的最后編程邏輯頁(yè)數(shù)。接收一讀取指令讀取存儲(chǔ)器區(qū)塊存儲(chǔ)的數(shù)據(jù)時(shí)，由存儲(chǔ)的最后編程邏輯頁(yè)數(shù)，配合預(yù)設(shè)邏輯頁(yè)分配表的邏輯頁(yè)順序及分配，判斷存儲(chǔ)器區(qū)塊中存儲(chǔ)器單元的編程次數(shù)。依據(jù)判斷的編程次數(shù)，選擇預(yù)設(shè)的臨界電壓，執(zhí)行讀取存儲(chǔ)器單元的程序。
[0014]本發(fā)明編程快閃存儲(chǔ)器時(shí)，接收一編程指令存儲(chǔ)數(shù)據(jù)在存儲(chǔ)器區(qū)塊，依據(jù)預(yù)設(shè)邏輯頁(yè)分配表特定的邏輯頁(yè)順序及分配，進(jìn)行編程存儲(chǔ)器區(qū)塊的存儲(chǔ)器單元，而無(wú)編程次數(shù)標(biāo)志的單層單元的編程程序。將編程存儲(chǔ)器區(qū)塊的最后編程邏輯頁(yè)數(shù)，存儲(chǔ)至快閃存儲(chǔ)器的控制器或特定存儲(chǔ)器區(qū)塊。
【專利附圖】

【附圖說(shuō)明】
[0015]圖1為現(xiàn)有技術(shù)MLC快閃存儲(chǔ)器編程的電壓分布圖。
[0016]圖2為本發(fā)明快閃存儲(chǔ)器的結(jié)構(gòu)圖。
[0017]圖3為本發(fā)明的邏輯頁(yè)分配表。
[0018]圖4為本發(fā)明快閃存儲(chǔ)器編程方法的流程圖。
[0019]圖5為本發(fā)明快閃存儲(chǔ)器編程及讀取方法的流程圖。
[0020]【主要元件符號(hào)說(shuō)明】
[0021]30快閃存儲(chǔ)器
[0022]31存儲(chǔ)器單位
[0023]32控制器[0024]33存儲(chǔ)器區(qū)塊
[0025]34存儲(chǔ)部
[0026]35邏輯頁(yè)分配表
[0027]36多層單元
【具體實(shí)施方式】
[0028]有關(guān)本發(fā)明為達(dá)成上述目的，所采用的技術(shù)手段及其功效，現(xiàn)在舉優(yōu)選實(shí)施例，并配合附圖加以說(shuō)明如下。
[0029]請(qǐng)同時(shí)參閱圖2及圖3，圖2為本發(fā)明快閃存儲(chǔ)器的結(jié)構(gòu)，圖3為本發(fā)明的邏輯頁(yè)分配表。圖2中本發(fā)明快閃存儲(chǔ)器30主要包含存儲(chǔ)器單位31及控制器32。其中存儲(chǔ)器單位31包含多列的存儲(chǔ)器單元，分割成多個(gè)存儲(chǔ)器區(qū)塊33，每一存儲(chǔ)器區(qū)塊33包含256個(gè)邏輯頁(yè)，每個(gè)邏輯頁(yè)具有相對(duì)應(yīng)的邏輯地址，用以存儲(chǔ)數(shù)據(jù)。控制器32內(nèi)含一存儲(chǔ)部34，存儲(chǔ)部34存儲(chǔ)快閃存儲(chǔ)器30的控制參數(shù)，配合控制器32控制存取存儲(chǔ)器單位31存儲(chǔ)的數(shù)據(jù)。
[0030]存儲(chǔ)數(shù)據(jù)需編程快閃存儲(chǔ)器30時(shí)，為了避免編程電壓影響位置相鄰的邏輯頁(yè)電壓，快閃存儲(chǔ)器30在存儲(chǔ)部34存儲(chǔ)一預(yù)設(shè)的邏輯頁(yè)分配表35。邏輯頁(yè)分配表35記載一存儲(chǔ)器區(qū)塊33中256個(gè)邏輯頁(yè)交叉相隔分設(shè)的存儲(chǔ)器單元。以MLC快閃存儲(chǔ)器為例，但本發(fā)明不限于MLC快閃存儲(chǔ)器。圖3所示MLC快閃存儲(chǔ)器的存儲(chǔ)器區(qū)塊33的邏輯頁(yè)分配表35，所含的每一多層單元36，包含下層邏輯頁(yè)及上層邏輯頁(yè)，其后未設(shè)編程次數(shù)標(biāo)志的單層單元。存儲(chǔ)器區(qū)塊33的第000至127個(gè)多層單元36構(gòu)成的256個(gè)邏輯頁(yè)，依序編號(hào)為第O邏輯頁(yè)至第255邏輯頁(yè)。其中第O邏輯頁(yè)至第3邏輯頁(yè)依序設(shè)置在第000至003個(gè)多層單元36的下層邏輯頁(yè)，而第4與5邏輯頁(yè)依序相隔設(shè)置在第000至001個(gè)多層單元36的上層邏輯頁(yè)，再將第6與7邏輯頁(yè)依序交叉設(shè)置在第004至005個(gè)多層單元36的下層邏輯頁(yè)，接著將第8與9邏輯頁(yè)依序相隔設(shè)置在第002至003個(gè)多層單元36的上層邏輯頁(yè)。重復(fù)以兩個(gè)邏輯頁(yè)為單位，設(shè)置于交叉相隔且不同的多層單元36的下層邏輯頁(yè)與上層邏輯頁(yè)，直到第254與255邏輯頁(yè)設(shè)置在第126至127個(gè)多層單元36的上層邏輯頁(yè)為止，形成邏輯頁(yè)分配表35。
[0031]因此，編程快閃存儲(chǔ)器30的存儲(chǔ)器區(qū)塊33時(shí)，雖然依據(jù)編號(hào)第O邏輯頁(yè)至第255邏輯頁(yè)順序增加電壓，但兩個(gè)兩個(gè)邏輯頁(yè)交叉相隔設(shè)置的架構(gòu)，使編程增加的電壓，不致過(guò)度集中在快閃存儲(chǔ)器30的一部分，而可避免編程電壓影響位置相鄰的邏輯頁(yè)電壓，降低讀取錯(cuò)誤。由于不同種類的快閃存儲(chǔ)器30具有不同層數(shù)及積體形式，雖然交叉相隔設(shè)置的架構(gòu)不同，但都有其特定邏輯頁(yè)的順序及分配，形成預(yù)設(shè)的邏輯頁(yè)分配表35，存儲(chǔ)供控制快閃存儲(chǔ)器30存取數(shù)據(jù)。
[0032]本發(fā)明快閃存儲(chǔ)器編程及讀取的方法，在依據(jù)預(yù)設(shè)的邏輯頁(yè)分配表35編程快閃存儲(chǔ)器30時(shí)，將每一存儲(chǔ)器區(qū)塊33的最后編程邏輯頁(yè)數(shù)，例如最后編程邏輯頁(yè)數(shù)為第22邏輯頁(yè)，存儲(chǔ)至存儲(chǔ)部34或預(yù)定的存儲(chǔ)器區(qū)塊33。讀取快閃存儲(chǔ)器30時(shí)，再由存儲(chǔ)部34取得最后編程邏輯頁(yè)數(shù)為第22邏輯頁(yè)，配合邏輯頁(yè)分配表35紀(jì)錄的邏輯頁(yè)設(shè)置位置，如圖3黑框37所示，可發(fā)現(xiàn)第000至009個(gè)多層單元36，已經(jīng)二次編程，而如圖3虛線框38所示，第010至012個(gè)多層單元36，僅經(jīng)一次編程，其余多層單元36則尚未編程。不需要編程次數(shù)標(biāo)志的功能，就可僅根據(jù)存儲(chǔ)的最后編程邏輯頁(yè)數(shù)及邏輯頁(yè)分配表35，正確判斷編程次數(shù)。
[0033]因此，讀取存儲(chǔ)器區(qū)塊33，就可以針對(duì)判斷二次編程的第000至009個(gè)多層單元36，直接選擇二次編程預(yù)設(shè)的臨界電壓，讀取第O至17及第20至21邏輯頁(yè)存儲(chǔ)的數(shù)據(jù)，對(duì)判斷一次編程的第010至012個(gè)多層單元36，直接選擇一次編程預(yù)設(shè)的臨界電壓，讀取第18、19及22邏輯頁(yè)存儲(chǔ)的數(shù)據(jù)，而對(duì)判斷尚未編程的其余多層單元36，不需執(zhí)行讀取程序，因而可節(jié)省編程、讀取及處理無(wú)用數(shù)據(jù)的時(shí)間，提高讀取效率。
[0034]如圖4所示，為本發(fā)明快閃存儲(chǔ)器編程的方法的流程。本發(fā)明快閃存儲(chǔ)器編程方法的詳細(xì)步驟說(shuō)明如下:首先步驟Si，快閃存儲(chǔ)器接收一編程指令，在一存儲(chǔ)器區(qū)塊存儲(chǔ)數(shù)據(jù)；在步驟S2，依據(jù)預(yù)設(shè)邏輯頁(yè)分配表的邏輯頁(yè)順序及分配，進(jìn)行編程存儲(chǔ)器區(qū)塊的存儲(chǔ)器單元，而無(wú)編程次數(shù)標(biāo)志的單層單元的編程程序；再進(jìn)入步驟S3，存儲(chǔ)存儲(chǔ)器區(qū)塊的最后編程邏輯頁(yè)數(shù)；然后至步驟S5，結(jié)束編程。
[0035]如圖5所示，為本發(fā)明快閃存儲(chǔ)器編程及讀取的方法的流程。本發(fā)明快閃存儲(chǔ)器編程及讀取方法的詳細(xì)步驟說(shuō)明如下:首先步驟Tl，編程快閃存儲(chǔ)器，存儲(chǔ)快閃存儲(chǔ)器中存儲(chǔ)器區(qū)塊的最后編程邏輯頁(yè)數(shù)；在步驟T2，接收一讀取指令，讀取存儲(chǔ)器區(qū)塊存儲(chǔ)的數(shù)據(jù)；接著在步驟T3，由存儲(chǔ)的最后編程邏輯頁(yè)數(shù)，配合預(yù)設(shè)邏輯頁(yè)分配表的邏輯頁(yè)順序及分配，判斷存儲(chǔ)器區(qū)塊中存儲(chǔ)器單元的編程次數(shù)；然后在步驟T4，依據(jù)判斷的編程次數(shù)，選擇預(yù)設(shè)的臨界電壓；最后在步驟T5，執(zhí)行讀取存儲(chǔ)器單元的程序。
[0036]因此，本發(fā)明快閃存儲(chǔ)器編程及讀取的方法，就可通過(guò)在編程時(shí)存儲(chǔ)存儲(chǔ)器區(qū)塊的最后編程邏輯頁(yè)數(shù)，配合預(yù)設(shè)的邏輯頁(yè)分配表，不需現(xiàn)有技術(shù)編程次數(shù)標(biāo)志的功能，達(dá)到正確判斷編程次數(shù)的功效。本發(fā)明進(jìn)一步可利用判斷編程次數(shù)，直接選擇正確預(yù)設(shè)臨界電壓，快速讀取存儲(chǔ)器區(qū)塊，達(dá)到提高讀取效率的功效。再者，本發(fā)明不僅可刪除現(xiàn)有技術(shù)編程次數(shù)標(biāo)志的功能及單層單元的構(gòu)成，且不需編程、讀取及處理現(xiàn)有技術(shù)無(wú)用的數(shù)據(jù)，也可達(dá)到簡(jiǎn)化編程及讀取程序的功效。此外，本發(fā)明僅存儲(chǔ)每一存儲(chǔ)器區(qū)塊的最后編程邏輯頁(yè)，存儲(chǔ)的數(shù)據(jù)較少，而可選擇存儲(chǔ)至控制器或預(yù)定的存儲(chǔ)器區(qū)塊，達(dá)到增加設(shè)計(jì)彈性的功效。
[0037]以上所述者，僅為用以方便說(shuō)明本發(fā)明的優(yōu)選實(shí)施例，本發(fā)明的范圍不限于該等優(yōu)選實(shí)施例，凡依本發(fā)明所做的任何變更，在不脫離本發(fā)明的精神下，皆屬本發(fā)明申請(qǐng)專利的范圍。
【權(quán)利要求】
1.一種快閃存儲(chǔ)器編程及讀取的方法，其步驟包含: 編程快閃存儲(chǔ)器，存儲(chǔ)該快閃存儲(chǔ)器中存儲(chǔ)器區(qū)塊的最后編程邏輯頁(yè)數(shù)； 接收一讀取指令，讀取該存儲(chǔ)器區(qū)塊存儲(chǔ)的數(shù)據(jù)； 由存儲(chǔ)的最后編程邏輯頁(yè)數(shù)，配合預(yù)設(shè)邏輯頁(yè)分配表的邏輯頁(yè)順序及分配，判斷該存儲(chǔ)器區(qū)塊中存儲(chǔ)器單元的編程次數(shù)；以及 依據(jù)判斷的編程次數(shù)，選擇預(yù)設(shè)的臨界電壓，執(zhí)行讀取該存儲(chǔ)器單元的程序。
2.如權(quán)利要求1所述的快閃存儲(chǔ)器編程及讀取的方法，其中該最后編程邏輯頁(yè)數(shù)存儲(chǔ)至該快閃存儲(chǔ)器的控制器。
3.如權(quán)利要求1所述的快閃存儲(chǔ)器編程及讀取的方法，其中該最后編程邏輯頁(yè)數(shù)存儲(chǔ)至該快閃存儲(chǔ)器的特定存儲(chǔ)器區(qū)塊。
4.如權(quán)利要求1所述的快閃存儲(chǔ)器編程及讀取的方法，其中該編程快閃存儲(chǔ)器時(shí)，首先接收一編程指令在該存儲(chǔ)器區(qū)塊存儲(chǔ)數(shù)據(jù)，再依據(jù)預(yù)設(shè)邏輯頁(yè)分配表的邏輯頁(yè)順序及分配，進(jìn)行編程該存儲(chǔ)器區(qū)塊的存儲(chǔ)器單元。
5.如權(quán)利要求2所述的快閃存儲(chǔ)器編程及讀取的方法，其中該編程快閃存儲(chǔ)器時(shí)，無(wú)編程次數(shù)標(biāo)志的單層單元的編程程序。
6.如權(quán)利要求1所述的快閃存儲(chǔ)器編程及讀取的方法，其中該邏輯頁(yè)分配表具有特定邏輯頁(yè)的順序及分配。
【文檔編號(hào)】G11C16/06GK103700401SQ201210367723
【公開日】2014年4月2日 申請(qǐng)日期:2012年9月28日 優(yōu)先權(quán)日:2012年9月28日
【發(fā)明者】游英凱, 謝景星, 蕭亦隆 申請(qǐng)人:廣明光電股份有限公司