半導(dǎo)體存儲器陣列及其訪問方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體存儲器陣列及其訪問方法，該半導(dǎo)體存儲器陣列包括按照多個行和多個列排列的存儲單元，其中，每一個存儲單元包括氧化物異質(zhì)結(jié)晶體管和開關(guān)，所述氧化物異質(zhì)結(jié)晶體管包括源電極、漏電極和柵電極，所述開關(guān)連接至所述氧化物異質(zhì)結(jié)晶體管的源電極。該半導(dǎo)體存儲器陣列利用氧化物異質(zhì)結(jié)晶體管的記憶效應(yīng)存儲數(shù)據(jù)，因而可以減小芯片占用面積以及減少刷新操作。
【專利說明】半導(dǎo)體存儲器陣列及其訪問方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體存儲器陣列及其訪問方法，更具體地，涉及使用異質(zhì)結(jié)晶體管的半導(dǎo)體存儲器陣列及其訪問方法。
【背景技術(shù)】
[0002]常規(guī)的半導(dǎo)體存儲器陣列通常包括兩晶體管/ 一電容器(2T/1C)配置的存儲器單元，電容器C用于存儲電荷，用于表示數(shù)字“ I”和“0”，第一控制晶體管Ql和第二控制晶體管Q2分別用于執(zhí)行寫入操作和讀取操作。2T/1C存儲器單元利用電容器存儲數(shù)據(jù)，必須定期進行刷新，因此只能作為動態(tài)隨機存取存儲器(DRAM)。刷新周期應(yīng)當小于電容器的保持時間。2T/1C存儲器單元的定期刷新使得存儲器控制電路復(fù)雜化并耗費電能。
[0003]在使用電容器的存儲器單元中，為了獲得盡可能大的保持時間，需要形成大電容值的電容器。然而，這增加芯片占用面積(footprint)，從而減小了存儲器單元的集成度。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是提供一種可以減小芯片占用面積以及減少刷新操作的半導(dǎo)體存儲器陣列及其訪問方法。
[0005]根據(jù)本發(fā)明的一方面，提供一種半導(dǎo)體存儲器陣列，包括按照多個行和多個列排列的存儲單元，其中，每一個存儲單元包括氧化物異質(zhì)結(jié)晶體管和開關(guān)，所述氧化物異質(zhì)結(jié)晶體管包括源電極、漏電極和柵電極，所述開關(guān)連接至所述氧化物異質(zhì)結(jié)晶體管的源電極。
[0006]根據(jù)本發(fā)明的另一方面，提供一種訪問上述半導(dǎo)體存儲器陣列的方法，包括:在寫入操作中，在選擇的存儲單元中，斷開開關(guān)，并且在氧化物異質(zhì)結(jié)晶體管的柵電極和漏電極之間施加寫入電壓以改變所述氧化物異質(zhì)結(jié)晶體管的溝道電阻；以及在讀取操作中，在選擇的存儲單元中，閉合開關(guān)，并且測量氧化物異質(zhì)結(jié)晶體管的源電極和漏電極間的電阻以確定所述氧化物異質(zhì)結(jié)晶體管的溝道電阻。
[0007]本發(fā)明的半導(dǎo)體存儲器陣列利用氧化物異質(zhì)結(jié)晶體管的記憶效應(yīng)存儲數(shù)據(jù)，因而不需要使用額外的電容器。
[0008]相對于使用電容器的存儲單元，存儲單元的芯片占用面積顯著減小，從而提高了存儲器單元的集成度。并且，利用氧化物異質(zhì)結(jié)場效應(yīng)晶體管的記憶效應(yīng)，可以長久保持存儲的數(shù)據(jù)，降低刷新操作的頻率。如果氧化物異質(zhì)結(jié)場效應(yīng)晶體管的保持時間大于工作周期，甚至不需要進行刷新操作。因而，該存儲元件可以明顯降低能耗，并且可以減小存儲器陣列的控制電路的復(fù)雜程度。
[0009]本發(fā)明的存儲器陣列的制備工藝與現(xiàn)有的半導(dǎo)體工藝完全兼容，例如包括外延薄膜的生長技術(shù)(PLD，MBE，ALD，CVD、濺射等)，圖形化技術(shù)(光刻、電子束曝光技術(shù)等)，刻蝕(干法等離子體刻蝕、化學(xué)腐蝕液刻蝕等)、金屬淀積以及剝離技術(shù)，平坦化技術(shù)(SOG、CMP等)，注入及熱退火等技術(shù)。因而，可以低成本地制造本發(fā)明的半導(dǎo)體存儲器陣列?！緦＠綀D】

【附圖說明】
[0010]圖1a和Ib分別示出了氧化物異質(zhì)結(jié)晶體管的結(jié)構(gòu)示意圖和等效電路圖。
[0011]圖2示出了根據(jù)本發(fā)明的半導(dǎo)體存儲單元的示意性電路。
[0012]圖3示出了根據(jù)本發(fā)明的第一實施例的半導(dǎo)體存儲器陣列。
[0013]圖4示出了根據(jù)本發(fā)明的第二實施例的半導(dǎo)體存儲器陣列。
[0014]圖5示出了根據(jù)本發(fā)明的第三實施例的半導(dǎo)體存儲器陣列。
【具體實施方式】
[0015]在下文中，通過附圖中示出的具體實施例來描述本發(fā)明。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本發(fā)明的范圍。此外，在以下說明中，省略了對公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本發(fā)明的概念。
[0016]圖1a示出了氧化物異質(zhì)結(jié)晶體管100的結(jié)構(gòu)示意圖。該氧化物異質(zhì)結(jié)晶體管100包括例如鈦酸鍶的氧化物襯底11、位于氧化物襯底11上的例如鋁酸鑭的氧化物薄膜12。氧化物薄膜12可以是在氧化物襯底11上外延生長的層。氧化物襯底11和氧化物薄膜12形成異質(zhì)結(jié)。盡管氧化物襯底11和氧化物薄膜12之間的界面(即異質(zhì)結(jié)的界面)并不是單獨的層，但在圖1a中將該界面表示成單獨的界面層13，以便說明氧化物異質(zhì)結(jié)晶體管100的原理。界面層13表現(xiàn)出二維電子氣的特性，在氧化物異質(zhì)結(jié)晶體管100作為溝道區(qū)。
[0017]源電極14和漏電極15位于氧化物薄膜12上，分別經(jīng)由各自的導(dǎo)電通道16與界面層13電連接。柵電極17位于氧化物薄膜12上，在工作時經(jīng)由氧化物薄膜12向界面層13施加電場。
[0018]源電極14、漏電極15、柵電極17可以由位于氧化物薄膜12上的同一個導(dǎo)電層(金屬如Au、Ag、Cu、Al、T1、Cu、N1、Cr、Pt，氧化物如氧化銦錫、氧化鋅鋁、氧化鋅錫、釕酸鍶，此外還可以是重摻雜的多晶硅和鈦酸鍶等)經(jīng)過圖案化形成。該氧化物異質(zhì)結(jié)晶體管100經(jīng)由源電極14、漏電極15、柵電極17的引線端(未示出)實現(xiàn)與外部電路的電連接。
[0019]作為示例，按照以下步驟形成上述的氧化物異質(zhì)結(jié)晶體管100。
[0020]通過脈沖激光沉積(PLD)、分子束外延(MBE)、化學(xué)氣相沉積(CVD)、原子層淀積技術(shù)(ALD)或類似的沉積技術(shù)，在例如鈦酸鍶的氧化物襯底11上外延生長厚度約為3個單胞的例如鋁酸鑭的氧化物薄膜12。
[0021]然后，對氧化物薄膜12進行圖案化，形成到達界面層13的接觸孔，并采用金屬等導(dǎo)電材料填充接觸孔而形成導(dǎo)電通道16。
[0022]該圖案化可以包括以下步驟:通過包含曝光和顯影的光刻工藝，在氧化物薄膜12上形成含有圖案的光抗蝕劑掩模；通過干法蝕刻，如離子銑蝕刻、等離子蝕刻、反應(yīng)離子蝕亥IJ、激光燒蝕，或者通過使用蝕刻劑溶液的濕法蝕刻，去除氧化物薄膜12的暴露部分，從而形成接觸孔。
[0023]進一步地，沉積導(dǎo)電材料層以填充接觸孔，形成導(dǎo)電通道16。如果有必要的話，可通過化學(xué)機械平面化(CMP)或其他方法平整半導(dǎo)體結(jié)構(gòu)的表面。
[0024]然后，通過常規(guī)的沉積工藝，在氧化物薄膜12上形成導(dǎo)電材料層，并對導(dǎo)電材料層進行圖案化以形成源電極14、漏電極15和柵電極17，其中，源電極14和漏電極15分別與各自的導(dǎo)電通道對準且電接觸。[0025]優(yōu)選地，為了保護氧化物薄膜12及界面層13，在不影響氧化物異質(zhì)結(jié)晶體管的記憶效應(yīng)的情形下，可以利用原子層淀積或其他外延技術(shù)，在氧化物薄膜12上面生長合適的絕緣材料作為保護層(未示出)。
[0026]在上述的實施例中，氧化物異質(zhì)結(jié)晶體管100包括氧化物襯底11和氧化物薄膜
12。然而，在替代的實施例中，可以采用在半導(dǎo)體襯底(例如硅，未示出)上形成的氧化物基底層(例如鈦酸鍶，未示出)代替氧化物襯底11。
[0027]氧化物襯底11、氧化物基底和/或氧化物薄膜12可以由選自以下材料構(gòu)成的組中的至少一種材料組成:鋁酸鑭、鈦酸鍶、鉭酸鉀、鉭酸鋰、鈮酸鋰、鈦酸鉛、鋯酸鉛、鈦酸鋇、釩酸鑭、鉿酸韓、鈧酸禮、鈧酸鏑、錯酸銀、氧化鎂、氧化招、二氧化娃、氧化鋅、氧化鉭、氧化鉿、氧化鑭、氧化鎳、氧化鈮、氧化鎢、氧化銅、氧化鈦、氧化鋯等。例如氧化物襯底11、氧化物基底和/或氧化物薄膜12可以是前述材料的任意組合(例如疊層)。
[0028]氧化物襯底11、氧化物基底和/或氧化物薄膜12可以是摻雜或未摻雜的。氧化物襯底11可以是單晶襯底。氧化物基底和/或氧化物薄膜12可以是外延層。
[0029]優(yōu)選地，源電極14和漏電極15的導(dǎo)電通道16的一部分可以延伸到柵電極17下方，從而形成源/漏延伸區(qū)，以改善柵電極17對溝道的控制。
[0030]圖1b示出了氧化物異質(zhì)結(jié)晶體管100的等效電路圖。氧化物異質(zhì)結(jié)晶體管100的源電極14、漏電極15和柵電極17上的電位分別表示成VS()_、VD_和Veate。在圖1b中，采用虛線表示界面層13中的溝道區(qū)。
[0031]漏電極15與源電極14之間的電壓Vsd = VDMin-VS()Urc;e，可以反映溝道電阻心。為了獲得測量該電壓，可以在源電極14和漏電極15之間流過預(yù)定電流。
[0032]柵電極17與源電極14和漏電極15中的一個之間的電壓VeD = VGate-VDrain(或Ves=Vcate-Vsource)表示寫入電壓。該寫入電壓可以改變溝道區(qū)的電阻態(tài)。如果Veate-Vllrain(或Vsource)≤Vtl,則溝道電阻Rdl為低，如果Veate-VD_(或VsmiJ ( _Vt2，則溝道電阻Rdl為高，如果-V
t2〈 ^Gate ^Drain (或vs_j < Vtl，則溝道電阻Rdl不發(fā)生變化，其中，Vtl和Vt2分別是溝道電阻從高阻態(tài)轉(zhuǎn)變?yōu)榈妥钁B(tài)的第一閾值電壓和從低阻態(tài)轉(zhuǎn)變?yōu)楦咦钁B(tài)的第二閾值電壓。第一閾值電壓Vtl和第二閾值電壓Vt2的值取決于氧化物的材料、界面層缺陷、摻雜類型和摻雜濃度等，并且可以作為器件的設(shè)計參數(shù)預(yù)先確定。在下文中為了方便描述，假定Vtl=Vt2 = 1.5V。應(yīng)當注意，盡管在本文中描述了氧化物異質(zhì)結(jié)晶體管100的源電極14和漏電極15，但正如本領(lǐng)域的技術(shù)人員可以理解的那樣，這只是示例性的。源電極14和漏電極15可以互換，因為兩個電極沒有極性區(qū)別。
[0033]圖2示出了根據(jù)本發(fā)明的半導(dǎo)體存儲單元200的示意性電路。半導(dǎo)體存儲單元200包括氧化物異質(zhì)結(jié)晶體管Ql以及連接至氧化物異質(zhì)結(jié)晶體管Ql的源電極的開關(guān)S。
[0034]在讀取操作中，開關(guān)S閉合。氧化物異質(zhì)結(jié)晶體管Ql的柵電極浮置。通過在預(yù)定的電壓Vsd下測量在源電極和漏電極之間流過的電流，或者通過在源電極和漏電極之間流過預(yù)定的電流時測量源電極和漏電極上的的電壓Vsd以獲得溝道電阻的數(shù)值。從而可以獲得溝道區(qū)的電阻態(tài)是高阻態(tài)還是低阻態(tài)(相應(yīng)地，表示數(shù)字“O”或“I”)。該半導(dǎo)體存儲單元通過測量界面層13的電阻態(tài)來讀取存儲的數(shù)據(jù)。
[0035]在寫入操作期間，開關(guān)S斷開，使得氧化物異質(zhì)結(jié)晶體管Ql的源電極浮置。在氧化物異質(zhì)結(jié)晶體管Ql的柵電極和漏電極之間施加寫入電壓，以改變溝道區(qū)的電阻態(tài)。例如，為了寫入數(shù)字“ I ”，氧化物異質(zhì)結(jié)晶體管Ql的柵電極和漏電極之間的寫入電壓是絕對值大于或等于第一閾值電壓Vtl的正偏置電壓，為了寫入數(shù)字“O”，氧化物異質(zhì)結(jié)晶體管Ql的柵電極和漏電極之間的寫入電壓是絕對值大于或等于第二閾值電壓Vt2的負偏置電壓。
[0036]應(yīng)當注意，盡管在本文中描述了氧化物異質(zhì)結(jié)晶體管Ql的溝道區(qū)的低阻態(tài)表示數(shù)字“ I”以及高阻態(tài)表示數(shù)字“0”，但正如本領(lǐng)域的技術(shù)人員可以理解的那樣，這只是示例性的。替代地，氧化物異質(zhì)結(jié)晶體管Ql的溝道區(qū)的低阻態(tài)可以表示數(shù)字“0”以及高阻態(tài)表示數(shù)字“1”，只要使用該存儲器單元的系統(tǒng)可以得知溝道區(qū)的電阻態(tài)和數(shù)字值之間的對應(yīng)關(guān)系即可。
[0037]圖3示出了根據(jù)本發(fā)明的第一實施例的半導(dǎo)體存儲器陣列，其中示出3行3列共9個存儲單元，采用虛線框示出了最左上位置的一個存儲器單元201。存儲單元201對應(yīng)于圖2所示的半導(dǎo)體存儲單元200，其中采用二極管Dl實現(xiàn)存儲器單元201中的開關(guān)S，二極管Dl的陰極連接至氧化物異質(zhì)結(jié)晶體管Ql的源電極。為存儲單元201提供位線BL1、第一字線WLl (I)和第二字線WLl (2)，分別連接至氧化物異質(zhì)結(jié)晶體管Ql的漏電極、柵電極、以及二極管Dl的陽極。每一個存儲單元具有類似的配置。
[0038]二極管的正向?qū)ㄩ撝惦妷篤th和反向擊穿電壓Vbk取決于半導(dǎo)體材料、摻雜、工藝的選擇，作為器件參數(shù)可以預(yù)先設(shè)定，在下文中為了方便描述，假定Vth = 0.5V，Vbe ( -1.0V。
[0039]在寫入數(shù)字“I”期間，針對選擇的存儲單元201，將位線BL1、第一字線WLl (I)和第二字線WLl (2)的電位分別設(shè)置為0V、1.5V和-0.75V，針對未選擇的存儲單元，將位線BL2和BL3的電位設(shè)置為0.75V，并且將其他的數(shù)據(jù)線浮置。結(jié)果，在選擇的存儲單元201中，二極管Dl反向偏置從而截止。在氧化物異質(zhì)結(jié)晶體管Ql的柵電極和漏電極之間施加的寫入電壓為約1.5V，該寫入電壓是等于第一閾值電壓Vtl的正向偏置電壓，從而寫入數(shù)字“I”。在未選擇的存儲單元中，在氧化物異質(zhì)結(jié)晶體管Ql的柵電極和漏電極之間施加的電壓為約0.75V(對于與選擇的存儲單元相同列的未選擇存儲單元)，即小于第一閾值電壓Vtl的正向偏置電壓，或約-0.75V(對于與選擇的存儲單元不同列的未選擇存儲單元)，即小于第二閾值電壓Vt2的負向偏置電壓。因而，在未選擇的存儲單元中數(shù)字值均未發(fā)生變化。
[0040]在寫入數(shù)字“0”期間，針對選擇的存儲單元201，將位線BL1、第一字線WLl⑴和第二字線WLl (2)的電位分別設(shè)置為0V、-1.5V和-0.75V，針對未選擇的存儲單元，將位線BL2和BL3的電位設(shè)置為-0.75V，并且將其他的數(shù)據(jù)線浮置。結(jié)果，在選擇的存儲單元201中，二極管Dl反向偏置從而截止。在氧化物異質(zhì)結(jié)晶體管Ql的柵電極和漏電極之間施加的寫入電壓為約-1.5V，該寫入電壓是等于第二閾值電壓Vt2的負向偏置電壓，從而寫入數(shù)字“O”。在未選擇的存儲單元中，在氧化物異質(zhì)結(jié)晶體管Ql的柵電極和漏電極之間施加的電壓為約-0.75V(對于與選擇的存儲單元相同列的未選擇存儲單元)，即小于第二閾值電壓Vt2的負向偏置電壓，或約0.75V(對于與選擇的存儲單元不同列的未選擇存儲單元)，即小于第一閾值電壓Vtl的正向偏置電壓。因而，在未選擇的存儲單元中數(shù)字值均未發(fā)生變化。[0041 ] 在讀取操作期間，針對選擇的存儲單元201，將位線BLl和第二字線WLl⑵的電位分別設(shè)置為OV和0.75V，并且將其他的數(shù)據(jù)線浮置。結(jié)果，在選擇的存儲單元201中，二極管Dl正向偏置并導(dǎo)通。然后，測量氧化物異質(zhì)結(jié)晶體管Ql的源電極和漏電極之間的電阻作為溝道電阻Rdl的表示，例如通過在預(yù)定的電壓下測量在源電極和漏電極之間流過的電流而計算出溝道電阻Rdl,從而獲得選擇的存儲單元201中存儲的數(shù)據(jù)。
[0042]圖4示出了根據(jù)本發(fā)明的第二實施例的半導(dǎo)體存儲器陣列，其中示出3行3列共9個存儲單元，采用虛線框示出了最左上位置的一個存儲器單元202。存儲單元202對應(yīng)于圖2所示的半導(dǎo)體存儲單元200，其中采用場效應(yīng)晶體管Q2實現(xiàn)存儲器單元202中的開關(guān)S，場效應(yīng)晶體管Q2的漏電極連接至氧化物異質(zhì)結(jié)晶體管Ql的源電極。為存儲單元202提供第一位線BLl⑴、第二位線BLl⑵、第一字線WLl⑴和第二字線WLl⑵，分別連接至氧化物異質(zhì)結(jié)晶體管Ql的漏電極、場效應(yīng)晶體管Q2的柵電極、氧化物異質(zhì)結(jié)晶體管Ql的柵電極、以及場效應(yīng)晶體管Q2的源電極。每一個存儲單元具有類似的配置。
[0043]場效應(yīng)晶體管Q2的導(dǎo)通電壓Vm是截止狀態(tài)轉(zhuǎn)變?yōu)閷?dǎo)通狀態(tài)時的柵電壓Ves，而場效應(yīng)晶體管Q2的截止電壓Vtw是從導(dǎo)通狀態(tài)轉(zhuǎn)變?yōu)榻刂範顟B(tài)時的柵電壓Ves。場效應(yīng)晶體管Q2的導(dǎo)通電壓Vw和截止電壓Vtw取決于半導(dǎo)體的材料、缺陷密度、摻雜類型和摻雜濃度等，并且可以作為器件的設(shè)計參數(shù)預(yù)先確定。在下文中為了方便描述，假定Vw= 1.0V, Voff=-1.0V。
[0044]在寫入數(shù)字“I”期間，針對選擇的存儲單元202，將第一位線BLl (I)、第二位線BLl (2)、第一字線WLl (I)和第二字線WLl (2)的電位分別設(shè)置為0V、_1.0V、1.5V和0.75V,針對未選擇的存儲單元，將第一位線BL2 (I)和BL3(1)的電位設(shè)置為0.75V，并且將其他的數(shù)據(jù)線浮置。結(jié)果，在選擇的存儲單元202中，場效應(yīng)晶體管Q2的柵電極Ves為約-1.75V,小于截止電壓Vtw從而截止。在氧化物異質(zhì)結(jié)晶體管Ql的柵電極和漏電極之間施加的寫入電壓為約1.5V，該寫入電壓是等于第一閾值電壓Vtl的正向偏置電壓，從而寫入數(shù)字“I”。在未選擇的存儲單元中，在氧化物異質(zhì)結(jié)晶體管Ql的柵電極和漏電極之間施加的電壓為約0.75V(對于與選擇的存儲單元相同列的未選擇存儲單元)，即小于第一閾值電壓Vtl的正向偏置電壓，或約-0.75V(對于與選擇的存儲單元不同列的未選擇存儲單元)，即小于第二閾值電壓Vt2的負向偏置電壓。因而，在未選擇的存儲單元中數(shù)字值均未發(fā)生變化。
[0045]在寫入數(shù)字“O”期間，針對選擇的存儲單元202，將第一位線BLl (I)、第二位線BLl (2)、第一字線WLl⑴和第二字線WLl⑵的電位分別設(shè)置為0V、-2.5V、-1.5V和-0.75V，針對未選擇的存儲單元，將第一位線BL2(1)和BL3(1)的電位設(shè)置為_0.75V，并且將其他的數(shù)據(jù)線浮置。結(jié)果，在選擇的存儲單元202中，場效應(yīng)晶體管Q2的柵電極Ves為約-1.75V，小于截止電壓Vtw從而截止。在氧化物異質(zhì)結(jié)晶體管Ql的柵電極和漏電極之間施加的寫入電壓為約-1.5V，該寫入電壓是等于第二閾值電壓Vt2的負向偏置電壓，從而寫入數(shù)字“O”。在未選擇的存儲單元中，在氧化物異質(zhì)結(jié)晶體管Ql的柵電極和漏電極之間施加的電壓為約-0.75V(對于與選擇的存儲單元相同列的未選擇存儲單元)，即小于第二閾值電壓Vt2的負向偏置電壓，或約0.75V(對于與選擇的存儲單元不同列的未選擇存儲單元)，即小于第一閾值電壓Vtl的正向偏置電壓。因而，在未選擇的存儲單元中數(shù)字值均未發(fā)生變化。
[0046]在讀取操作期間，針對選擇的存儲單元202，將第一位線BLl (I)、和第二位線BLl (2)和第二字線WLl (2)的電位分別設(shè)置為0.1V、1.0V和0V，并且將其他的數(shù)據(jù)線浮置。結(jié)果，在選擇的存儲單元202中，場效應(yīng)晶體管Q2的柵電極Ves為約IV，等于導(dǎo)通電壓Vqn從而導(dǎo)通。然后，測量氧化物異質(zhì)結(jié)晶體管Ql的源電極和漏電極之間的電阻作為溝道電阻Rdl的表示，例如通過在預(yù)定的電壓下測量在源電極和漏電極之間流過的電流而計算出溝道電阻Rdl,從而獲得選擇的存儲單元202中存儲的數(shù)據(jù)。
[0047]圖5示出了根據(jù)本發(fā)明的第三實施例的半導(dǎo)體存儲器陣列，其中示出3行3列共9個存儲單元，采用虛線框示出了最左上位置的一個存儲器單元203。存儲單元203對應(yīng)于圖2所示的半導(dǎo)體存儲單元200，其中采用氧化物異質(zhì)結(jié)晶體管Q3實現(xiàn)存儲器單元203中的開關(guān)S，氧化物異質(zhì)結(jié)晶體管Q3的漏電極連接至氧化物異質(zhì)結(jié)晶體管Ql的源電極。為存儲單元203提供第一位線BLl (I)、第二位線BLl (2)、第一字線WLl (I)和第二字線WLl (2)，分別連接至氧化物異質(zhì)結(jié)晶體管Ql的漏電極、氧化物異質(zhì)結(jié)晶體管Q3的柵電極、氧化物異質(zhì)結(jié)晶體管Ql的柵電極、以及氧化物異質(zhì)結(jié)晶體管Q3的源電極。每一個存儲單元具有類似的配置。
[0048]氧化物異質(zhì)結(jié)晶體管Q3的導(dǎo)通電壓Vm是截止狀態(tài)轉(zhuǎn)變?yōu)閷?dǎo)通狀態(tài)時的柵電壓Vfc，而氧化物異質(zhì)結(jié)晶體管Q3的截止電壓Vtw是從導(dǎo)通狀態(tài)轉(zhuǎn)變?yōu)榻刂範顟B(tài)時的柵電壓Vgso氧化物異質(zhì)結(jié)晶體管Q3的導(dǎo)通電壓Vm和截止電壓Vtw取決于半導(dǎo)體的材料、缺陷密度、摻雜類型和摻雜濃度等，并且可以作為器件的設(shè)計參數(shù)預(yù)先確定。
[0049]根據(jù)本發(fā)明的第三實施例的半導(dǎo)體存儲器陣列的讀寫操作與根據(jù)第二實施例的半導(dǎo)體存儲器陣列完全相同。由于采用氧化物異質(zhì)結(jié)晶體管同時用作開關(guān)和存儲元件，根據(jù)本發(fā)明的第三實施例的半導(dǎo)體存儲器陣列的附加優(yōu)點時可以容易地將相同類型但作用不同的晶體管集成在同一個管芯內(nèi)。
[0050]盡管在上述第一至第三實施例中描述了存儲單元的開關(guān)分別為二極管、場效應(yīng)晶體管、氧化物異質(zhì)結(jié)晶體管的情形，但本發(fā)明不限于此。該開關(guān)還可以采用其他半導(dǎo)體器件實現(xiàn)，例如雙極晶體管。采用雙極晶體管的半導(dǎo)體存儲器陣列與第二和第三實施例類似，在此不再詳述。
[0051]以上參照本發(fā)明的實施例對本發(fā)明予以了說明。但是，這些實施例僅僅是為了說明的目的，而并非為了限制本發(fā)明的范圍。本發(fā)明的范圍由所附權(quán)利要求及其等價物限定。不脫離本發(fā)明的范圍，本領(lǐng)域技術(shù)人員可以做出多種替換和修改，這些替換和修改都應(yīng)落在本發(fā)明的范圍之內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體存儲器陣列，包括按照多個行和多個列排列的存儲單元， 其中，每一個存儲單元包括氧化物異質(zhì)結(jié)晶體管和開關(guān)，所述氧化物異質(zhì)結(jié)晶體管包括源電極、漏電極和柵電極，所述開關(guān)連接至所述氧化物異質(zhì)結(jié)晶體管的源電極。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器陣列，其中所述氧化物異質(zhì)結(jié)晶體管包括氧化物襯底；位于氧化物襯底上的氧化物薄膜，其中氧化物襯底和氧化物薄膜之間的界面層表現(xiàn)出二維電子氣的特性，所述源電極和漏電極位于氧化物薄膜上并且與界面層電連接，并且所述柵電極位于氧化物薄膜上。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器陣列，其中所述氧化物異質(zhì)結(jié)晶體管包括半導(dǎo)體襯底；位于半導(dǎo)體襯底上的氧化物基底層；位于氧化物基底層上的氧化物薄膜，其中氧化物基底層和氧化物薄膜之間的界面層表現(xiàn)出二維電子氣的特性，所述源電極和漏電極位于氧化物薄膜上并且與界面層電連接，并且所述柵電極位于氧化物薄膜上。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲器陣列，其中氧化物襯底由選自以下材料構(gòu)成的組中的至少一種材料組成:鋁酸鑭、鈦酸鍶、鉭酸鉀、鉭酸鋰、鈮酸鋰、鈦酸鉛、鋯酸鉛、鈦酸鋇、fL酸鑭、鉿酸韓、鈧酸禮、鈧酸鏑、錯酸銀、氧化鎂、氧化招、二氧化娃、氧化鋅、氧化鉭、氧化鉿、氧化鑭、氧化鎳、氧化銀、氧化鶴、氧化銅、氧化鈦和氧化錯。
5.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲器陣列，其中氧化物襯底是摻雜或未摻雜的。
6.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲器陣列，其中氧化物襯底是單晶襯底。
7.根據(jù)權(quán)利要求3所述的半導(dǎo)體存儲器陣列，其中氧化物基底層由選自以下材料構(gòu)成的組中的至少一種材料組成:鋁酸鑭、鈦酸鍶、鉭酸鉀、鉭酸鋰、鈮酸鋰、鈦酸鉛、鋯酸鉛、鈦酸鋇、fL酸鑭、鉿酸韓、鈧酸禮、鈧酸鏑、錯酸銀、氧化鎂、氧化招、二氧化娃、氧化鋅、氧化鉭、氧化鉿、氧化鑭、氧化鎳、氧化銀、氧化鶴、氧化銅、氧化鈦和氧化錯。
8.根據(jù)權(quán)利要求3所述的半導(dǎo)`體存儲器陣列，其中氧化物基底層是摻雜或未摻雜的。
9.根據(jù)權(quán)利要求3所述的半導(dǎo)體存儲器陣列，其中氧化物基底層是外延層。
10.根據(jù)權(quán)利要求2或3所述的半導(dǎo)體存儲器陣列，其中氧化物薄膜由選自以下材料構(gòu)成的組中的至少一種材料組成:鋁酸鑭、鈦酸鍶、鉭酸鉀、鉭酸鋰、鈮酸鋰、鈦酸鉛、鋯酸鉛、鈦酸鋇、fL酸鑭、鉿酸韓、鈧酸禮、鈧酸鏑、錯酸銀、氧化鎂、氧化招、二氧化娃、氧化鋅、氧化鉭、氧化鉿、氧化鑭、氧化鎳、氧化銀、氧化鶴、氧化銅、氧化鈦和氧化錯。
11.根據(jù)權(quán)利要求2或3所述的半導(dǎo)體存儲器陣列，其中氧化物薄膜是摻雜或未摻雜的。
12.根據(jù)權(quán)利要求2或3所述的半導(dǎo)體存儲器陣列，其中氧化物薄膜是外延層。
13.根據(jù)權(quán)利要求2或3所述的半導(dǎo)體存儲器陣列，還包括位于氧化物薄膜上的保護層。
14.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器陣列，其中所述開關(guān)是二極管，所述二極管包括陽極和陰極。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體存儲器陣列，所述半導(dǎo)體存儲器陣列包括多個位線、多個第一字線和多個第二字線， 其中，對于每一個存儲單元，所述多個位線中的一個、所述多個第一字線中的一個和所述多個第二字線中的一個分別連接至氧化物異質(zhì)結(jié)晶體管的漏電極、柵電極、以及二極管的陽極，并且二極管的陰極連接至氧化物異質(zhì)結(jié)晶體管的源電極。
16.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器陣列，其中所述開關(guān)是選自雙極晶體管、場效應(yīng)晶體管和氧化物異質(zhì)結(jié)晶體管中的一種半導(dǎo)體器件，所述開關(guān)包括控制電極、第一電極和第二電極。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體存儲器陣列，所述半導(dǎo)體存儲器陣列包括多個第一位線、多個第二位線、多個第一字線和多個第二字線， 其中，對于每一個存儲單元，所述多個第一位線中的一個、所述多個第二位線中的一個、所述多個第一字線中的一個和所述多個第二字線中的一個分別連接至氧化物異質(zhì)結(jié)晶體管的漏電極、開關(guān)的控制電極、氧化物異質(zhì)結(jié)晶體管的柵電極、以及開關(guān)的第一電極，并且開關(guān)的第二電極連接至氧化物異質(zhì)結(jié)晶體管的源電極。
18.一種訪問根據(jù)權(quán)利要求1-17中任一項所述的半導(dǎo)體存儲器陣列的方法，包括: 在寫入操作中，在選擇的存儲單元中，斷開開關(guān)，并且在氧化物異質(zhì)結(jié)晶體管的柵電極和漏電極之間施加寫入電壓以改變所述氧化物異質(zhì)結(jié)晶體管的溝道電阻；以及 在讀取操作中，在選擇的存儲單元中，閉合開關(guān)，并且測量氧化物異質(zhì)結(jié)晶體管的源電極和漏電極間的電阻以確定所述氧化物異質(zhì)結(jié)晶體管的溝道電阻。
19.根據(jù)權(quán)利要求18所述的方法，其中所述寫入電壓包括用于將所述氧化物異質(zhì)結(jié)晶體管的溝道電阻從高阻態(tài)轉(zhuǎn)變?yōu)榈妥钁B(tài)的第一電壓，以及用于將所述氧化物異質(zhì)結(jié)晶體管的溝道電阻從低阻態(tài)轉(zhuǎn)變?yōu)楦咦钁B(tài)的第二電壓。
20.根據(jù)權(quán)利要求19所述的方法，其中第一電壓是正向偏置電壓，第二電壓是負向偏置電壓。
21.根據(jù)權(quán)利要求19所述的方法，其中在寫入操作中，在未選擇的存儲單元中，在所述氧化物異質(zhì)結(jié)晶體管的柵電極和漏電極之間施加的電壓小于第一電壓和第二電壓，使得所述氧化物異質(zhì)結(jié)晶體管的溝道電阻基本不變。
22.根據(jù)權(quán)利要求18所述的方法，其中在讀取操作中，在未選擇的存儲單元中，所述氧化物異質(zhì)結(jié)晶體管的柵電極浮置。
23.根據(jù)權(quán)利要求22所述的方法，其中在讀取操作中，在未選擇的存儲單元中，所述氧化物異質(zhì)結(jié)晶體管的柵電極和漏漏電極之間的電壓小于第一電壓和第二電壓，使得所述氧化物異質(zhì)結(jié)晶體管的溝道電阻基本不變。
【文檔編號】G11C11/4063GK103680596SQ201210320375
【公開日】2014年3月26日 申請日期:2012年8月31日 優(yōu)先權(quán)日:2012年8月31日
【發(fā)明者】朱正勇, 駱志炯, 陳率, 許杰, 趙恒亮 申請人:中國科學(xué)院微電子研究所