專利名稱：具有基于鄰近存儲元件的狀態(tài)信息的溫度補償?shù)姆且资源鎯ρb置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性存儲裝置。
背景技術(shù)：
半導(dǎo)體存儲器裝置已變得更加普遍地應(yīng)用于各種電子裝置中。例如，非易失性半導(dǎo)體存儲器用在蜂窩電話、數(shù)字照相機、個人數(shù)字助理、移動計算裝置、不可移動的計算裝置以及其它裝置中。電可擦除可編程只讀存儲器(EEPROM)和閃存是最普遍的非易失性半導(dǎo)體存儲器。EEPROM和閃存利用位于半導(dǎo)體襯底中的溝道區(qū)域上方并且與該溝道區(qū)域絕緣的浮置柵。浮置柵位于源區(qū)域和漏區(qū)域之間?？刂茤旁O(shè)置在浮置柵之上并且與浮置柵絕緣。 晶體管的閾值電壓由浮置柵上保留的電荷量來控制。即，在晶體管接通之前必須施加到控制柵以允許在其源極和漏極之間導(dǎo)通的電壓的最小量由浮置柵上的電荷水平控制。當(dāng)對EEPROM或閃存器件編程時，通常將編程電壓施加到控制柵，并且使位線接地。來自溝道的電子被注入到浮置柵中。當(dāng)電子在浮置柵中累積時，浮置柵變?yōu)閹ж撾?，并且存儲器單元的閾值電壓上升以使得該存儲器單元處于已編程狀態(tài)。關(guān)于編程的更多信息可以在題為 “Source SideSelf Boosting Technique For Non-Volatile Memory” 的美國專利 6，859，397、以及題為 “Detecting Over Programmed Memory” 的美國專利 6，917，542中找到，這兩個專利的全部內(nèi)容通過弓I用合并于此。一些EEPROM和閃存裝置具有用于存儲兩個范圍的電荷的浮置柵，并且因此，存儲器單元可以在兩個狀態(tài)(即對應(yīng)于數(shù)據(jù)“I”和數(shù)據(jù)“O”的已擦除狀態(tài)和已編程狀態(tài))之間被編程/擦除。這樣的裝置稱為二態(tài)裝置(binary device)。多狀態(tài)閃存單元通過識別多個獨特的允許閾值電壓范圍來實現(xiàn)。每個獨特的閾值電壓范圍對應(yīng)于數(shù)據(jù)位集合的預(yù)定值。被編程到存儲器單元中的數(shù)據(jù)與該單元的閾值電壓范圍之間的特定關(guān)系取決于該存儲器單元采用的數(shù)據(jù)編碼方案。例如，美國專利第6，222，762號和美國專利申請公開第2004/0255090號描述了用于多狀態(tài)閃存單元的各種數(shù)據(jù)編碼方案，這兩個申請的全部內(nèi)容通過引用合并于此。已注意到集成電路(包括在集成電路上實現(xiàn)的非易失性存儲系統(tǒng))的操作和行為會受到溫度的影響?，F(xiàn)有的存儲器系統(tǒng)通過基于溫度調(diào)整讀取/驗證比較電平、位線電流、感測安培、選擇柵上的控制柵電壓以及體偏置條件來對溫度進行補償。一些系統(tǒng)使用稱為TCO的溫度補償系數(shù)。在一個實施例中，TCO表示對于每攝氏度的溫度改變存儲器單元的閾值電壓改變多少。每TCO的單位是毫伏/攝氏度。通常的示例TCO是-3毫伏/攝氏度。一些現(xiàn)有的裝置還可使用先進的控制器技術(shù)，以通過動態(tài)地測量閾值電壓分布以及基于測量的閾值電壓分布更新讀取比較電平來優(yōu)化讀取電平。裝置尺寸變得越小，則對于補償溫度的需求越強烈。


圖IA是描繪閾值電壓分布的曲線圖。圖I是NAND串的頂視圖。圖2是NAND串的等效電路圖。圖3是非易失性存儲器系統(tǒng)的框圖。圖4是描繪存儲器陣列的一個實施例的框圖。圖5是描繪感測塊的一個實施例的框圖。圖6描繪了閾值電壓分布的示例集合并且描繪了示例編程處理。
圖7描繪了閾值電壓分布的示例集合并且描繪了示例編程處理。圖8A至8C描繪了閾值電壓分布的示例和示例編程處理。圖9是示出閾值電壓分布與存儲器單元中存儲的數(shù)據(jù)之間的關(guān)系的一個示例的表。圖IOA至IOD描繪了閾值電壓分布的示例和示例編程處理。圖11是描述用于操作非易失性存儲裝置的處理的一個實施例的流程圖。圖12是描述用于對非易失性存儲裝置編程的處理的一個實施例的流程圖。圖13是描述用于對非易失性存儲裝置執(zhí)行編程操作的處理的一個實施例的流程圖。圖14是描述用于從非易失性存儲裝置讀取數(shù)據(jù)的處理的一個實施例的流程圖。圖15是描述用于從非易失性存儲裝置讀取數(shù)據(jù)的處理的一個實施例的流程圖。圖16是描述用于對非易失性存儲裝置中存儲的數(shù)據(jù)進行編碼和解碼的處理的一個實施例的流程圖。圖17描繪了示例LRR表。圖18是描述用于從非易失性存儲裝置讀取數(shù)據(jù)的處理的一個實施例的流程圖。圖19描繪了重疊閾值電壓范圍。圖20描繪了示例LRR表。圖21是描述作為讀取處理的一部分的、用于提供補償?shù)奶幚淼囊粋€實施例的流程圖。圖22是描述用于從非易失性存儲裝置讀取數(shù)據(jù)的處理的一個實施例的流程圖。圖23是描述用于從非易失性存儲裝置讀取數(shù)據(jù)的處理的一個實施例的流程圖。
具體實施例方式溫度對給定存儲器單元的行為和操作的影響基于與給定存儲器單元相鄰的或其附近的存儲器單元的狀況而變化。因此，提出了提供基于溫度以及一個或多個鄰近存儲器單元的狀況(狀態(tài))的溫度補償。圖IA提供了溫度以及編程時與讀取時之間的溫度差可以如何引起閾值電壓(Vt)分布的偏移和加寬的示例。Vt分布A是在以相對高溫度進行編程之后直接獲得的Vt分布。在該示例中，Vt分布A在10位的上下尾部電平處具有大約O. 6V的寬度。然而，當(dāng)在較低溫度處測量同一 Vt分布時，則Vt分布上移并且加寬以形成Vt分布D。由于非易失性存儲元件具有負的溫度系數(shù)(Tco)，因此Vt分布上移。然而，由于在非易失性存儲元件之間Tco存在變化，因此Vt分布也加寬。例如，分布C中的非易失性存儲元件(分布D中的非易失性存儲元件的總集合的子集)具有比分布B中的非易失性存儲元件大的Tco。子集B和C兩者共同形成非易失性存儲元件的集合D，該非易失性存儲元件的集合D包括與分布A相同的非易失性存儲元件。在該情況下，分布B和C中的非易失性存儲元件的Tco的差異顯著并且因而在該示例中導(dǎo)致大約O. 2V的顯著Vt分布加寬。Tco的這種大差異可以發(fā)生在高度可調(diào)(highly scaled)的非易失性存儲元件中，其中在鄰近的非易失性存儲元件之間存在密切的交互。已發(fā)現(xiàn)非易失性存儲元件的Tco取決于鄰近的非易失性存儲元件中存儲的數(shù)據(jù)。特別地，當(dāng)鄰近非易失性存儲元件處于比目標(biāo)非易失性存儲元件顯著低的編程(或擦除)狀態(tài)時，發(fā)生較大的Tco。當(dāng)鄰近非易失性存儲元件被編程到類似的或較高的編程狀態(tài)時，非易失性存儲元件的Tco較小。通過考慮鄰近非易失性存儲元件的編程狀態(tài)的知識，更準(zhǔn)確地知道目標(biāo)非易失性存儲元件的Tco，并且 因此，可以基于編程與讀取之間的溫度差以及基于鄰近非易失性存儲元件的數(shù)據(jù)狀態(tài)來應(yīng)用利用調(diào)節(jié)后的感測電平或其它補償技術(shù)的更準(zhǔn)確的讀取操作。數(shù)據(jù)被編程到目標(biāo)存儲器單元集合中并且從該目標(biāo)存儲器集合讀取數(shù)據(jù)。當(dāng)讀取數(shù)據(jù)時，提供溫度補償。溫度補償基于溫度信息和一個或多個鄰近存儲器單元的狀態(tài)。在一個實施例中，當(dāng)從目標(biāo)存儲器單元的集合讀取數(shù)據(jù)時，系統(tǒng)感測當(dāng)前溫度并確定當(dāng)前溫度與對數(shù)據(jù)編程時的溫度之間的溫度差。如果溫度差大于閾值，則讀取數(shù)據(jù)的處理包括提供基于溫度信息和鄰近存儲元件狀態(tài)信息的溫度補償。在一個替選中，對提供溫度補償?shù)呐卸梢杂沙郎囟炔钪獾臈l件來觸發(fā)。可以用于實現(xiàn)此處所述的技術(shù)的非易失性存儲系統(tǒng)的一個示例是使用NAND結(jié)構(gòu)的閃存系統(tǒng)，該NAND結(jié)構(gòu)包括夾在兩個選擇柵之間、串聯(lián)布置多個晶體管。串聯(lián)晶體管和選擇柵被稱為NAND串。圖I是示出一個NAND串的頂視圖。圖2是其等效電路。圖I和2中描繪的NAND串包括夾在第一(漏極側(cè))選擇柵120與第二 (源極側(cè))選擇柵122之間的、串聯(lián)的四個晶體管100、102、104和106。選擇柵120經(jīng)由位線接觸126將NAND串連接到位線。選擇柵122將NAND串連接到源線128。選擇柵120通過向選擇線S⑶施加適當(dāng)?shù)碾妷簛砜刂啤＞w管100、102、104和106中的每個均具有控制柵和浮置柵。例如，晶體管100具有控制柵100CG和浮置柵100FG。晶體管104包括控制柵104CG和浮置柵104FG。晶體管106包括控制柵106CG和浮置柵106FG?？刂茤?00CG連接到字線WL3，控制柵102CG連接到字線WL2，控制柵104CG連接到字線WLl，并且控制柵106CG連接到字線WL0。注意，盡管圖I和2示出了 NAND串中的四個存儲器單元，但是僅提供這四個存儲器單元的使用作為示例。NAND串可以具有少于四個存儲器單元或者多于四個存儲器單元。例如，一些NAND串將包括八個存儲器單元、16個存儲器單元、32個存儲器單元、64個存儲器單元、128個存儲器單元等等。此處的討論不限于NAND串中的任意特定數(shù)量的存儲器單元。一個實施例使用具有66個存儲器單元的NAND串，其中，64個存儲器單元用于存儲數(shù)據(jù)，并且兩個存儲器單元被稱為偽存儲器單元，這是因為它們不存儲數(shù)據(jù)。使用NAND結(jié)構(gòu)的閃存系統(tǒng)的典型架構(gòu)將包括若干個NAND串。每個NAND串通過其由選擇線SGS控制的源選擇柵連接到公共源線，并且通過其由選擇線SGD控制的漏選擇柵而連接到其相關(guān)聯(lián)的位線。每條位線和經(jīng)由位線接觸連接到該位線的相應(yīng)NAND串包括存儲器單元陣列的列。位線被多個NAND串共享。通常，位線在垂直于字線的方向上在NAND串頂部延伸并且連接到讀出放大器。在以下美國專利/專利申請中提供了 NAND型閃存及其操作的相關(guān)示例，它們的全部內(nèi)容通過引用合并于此美國專利第5，570，315號；美國專利第5，774，397號；美國專利第6，046，935號；美國專利第6，456，528號以及美國專利公開第US2003/0002348號。除了 NAND閃存之外，也可以使用其它類型的非易失性存儲裝置。例如，非易失性存儲裝置由使用用于存儲電荷的電介質(zhì)層的存儲器單元制成。取代之前描述的導(dǎo)電浮置柵元件，使用電介質(zhì)層。Eitan等人的“NR0M:A Novel Localized Trapping, 2_BitNonvolatile Memory Cell，，，IEEEElectron Device Letters, vol. 21，no. 11，2000 年 11月，543-545頁已描述了利用這種電介質(zhì)存儲元件的存儲器裝置。0N0電介質(zhì)層延伸跨越源擴散和漏擴散之間的溝道。關(guān)于一個數(shù)據(jù)位的電荷位于與漏相鄰的電介質(zhì)層中，并且關(guān)于其它數(shù)據(jù)位的電荷位于與源相鄰的電介質(zhì)層中。美國專利第5，768，192號和第6，011，725 號公開了具有夾在兩個二氧化硅層之間的俘獲電介質(zhì)的非易失性存儲器單元。通過分開地讀取電介質(zhì)內(nèi)的空間上分開的電荷存儲區(qū)域的二進制狀態(tài)來實現(xiàn)多狀態(tài)數(shù)據(jù)存儲裝置。還可以使用基于M0N0S或TANOS類型的結(jié)構(gòu)或納米晶體的非易失性存儲裝置。也可以使用其它類型的非易失性存儲裝置。圖3示出了具有用于并行地對存儲器單元(例如，NAND多狀態(tài)閃存)的頁(或其它單位)進行讀取和編程的讀/寫電路的存儲器裝置210。存儲器裝置210可包括一個或多個存儲器裸片或芯片212。存儲器裸片(或集成電路)212包括存儲器單元陣列(二維或三維)200、控制電路220以及讀/寫電路230A和230B。在一個實施例中，各種外圍電路對存儲器陣列200的存取在該陣列的相對側(cè)以對稱形式來實現(xiàn)，以使得每側(cè)的存取線和電路的密度可以減半。讀/寫電路230A和230B包括允許并行地對存儲器單元的頁進行讀取或編程的多個感測塊300。存儲器陣列200可經(jīng)由行解碼器240A和240B通過字線以及經(jīng)由列解碼器242A和242B通過位線來尋址。字線和位線是控制線的示例。在典型實施例中，控制器244包括在與一個或多個存儲器裸片212相同的存儲器裝置210(例如，可拆卸存儲卡或封裝)中。命令和數(shù)據(jù)經(jīng)由線232在主機與控制器244之間傳送并且經(jīng)由線234在控制器與一個或多個存儲器裸片212之間傳送。控制電路220與讀/寫電路230A和230B配合，以對存儲器陣列200執(zhí)行存儲器操作?？刂齐娐?20包括狀態(tài)機222、片上地址解碼器224、功率控制模塊226以及溫度傳感器228。狀態(tài)機222提供存儲器操作的芯片級控制。片上地址解碼器224在主機或存儲器控制器使用的硬件地址與解碼器240A、240B、242A和242B使用的硬件地址之間提供地址接口。功率控制模塊226控制在存儲器操作期間供應(yīng)到字線和位線的功率和電壓。在一個實施例中，功率控制模塊226包括可以產(chǎn)生比供電電壓大的電壓的一個或多個電荷泵?？刂齐娐?20為行解碼器240A和204B以及列解碼器242A和242B提供地址線ADDR。列解碼器242A和242B經(jīng)由標(biāo)記為數(shù)據(jù)1/0的信號線將數(shù)據(jù)提供到控制器244。溫度傳感器228可以是本領(lǐng)域公知的模擬或數(shù)字溫度傳感器。在一個實施例中，在與存儲器芯片212不同的裸片(或集成電路)上實現(xiàn)控制器244。在一些實施例中，控制器244與主機和控制電路220以及解碼器連接。在一些實施例中，控制器244與讀/寫電路連接。在一個實施例中，控制電路220、功率控制電路226、解碼器電路224、狀態(tài)機電路222、解碼器電路242A、解碼器電路242B、解碼器電路240A、解碼器電路240B、讀/寫電路230A、讀/寫電路230B、溫度傳感器228和/或控制器244中的一個或任意組合可以被稱為一個或多個管理電路。一個或多個管理電路執(zhí)行此處描述的處理。圖4描繪了存儲器單元陣列200的示例性結(jié)構(gòu)。在一個實施例中，存儲器單元陣列被劃分成大量的存儲器單元塊(例如，塊O至1023，或者其它數(shù)量的塊)。如通常對于閃存系統(tǒng)，塊是擦除的單位。即，每個塊包括一起被擦除的最小數(shù)量的存儲器單元。也可以使用其它擦除單位。塊包含經(jīng)由位線(例如，位線BLO至BL69，623)和字線(WLO、WL1、WL2、WL3)存取的NAND串的集合。圖4示出了串聯(lián)連接以形成NAND串的四個存儲器單元。盡管示出每個NAND串中包括四個單元，但是可以使用多于或少于四個(例如，在NAND串上可以有16、32、64、128或其它數(shù)量的存儲器單元)。NAND串的一端經(jīng)由漏選擇柵(連接到選擇柵漏線S⑶)連接到相應(yīng)位線，并且另一端經(jīng)由源選擇柵(連接到選擇柵源線SGS)連接到源線。每個塊通常被劃分成多個頁。在一個實施例中，頁是編程的單位。也可以使用其·它編程單位。一個或多個數(shù)據(jù)頁通常存儲在一行存儲器單元中。例如，一個或多個數(shù)據(jù)頁可存儲在連接到公共字線的存儲器單元中。頁可以存儲一個或多個扇區(qū)。扇區(qū)包括用戶數(shù)據(jù)和開銷數(shù)據(jù)(也稱為系統(tǒng)數(shù)據(jù))。用戶數(shù)據(jù)的扇區(qū)通常為512字節(jié)，與磁盤驅(qū)動器中的扇區(qū)的大小相對應(yīng)。大量的頁形成塊，在任何情況下均為從8頁例如直到32、64、128或更多頁。也可以使用不同大小的塊、頁以及扇區(qū)。另外，塊可以具有多于或少于69，624條位線。圖5是被分割成稱為感測模塊480的核心部分和公共部分490的單獨感測塊300的框圖。在一個實施例中，將存在針對每條位線的單獨感測模塊480和針對多個感測模塊480的集合的一個公共部分490。在一個示例中，感測塊將包括一個公共部分490和八個感測模塊480。組中的每個感測模塊將經(jīng)由數(shù)據(jù)總線472與相關(guān)聯(lián)的公共部分通信。一個示例可以在美國專利申請公開2006/0140007中找到，其全部內(nèi)容通用引用合并于此。感測模塊480包括確定連接位線中的傳導(dǎo)電流是高于還是低于預(yù)定水平的感測電路470。在一些實施例中，感測模塊480包括通常被稱為的電路。感測模塊480還包括用于設(shè)置連接的位線上的電壓條件的位線鎖存器482。例如，位線鎖存器482中鎖存的預(yù)定狀態(tài)將導(dǎo)致連接的位線被拉至指定編程禁止的狀態(tài)(例如，Vdd),以將存儲器單元鎖定而不對其編程。公共部分490包括處理器492、數(shù)據(jù)鎖存器集合494以及耦合在數(shù)據(jù)鎖存器集合494與數(shù)據(jù)總線420之間的I/O接口 496。處理器492執(zhí)行計算。例如，其功能之一是確定感測的存儲器單元中存儲的數(shù)據(jù)，并且將所確定的數(shù)據(jù)存儲在數(shù)據(jù)鎖存器集合中。數(shù)據(jù)鎖存器集合494用于存儲在讀取操作期間由處理器492確定的數(shù)據(jù)位。其還用于存儲在編程操作期間從數(shù)據(jù)總線420輸入的數(shù)據(jù)位。所輸入的數(shù)據(jù)位表示打算被編程到存儲器中的寫入數(shù)據(jù)。I/O接口 496提供數(shù)據(jù)鎖存器494與數(shù)據(jù)總線420之間的接口。在讀取或感測期間，系統(tǒng)的操作在狀態(tài)機222的控制之下，狀態(tài)機222 (使用功率控制226)控制到所尋址的存儲器單元的不同控制柵電壓的供應(yīng)。在步進通過與存儲器支持的各種存儲器狀態(tài)對應(yīng)的各種預(yù)定義控制柵電壓時，感測模塊480可在這些電壓之一處跳閘(trip)，并且輸出將經(jīng)由總線472從感測模塊480提供到處理器492。此時，處理器492通過考慮感測模塊的跳閘事件和關(guān)于經(jīng)由輸入線493從狀態(tài)機施加的控制柵電壓的信息來確定所得到的存儲器狀態(tài)。然后，處理器492計算對于存儲器狀態(tài)的二進制編碼并且將所得到的數(shù)據(jù)位存儲在數(shù)據(jù)鎖存器494中。在核心部分的另一實施例中，位線鎖存器482起雙重作用，既作為用于鎖存感測模塊480的輸出的鎖存器又作為如上所述的位線鎖存器。預(yù)期一些實現(xiàn)將包括多個處理器492。在一個實施例中，每個處理器492將包括輸出線(圖5中未繪出)，以使得各條輸出線線或在一起。在一些實施例中，輸出線在連接到線或線之前被反向。該配置使得能夠在編程驗證處理期間對編程處理何時完成進行快速確定，這是因為接收線或線的狀態(tài)機可以確定何時所有被編程的位都已達到期望電平。例如，當(dāng)各個位均到達其期望電平時，關(guān)于該位的邏輯零將被發(fā)送到線或線(或者數(shù)據(jù)一被取反)。當(dāng)所有位都輸出數(shù)據(jù)O (或者數(shù)據(jù)I取反)時，則狀態(tài)機知道要終止編程處理。在每個處理器與八個感測模塊通信的實施例中，狀態(tài)機(在一些實施例中)可能需要讀取線或線八次，將或邏輯添加到處理器492以累積相關(guān)聯(lián)的位線的結(jié)果，以使得狀態(tài)機僅需要讀取線或線一次。數(shù)據(jù)鎖存器堆棧494包含與感測模塊對應(yīng)的數(shù)據(jù)鎖存器的堆棧。在一個實施例中，每個感測模塊480存在三個(或者四個或其它數(shù)量)數(shù)據(jù)鎖存器。在一個實施例中，鎖存 器是每位一個。在編程或驗證期間，要編程的數(shù)據(jù)從數(shù)據(jù)總線420存儲在數(shù)據(jù)鎖存器集合494中。在驗證處理期間，處理器492監(jiān)視相對于期望存儲器狀態(tài)的驗證存儲器狀態(tài)。當(dāng)二者一致時，處理器492設(shè)置位線鎖存器482以使得位線被拉至指定編程禁止的狀態(tài)。這禁止了耦合到該位線的存儲器單元被進一步編程，即使該存儲器單元在其控制柵上經(jīng)受了編程脈沖也是如此。在其它實施例中，處理器初始加載位線鎖存器482，并且感測電路在驗證處理期間將其設(shè)置為禁止值。在一些實現(xiàn)中(但不是要求的)，數(shù)據(jù)鎖存器被實現(xiàn)為移位寄存器，以使得存儲在其中的并行數(shù)據(jù)被轉(zhuǎn)換為用于數(shù)據(jù)總線420的串行數(shù)據(jù)，并且反之亦然。在一個優(yōu)選實施例中，與存儲器單元的讀/寫塊對應(yīng)的所有數(shù)據(jù)鎖存器可以鏈接在一起以形成塊移位寄存器，以使得數(shù)據(jù)塊可以通過串行傳輸而輸入或輸出。特別地，調(diào)節(jié)讀/寫模塊組以使得其數(shù)據(jù)鎖存器集合中的每個均將數(shù)據(jù)順序地移入或移出數(shù)據(jù)總線，正如對于整個讀/寫塊它們是移位寄存器的一部分一樣。關(guān)于感測操作和讀出放大器的附加信息可以以下在文獻中找到(1)美國專利申請公開第 2004/0057287 號，“Non-Volatile Memory AndMethod With Reduced SourceLine Bias Errors”，公開于2004年3月25日；(2)美國專利申請公開第2004/0109357號，“Non-Volatile Memory AndMethod with Improved Sensing，，，公開于 2004 年 6 月10日；(3)美國專利申請公開第20050169082號；(4)美國專利公開2006/0221692，題為“Compensating for Coupling During Read Operations of Non-VolatileMemory，，,發(fā)明人Jian Chen，提交于2005年4月5日；以及(5)美國專利申請公開第2006/0158947號，題為 “Reference Sense Amplifier ForNon-Volatile Memory，，，發(fā)明人 Siu Lung Chan 和Raul-Adrian Cernea，提交于2005年12月28日。以上列出的所有五個專利文獻通過引用將其全文合并于此。在成功編程處理(帶有驗證)結(jié)束時，適當(dāng)?shù)兀鎯ζ鲉卧拈撝惦妷簯?yīng)該在編程的存儲器單元的一個或多個閾值電壓分布內(nèi)或者在用于擦除的存儲器單元的閾值電壓分布內(nèi)。圖6示出了當(dāng)每個存儲器單元存儲兩個數(shù)據(jù)位時，存儲器單元陣列的示例閾值電壓分布(對應(yīng)于數(shù)據(jù)狀態(tài))。然而，其它實施例可使用每個存儲器單元多于或少于兩個數(shù)據(jù)位(例如，諸如每個存儲器單元三個或四個或者更多個數(shù)據(jù)位)。圖6示出了擦除的存儲器單元的第一閾值電壓分布E。還繪出了編程的存儲器單兀的三個閾值電壓分布A、B和C。在一個實施例中，E分布中的閾值電壓為負且A、B和C分布中的閾值電壓為正。圖6的每個獨特的閾值電壓分布對應(yīng)于數(shù)據(jù)位集合的預(yù)定值。被編程到存儲器單元中的數(shù)據(jù)與該單元的閾值電壓電平之間的特定關(guān)系取決于用于單元的數(shù)據(jù)編碼方案。例如，美國專利第6，222，762號和美國專利申請公開第2004/0255090號描述了用于多狀態(tài)閃存單元的各種數(shù)據(jù)編碼方案，這兩個專利的全部內(nèi)容通過引用合并于此。在一個實施例中，使用格雷碼分配將數(shù)據(jù)值分配給閾值電壓范圍，以使得如果浮置柵的閾值電壓錯誤地移位到其鄰近的物理狀態(tài)，則僅一位將受影響。一個示例將“11”分配給閾值電壓范圍E (狀態(tài)E)，將“10”分配給閾值電壓范圍A (狀態(tài)A)，將“00”分配給閾值電壓范圍B (狀態(tài)B)，并且將“01”分配給閾值電壓范圍C (狀態(tài)C)。然而，在其它實施例中，不使用格雷碼。盡管圖6示出了四個狀態(tài)，但是本發(fā)明也可以與其它多狀態(tài)結(jié)構(gòu)一起使用，其·它多狀態(tài)結(jié)構(gòu)包括具有多于狀態(tài)或少于四個狀態(tài)的結(jié)構(gòu)。圖6還示出了三個用于從存儲器單元讀取數(shù)據(jù)的讀取參考電壓Vra、Vrb和Vrc(也稱為讀取比較電平/值)。通過測試給定的存儲器單元的閾值電壓是高于還是低于Vra、Vrb和Vrc，系統(tǒng)可以確定存儲器單元處于何種狀態(tài)。例如，如果存儲器單元具有小于Vra的閾值電壓，則認為其處于狀態(tài)E。如果存儲器單元具有小于Vrb且大于Vra的閾值電壓，則認為其處于狀態(tài)A。如果存儲器單元具有小于Vrc且大于Vrb的閾值電壓，則認為其處于狀態(tài)B。如果存儲器單元具有大于Vrc的閾值電壓，則認為其處于狀態(tài)C。圖6還示出了三個驗證參考電壓Vva、Vvb和Vvc (也稱為驗證比較值/電平)。當(dāng)將存儲器單元編程到狀態(tài)A時，系統(tǒng)將測試這些存儲器單元是否具有大于或等于Vva的閾值電壓。當(dāng)將存儲器單元編程到狀態(tài)B時，系統(tǒng)將測試存儲器單元是否具有大于或等于Vvb的閾值電壓。當(dāng)將存儲器單元編程到狀態(tài)C時，系統(tǒng)將確定存儲器單元是否具有其大于或等于Vvc的閾值電壓。在一個實施例中，公知為完全序列編程，可以將存儲器單元從已擦除狀態(tài)E直接到已編程狀態(tài)A、B或C中任一個。例如，可首先擦除要編程的存儲器單元群體，以使得該群體中的所有存儲器單元處于已擦除狀態(tài)E。然后，使用編程處理將存儲器單元直接編程到狀態(tài)A、B或C。在一些存儲器單元正被從狀態(tài)E編程到狀態(tài)A的同時，其它存儲器單元正被從狀態(tài)E編程到狀態(tài)B和/或被從狀態(tài)E編程到狀態(tài)C。圖7示出了對存儲關(guān)于兩個不同頁(下部頁和上部頁)的數(shù)據(jù)的多狀態(tài)存儲器單元編程的兩階段技術(shù)的一個示例。描繪了四個狀態(tài)狀態(tài)E (11)、狀態(tài)A (10)、狀態(tài)B (00)和狀態(tài)C(01)。對于狀態(tài)E，兩個頁均存儲“I”。對于狀態(tài)A，下部頁存儲“O”且上部頁存儲“I”。對于狀態(tài)B，兩個頁均存儲“O”。對于狀態(tài)C，下部頁存儲“I”且上部頁存儲“O”。注意，盡管已將特定的位模模式分配給每個狀態(tài)，但是也可分配不同的位模模式。在第一編程階段中，根據(jù)要編程到下部邏輯頁中的位來設(shè)置存儲器單元的閾值電壓電平。如果該位是邏輯“1”，則因為各個存儲器單元由于先前已被擦除而處于適當(dāng)狀態(tài)，所以閾值電壓不變。然而，如果要編程的位是邏輯“0”，則將該單元的閾值電平增加到狀態(tài)A，如箭頭504所示。這結(jié)束了第一編程階段。在第二編程階段中，根據(jù)正被編程到上部邏輯頁中的位來設(shè)置存儲器單元的閾值電壓電平。如果上部邏輯頁的位要存儲邏輯“1”，則由于存儲器單元取決于對下部頁的位的編程而處于狀態(tài)E或A之一，因此不發(fā)生編程，其中狀態(tài)E和A兩者均帶有為“ I ”的上部頁的位。如果上部頁的位為邏輯“0”，則閾值電壓變動。如果第一階段導(dǎo)致存儲器單元保持在已擦除狀態(tài)E，則在第二階段對存儲器單元編程以使得閾值電壓增加到位于狀態(tài)C內(nèi)，如箭頭502所描繪的。如果作為第一編程階段的結(jié)果存儲器單元已被編程到狀態(tài)A，則在第二階段進一步對存儲器單元編程，以使得閾值電壓增加到位于狀態(tài)B內(nèi)，如箭頭506所描繪的。第二階段的結(jié)果是將存儲器單元編程到被指定為對于上部頁存儲邏輯“O”而不改變下部頁的數(shù)據(jù)的狀態(tài)。在一個實施例中，如果寫入足夠的數(shù)據(jù)以填滿整個頁，則可以設(shè)立系統(tǒng)以執(zhí)行完全序列寫入。如果針對全部頁沒有寫入足夠的數(shù)據(jù)，則編程處理可以以所接收的數(shù)據(jù)對下部頁編程。然后，當(dāng)接收到隨后的數(shù)據(jù)時，系統(tǒng)將對上部頁編程。在又一實施例中，系統(tǒng)可以以對下部頁編程的模式開始寫入，并且如果隨后接收到足夠的數(shù)據(jù)以填滿整個(或者大 部分)字線存儲器單元則轉(zhuǎn)換為完全序列編程模式。在美國專利申請2006/0126390中公開了這樣的實施例的更多細節(jié)，其全部內(nèi)容通過引用合并于此。圖8A至SC描述了用于對非易失性存儲器編程的另一多階段編程處理。圖8A至SC的處理通過對于任意特定的存儲器單元，關(guān)于特定頁在對先前頁的鄰近存儲器單元寫入之后對該特定存儲器單元寫入，減少了浮置柵間的耦合。在圖8A至SC教導(dǎo)的處理的實現(xiàn)的一個示例中，非易失性存儲器單元針對每個存儲器單元存儲兩個數(shù)據(jù)位，使用四個數(shù)據(jù)狀態(tài)。例如，假設(shè)狀態(tài)E是已擦除狀態(tài)，并且狀態(tài)A、B和C是已編程狀態(tài)。圖9示出了狀態(tài)與所存儲的數(shù)據(jù)之間的關(guān)系的一個示例。狀態(tài)E存儲數(shù)據(jù)11。狀態(tài)A存儲數(shù)據(jù)01。狀態(tài)B存儲數(shù)據(jù)00。狀態(tài)C存儲數(shù)據(jù)10。這是格雷編碼的一個示例。也可以使用到物理數(shù)據(jù)狀態(tài)的其它數(shù)據(jù)編碼。每個存儲器單元存儲兩個數(shù)據(jù)頁。為了引用目的，這些數(shù)據(jù)頁將被稱為上部頁和下部頁；然而，也可以給予它們其它標(biāo)記。參考針對圖8A至SC的處理的狀態(tài)A，上部頁存儲數(shù)據(jù)O且下部頁存儲數(shù)據(jù)I。參考狀態(tài)B，兩個頁均存儲數(shù)據(jù)O。參考狀態(tài)C，下部頁存儲數(shù)據(jù)O且上部頁存儲數(shù)據(jù)I。圖8A至SC的編程處理是兩階段編程處理；然而，圖8A至SC的處理可以用于實現(xiàn)三階段處理、四階段處理等。在第一階段，對下部頁編程。如果下部頁要保留數(shù)據(jù)1，則存儲器單元狀態(tài)保持在狀態(tài)E。如果要將數(shù)據(jù)編程為0，則升高存儲器單元的電壓閾值以使得存儲器單元被編程到狀態(tài)B’。圖8A因此示出了從狀態(tài)E到狀態(tài)B’的存儲器單元編程。圖8A中描繪的狀態(tài)B’是中間狀態(tài)B ;因此，驗證點被描繪為低于Vvb的Vvb’。在一個實施例中，在將存儲器單元從狀態(tài)E編程到狀態(tài)B’之后，然后將關(guān)于其下部頁對NAND串中該存儲器單元的鄰近存儲器單元(在字線WLn+Ι上)進行編程。在對鄰近存儲器單元編程之后，浮置柵間的耦合效應(yīng)可提高較早編程的存儲器單元的明顯閾值電壓。這將具有如下效果將關(guān)于狀態(tài)B’的閾值電壓分布加寬為如圖8B的閾值電壓分布520所描繪的分布。閾值電壓分布的這種明顯加寬將在對上部頁編程時被修正。圖SC描繪了對上部頁進行編程的處理。如果存儲器單元處于已擦除狀態(tài)E并且上部頁要保持在1，則存儲器單元將保持在狀態(tài)E。如果存儲器單元處于狀態(tài)E且其上部頁數(shù)據(jù)要被編程為O，則將提高該存儲器單元的閾值電壓，以使得該存儲器單元處于狀態(tài)A。如果存儲器單元處于中間閾值電壓分布520且上部頁數(shù)據(jù)要保持在1，則將該存儲器單元編程到最終狀態(tài)C。如果存儲器單元處于中間閾值電壓分布520并且上部頁數(shù)據(jù)要變成數(shù)據(jù)
O,則該存儲器單元將處于狀態(tài)B。由于僅鄰近存儲器單元的上部頁編程將對給定存儲器單元的明顯閾值電壓具有影響，因此圖8A至SC描繪的處理減小了浮置柵間的耦合的影響。盡管圖8A至SC提供了關(guān)于四個數(shù)據(jù)狀態(tài)和兩個數(shù)據(jù)頁的示例，但是圖8A至SC教導(dǎo)的概念可以應(yīng)用于具有多于或少于四個狀態(tài)以及不同于兩頁的其它實現(xiàn)。關(guān)于圖8A至SC的編程處理的更多細節(jié)可以在通過引用而合并于此的美國專利第7，196，928號中找到。圖IOA至IOD描述了另一多狀態(tài)編程處理，該處理對連接到公共字線的存儲器單元進行編程并且可以以與圖8A至SC的處理類似的方式來使用。圖IOA至IOD的處理的第一階段包括首先將目標(biāo)為閾值電壓分布B和C的存儲器單元編程到中間閾值電壓分布B’， 如圖IOA中的閾值電壓分布530所描繪的。然后，對鄰近字線執(zhí)行該第一階段，這使得中間閾值電壓分布由于來自鄰近浮置柵的耦合而加寬(參見圖10B)。第二編程階段包括對目標(biāo)為閾值電壓分布C的那些存儲器單元從B’進行編程(參見圖10C)。編程處理的第三階段包括將存儲器單元從分布E編程到分布A以及從分布B’編程到分布B (參見圖10D)。圖11是描述用于操作非易失性存儲器(諸如圖3的系統(tǒng)(或其它系統(tǒng)))的處理的一個實施例的流程圖。在步驟600中，接收對數(shù)據(jù)進行編程的請求。該請求可以來自主機、另一裝置或控制器?？梢栽诳刂破鳌⒖刂齐娐?、狀態(tài)機或其它裝置處接收該請求。在步驟602中，響應(yīng)于請求，控制器、控制電路、狀態(tài)機或其它裝置將確定閃存單元的哪些塊將用于存儲數(shù)據(jù)。在步驟604中，將使用上述編程處理(或其它編程處理)中的任意編程處理將數(shù)據(jù)編程到所確定的塊中。在步驟606中，將讀取編程后的數(shù)據(jù)一次或多次。在步驟604與606之間存在虛線，這是由于在這兩個步驟之間會經(jīng)過不可預(yù)測的時間量，并且不響應(yīng)于步驟604執(zhí)行步驟606。相反，響應(yīng)于讀取數(shù)據(jù)的請求或其它事件而執(zhí)行步驟606。圖12是描述用于對塊中的存儲器單元進行編程的編程處理的流程圖。圖12的處理是圖11的步驟604的一個實施例。在步驟632中，在編程之前擦除(按塊或按其它單位)存儲器單元。在一個實施例中，通過使P阱提高至擦除電壓(例如20伏)足夠的時段并且使所選塊的字線接地同時源線和位線浮置來擦除存儲器單元。因此，將強電場施加到所選擇的存儲器單元的溝道氧化物層，并且在浮置柵的電子通常通過福勒-諾德漢(Fowler-Nordheim)隧道效應(yīng)而被發(fā)射到襯底側(cè)時擦除所選擇的存儲器單元。隨著電子從浮置柵被傳送到P阱區(qū)域，所選擇的存儲器單元的閾值電壓降低?？梢詫φ麄€存儲器陣列、各個塊或單元的其它單位來執(zhí)行擦除。也可以使用其它用于擦除的技術(shù)。在步驟634中，執(zhí)行軟編程以縮窄已擦除存儲器單元的閾值電壓分布。作為擦除處理的結(jié)果，一些存儲器單元會處于比所需更深的已擦除狀態(tài)。軟編程可以施加編程脈沖以將較深的已擦除存儲器單元的閾值電壓變換至仍處于已擦除狀態(tài)的有效范圍中的較高閾值電壓。在步驟636中，如此處所述的那樣對塊的存儲器單元進行編程。圖12的處理可以在狀態(tài)機、控制器或者狀態(tài)機和控制器的組合的指導(dǎo)下、使用上述各種電路來執(zhí)行。例如，控制器可向狀態(tài)機發(fā)出命令和數(shù)據(jù)以對數(shù)據(jù)編程。作為響應(yīng)，狀態(tài)機可操作上述電路以執(zhí)行編程操作。圖13是描述用于對連接到公共字線的存儲器單元執(zhí)行編程的處理的一個實施例的流程圖。圖13的處理可以在圖12的步驟636期間執(zhí)行一次或多次。例如，圖13的處理可以用于將存儲器單元(例如，完全序列編程)從狀態(tài)E直接編程為狀態(tài)A、B或C中的任意狀態(tài)。替選地，圖13的處理可以用于執(zhí)行圖7、圖8A至8C、圖IOA至IOD或者其它編程方案的處理的階段中的一個階段或每個階段。例如，當(dāng)執(zhí)行圖8A至SC的處理時，圖13的處理用于實現(xiàn)第一階段，第一階段包括將存儲器單元中的一些從狀態(tài)E編程為狀態(tài)B’。圖13的處理然后可以再次用于實現(xiàn)第二階段，第二階段包括將存儲器單元中的一些從狀態(tài)E編程為狀態(tài)A或者從狀態(tài)B’編程為狀態(tài)B和C。在圖13的步驟768中，使用溫度傳感器228感測當(dāng)前溫度。該溫度讀數(shù)存儲在存儲器陣列或其它非易失性存儲裝置中。在一些實施例中，溫度讀數(shù)直接被發(fā)送到控制器244用于由控制器存儲。在一些實現(xiàn)中，溫度可以由不在存儲器電路上(例如，在控制器上、在主機上或者其它位置)的傳感器來感測。通常，將在編程操作期間施加到控制柵的編程電壓施加為一系列編程脈沖。在編程脈沖之間是用于執(zhí)行驗證的一個或多個驗證脈沖的集合。在許多實現(xiàn)中，編程脈沖的幅度隨著每個相繼的脈沖而以預(yù)定步長增加。在圖13的步驟770中，將編程電壓(Vpgm)初始化為開始幅度(例如廣12至16V或其它適當(dāng)電平)，并且將狀態(tài)機222保持的編程計數(shù)PC 初始化為I。在步驟772中，將編程信號Vpgm的編程脈沖施加到所選擇的字線(選擇用于編程的字線)。在一個實施例中，正被編程的存儲器單元組都連接到同一字線(所選擇的字線)。未選擇的字線接收一個或多個升壓電壓(例如廣9伏)以執(zhí)行本領(lǐng)域公知的升壓方案。在一個實施例中，如果應(yīng)該對存儲器單元編程，則將相應(yīng)的位線接地。另一方面，如果存儲器單元應(yīng)該保持在其當(dāng)前閾值電壓，則相應(yīng)的位線連接到Vdd以禁止編程。在步驟772中，同時將編程脈沖施加到連接到所選擇的字線的所有存儲器單元，以使得同時對連接到所選擇的字線的所有存儲器單元進行編程。即，它們同時(或者在重疊時間期間)被編程。以此方式，連接到所選擇的字線的所有存儲器單元將同時使其閾值電壓改變，除非它們被鎖定不進行編程。在步驟774中，使用適當(dāng)?shù)哪繕?biāo)電平集合執(zhí)行一次或多次驗證操作來驗證適當(dāng)?shù)拇鎯ζ鲉卧?。如果驗證為存儲器單元已達到其目標(biāo)，則鎖定其不再進行編程。用于將存儲器單元鎖定為不進行編程的一個實施例是將相應(yīng)的位線電壓升高到例如Vdd。在步驟776中，確定是否所有的存儲器單元都已達到其目標(biāo)閾值電壓。如果是，則編程處理完成并成功，這是因為所有所選擇的存儲器單元都被編程并被驗證至其目標(biāo)狀態(tài)。在步驟778中報告狀態(tài)“通過”。如果在步驟776中確定并不是所有存儲器單元都已達到其目標(biāo)閾值電壓，則編程處理前進到步驟780。在步驟780中，系統(tǒng)對尚未達到其目標(biāo)閾值電壓分布的存儲器單元的數(shù)量進行計數(shù)。即，系統(tǒng)對未通過驗證處理的單元的數(shù)量進行計數(shù)。該計數(shù)可以通過狀態(tài)機、控制器或其它邏輯來實現(xiàn)。在一種實現(xiàn)中，感測塊300 (參見圖3)中的每個將存儲其各個單元的狀態(tài)(通過/失敗)。這些值可以使用數(shù)字計數(shù)器來計數(shù)。如上所述，感測塊中的多個塊具有線或在一起的輸出信號。因此，檢查一條線可以表示大組的單元中的單元都通過了驗證。通過適當(dāng)?shù)亟M織線或在一起的線(例如，二級制樹狀結(jié)構(gòu))，可以使用二進制搜索方法來確定失敗的單元的數(shù)量。以這樣的方式，如果少量單元失敗，則迅速地完成計數(shù)。如果大量的單元失敗，則計數(shù)花費較長時間。更多信息可以在美國專利公開2008/0126676中找到，其全部內(nèi)容通過引用合并于此。在另一替選中，如果讀出放大器中的每個的相應(yīng)的存儲器單元已失敗，則該讀出放大器可以輸出模擬電壓或電流，并且可以使用模擬電壓或電流求和電路來對失敗的存儲器單元的數(shù)量進行計數(shù)。在一個實施例中，存在一個所計數(shù)的總數(shù)，其反映了當(dāng)前正編程的存儲器單元的未通過最后驗證步驟的總數(shù)。在另一實施例中，針對每個數(shù)據(jù)狀態(tài)保持單獨的計數(shù)。在步驟782中，確定來自步驟780的計數(shù)是否小于或等于預(yù)定限制。在一個實施例中，預(yù)定限制是在針對存儲器單元的頁的讀取處理期間可以通過ECC校正的位的數(shù)量。如果失敗的單元的數(shù)量小于或等于預(yù)定限制，則編程處理可以停止，并且在步驟778中報告狀態(tài)“通過”。在該情形下，對足夠的存儲器單元正確地進行了編程，以使得在讀取處理期間可以使用ECC來對尚未被完全編程的少量剩余存儲器單元進行校正。在一些實施例中，步驟780將針對每個扇區(qū)、每個目標(biāo)數(shù)據(jù)狀態(tài)或其它單位來對失敗單元的數(shù)量進行計數(shù)，并且將在步驟782中將這些計數(shù)單獨地或共同地與閾值進行比較。在另一實施例中，預(yù)定限制可以小于在讀取處理期間可以通過ECC校正的位的數(shù) 量，以允許未來的誤差。當(dāng)對少于頁的全部存儲器單元進行編程或僅比較對于一個數(shù)據(jù)狀態(tài)(或少于全部狀態(tài))的計數(shù)時，則預(yù)定限制可以是在針對存儲器單元的頁的讀取處理期間可以通過ECC校正的位數(shù)的一部分(按比例的或不按比例的)。在一些實施例中，該限制不是預(yù)定的。替代地，該限制基于已針對頁計數(shù)的誤差的數(shù)量、所執(zhí)行的編程-擦除循環(huán)的數(shù)量、溫度或其它標(biāo)準(zhǔn)而改變。如果失敗單元的數(shù)量小于預(yù)定限制，則編程處理在步驟784處繼續(xù)并且對編程限制值(PL)檢查編程計數(shù)PC。編程限制值的一個示例是20;然而，可以使用其它值。如果編程計數(shù)PC不小于編程限制值PL，則編程處理被認為已失敗，并且在步驟788中報告失敗狀態(tài)。如果編程計數(shù)PC小于編程限制值PL，則處理在步驟786處繼續(xù)，在該時間期間，編程計數(shù)PC以I遞增，并且編程電壓Vpgm步進上升到下一幅度。例如，下一脈沖將具有比前一脈沖大一個步長(例如，O. I至O. 4伏的步長)的幅度。在步驟786之后，處理循環(huán)回到步驟772，并且將另一編程脈沖施加到所選擇的字線。在驗證操作(例如，步驟774)和讀取操作期間，將所選擇的字線連接到電壓，針對每次讀取操作來指定該電壓的電平(例如，Vra, Vrb和Vrc)或者針對每次驗證操作來指定該電壓的電平(例如，Vva, Vvb和Vvc)，以便確定所連接的存儲器單元的閾值電壓是否已達到這樣的電平。在施加字線電壓之后，測量存儲器單元的傳導(dǎo)電流，以確定存儲器單元是否響應(yīng)于施加到字線的電壓而接通。如果傳導(dǎo)電流被測量為大于特定值，則認為存儲器單元接通并且施加到字線的電壓大于存儲器單元的閾值電壓。如果傳導(dǎo)電流被測量為不大于特定值，則認為存儲器單元沒有接通并且施加到字線的電壓不大于存儲器單元的閾值電壓。存在多種測量讀取或驗證操作期間的存儲器單元的傳導(dǎo)電流的方式。在一個示例中，根據(jù)在讀出放大器中對專用電容器放電或充電的速率來測量存儲器單元的傳導(dǎo)電流。在另一示例中，所選擇的存儲器單元的傳導(dǎo)電流允許(或者不允許)包括該存儲器單元的NAND串對相應(yīng)的位線放電。在一段時間之后測量該位線上的電壓，以了解該位線是否已被放電。注意，這里描述的技術(shù)可以與本領(lǐng)域公知的不同方法一起使用來進行驗證/讀取。關(guān)于驗證/讀取的更多信息可以在以下專利文獻中找到，其全部內(nèi)容通過引用而合并于此
(I)美國專利申請公開第2004/0057287號；(2 )美國專利申請公開第2004/0109357號；(3 )美國專利申請公開第2005/0169082號；以及(4)美國專利申請公開第2006/0221692號。根據(jù)本領(lǐng)域公知的技術(shù)來執(zhí)行上述擦除、讀取和驗證操作。因此，本領(lǐng)域技術(shù)人員可以改變所說明的細節(jié)的多處。也可以使用本領(lǐng)域公知的其它擦除、讀取和驗證技術(shù)。在完成編程之后，存儲器單元將處于一個或多個閾值電壓分布中，如圖6至10所描繪的。此時，數(shù)據(jù)可用于讀取。在許多情況下，可以在緊挨著編程的時間之后的時間讀取數(shù)據(jù)。在一些實例中，編程期間的存儲器系統(tǒng)的溫度可與執(zhí)行讀取操作時的溫度不相同。該溫度改變可以影響性能，包括將誤差引入到讀取操作中。公知的是，集成電路在不同的溫度范圍中行為將不同?，F(xiàn)有的存儲器系統(tǒng)通過基于溫度調(diào)整讀取/驗證比較電平、位線電流、感測安培、選擇柵上的控制柵電壓以及體偏置狀況來對溫度進行補償。已觀察到，當(dāng)在編程時與讀取時之間存在明顯的溫度變化時，讀取處理會失敗。當(dāng)溫度增加時，閾值電壓分布趨于向下變動。還觀察到，較高的狀態(tài)(例如，C狀態(tài))將比較低的狀態(tài)(例如，A狀態(tài))向下變動更多。 對于將數(shù)據(jù)狀態(tài)設(shè)置為靠近彼此或者甚至重疊的存儲器系統(tǒng)，對于溫度變化的上述計數(shù)器措施可能無法足夠好地起作用以解決響應(yīng)于編程與讀取時間之間的溫度差的閾值電壓分布變寬。發(fā)明人觀察到對于響應(yīng)于執(zhí)行編程的時間與執(zhí)行讀取的時間之間的溫度變化的閾值電壓的各種變寬的一種解釋是由于鄰近存儲器單元對目標(biāo)存儲器單元提供的影響。即，鄰近存儲器單元的數(shù)據(jù)狀態(tài)將對目標(biāo)存儲器單元的TCO具有影響。影響目標(biāo)存儲器單元的鄰近存儲器單元包括在同一條字線上挨著目標(biāo)存儲器單元的存儲器單元或者在同一位線上挨著目標(biāo)存儲器單元的存儲器單元。另外，鄰近存儲器單元也可以相對于目標(biāo)存儲器單元為對角方向(例如，在一條位線上以及在一條字線上)。因此，提出了存儲器系統(tǒng)基于對存儲器編程的時間與讀取存儲器的時間之間的溫度差確定是否提供溫度補償。所提供的溫度補償將考慮溫度數(shù)據(jù)和鄰近的存儲器單元的數(shù)據(jù)狀態(tài)。圖14是描述基于溫度數(shù)據(jù)和鄰近存儲器單元的數(shù)據(jù)狀態(tài)而執(zhí)行溫度補償?shù)淖x取處理的流程圖。圖14的處理可以響應(yīng)于來自主機的讀取數(shù)據(jù)的請求而執(zhí)行或者可以作為用于讀取數(shù)據(jù)的內(nèi)部處理的一部分而執(zhí)行。在圖14的步驟800中，系統(tǒng)將確定溫度數(shù)據(jù)。在一個實施例中，系統(tǒng)將進行當(dāng)前溫度的讀取。在一個實施例中，存在與控制器244、狀態(tài)機222或者其它電路通信的溫度傳感器。在另一實施例中，使用存儲器芯片上的溫度傳感器228將溫度數(shù)據(jù)提供到狀態(tài)機222、控制器224或者其它電路。在另一實施例中，控制器224包括板上溫度傳感器。在另一實施例中，主機將溫度數(shù)據(jù)提供到控制器224。不需要用于獲得當(dāng)前溫度的特定裝置。步驟800還可以包括獲得歷史溫度數(shù)據(jù)，該歷史溫度數(shù)據(jù)包括對數(shù)據(jù)編程時存儲器系統(tǒng)的溫度。在步驟802中，系統(tǒng)將確定并施加適當(dāng)?shù)臏囟妊a償。步驟802是本領(lǐng)域公知的標(biāo)準(zhǔn)溫度補償。例如，可以基于當(dāng)前溫度或當(dāng)前溫度與對數(shù)據(jù)編程時存在的溫度之間的差來改變讀取比較電平、感測電流、讀出放大器性能以及其它操作條件。在步驟802中確定并應(yīng)用的溫度補償沒有考慮鄰近存儲元件狀態(tài)信息。在步驟804中，系統(tǒng)將獲得鄰近存儲元件狀態(tài)信息。例如，返回看圖4，假設(shè)要讀取的目標(biāo)存儲器單元是存儲器單元312。同一字線上的鄰近存儲器單元的兩個示例是存儲器單元314和316。同一位線上的鄰近單元也可以是鄰近的存儲器單元。圖14的步驟804包括確定存儲器單元314和/或316 (以及位于與存儲器單元312相同的位線上的其它存儲器單元)的狀態(tài)(例如，E、A、B或C)。在步驟806中，系統(tǒng)將確定基于步驟804中獲得的鄰近存儲元件狀態(tài)信息以及溫度數(shù)據(jù)的附加溫度補償。以下提供步驟806的更多細節(jié)。在步驟808中，將在步驟806中確定的溫度補償應(yīng)用到步驟808中的讀取處理。以下提供步驟808的更多細節(jié)。在步驟810中，使用包括上述步驟802、806和808中的補償?shù)淖x取操作來感測目標(biāo)存儲器單元。在步驟812中，報告在目標(biāo)存儲器單元感測的數(shù)據(jù)。步驟812的示例包括將數(shù)據(jù)報告給控制器244，將來自控制器244的數(shù)據(jù)報告給主機，或者將數(shù)據(jù)顯示給用戶。注意，步驟的順序可以不同于圖14中描繪的這種順序。步驟中的多個步驟可以以不同的順序來執(zhí)行或者可以同時執(zhí)行。例如，可以在步驟810的感測目標(biāo)存儲器單元之前，在感測目標(biāo)存儲器單元期間或者在感測目標(biāo)存儲器單元之后，執(zhí)行兩組溫度補償(步驟802和步驟808)。另外，可以組合兩種類型的溫度補償或者可以僅使用步驟808的補償(省略步驟802的補償)。圖15是描述圖14的處理的一個示例實施例的流程圖。在該示例中，控制器244將基于編程時與讀取時之間的溫度差決定是否提供溫度補償。如果控制器確定溫度補償是必要的，則補償量將基于目標(biāo)存儲器單元的鄰近存儲元件的數(shù)據(jù)狀態(tài)。在一些實施例中，溫·度補償還基于編程與讀取之間的溫度差或當(dāng)前溫度。在以下關(guān)于圖15討論的示例中，由存儲器芯片212中的溫度傳感器228感測溫度，并且在控制器244的指導(dǎo)下提供補償。然而，在其它實施例中，圖15的處理可以用在如下實現(xiàn)中不是在存儲器芯片上測量溫度，而是由存儲器系統(tǒng)中的某個其它部件或存儲器系統(tǒng)外的其它部件來測量溫度，以補償依賴于溫度的機制。例如，在使用固態(tài)盤驅(qū)動器(SSD)的系統(tǒng)中，可從主機或SSD外部的其它部件獲得溫度，其中固態(tài)盤驅(qū)動器(SSD)使用閃存或其它非易失性存儲裝置存儲數(shù)據(jù)。SSD的控制器可以使用該溫度信息來補償溫度效應(yīng)，如這里所公開的那樣。溫度信息來自何處沒有關(guān)系。通過使用鄰近存儲元件數(shù)據(jù)狀態(tài)來提供附加溫度補償，存儲器系統(tǒng)可以解決由于對數(shù)據(jù)編程時與讀取數(shù)據(jù)時之間的溫度差而導(dǎo)致的閾值電壓的變寬和變動，以便防止和/或校正誤差。在圖15的步驟850中，控制器244從主機接收讀取數(shù)據(jù)的請求。在一個實施例中，不執(zhí)行步驟850并且作為內(nèi)部讀取處理的一部分來執(zhí)行圖15的處理(例如，電平調(diào)節(jié)、無用信息校正等)。在步驟852中，控制器244從溫度傳感器228請求溫度數(shù)據(jù)。在一個實施例中，控制器244將該請求傳送到狀態(tài)機222或控制電路220的其它部分，其將從溫度傳感器228獲得溫度數(shù)據(jù)。在步驟854中，存儲器芯片212將使用溫度傳感器228感測當(dāng)前溫度。在步驟856中，將溫度數(shù)據(jù)從控制電路220傳送到控制器244。在步驟858中，控制器244基于當(dāng)前溫度確定是否調(diào)整任意讀取(或者其它操作)參數(shù)。如果調(diào)整，則在步驟860中基于當(dāng)前溫度對讀取參數(shù)進行調(diào)整。在步驟860中進行的調(diào)整是本領(lǐng)域計數(shù)人員公知的，諸如改變讀取比較電平、感測電流、讀出放大器的操作、體偏置狀況等。調(diào)整的另一示例可以是執(zhí)行字線(或者存儲器單元的其它單位)上的所有存儲器單元的掃描，以獲得近似所掃描的整個存儲器單元群體的整個閾值電壓分布的數(shù)據(jù)。根據(jù)這些分布，系統(tǒng)可以識別最大點之間的最小點。這些最小點用于建立新的讀取比較電平。在一些實施例中，可以由存儲器212自動地執(zhí)行步驟852至 860。
在步驟860之后，控制器244將獲得對正讀取的數(shù)據(jù)第一次編程時的溫度數(shù)據(jù)。在一些實施例中，如果編程溫度例如存儲在同一字線上的額外單元中，則作為868的感測操作的一部分可獲得編程期間的溫度信息。如果在步驟858中控制器244確定不調(diào)整參數(shù)，則處理跳過步驟860并且直接進行到步驟862以獲得編程時的溫度數(shù)據(jù)。在一個實施例中，溫度傳感器228將來自編程和其它操作的溫度數(shù)據(jù)存儲在存儲器200或其它非易失性存儲裝置中。在步驟862中，控制器244可以識別正讀取的數(shù)據(jù)，并且控制控制電路220將獲得先前存儲的與對數(shù)據(jù)編程時相關(guān)聯(lián)的時間的溫度數(shù)據(jù)。作為步驟862的一部分將該溫度信息發(fā)送到控制器244。在步驟864中，控制器244將基于溫度的改變來調(diào)整讀取(或其它操作)參數(shù)。例如，在步驟856中，控制器244接收當(dāng)前溫度。在步驟862中，控制器244接收編程時的溫度。因此，通過將兩個溫度相減(例如，當(dāng)前的溫度減去先前的溫度)，控制器244知道編程時與讀取時(假設(shè)現(xiàn)在是讀取時)之間的溫度差。如果該溫度差大于閾值，則控制器244可基于溫度(例如，當(dāng)前溫度或溫度差)確定在步驟866中提供溫度補償。在步驟866中提供的補償是不基于鄰近存儲元件狀態(tài)數(shù)據(jù)的溫度補償。相反，該補償是傳統(tǒng)的溫度補償。
注意，如果在步驟864中，控制器244確定不提供溫度補償，則處理將跳過步驟866并且直接進行到步驟868。在步驟868中，控制器244將使得對目標(biāo)存儲器單元執(zhí)行一個或多個感測操作。步驟850的讀取請求可能將從多個存儲器單元請求數(shù)據(jù)，多個存儲器單元例如為從一條字線上的所有存儲器單元(或其子集)或者連接到多條字線的所有存儲器單元(或其子集)。執(zhí)行各種感測操作以獲得對于目標(biāo)存儲器單元的初始數(shù)據(jù)集合。步驟868還包括對于目標(biāo)存儲器單元的鄰近存儲器單元執(zhí)行感測操作。在一個實施例中，當(dāng)鄰近存儲器單元是同一字線上的那些存儲器單元時，則對同一字線上的所有存儲器單元執(zhí)行感測操作(獲得目標(biāo)存儲器單元的數(shù)據(jù))，還獲得鄰近存儲器單元的數(shù)據(jù)。在一些情況下，該目標(biāo)存儲器單元集合還可包括每個目標(biāo)存儲器單元的鄰近存儲器單元。在一些實施例中，在步驟868中感測的數(shù)據(jù)是尚未針對以下討論的溫度補償進行調(diào)整的初始數(shù)據(jù)。在一些實施例中，如果編程溫度例如存儲在同一字線上的額外存儲器單元中，則作為868的感測操作的一部分可獲得編程期間的溫度信息。在步驟870中，將來自感測操作的該初始信息從存儲器芯片212傳送到控制器244。在步驟872中，控制器確定使用基于鄰近存儲元件狀態(tài)信息和/或溫度信息的溫度補償讀取的最終數(shù)據(jù)。以下提供步驟872的更多細節(jié)。在步驟874中，控制器244報告該數(shù)據(jù)(參見圖14的步驟812)。注意，在以上圖15的討論中，溫度補償被執(zhí)行三次步驟860、步驟866和步驟872。在其它實施例中，溫度補償僅執(zhí)行一次(步驟872)或兩次(步驟872和步驟860或步驟866)。如上所述，所編程和讀取的數(shù)據(jù)可能具有誤差。為了修正這些誤差，系統(tǒng)使用ECC處理，該ECC處理在編程期間利用糾錯碼對數(shù)據(jù)編碼并且在讀取處理期間對數(shù)據(jù)解碼。圖16描繪了根據(jù)一個實施例的用于對可以使用的非易失性存儲裝置的數(shù)據(jù)進行編碼和解碼的系統(tǒng)。誤差校正控制用于檢測和校正非易失性存儲器陣列中的錯誤或不可靠數(shù)據(jù)的讀取。一般來說，根據(jù)編碼方案，一些附加的ECC或奇偶校驗位是根據(jù)輸入數(shù)據(jù)算出的并且存儲在存儲器陣列中。當(dāng)讀取時，輸入數(shù)據(jù)和ECC位均被讀取，并且解碼器使用輸入數(shù)據(jù)和ECC位這兩者來檢測是否存在誤差，并且在一些情況下，檢測哪些位中出現(xiàn)誤差。在一個實施例中，圖16的誤差校正控制系統(tǒng)可以被實現(xiàn)作為控制器244的一部分，盡管其可以使用不同的系統(tǒng)和架構(gòu)。圖16的系統(tǒng)包括編碼器880、非易失性存儲裝置882 (例如，存儲器陣列200)、LLR (對數(shù)似然比)表884和解碼器886。編碼器880接收要存儲在非易失性存儲裝置882中的用戶數(shù)據(jù)，該用戶數(shù)據(jù)也稱為信息位。信息位由矩陣i=[10]表示(注意，例如兩位僅用于示例目的，并且多個實施例具有長于兩位的碼字)。編碼器802實現(xiàn)誤差校正編碼處理，在誤差校正編碼處理中，將奇偶校驗位添加到信息位以提供由矩陣或碼字v=[1010]表示的數(shù)據(jù)，其中矩陣或碼字v=[1010]表示兩個奇偶校驗位已被附加到數(shù)據(jù)位。可以使用以更復(fù)雜的方式將輸入數(shù)據(jù)映射到輸出數(shù)據(jù)的其它技術(shù)，諸如下文中討論的那些技術(shù)?？梢允褂靡卜Q為Gallager碼的低密度奇偶校驗檢查(LDPC)碼。實際上，這樣的碼通常被應(yīng)用于跨越多個存儲元件而編碼的多個頁。關(guān)于LDPC的另外信息可以在 D. MacKay, Information Theory, Inference and Learning Algorithm, C ambridgeUniversity Press 2003, chapter 47中找到。然后,數(shù)據(jù)位可以通過將非易失性存儲元件集合中的每個非易失性存儲元件編程到一個或多個已編程狀態(tài)而被映射到邏輯頁并且存儲在非易失性存儲裝置882中。通常，碼字具有大量并且跨越多個存儲器單元而存儲的位。 碼字的位的子集將存儲在特定存儲器單元中。在一個可能的實現(xiàn)中，使用迭代“消息傳遞”解碼處理，該迭代“消息傳遞”解碼處理采用在編碼器880處實現(xiàn)的編碼提供的冗余位來實現(xiàn)誤差校正解碼。關(guān)于迭代消息傳遞解碼的另外的細節(jié)可以在上述D. MacKay的文本中找到。迭代概率消息傳遞解碼試圖通過為碼字中的每位分配初始概率度量來對碼字解碼。概率度量表示每位的可靠性，即，該位沒有誤差的可能性。在一種方法中，概率度量是從LLR表884獲得的對數(shù)似然比LLR。LLR值是知道從存儲元件讀取的各種二進制位的值的可靠性的度量。
尸(v=o|y)在一個實施例中，位的LLR由g : log, ____________給出，其中，P (v=0 | Y)是在假定所讀
取的狀態(tài)是Y的條件下位是O的概率，并且P (V=I I Y)是在假定所讀取的狀態(tài)是Y的條件下位是I的概率。因此，LLR>0表示與I相比位更可能是0，而LLR〈0表示與O相比位更可能是I。此外，越大的幅度表示越大的概率或增加的可靠性。因此，與LLR=5的位相比，LLR=63的位更可能是O,并且與LLR=-5的位相比，LLR=-63的位更可能是I。LLR=O表示位同等地可能是O或I?？梢詾榇a字中的位位置中的每一個提供LLR值。此外，LLR表可以說明多個讀取結(jié)果，以使得當(dāng)考慮非易失性存儲器的位序列與已編程狀態(tài)之間的映射，當(dāng)相對于從非易失性存儲器讀取的電壓電平位更可能保持“O”或“ I”時使用較大幅度的LLR。解碼器886接收LLR并且在連續(xù)迭代中迭代，其中解碼器886確定是否滿足表示碼的奇偶校驗檢查。如果已滿足所有奇偶校驗檢查，則解碼處理收斂并且已重構(gòu)碼字。如果尚未滿足一個或多個奇偶校驗檢查，則解碼器將調(diào)整與奇偶校驗檢查不一致的位中的一個或多個的LLR，然后在處理中重新應(yīng)用奇偶校驗檢查或接下來的檢查，以確定是否滿足。例如，可以調(diào)整LLR的幅度和/或極性。如果仍不滿足所關(guān)注的奇偶校驗檢查，則可以在另一次迭代期間再次調(diào)整LLR。在一些情況下但不是在所有情況下，調(diào)整LLR可以導(dǎo)致位翻轉(zhuǎn)(例如，從O到I或從I到0)。在一個實施例中，一旦滿足了所關(guān)注的奇偶檢驗檢查，如果適用，則向碼字應(yīng)用另一奇偶校驗檢查。在其它情況下，處理移動到下一奇偶校驗檢查，在稍后的時間循環(huán)回到失敗的檢查。處理繼續(xù)試圖滿足所有奇偶校驗檢查。因此，完成Yi的解碼處理以獲得包括奇偶校驗位V和解碼信息位i的解碼信息。圖17描繪了對于在四個狀態(tài)下每個存儲器單元存儲兩個數(shù)據(jù)位的裝置，具有不同狀態(tài)的每個位位置的初始LLR值的示例LLR表(其中，|M3|>|M2|)。存儲在每個存儲器單元中的兩位稱為低位和高位。正的LLR值表示對于相應(yīng)位的邏輯0，并且負的LLR表示對于相應(yīng)位的邏輯I。較大的幅度表示關(guān)于位處于該邏輯狀態(tài)的較大可靠性或概率。圖17的LLR表例如是在跨越電壓窗的均勻狀態(tài)分布、高斯噪聲和與圖9中的編碼對應(yīng)的格雷編碼數(shù)據(jù)的情況下的示例數(shù)據(jù)集合。如之前所述，存儲器存儲表示信息位和奇偶校驗位(或ECC位)的數(shù)據(jù)，其中，根據(jù)糾錯碼來提供奇偶校驗位。奇偶校驗位連同信息位一起定義碼字。在一個可能的方法中，可使用低密度奇偶校驗檢查(LDPC)碼。實際上，這樣的碼通常被應(yīng)用于跨越多個存儲元件而編碼的大量位(即，不是每個單元存儲奇偶校驗位，檢查跨越多個單元而分布)。LDPC碼是期望的，這是由于它們引起相對低的開銷成本。另外，LDPC碼在迭代消息傳遞解碼算法下 呈現(xiàn)接近香農(nóng)限制的性能。然而，這僅是示例實現(xiàn)，還可以使用任意類型的糾錯碼。例如，可使用其它線性分組碼。LDPC碼是由稀疏奇偶校驗矩陣表征的線性分組碼。矩陣包括K個信息位和M個奇偶校驗位，并且碼長是N=K+M。此外，奇偶校驗位被定義為使得滿足M個奇偶校驗檢查方程，其中，矩陣的每行表示奇偶校驗檢查方程。特別地，矩陣的行由校驗碼來標(biāo)識，并且列由變量來標(biāo)識，變量表示存儲在存儲元件中的數(shù)據(jù)，例如，碼字位。基于以下方程，該數(shù)據(jù)包括信息位i和奇偶校驗位P
「—· V = // ·丨=i 二 O ·
IPj其中，H是稀疏奇偶校驗檢查矩陣，V是數(shù)據(jù)向量，i是信息位向量，并且P是奇偶校驗位向量。奇偶校驗向量P可以通過求解以上方程來確定。此外，如果矩陣H的右手側(cè)是下三角，則這可以使用高斯消元過程來高效地實現(xiàn)。用于LDPC的解碼處理是稱為迭代消息傳遞處理的迭代概率解碼處理。本領(lǐng)域已知各種消息傳遞解碼算法。常見的這種算法是信任傳播算法。在一個實施例中，迭代包括串行地遍歷檢查節(jié)點并且基于每個奇偶校驗檢查來更新所涉及的位的LLR值。在一種方法中，試圖滿足奇偶校驗檢查矩陣的第一奇偶校驗檢查。一旦滿足了該奇偶校驗檢查，則試圖滿足第二奇偶校驗檢查，等等。注意，一旦位的符號被翻轉(zhuǎn)，則先前滿足的奇偶校驗檢查一旦在翻轉(zhuǎn)完成可能失敗。以本領(lǐng)域技術(shù)人員公知的方式來修改LLR直到滿足所有檢查。注意，迭代解碼算法的系列包括消息傳遞解碼算法的組，這進而包括信任傳播解碼算法。圖18是描述控制器244使用基于鄰近存儲元件狀態(tài)信息和/或溫度信息的溫度補償來確定數(shù)據(jù)的處理(圖15的步驟872)的一個實施例的流程圖。圖18的處理使用上述迭代概率解碼處理。在步驟902中，控制器244 (或其它實體)將為每個存儲器單元分配可靠度度量(例如，位為O或I的概率)。如果單元表示2、3或更多位，則控制器為每個單元分配多個可靠度度量。該度量取決于兩個因素噪聲模型(例如，對一個狀態(tài)編程和讀取另一狀態(tài)的概率)和位到狀態(tài)的映射。在其它實施例中，步驟902還可以基于仿真、實驗或過去的表現(xiàn)。在一個示例實現(xiàn)中，控制器244將獲取適當(dāng)?shù)腖LR表(參見圖17)。LLR表可以在制造之前、在制造后測試之后或者在存儲器系統(tǒng)的操作期間動態(tài)地來創(chuàng)建。基于從感測操作(步驟868)接收的初始信息，控制器244將為每個存儲器單元或為每個讀取的位分配來自LLR表的適當(dāng)可靠度。在步驟904中，控制器244將識別對于每個存儲器單元的溫度偏移。在步驟904處的該溫度偏移僅基于溫度差；例如，步驟904處的溫度差可以基于編程時的溫度與讀取時的溫度之間的差。在一個實施例中，偏移是乘數(shù)。在另一實施例中，偏移可以是相加的常數(shù)。例如，控制器244可以保持表，該表具有對于每個溫度差值的項(或值的集合)以表示偏移應(yīng)該是什么。在一個實現(xiàn)中，表將具有溫度差范圍集合和對于每個范圍的偏移。步驟904將包括使用溫度差來識別適當(dāng)?shù)钠?。在一個實施例中，為每個存儲器單元提供溫度偏移。一旦解決了存儲器單元的溫度偏移，則可以針對該存儲器單元所存儲的每個位分開計算溫度補償?shù)挠绊憽Ｔ诓襟E906中，控制器244將基于每個目標(biāo)存儲器單元的鄰近存儲器單元的狀態(tài)來識別溫度偏移。如上所述，控制器244將具有對于每個存儲器單元(包括目標(biāo)存儲器單元 和對于每個目標(biāo)的鄰近存儲器單元)的初始感測信息。在一個實施例中，控制器244將使得讀取連接到字線的所有存儲器單元。因此，如果字線上的每個目標(biāo)存儲器單元(在一種情況下是連接到字線的所有存儲器單元)和字線上的鄰近存儲器單元將使得控制器244接收其數(shù)據(jù)。基于一個或兩個鄰近存儲元件(或者如果考慮同一位線或?qū)蔷€鄰近存儲元件則多于兩個鄰近存儲元件)中的數(shù)據(jù)，控制器244可以識別偏移。如上所討論的(使用表或其它數(shù)據(jù)結(jié)構(gòu))，偏移可以是乘數(shù)或相加的常數(shù)。在步驟908中,針對每個存儲器單元(或者在一些實施例中,針對每個位)倉Il建合成溫度補償值。對于每個目標(biāo)存儲器單元(或?qū)τ诿總€所讀取的位)，合成溫度補償包括僅基于由基于鄰近存儲元件的數(shù)據(jù)狀態(tài)的溫度偏移(步驟906)調(diào)整的溫度(步驟904)的溫度偏移。例如，如果來自步驟904的偏移是乘數(shù)(XI)并且來自步驟906的偏移是第二乘數(shù)(X2 )，則合成溫度補償可以是兩個乘數(shù)的乘積，其等于(Xl)* (X2)。在步驟910中，對于每個目標(biāo)存儲器單元(或?qū)τ诿總€所讀取的位)，基于合成溫度補償來調(diào)整來自LLR表的適當(dāng)概率值。例如，將乘數(shù)與來自LLR表的值相乘或者將常數(shù)與LLR表中的值相加。在步驟912中，執(zhí)行ECC解碼過程(參見圖16的步驟886)。ECC處理912的結(jié)果是收斂于碼字。當(dāng)所識別的碼字不同于所編程的碼字的概率較小時，則解碼器重構(gòu)實際編程的數(shù)據(jù)。在步驟916中，控制器244向主機報告該數(shù)據(jù)。在一些實施例中，如果數(shù)據(jù)中的誤差數(shù)量大于解碼器的校正能力，則即使迭代和概率調(diào)整數(shù)量較大解碼器也會失敗。圖18示出了 ECC解碼處理912，其包括步驟920、922、924和926。在步驟920中，基于當(dāng)前概率集合來對數(shù)據(jù)解碼。在步驟922中，如果解碼數(shù)據(jù)與合法碼字匹配，則處理成功并且在步驟916中報告數(shù)據(jù)。如果來自步驟920的解碼數(shù)據(jù)與允許的碼字不匹配(步驟924)，則需要在步驟926中調(diào)整概率，并且處理循環(huán)回到步驟920以嘗試再次對數(shù)據(jù)解碼。在調(diào)整概率之前，系統(tǒng)測試執(zhí)行步驟920至926的循環(huán)是否大于最大次數(shù)(max)。如果大于最大次數(shù)，則處理失敗(步驟930)。如果不大于最大次數(shù)，則需要在步驟926中調(diào)整概率。步驟926的一個實施例包括調(diào)整概率的幅度。步驟926的另一實施例包括調(diào)整概率的符號。在又一實施例中，可以調(diào)整幅度和符號。存在多種用于調(diào)整幅度或符號的方法。在一個實施例中，最接近零的一個或多個概率值將使得其符號翻轉(zhuǎn)并且使得其幅度改變。步驟912的處理是使用以上描述的且本領(lǐng)域公知的LDCP碼的教導(dǎo)的迭代處理。在以上討論中，目標(biāo)存儲器單元的初始感測包括使用讀取比較電平Vra、Vrb和Vrc(參見圖6)。在另一實施例中，可以使用另外的讀取比較電平來以更大的分辨率進行感測。例如，圖19示出了具有讀取比較電平￥以、￥1^1、￥1^2、￥1^3、￥1^1、￥1^2和￥1^3的重疊閾值電壓分布。通過讀取這些讀取比較電平中的每個，可以為各個初始數(shù)據(jù)集合分配更準(zhǔn)確的概率。例如，如果存儲器單元具有在Vra和Vrbl之間的閾值電壓，則該存儲器單元具有范圍Rl中的閾值電壓。范圍Rl中的存儲器單元具有處于狀態(tài)A的高概率。如果存儲器單元具有大于Vrbl且小于Vrb2的閾值電壓，則該存儲器單元的閾值電壓在范圍R2中。具有范圍R2中的閾值電壓的存儲器單元具有處于狀態(tài)A的較低概率和類似地處于狀態(tài)B的較低概率。如果存儲器單元具有大于Vrb2且小于Vrb3的閾值電壓，則閾值電壓在范圍R3中。具有范圍R3中的閾值電壓的存儲器單元具有處于狀態(tài)B的較低概率以及甚至處于狀態(tài)A的較低概率。范圍R2中的存儲器單元處于狀態(tài)B的概率小于范圍R3中的存儲器單元處于狀態(tài)B的概率。如果存儲器單兀具有大于Vrb3且小于Vrcl的閾值電壓,則該閾值電 壓在范圍R4中。具有范圍R4中的閾值電壓的存儲器單元具有處于狀態(tài)B的高概率。如果存儲器單元具有大于Vrcl且小于Vrc2的閾值電壓，則該存儲器單元具有范圍R5中的閾值電壓。具有范圍R5中的閾值電壓的存儲器單元具有處于狀態(tài)B的較低概率以及甚至處于狀態(tài)C的較低概率。如果存儲器單元具有大于Vrc2且小于Vrc3的閾值電壓，則該閾值電壓在范圍R6中。具有范圍R6中的閾值電壓的存儲器單元具有處于狀態(tài)C的較低概率以及甚至處于狀態(tài)B的較低概率。如果存儲器單元具有大于Vrc3的閾值電壓，則該存儲器單元在范圍R7中。具有范圍R7中的閾值電壓的存儲器單元具有處于狀態(tài)C的高概率。注意，圖19中沒有示出狀態(tài)E。然而，如果存儲器單元具有小于Vra的閾值電壓，則其在范圍RO中并且具有處于狀態(tài)E的高概率。圖20是表示每位處于圖19的每個閾值電壓范圍的可靠度度量(LLR)的LLR表。圖20的LLR表假設(shè)每個存儲器單元存儲兩位。在圖20的示例LLR表中，幅度Ml至M5滿足|M5|>|M4|>|M3|>|M2|>|M1|。表中的每個幅度表示該位為O或I的對數(shù)似然比。具有負符號表示該位的LLR為1，并且具有正符號表示該位的LLR為O。一個實施例包括使用圖19的讀取比較電平和圖20的LLR表的圖15和圖18 (圖15的步驟872)的處理。當(dāng)執(zhí)行感測操作(參見步驟868)時，存儲器芯片將在Vra、VrbUVrb2、Vrb3、Vrcl、Vrc2和Vrc3處執(zhí)行讀取比較電平，以識別存儲器單元處于哪個范圍(R0、RU……R7)。該數(shù)據(jù)稱為軟信息。該軟信息然后被傳送到控制器244。控制器244然后將在圖18的步驟902中使用圖20的LLR表識別初始概率。如上所述，然后，將在步驟910中基于溫度信息和鄰近存儲元件的數(shù)據(jù)狀態(tài)信息(步驟904和906)的組合來調(diào)整圖20的LLR表中的值。 在一個實施例中，針對控制器將每個電壓范圍映射到標(biāo)識該電壓范圍的位序列。該序列包括多于兩位。通常，該序列中的前兩位是硬位(hardbit)，例如，它們表示下部頁中的位的符號和上部頁中的位的符號，而序列中的剩余位是軟位(soft bit)。然而，在其它映射中，簡單地僅可以在LLR表中找到表示每個閾值和關(guān)于每位的符號的信息的位序列。當(dāng)存在多于四個范圍時，則所識別的電壓表示軟信息。硬位和軟位指的是如下情況在表示序列或映射內(nèi)，系統(tǒng)可以直接識別在映射中相當(dāng)于硬位(HB)的存儲位(SB)，而序列中的剩余位是軟位。可以示出，使用格雷映射改進了單元的容量，例如，其導(dǎo)致在BICM (位交織碼調(diào)制)方案下的最佳校正能力，同時HB是格雷碼就足夠而與SB表示無關(guān)。用于基于鄰近存儲元件的數(shù)據(jù)狀態(tài)信息提供溫度補償?shù)牧硪粚嵤├ㄊ褂米x取時的溫度與編程時的溫度之間的溫度差A(yù)T以確定是否提供鄰近存儲元件的數(shù)據(jù)狀態(tài)信息。例如，圖18的步驟904至910由圖21的步驟980、982和984來取代。在步驟982或984之后，處理將在圖18的步驟912處繼續(xù)。在步驟980中，系統(tǒng)將確定Λ T是否大于某個閾值常數(shù)K。如果Λ T不大于常數(shù)K，則不提供補償(步驟982)。然而，如果Λ T大于常數(shù)K，則在步驟984中基于鄰近存儲元件的數(shù)據(jù)狀態(tài)來提供補償。公開于2009年3月26日的美國公開專利申請第2009/0080259號,“Post-Facto Correction for Cross Coupling in aFlash Memory”公開了一種用于從非易失性存儲元件讀取數(shù)據(jù)的方法，其中，基于測量和鄰近存儲元件對目標(biāo)存儲器單元的讀取的各個干擾程度來估計存儲在存儲器單元中的數(shù)據(jù)。圖21的步驟984可以通過實現(xiàn)所公開的申請U. S. 2009/0080259的處理來執(zhí)行。 在另外一組實施例中，溫度補償(考慮鄰近存儲元件的數(shù)據(jù)狀態(tài))可以用于調(diào)整讀取處理的讀取比較電平。圖22和23是描述基于溫度補償(基于鄰近存儲元件的數(shù)據(jù)狀態(tài)來調(diào)整)的讀取比較值的改變的兩種實現(xiàn)的流程圖。圖22的處理包括考慮沿著同一字線的其它存儲器單元的鄰近存儲元件的數(shù)據(jù)狀態(tài)，并且在感測步驟后提供補償。圖23的處理可以考慮同一字線或同一位線上的鄰近存儲元件的數(shù)據(jù)狀態(tài)，并且在感測前提供補償。在圖22的步驟1000中，控制器接收讀取數(shù)據(jù)的請求。在步驟1002中，控制器244如上所述從存儲器芯片請求溫度數(shù)據(jù)。在步驟1004中，存儲器芯片將如上所述感測溫度信息(例如，使用溫度傳感器228)。在步驟1006中，將在步驟1004中感測的當(dāng)前溫度數(shù)據(jù)和歷史溫度數(shù)據(jù)(對要讀取的數(shù)據(jù)編程時的溫度數(shù)據(jù))傳送到控制器244。在步驟1008中，控制器244確定AT (當(dāng)前溫度與在對數(shù)據(jù)編程時得到的溫度之間的差)是否大于某個常數(shù)K。如果AT不大于K，則在步驟1020中，以標(biāo)準(zhǔn)比較電平(例如，Vra、Vrb和Vrc執(zhí)行感測操作)。在步驟1022中，將所感測的數(shù)據(jù)傳送到控制器244。在步驟1024中，控制器將使用本領(lǐng)域公知的任意方法來確定最終數(shù)據(jù)。在一個實施例中，可以使用標(biāo)準(zhǔn)ECC解碼。在另一實施例中，可以使用如上所述或者本領(lǐng)域公知的迭代ECC處理。在步驟1026中，將數(shù)據(jù)報告給主機。如果在步驟1008中控制器244確定Λ T大于常數(shù)K，則在步驟1030中針對每個數(shù)據(jù)狀態(tài)以多個比較電平執(zhí)行感測操作。例如，可以以標(biāo)準(zhǔn)比較電平以及大于標(biāo)準(zhǔn)比較電平的一個或多個比較電平的集合和低于標(biāo)準(zhǔn)比較電平的一個或多個比較電平的集合來執(zhí)行讀取操作。在一個實施例中，例如以 Vra、Vra+. 2v> Vra-. 2v> Vrb> Vrb+. 2v> Vrb-. 2v> Vrc、Vrc+. 2v和Vrc-. 2v在每對狀態(tài)之間執(zhí)行三次讀取操作。在其它實施例中，可以使用多個比較電平并且可以使用除了 +/_. 2之外的增量。在步驟1032中，將數(shù)據(jù)傳送到控制器244。在一個實施例中，可以傳送每次感測操作的結(jié)果。在步驟1034中，控制器244將基于溫度差(編程時的溫度與讀取時的溫度之間的溫度差)和一個或多個鄰近存儲器單元的數(shù)據(jù)狀態(tài)的組合來選擇關(guān)于每個存儲器單元要使用的適當(dāng)數(shù)據(jù)集合?？梢詣?chuàng)建如下功能考慮溫度差和鄰近存儲元件是否處于狀態(tài)E、A、B或C，以識別要使用來自各個讀取操作中的哪次讀取操作的數(shù)據(jù)。在另一實施例中，可以設(shè)立具有針對溫度差(編程時的溫度與讀取時的溫度之間的溫度差)和鄰近存儲器單元數(shù)據(jù)狀態(tài)的各種組合的信息的一個或多個表的集合。在步驟1034之后，在步驟1026中報告數(shù)據(jù)。注意，由控制器244執(zhí)行上述圖22的處理。在另一實施例中，圖22的處理可以由狀態(tài)機222執(zhí)行。通過在狀態(tài)機中執(zhí)行處理，系統(tǒng)將節(jié)省將來自多次感測操作的數(shù)據(jù)傳送到控制器244的時間。圖23是描述用于基于考慮鄰近存儲元件的狀態(tài)信息的溫度補償來調(diào)整讀取比較值的另一實施例的流程圖。在圖23的處理中，在感測操作之前提供補償。在圖23的步驟1100中，如上所述地感測溫度。在步驟1102中，獲取編程時的溫度數(shù)據(jù)。如果AT (當(dāng)前溫度與編程時的溫度之間的差)大于常數(shù)K，則在步驟1106中從鄰近存儲器單元存取數(shù)據(jù)。在一個實施例中，系統(tǒng)先前已執(zhí)行并且保存了對于存儲器單元的字線、存儲器單元的塊等的感測操作的結(jié)果。在另一實施例中，可先前已針對其它操作讀取并存儲了鄰近存儲器單元。在步驟1108中，基于鄰近存儲器單元狀態(tài)和AT對讀取比較電平進行調(diào)整。例如，在一個實施例中，可以存在大于標(biāo)準(zhǔn)讀取比較值的一個偏移和低于標(biāo)準(zhǔn)讀取比較值的一個偏移，從而導(dǎo)致每對狀態(tài)之間總共三個讀取比較電平。例如，可以使用Vra、Vra+. 2v,Vra- 2v、Vrb、Vrb+. 2v、Vrb_. 2v、Vrc、Vrc+. 2v以及Vrc-. 2v。在另一實施例中，可以使用大于標(biāo)準(zhǔn)讀 取比較值的一個偏移和低于標(biāo)準(zhǔn)讀取比較值的一個偏移而不以標(biāo)準(zhǔn)讀取比較電壓進行讀取，從而導(dǎo)致每對狀態(tài)之間總共兩個讀取比較電平?？梢栽O(shè)立基于AT和一個或多個鄰近存儲元件的數(shù)據(jù)狀態(tài)來識別要使用多個讀取比較值中的哪個的功能。替選地，可以設(shè)立基于AT和一個或多個鄰近存儲元件的數(shù)據(jù)狀態(tài)的組合來選擇哪個讀取比較值的表的集合。在步驟1110中，使用新的讀取比較值來執(zhí)行感測操作。在一個實施例中，不同的存儲器單元將利用不同的讀取比較電平。因此，將針對每個狀態(tài)以不同存儲器單元所需的所有比較電平執(zhí)行多次感測操作。然而，對于任意一個存儲器單元，將僅存儲對于在步驟1108中識別的相關(guān)聯(lián)的讀取比較電平的數(shù)據(jù)。在步驟1112中，將數(shù)據(jù)報告給主機或控制器或其它實體。注意，在步驟1104中，如果確定Λ T不大于常數(shù)K，則處理跳過步驟1106和1108并且直接進行到步驟1110，從而以原始比較值來執(zhí)行感測操作。注意，除了溫度差補償之外，鄰近存儲元件的狀態(tài)信息還可以用于調(diào)整其它補償。例如，還可以基于一個或多個鄰近存儲器單元的狀態(tài)來調(diào)整由于浮置柵或浮置柵耦合、編程單元數(shù)據(jù)相關(guān)編程干擾以及其它機制而引起的鄰近單元相關(guān)閾值電壓移位。在以上實施例中，當(dāng)系統(tǒng)感測到編程時的溫度與讀取時的溫度之間的特定溫度差時，則系統(tǒng)將應(yīng)用考慮溫度差和一個或多個鄰近存儲器單元的數(shù)據(jù)狀態(tài)的額外補償。在另一實施例集合中，系統(tǒng)將首先試圖執(zhí)行讀取處理而不應(yīng)用考慮溫度差和一個或多個鄰近存儲器單元的數(shù)據(jù)狀態(tài)的額外補償。這樣的讀取處理可包括具有或沒有軟位的ECC(例如，基于BCH或基于LDPC)的使用。如果ECC處理失敗(或者讀取處理失敗)，則系統(tǒng)將以恢復(fù)模式工作。在恢復(fù)模式中，系統(tǒng)將使用上述技術(shù)應(yīng)用將溫度差和一個或多個鄰近存儲器單元的數(shù)據(jù)狀態(tài)納入考慮的額外補償來再次執(zhí)行讀取處理。一個實施例包括將數(shù)據(jù)編程到非易失性存儲元件集合和在編程之后從該非易失性存儲元件集合讀取數(shù)據(jù)。數(shù)據(jù)的讀取包括基于溫度信息和至少一個鄰近非易失性存儲元件的狀態(tài)信息來提供溫度補償。一個實施例包括確定當(dāng)前溫度，通過將數(shù)據(jù)編程到目標(biāo)非易失性存儲元件來獲取溫度信息，確定當(dāng)前溫度信息與對數(shù)據(jù)編程時的溫度信息之間的溫度差，確定目標(biāo)存儲器元件的一個或多個鄰近非易失性存儲元件的狀態(tài)信息以及如果溫度差大于閾值則基于溫度數(shù)據(jù)和一個或多個鄰近非易失性存儲元件的狀態(tài)信息來對目標(biāo)非易失性存儲元件應(yīng)用溫度補償量，感測來自目標(biāo)非易失性存儲元件的信息，以及基于感測和所應(yīng)用的溫度補償來報告數(shù)據(jù)。溫度數(shù)據(jù)可以包括當(dāng)前溫度、溫度差或其它溫度數(shù)據(jù)。一個實施例包括接收非易失性存儲元件集合的當(dāng)前溫度信息，接收與先前對該非易失性存儲元件集合編程期間的溫度對應(yīng)的、該非易失性存儲元件集合的編程溫度信息，基于至少當(dāng)前溫度信息來調(diào)整操作參數(shù)，使用操作參數(shù)感測來自該非易失性存儲元件集合的初始信息，使用基于表示該非易失性存儲元件集合中的每個的一個或多個鄰近存儲元件的狀態(tài)和當(dāng)前溫度信息與編程溫度信息之間的溫度差的信息的溫度補償來根據(jù)初始信息識別存儲在該非易失性存儲元件集合中的數(shù)據(jù)，以及報告所識別的數(shù)據(jù)。一個實施例包括非易失性存儲元件集合和與該非易失性存儲元件集合通信的一個或多個管理電路。一個或多個管理電路通過基于溫度信息和至少一個鄰近非易失性存儲元件的狀態(tài)信息的溫度補償來從該非易失性存儲元件集合讀取數(shù)據(jù)。
·
一個實施例包括主機接口、存儲器電路和控制器電路。存儲器電路包括多個非易失性存儲元件、解碼器、溫度傳感器和狀態(tài)機?？刂破麟娐放c存儲器電路和主機接口通信。控制器電路與狀態(tài)機通信。控制器電路從存儲器電路接收來自溫度傳感器的當(dāng)前溫度信息和對非易失性存儲元件編程時的溫度信息?？刂破鲝拇鎯ζ麟娐方邮諒姆且资源鎯υ袦y的初始信息?？刂破骰谥辽僖粋€鄰近非易失性存儲元件的狀態(tài)信息和當(dāng)前溫度信息與對非易失性存儲元件編程時的溫度信息之間的溫度差來確定溫度補償?？刂破魇褂贸跏夹畔⒔Y(jié)合溫度補償來執(zhí)行數(shù)據(jù)恢復(fù)處理，以識別存儲在非易失性存儲元件中的用戶數(shù)據(jù)。一個實施例包括非易失性存儲元件集合、用于將數(shù)據(jù)編程到該非易失性存儲元件集合中的裝置以及用于在編程后從該非易失性存儲元件集合讀取數(shù)據(jù)的裝置。數(shù)據(jù)的讀取包括基于溫度信息和鄰近存儲元件的狀態(tài)信息來提供溫度補償。已出于說明和描述目的給出了本發(fā)明的上述詳細描述。其不旨在為詳盡的或?qū)⒈景l(fā)明限于所公開的確切形式。根據(jù)以上教導(dǎo)多種修改和變型是可能的。選擇上述實施例以最佳地說明本發(fā)明的原理及其實際應(yīng)用，從而使得本領(lǐng)域技術(shù)人員能夠最佳地利用各個實施例中的本發(fā)明，并且使得各種修改適合于所期望的特定用途。旨在為本發(fā)明的范圍由所附權(quán)利要求來限定。
權(quán)利要求
1.一種用于操作非易失性存儲裝置的方法，包括 將數(shù)據(jù)編程到非易失性存儲元件集合中；以及 在編程后從所述非易失性存儲元件集合讀取所述數(shù)據(jù)，所述數(shù)據(jù)的讀取包括基于溫度信息和至少一個鄰近非易失性存儲元件的狀態(tài)信息來提供溫度補償。
2.根據(jù)權(quán)利要求I所述的方法，其中，讀取所述數(shù)據(jù)包括 確定作為當(dāng)前溫度與對所述數(shù)據(jù)編程時的溫度之間的差的溫度差是否大于閾值，基于溫度信息和至少一個鄰近非易失性存儲元件的狀態(tài)信息來提供溫度補償包括響應(yīng)于確定所述溫度差大于所述閾值而基于至少一個鄰近非易失性存儲元件的狀態(tài)信息和所述溫度差來提供補償。
3.根據(jù)權(quán)利要求I或2所述的方法，其中，基于溫度信息和至少一個鄰近非易失性存儲元件的狀態(tài)信息來提供溫度補償包括 基于溫度確定初始補償值；以及 基于至少一個非易失性存儲元件的所述狀態(tài)信息來調(diào)整所述初始補償值。
4.根據(jù)權(quán)利要求I或2所述的方法，其中，基于溫度信息和至少一個鄰近非易失性存儲元件的狀態(tài)信息來提供溫度補償包括 基于溫度和至少一個鄰近非易失性存儲元件的狀態(tài)信息來確定補償值。
5.根據(jù)權(quán)利要求I至4中任一項所述的方法，其中，讀取所述數(shù)據(jù)包括 感測來自所述非易失性存儲元件集合的信息； 在所述感測之后應(yīng)用所述溫度補償；以及 基于所述感測和所述應(yīng)用確定數(shù)據(jù)。
6.根據(jù)權(quán)利要求I至4中任一項所述的方法，其中，讀取所述數(shù)據(jù)包括 應(yīng)用所述溫度補償；以及 在應(yīng)用所述溫度補償之后并且基于該應(yīng)用，感測來自所述非易失性存儲元件集合的信肩、O
7.根據(jù)權(quán)利要求I至6中任一項所述的方法，其中，基于溫度信息和至少一個鄰近非易失性存儲元件的狀態(tài)信息來提供溫度補償包括 基于溫度信息和至少一個鄰近非易失性存儲元件的狀態(tài)信息來調(diào)整糾錯碼解碼處理的LRR表。
8.根據(jù)權(quán)利要求I至6中任一項所述的方法，其中，基于溫度信息和至少一個鄰近非易失性存儲元件的狀態(tài)信息來提供溫度補償包括 調(diào)整用于所述數(shù)據(jù)的讀取的讀取比較電平，所述讀取比較電平是基于溫度信息和至少一個鄰近非易失性存儲元件的狀態(tài)信息來調(diào)整的。
9.根據(jù)權(quán)利要求I至6中任一項所述的方法，其中，基于溫度信息和至少一個鄰近非易失性存儲元件的狀態(tài)信息來提供溫度補償包括 基于溫度信息和至少一個鄰近非易失性存儲元件的狀態(tài)信息來調(diào)整糾錯碼解碼處理。
10.根據(jù)權(quán)利要求I所述的方法，其中，所述讀取包括 確定當(dāng)前溫度信息； 獲取對所述數(shù)據(jù)編程時的溫度信息； 確定所述當(dāng)前溫度信息與對所述數(shù)據(jù)編程時的溫度信息之間的溫度差；確定關(guān)于一個或多個目標(biāo)非易失性存儲元件的一個或多個鄰近非易失性存儲元件的狀態(tài)信息； 確定所述溫度差是否大于閾值； 響應(yīng)于確定所述溫度差大于所述閾值而基于所述溫度差和適當(dāng)?shù)泥徑且资源鎯υ臓顟B(tài)信息來對一個或多個目標(biāo)非易失性存儲元件應(yīng)用溫度補償； 感測來自目標(biāo)非易失性存儲元件的信息；以及 基于所述感測和所述溫度補償來報告數(shù)據(jù)。
11.根據(jù)權(quán)利要求I所述的方法，其中，所述讀取包括 確定當(dāng)前溫度信息； 獲取對所述數(shù)據(jù)編程時的溫度信息； 確定所述當(dāng)前溫度信息與對所述數(shù)據(jù)編程時的溫度信息之間的溫度差； 基于所接收的當(dāng)前溫度信息來調(diào)整讀取參數(shù)； 使用讀取操作參數(shù)感測來自所述非易失性存儲元件集合的初始信息； 使用基于所述溫度差和表示所述非易失性存儲元件集合的一個或多個鄰近存儲元件的狀態(tài)的信息的溫度補償，根據(jù)初始信息識別存儲在所述非易失性存儲元件中的數(shù)據(jù)；以及 報告所識別的數(shù)據(jù)。
12.—種非易失性存儲系統(tǒng)，包括 非易失性存儲元件集合；以及 與所述非易失性存儲元件集合通信的一個或多個管理電路，所述一個或多個管理電路通過基于溫度信息和至少一個鄰近非易失性存儲元件的狀態(tài)信息提供溫度補償，來從所述非易失性存儲元件集合讀取數(shù)據(jù)。
13.根據(jù)權(quán)利要求12所述的非易失性存儲系統(tǒng)，其中 所述一個或多個管理電路確定溫度差是否大于閾值，并且響應(yīng)于確定所述溫度差大于所述閾值而基于溫度信息和至少一個鄰近非易失性存儲元件的狀態(tài)信息來提供溫度補償，所述溫度差是對所述數(shù)據(jù)編程時的溫度與讀取所述數(shù)據(jù)時的溫度之間的差，所述溫度信息是所述溫度差。
14.根據(jù)權(quán)利要求12或13所述的非易失性存儲系統(tǒng)，包括 所述一個或多個管理電路通過基于溫度信息和至少一個鄰近非易失性存儲元件的狀態(tài)信息來調(diào)整糾錯碼解碼處理，而基于溫度信息和至少一個鄰近非易失性存儲元件的狀態(tài)信息來提供溫度補償。
15.根據(jù)權(quán)利要求12或13所述的非易失性存儲系統(tǒng)，其中 所述一個或多個管理電路通過基于溫度信息和至少一個鄰近非易失性存儲元件的狀態(tài)信息調(diào)整用于讀取所述數(shù)據(jù)的讀取比較電平，而基于溫度信息和至少一個鄰近非易失性存儲元件的狀態(tài)信息來提供溫度補償。
16.根據(jù)權(quán)利要求12所述的非易失性存儲系統(tǒng)，其中 所述一個或多個管理電路通過如下操作來從所述非易失性存儲元件集合讀取數(shù)據(jù)確定當(dāng)前溫度信息；獲取對所述數(shù)據(jù)編程時的溫度信息；確定所述當(dāng)前溫度信息與對所述數(shù)據(jù)編程時的溫度信息之間的溫度差；確定一個或多個鄰近非易失性存儲元件的狀態(tài)信息；基于所述溫度差和適當(dāng)?shù)泥徑?易失性存儲元件的狀態(tài)信息來對一個或多個目標(biāo)非易失性存儲元件確定并應(yīng)用溫度補償；感測來自目標(biāo)非易失性存儲元件的信息；以及基于所述感測和所述溫度補償來報告數(shù)據(jù)。
17.根據(jù)權(quán)利要求12所述的非易失性存儲系統(tǒng)，其中 所述一個或多個管理電路通過如下操作來從非易失性存儲元件集合讀取數(shù)據(jù)確定當(dāng)前溫度信息；獲取對所述數(shù)據(jù)編程時的溫度信息；確定當(dāng)前溫度信息與對所述數(shù)據(jù)編程時的溫度信息之間的溫度差；基于所接收的當(dāng)前溫度信息調(diào)整一個或多個操作參數(shù)；使用所述一個或多個操作參數(shù)感測來自所述非易失性存儲元件集合的初始信息；使用基于所述溫度差和表示所述非易失性存儲元件集合的一個或多個鄰近存儲元件的狀態(tài)的信息的溫度補償而從所述初始信息識別存儲在所述非易失性存儲元件集合中的數(shù)據(jù)；以及報告所識別的數(shù)據(jù)。
18.根據(jù)權(quán)利要求12所述的非易失性存儲系統(tǒng)，其中 所述一個或多個管理電路通過如下操作從所述非易失性存儲元件集合讀取數(shù)據(jù)針對每個數(shù)據(jù)狀態(tài)以多個比較值執(zhí)行讀取操作，以及基于所述讀取操作、溫度信息和鄰近存儲元件狀態(tài)信息確定所述數(shù)據(jù)的每個比特表示特定數(shù)據(jù)值的概率。
全文摘要
將數(shù)據(jù)編程到目標(biāo)存儲器單元集合并從該目標(biāo)存儲器單元集合讀取數(shù)據(jù)。當(dāng)讀取數(shù)據(jù)時，提供溫度補償。該溫度補償基于溫度信息和一個或多個鄰近存儲器單元的狀態(tài)。在一個實施例中，當(dāng)從目標(biāo)存儲器單元集合讀取數(shù)據(jù)時，系統(tǒng)感測當(dāng)前溫度并且確定當(dāng)前溫度與對數(shù)據(jù)編程時的溫度之間的溫度差。如果該溫度差大于閾值，則讀取數(shù)據(jù)的處理包括基于溫度信息和鄰近存儲元件狀態(tài)信息提供溫度補償。在一個替選中，可以由除溫度差之外的條件觸發(fā)提供溫度補償?shù)呐卸ā?br> 文檔編號G11C11/56GK102893337SQ201180020070
公開日2013年1月23日 申請日期2011年2月10日 優(yōu)先權(quán)日2010年2月19日
發(fā)明者格里特·揚·赫明克, 佐藤晉治 申請人:桑迪士克技術(shù)有限公司