專(zhuān)利名稱(chēng)：閃存器件、編程方法和存儲(chǔ)器系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本公開(kāi)涉及半導(dǎo)體存儲(chǔ)器器件，并且更具體地，涉及閃存器件以及相關(guān)編程方法 和存儲(chǔ)器系統(tǒng)。
背景技術(shù)：
半導(dǎo)體存儲(chǔ)器器件通常用于多種主機(jī)裝置中，用來(lái)存儲(chǔ)數(shù)據(jù)。半導(dǎo)體存儲(chǔ)器器件 大體上可分為易失性存儲(chǔ)器器件和非易失性存儲(chǔ)器器件。易失性存儲(chǔ)器器件在沒(méi)有供電時(shí)不維持所存儲(chǔ)的數(shù)據(jù)，并且包括靜態(tài)隨機(jī)存取存 儲(chǔ)器(SRAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)和同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)。非易失性存儲(chǔ)器器件能夠在沒(méi)有供電時(shí)維持所存儲(chǔ)的數(shù)據(jù)，并且包括只讀存儲(chǔ)器 (ROM)、可編程只讀存儲(chǔ)器(PROM)、可擦除可編程只讀存儲(chǔ)器(EPROM)、電可擦除可編程只 讀存儲(chǔ)器(EEPROM)、相變隨機(jī)存取存儲(chǔ)器(PRAM)、磁阻隨機(jī)存取存儲(chǔ)器(MRAM)、阻抗隨機(jī) 存取存儲(chǔ)器(RRAM)和鐵電隨機(jī)存取存儲(chǔ)器(FRAM)。閃存是EEPROM的特定形式，并且還可進(jìn)一步分為NOR型和NAND型。

發(fā)明內(nèi)容
本發(fā)明概念的特定實(shí)施例提供改善了升壓效率(boosting efficiency)和/或減 少了由于施加通過(guò)電壓(pass voltage)引起的應(yīng)力(stress)的閃存器件。本發(fā)明概念的 特定實(shí)施例還提供能夠防止可能由于被稱(chēng)為柵致漏極泄漏或“GIDL”的現(xiàn)象而產(chǎn)生的軟編 程錯(cuò)誤的閃存器件。本發(fā)明概念的實(shí)施例提供了一種閃存器件中的編程方法，包括將第一通過(guò)電壓 施加到選擇字線(xiàn)和未選字線(xiàn)；將局部電壓施加到未選字線(xiàn)；將第二通過(guò)電壓施加到選擇字 線(xiàn)；以及將編程電壓施加到選擇字線(xiàn)。在一些實(shí)施例中，將局部電壓施加到未選字線(xiàn)和將第二通過(guò)電壓施加到選擇字線(xiàn) 可以同時(shí)執(zhí)行。在另一些實(shí)施例中，第二通過(guò)電壓的電平可以高于第一通過(guò)電壓的電平。在另外一些實(shí)施例中，將第一通過(guò)電壓施加到選擇字線(xiàn)和未選字線(xiàn)可以包括將 所述第一通過(guò)電壓施加到第一選擇線(xiàn)和第二選擇線(xiàn)之間的多個(gè)字線(xiàn)。在另外一些實(shí)施例中，選擇字線(xiàn)可以被布置在未選字線(xiàn)和第二選擇線(xiàn)之間，并且 將第二通過(guò)電壓施加到選擇字線(xiàn)可以包括將所述第二通過(guò)電壓施加到未選字線(xiàn)和第二選 擇線(xiàn)之間的多個(gè)字線(xiàn)。在另外一些實(shí)施例中，當(dāng)?shù)诙ㄟ^(guò)電壓被施加到選擇字線(xiàn)時(shí)，第一通過(guò)電壓可以被施加到未選字線(xiàn)和第一選擇線(xiàn)。在另外一些實(shí)施例中，將第一通過(guò)電壓施加到選擇字線(xiàn)和未選字線(xiàn)可以包括將 第一通過(guò)電壓施加到選擇字線(xiàn)以及在選擇字線(xiàn)和第一選擇線(xiàn)之間的多個(gè)字線(xiàn)；以及將地電 壓施加到選擇字線(xiàn)和第二選擇線(xiàn)之間的多個(gè)字線(xiàn)。在另外一些實(shí)施例中，未選字線(xiàn)可以被布置在第一選擇線(xiàn)和選擇字線(xiàn)之間，并且 將第二通過(guò)電壓施加到選擇字線(xiàn)可以包括將第二通過(guò)電壓施加到未選字線(xiàn)和第二選擇線(xiàn) 之間的多個(gè)字線(xiàn)。

在另外一些實(shí)施例中，當(dāng)?shù)诙ㄟ^(guò)電壓被施加到選擇字線(xiàn)時(shí)，第一通過(guò)電壓可以 被施加到未選字線(xiàn)和第一選擇線(xiàn)。在另外一些實(shí)施例中，將第一通過(guò)電壓施加到選擇字線(xiàn)和未選字線(xiàn)可以包括可 以同時(shí)執(zhí)行將第一通過(guò)電壓施加到選擇字線(xiàn)和在選擇字線(xiàn)和第一選擇線(xiàn)之間的字線(xiàn)、和將 地電壓施加到選擇字線(xiàn)和第二選擇線(xiàn)之間的字線(xiàn)。在另外一些實(shí)施例中，連接到第一字線(xiàn)的多個(gè)存儲(chǔ)單元可以在連接到第二字線(xiàn)的 多個(gè)存儲(chǔ)單元之前被編程，所述第二字線(xiàn)被布置在第一字線(xiàn)和第二選擇線(xiàn)之間。在另外一些實(shí)施例中，將第一通過(guò)電壓施加到選擇字線(xiàn)和未選字線(xiàn)可以包括將 第一通過(guò)電壓施加到在選擇字線(xiàn)和第一選擇線(xiàn)之間的多個(gè)字線(xiàn)、選擇字線(xiàn)、以及字線(xiàn)組，該 字線(xiàn)組包括被布置在選擇字線(xiàn)和第二選擇線(xiàn)之間并與選擇字線(xiàn)相鄰的至少一個(gè)字線(xiàn)；以及 將地電壓施加到該字線(xiàn)組和第二選擇線(xiàn)之間的多個(gè)字線(xiàn)。在另外一些實(shí)施例中，閃存器件可以在每個(gè)單元存儲(chǔ)多個(gè)比特，以及連接到所述 字線(xiàn)組的至少一個(gè)字線(xiàn)的多個(gè)存儲(chǔ)單元可以在每個(gè)單元預(yù)存儲(chǔ)至少一個(gè)比特。在另外一些實(shí)施例中，未選字線(xiàn)可以被布置在第一選擇線(xiàn)和選擇字線(xiàn)之間，以及 將第二通過(guò)電壓施加到選擇字線(xiàn)可以包括將第二通過(guò)電壓施加到未選字線(xiàn)和第二選擇線(xiàn) 之間的多個(gè)字線(xiàn)。在另外一些實(shí)施例中，第一字線(xiàn)的最低有效頁(yè)可以在第二字線(xiàn)的最低有效頁(yè)之前 被編程，該第二字線(xiàn)被布置在第一字線(xiàn)和第二選擇線(xiàn)之間。在另外一些實(shí)施例中，第二字線(xiàn)的最低有效頁(yè)可以在第一字線(xiàn)的最高有效頁(yè)之前 被編程。在本發(fā)明概念的其他實(shí)施例中，一種閃存器件包括存儲(chǔ)單元陣列；偏置電路，被 配置為生成在編程操作期間施加到存儲(chǔ)單元陣列的電壓；以及控制邏輯，被配置為控制偏 置電路的操作，其中控制邏輯被配置為，控制將第一通過(guò)電壓施加到存儲(chǔ)單元陣列的選擇 字線(xiàn)和未選字線(xiàn)，將局部電壓施加到未選字線(xiàn)，將第二通過(guò)電壓施加到選擇字線(xiàn)，以及將編 程電壓施加到選擇字線(xiàn)。在本發(fā)明概念的其他實(shí)施例中，一種存儲(chǔ)器系統(tǒng)包括閃存器件，以及控制閃存器 件的控制器，其中閃存器件包括閃存陣列；偏置電路，被配置為生成在編程操作期間施加 到存儲(chǔ)單元陣列的電壓；以及控制邏輯，被配置為控制偏置電路的操作，其中控制邏輯被配 置為控制將第一通過(guò)電壓施加到存儲(chǔ)單元陣列的選擇字線(xiàn)和未選字線(xiàn)，將局部電壓施加到 未選字線(xiàn)，將第二通過(guò)電壓施加到選擇字線(xiàn)，以及將編程電壓施加到選擇字線(xiàn)。在一些實(shí)施例中，閃存器件和控制器可以形成半導(dǎo)體盤(pán)/驅(qū)動(dòng)器(SSD，固態(tài)盤(pán)/驅(qū) 動(dòng)器)。
在另外一些實(shí)施例中，閃存器件和控制器可以形成存儲(chǔ)卡。


附圖被包括來(lái)提供對(duì)本發(fā)明概念的進(jìn)一步理解，并被合并于本說(shuō)明書(shū)中且構(gòu)成本 說(shuō)明書(shū)的一部分。附圖例示了本發(fā)明概念的實(shí)施例，并且與說(shuō)明書(shū)一起用于解釋本發(fā)明概 念的原理。在附圖中圖1是例示了根據(jù)本發(fā)明概念的實(shí)施例的存儲(chǔ)器系統(tǒng)的框圖；圖2是例示了圖1中的閃存器件的框圖；圖3是例示了圖2中的存儲(chǔ)單元陣列的電路圖；圖4是例示了圖3中的存儲(chǔ)單元陣列的單元串(cell string)的截面視圖；圖5是概述圖2中的編程控制器的操作的流程圖；圖6是進(jìn)一步描述圖5中概述的示例編程方法的時(shí)序
圖7至圖10是例示了基于圖6的時(shí)序圖的單元串的溝道的溝道狀態(tài)的圖；圖11至圖15是進(jìn)一步描述圖5中概述的示例編程方法的各種實(shí)施例的各個(gè)時(shí)序 圖；圖16是例示了基于圖15的時(shí)序圖的單元串的溝道狀態(tài)的圖；圖17至圖19是描述圖5中概述的示例編程方法的再一實(shí)施例的概念圖；圖20是圖3中存儲(chǔ)單元陣列210的單元串211的另一實(shí)施例211’的截面視圖； 以及圖21是例示了根據(jù)本發(fā)明概念的實(shí)施例的包括圖1的存儲(chǔ)器系統(tǒng)的計(jì)算系統(tǒng)的 框圖。
具體實(shí)施例方式下面將參照附圖更詳細(xì)地描述本發(fā)明概念的實(shí)施例。然而，本發(fā)明概念可按不同 形式實(shí)施，并且不應(yīng)該被理解為僅僅限于所例示的實(shí)施例。相反，給出這些實(shí)施例作為教導(dǎo) 示例。根據(jù)本發(fā)明概念的實(shí)施例的閃存器件中執(zhí)行的編程方法總體上包括將第一通過(guò) 電壓(pass voltage)施加到選擇字線(xiàn)和未選字線(xiàn)；將局部電壓(localvoltage)施加到未 選字線(xiàn)；將第二通過(guò)電壓施加到選擇字線(xiàn)；然后將編程電壓施加到選擇字線(xiàn)。根據(jù)本發(fā)明概念的一個(gè)實(shí)施例的閃存器件包括存儲(chǔ)單元陣列；偏置電路，被配 置為生成在相關(guān)于存儲(chǔ)單元陣列執(zhí)行的編程操作期間施加的特定偏置電壓；以及控制邏 輯。該控制邏輯電路被配置為控制偏置電路的操作，以及控制將第一通過(guò)電壓施加到存儲(chǔ) 單元陣列中的選擇字線(xiàn)和未選字線(xiàn)，將局部電壓施加到未選字線(xiàn)，將第二通過(guò)電壓施加到 選擇字線(xiàn)，以及將編程電壓施加到選擇字線(xiàn)。根據(jù)本發(fā)明概念的實(shí)施例的存儲(chǔ)器系統(tǒng)包括前述閃存器件以及被配置為控制閃 存器件的總體操作的控制器。下面將參照附圖更加詳細(xì)地描述本發(fā)明概念的特定實(shí)施例。圖1是例示了根據(jù)本發(fā)明概念的實(shí)施例的存儲(chǔ)器系統(tǒng)10的框圖。存儲(chǔ)器系統(tǒng)10 一般包括控制器100和閃存器件200。
控制器100連接在主機(jī)裝置和閃存器件200之間。在其一般操作中，控制器100 傳送從主機(jī)接收的并要存儲(chǔ)在閃存器件200中的寫(xiě)數(shù)據(jù)，以及從閃存器件200取得的并被 傳送到主機(jī)的讀數(shù)據(jù)?？刂破?00可包括某些傳統(tǒng)理解的組件，如RAM、處理單元、主機(jī)接口 和存儲(chǔ)器接口。RAM可結(jié)合處理單元的操作使用，并且處理單元將被配置為控制控制器100 的整體操作。主機(jī)接口可根據(jù)能夠在主機(jī)和控制器100之間交換數(shù)據(jù)的一個(gè)或多個(gè)傳統(tǒng)理解 的數(shù)據(jù)傳輸協(xié)議來(lái)操作。例如，控制器100可使用包括(例如)USB、MMC, PCI-E、高級(jí)技術(shù) 附件(ΑΤΑ)、串行ΑΤΑ、并行ATA、SCSI、ESDI和集成驅(qū)動(dòng)電子裝置(IDE)的接口協(xié)議中的一 個(gè)或多個(gè)，控制與主機(jī)的數(shù)據(jù)交換。存儲(chǔ)器接口與閃存器件200接口。在本發(fā)明概念的特定實(shí)施例中，控制器100可 另外包括傳統(tǒng)理解的錯(cuò)誤檢測(cè)/糾正(ECC)塊。ECC塊可用于檢測(cè)和/或糾正從閃存器件 200取得的讀數(shù)據(jù)中的一個(gè)或多個(gè)錯(cuò)誤。假設(shè)閃存器件200包括能夠存儲(chǔ)數(shù)據(jù)的傳統(tǒng)配置的存儲(chǔ)單元陣列。如傳統(tǒng)理解 的，將經(jīng)由讀/寫(xiě)電路、被配置為譯碼從控制器100(或某一其他外部源)接收的地址的一 個(gè)或多個(gè)地址譯碼器、以及被配置為控制閃存器件200的整體操作的控制邏輯，訪(fǎng)問(wèn)存儲(chǔ) 單元陣列。下面將參照?qǐng)D2更加詳細(xì)地描述根據(jù)本發(fā)明概念的實(shí)施例的閃存器件200。

在本發(fā)明概念的特定實(shí)施例中，控制器100和閃存器件200可被集成到單個(gè)半導(dǎo) 體器件中。作為例子，控制器100和閃存器件200可集成為一個(gè)半導(dǎo)體器件以配置存儲(chǔ) 卡。例如，控制器100和閃存器件200可被集成為一個(gè)半導(dǎo)體器件，以配置PC卡(例如， PCMCIA)、緊湊閃存卡(CF)、智能媒體卡(SM/SMC)、記憶棒、多媒體卡(例如，MMC、RS-MMC和 MMCmicro)、SD卡(例如，SD、miniSD和microSD)以及通用閃存器件(例如，UFS)。作為另一例子，控制器100和閃存器件200可被集成為一個(gè)半導(dǎo)體器件，以配置半 導(dǎo)體盤(pán)/驅(qū)動(dòng)器或固態(tài)盤(pán)/驅(qū)動(dòng)器(SSD)。當(dāng)存儲(chǔ)器系統(tǒng)10被集成為SSD時(shí)，連接到存儲(chǔ) 器系統(tǒng)10的主機(jī)的操作速度可顯著改善。作為另一例子，存儲(chǔ)器系統(tǒng)10可被合并到計(jì)算機(jī)、便攜式計(jì)算機(jī)、UMPC、工作站、 上網(wǎng)本、PDA、網(wǎng)絡(luò)寫(xiě)字板、無(wú)線(xiàn)電話(huà)、移動(dòng)電話(huà)、智能電話(huà)、數(shù)碼相機(jī)、數(shù)字音頻記錄器/播 放器、數(shù)字圖片/視頻記錄器/播放器、或能夠經(jīng)由無(wú)線(xiàn)環(huán)境通信數(shù)據(jù)的類(lèi)似裝置中。在類(lèi) 似情況下，存儲(chǔ)器系統(tǒng)10可被合并到被配置為結(jié)合家用網(wǎng)絡(luò)、計(jì)算機(jī)網(wǎng)絡(luò)或遠(yuǎn)程通信網(wǎng)絡(luò) 操作的各種電子裝置中。另外，存儲(chǔ)器系統(tǒng)10可被合并到如SSD或存儲(chǔ)卡的計(jì)算系統(tǒng)中。作為另一例子，閃存器件200或存儲(chǔ)器系統(tǒng)10可被裝配為各種封裝。例如，閃存器 件200或存儲(chǔ)器系統(tǒng)10可使用諸如層疊封裝(Package onPackage，PoP)、球柵陣列(BGA)、 芯片尺寸封裝(CSP)、塑料帶引線(xiàn)芯片載體(PLCC)、塑料雙列直插封裝(PDIP)、疊片內(nèi)裸 片封裝(Die in WafflePack，DIWP)、晶圓內(nèi)裸片形式(Die in Wafer Form，DIWF)、板上芯 片(COB)、陶瓷雙列直插封裝(CERDIP)、塑料標(biāo)準(zhǔn)四邊扁平封裝(MQFP)、薄型四邊扁平封裝 (TQFP)、小外型封裝(SOP)、縮小外型封裝(SSOP)、薄型小外形封裝(TSOP)、薄型四邊扁平 封裝(TQFP)、系統(tǒng)級(jí)封裝(SIP)、多芯片封裝(MCP)、晶圓級(jí)堆疊封裝(WLSP)、晶圓內(nèi)裸片形 式(DIWF)、疊片上裸片封裝(DOWP)、晶圓級(jí)結(jié)構(gòu)封裝(Wafer-level Fabricated Package, WFP)、和晶圓級(jí)處理堆疊封裝(WSP)的封裝類(lèi)型封裝，由此進(jìn)行裝配。在下面描述的具體實(shí)施例中，假設(shè)示例半導(dǎo)體存儲(chǔ)器器件是NAND閃存器件。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，這僅僅是可用在本發(fā)明的各個(gè)實(shí)施例中的許多不同類(lèi)型的非易失性 存儲(chǔ)器器件(包括但不限于ROM、PROM、EraOM、EEraOM、閃存器件、PRAM、MRAM、RRAM和FRAM) 中的一個(gè)具體的例子。圖2是進(jìn)一步例示圖1中的閃存器件200的框圖。閃存器件200 —般包括存儲(chǔ)單 元陣列210、地址譯碼器220、讀/寫(xiě)電路230、數(shù)據(jù)輸入/輸出(I/O)電路240和控制邏輯 250。存儲(chǔ)單元陣列210通過(guò)字線(xiàn)WL連接到地址譯碼器220，并通過(guò)位線(xiàn)BL連接到讀 /寫(xiě)電路230。存儲(chǔ)單元陣列210包括多個(gè)存儲(chǔ)單元。存儲(chǔ)單元連接到字線(xiàn)WL和位線(xiàn)BL。 作為例子，存儲(chǔ)單元陣列210的每個(gè)存儲(chǔ)單元可存儲(chǔ)至少一比特。下面將參照?qǐng)D3更詳細(xì) 地描述存儲(chǔ)單元陣列210。地址譯碼器220通過(guò)字線(xiàn)WL連接到存儲(chǔ)單元陣列210。地址譯碼器220根據(jù)控制 邏輯250的控制進(jìn)行操作。地址譯碼器220從外部接收地址ADDR。作為例子，可從圖1中 的控制器100傳送地址ADDR。地址譯碼器220譯碼所傳送的地址ADDR的行地址以選擇字線(xiàn)WL?？赏ㄟ^(guò)所選的 字線(xiàn)WL，將用于編程操作的電壓、用于讀操作的電壓或用于擦除操作的電壓偏置(bias)到 存儲(chǔ)單元陣列210。例如，地址譯碼器220可偏置存儲(chǔ)單元陣列210的字線(xiàn)WL。

地址譯碼器220譯碼所傳送的地址ADDR的列地址以將所譯碼的地址傳送給讀/ 寫(xiě)電路230。作為例子，地址譯碼器220可包括諸如行譯碼器、列譯碼器和地址緩沖器的元 件。讀/寫(xiě)電路230通過(guò)位線(xiàn)BL連接到存儲(chǔ)單元陣列210，并通過(guò)數(shù)據(jù)線(xiàn)DL連接到數(shù) 據(jù)輸入/輸出電路240。讀/寫(xiě)電路230根據(jù)控制邏輯250的控制進(jìn)行操作。讀/寫(xiě)電路 230響應(yīng)于從地址譯碼器220傳送的已譯碼的列地址，選擇位線(xiàn)BL。用于編程操作、讀操作 或擦除操作的電壓被偏置到所選擇的位線(xiàn)。例如，讀/寫(xiě)電路230偏置位線(xiàn)BL。作為例子，讀/寫(xiě)電路230可將從數(shù)據(jù)輸入/輸出電路240傳送的數(shù)據(jù)存儲(chǔ)在存 儲(chǔ)單元陣列210中。作為另一例子，讀/寫(xiě)電路230可將從存儲(chǔ)單元陣列210讀取的數(shù)據(jù) 傳送給數(shù)據(jù)輸入/輸出電路240。作為另一例子，讀/寫(xiě)電路230可將從存儲(chǔ)單元陣列210 的第一存儲(chǔ)區(qū)域中讀取的數(shù)據(jù)存儲(chǔ)在存儲(chǔ)單元陣列210的第二存儲(chǔ)區(qū)域中。例如，讀/寫(xiě) 電路230可用來(lái)執(zhí)行拷貝回存(copy-back)操作。作為例子，讀/寫(xiě)電路230可包括諸如頁(yè)緩沖器和列選擇電路的元件。作為另一 例子，讀/寫(xiě)電路230可以包括諸如感測(cè)放大器、寫(xiě)驅(qū)動(dòng)器和列選擇電路的元件。數(shù)據(jù)輸入/輸出電路240通過(guò)數(shù)據(jù)線(xiàn)DL連接到讀/寫(xiě)電路230。數(shù)據(jù)輸入/輸 出電路240根據(jù)控制邏輯250的控制進(jìn)行操作。數(shù)據(jù)輸入/輸出電路240與外部交換數(shù)據(jù) DATA。作為例子，數(shù)據(jù)輸入/輸出電路240可與圖1中的控制器100交換數(shù)據(jù)。從外部傳送 的數(shù)據(jù)DATA可通過(guò)數(shù)據(jù)線(xiàn)DL傳送到讀/寫(xiě)電路230。從讀/寫(xiě)電路230傳送的數(shù)據(jù)DATA 可被輸出到外部。作為例子，數(shù)據(jù)輸入/輸出電路240可包括諸如數(shù)據(jù)緩沖器的元件?？刂七壿?50連接到地址譯碼器220、讀/寫(xiě)電路230和數(shù)據(jù)輸入/輸出電路240。 控制邏輯250控制閃存器件200的整體操作?？刂七壿?50響應(yīng)于從外部傳送的控制信號(hào) CTRL進(jìn)行操作。作為例子，控制信號(hào)CRT可從圖1中的控制器100傳送?？刂七壿?50包 括編程控制器251 (PGM CTRL)。編程控制器251控制對(duì)于存儲(chǔ)單元陣列210的編程操作。下面將參照?qǐng)D5更詳細(xì)地描述編程控制器251的操作。在圖2中，編程控制器251被例示為控制邏輯250內(nèi)的元件。然而，編程控制器 251不限于該實(shí)現(xiàn)形式。編程控制器251可被配置為相對(duì)于控制邏輯250獨(dú)立實(shí)現(xiàn)的功能 塊。作為例子，編程控制器251可利用數(shù)字電路、模擬電路或其中耦合了數(shù)字電路和 模擬電路的硬件來(lái)實(shí)現(xiàn)。作為另一例子，編程控制器251可實(shí)現(xiàn)為閃存器件200中被驅(qū)動(dòng) 的軟件。作為另一例子，編程控制器251可以用組合了硬件和軟件的類(lèi)型來(lái)實(shí)現(xiàn)。圖3是例示了圖2的存儲(chǔ)單元陣列210的一部分的電路圖。作為例子，存儲(chǔ)單元 陣列210可包括多個(gè)存儲(chǔ)塊。為簡(jiǎn)潔起見(jiàn)，圖3中僅僅例示了存儲(chǔ)單元陣列210的一個(gè)存 儲(chǔ)塊。參照?qǐng)D3，多個(gè)存儲(chǔ)單元MCl至MCn串聯(lián)連接以形成串(string)結(jié)構(gòu)。串選擇晶 體管SST連接在存儲(chǔ)單元MCl至MCn和對(duì)應(yīng)于它們的位線(xiàn)BL2之間。地選擇晶體管GST連 接在存儲(chǔ)單元MCl至MCn和共源線(xiàn)CSL之間。串選擇晶體管SST、存儲(chǔ)單元MCl至MCn和地 選擇晶體管GST形成單元串211。存儲(chǔ)單元陣列210包括多個(gè)單元串。多個(gè)單元串的串選擇晶體管SST的柵極連接 到串選擇線(xiàn)SSL。多個(gè)單元串的地選擇晶體管GST的柵極連接到地選擇線(xiàn)GSL。多個(gè)單元串 的存儲(chǔ)單元MCl至MCn的控制柵極連接到對(duì)應(yīng)于它們的字線(xiàn)WLl至WLn。字線(xiàn)WLl至WLru 地選擇線(xiàn)GSL和串選擇線(xiàn)SSL連接到圖2的地址譯碼器220。位線(xiàn)BLl至BLm連接到圖2 的讀/寫(xiě)電路230。 圖4是進(jìn)一步例示圖3的存儲(chǔ)單元陣列210的單元串211的截面視圖。參照?qǐng)D4，源極/漏極區(qū)213被提供在本體區(qū)(bulk region) 212中。作為例子， 本體區(qū)212可以是P型阱(ρ-阱或口袋ρ-阱(pocket p-well))。例如，源極/漏極區(qū)213 可以是N型阱。源極/漏極區(qū)213可被提供為存儲(chǔ)單元MCl至MCn的源極區(qū)和漏極區(qū)。柵極結(jié)構(gòu)被提供在本體區(qū)212之上。每個(gè)柵極結(jié)構(gòu)包括隧道介電層214、電荷捕 獲(charge trapping)層 215、阻擋介電層(blocking dielectric layer) 216 和控制柵極 217。相應(yīng)的位線(xiàn)BL2(見(jiàn)圖3)可連接到串選擇晶體管SST的漏極/源極區(qū)。作為例子， 位線(xiàn)BL2可包括諸如鎢(W)的導(dǎo)體。共源線(xiàn)CSL(見(jiàn)圖3)可連接到地選擇晶體管GST的源 極/漏極區(qū)。例如，共源線(xiàn)CSL可包括諸如多晶硅的導(dǎo)體。在隧道介電層214中，形成從存儲(chǔ)單元MCl至MCn的溝道區(qū)到相應(yīng)的電荷捕獲層 215的F-N隧道。作為例子，存儲(chǔ)單元MCl至MCn的溝道區(qū)上的載流子(例如，電子或空穴) 通過(guò)來(lái)自相應(yīng)控制柵極217的電場(chǎng)在相應(yīng)的電荷捕獲層215中累積或被捕獲。作為例子， 隧道介電層214可包括諸如二氧化硅或氮化硅(silicon nitride)的絕緣體。作為例子，電荷捕獲層215可包括諸如多晶硅的導(dǎo)體。S卩，電荷捕獲層215可 以是用于累積電荷的浮柵。作為另一例子，電荷捕獲層215可包括諸如多晶硅氧化物 (polysilicon oxide)或氮化硅的絕緣體。即，電荷捕獲層215可以是用于捕獲電荷的電荷 陷阱。阻擋介電層216被提供用于防止電荷捕獲層215和控制柵極217之間的電荷流 動(dòng)。作為例子，阻擋介電層216可包括諸如氧化物/氮化物/氧化物(0N0)的絕緣體?？刂茤艠O217通過(guò)字線(xiàn)WLl至WLn以及選擇線(xiàn)SSL和GSL接收電壓。作為例子，控制柵極217 可包括諸如多晶硅的導(dǎo)體。作為例子，控制柵極217可在與位線(xiàn)BLl至BLm相交的方向上 延伸，以形成字線(xiàn)WLl至WLn以及選擇線(xiàn)SSL和GSL。作為例子，電荷捕獲層215以及選擇晶體管SST和GST的控制柵極217可通過(guò)過(guò) 孔218電連接。即，選擇晶體管SST和GST可像NMOS晶體管那樣操作。然而，電荷捕獲層 215以及選擇晶體管SST和GST的控制柵極217可以不電連接。作為例子，選擇晶體管SST和GST的寬度被例示為大于存儲(chǔ)單元MCl至MCn的寬 度，但不限于此。作為例子，選擇晶體管SST和GST以及存儲(chǔ)單元MCl至MCn的柵極結(jié)構(gòu)被例示為 包括隧道介電層214、電荷捕獲層215、阻擋介電層216和控制柵極217，但不限于此。作為 例子，可另外提供側(cè)間隙壁(side spacer)，其被提供到柵極結(jié)構(gòu)的側(cè)面，或者在控制柵極 217上另外提供上覆層(cappinglayer)。圖5是概述本發(fā)明概念的一個(gè)實(shí)施例中的圖2的編程控制器251的操作的流程 圖。為簡(jiǎn)潔起見(jiàn)，假設(shè)字線(xiàn)WL6是已經(jīng)被“選擇”用于編程的字線(xiàn)，并且禁止對(duì)位線(xiàn)BL2編 程。即，假設(shè)在單元串211中禁止編程。因此，在編程操作中，在位線(xiàn)BL2上設(shè)置電壓Vcc， 并使單元串211的溝道升壓。下文中，第二通過(guò)電壓VpaSS2是通過(guò)升高存儲(chǔ)單元的溝道電壓來(lái)使得編程被禁 止的電壓。第一通過(guò)電壓Vpassl是電平低于第二通過(guò)電壓VpaSS2的電壓。第一通過(guò)電壓 Vpassl是用于形成被禁止編程的存儲(chǔ)單元的溝道并使其升壓的電壓。是否通過(guò)利用第一通 過(guò)電壓Vpassl升高存儲(chǔ)單元的溝道電壓來(lái)禁止編程不受限制。一起參照?qǐng)D2和圖5，編程控制器251 —開(kāi)始控制將第一通過(guò)電壓Vpassl施加到 所選擇的字線(xiàn)(即，“選擇字線(xiàn)”，或所示例子中的WL6)以及未選擇的字線(xiàn)(即，“未選字線(xiàn)”， 或所示例子中的WL3) (SllO)。例如，地址譯碼器220可根據(jù)編程控制器251的控制將第一 通過(guò)電壓Vpassl傳送到選擇字線(xiàn)WL6和未選字線(xiàn)WL3。因?yàn)槲痪€(xiàn)BL2被設(shè)置為電壓Vcc， 所以由第一通過(guò)電壓Vpassl形成單元串211的溝道并使單元串211的溝道升壓。編程控制器251使得通過(guò)第一通過(guò)電壓Vpassl在單元串211中形成溝道。該溝 道包括對(duì)應(yīng)于選擇字線(xiàn)WL6和未選字線(xiàn)WL3的溝道區(qū)。作為例子，編程控制器251進(jìn)行控 制以將第一通過(guò)電壓Vpassl施加到選擇線(xiàn)GSL和SSL之間的字線(xiàn)WLl至WLn。作為另一 例子，編程控制器251控制向選擇字線(xiàn)WL6以及選擇字線(xiàn)WL6和地選擇線(xiàn)GSL之間的字線(xiàn) WLl至WL6施加第一通過(guò)電壓Vpassl。返回圖5，然后，編程控制器251控制將局部電壓Vlocal施加到至少一個(gè)未選字線(xiàn) WL3(S120)。局部電壓Vlocal是用于斷開(kāi)單元串211的溝道的電壓。在本發(fā)明概念的某些 實(shí)施例中，局部電壓Vlocal可具有比地電壓更高的電平。例如，局部電壓Vlocal的電平可 低于被第一通過(guò)電壓Vpassl升高的溝道電壓。作為例子，地址譯碼器220可根據(jù)編程控制 器251的控制，將局部電壓Vlocal傳送到未選字線(xiàn)WL3。編程控制器251通過(guò)施加局部電壓Vlocal，斷開(kāi)之前由第一通過(guò)電壓Vpassl形成 的溝道。在由局部電壓Vlocal斷開(kāi)和形成的溝道中，包括對(duì)應(yīng)于選擇字線(xiàn)WL6的溝道區(qū)的 溝道被稱(chēng)為選擇溝道。在由局部電壓Vlocal斷開(kāi)和形成的溝道中，從對(duì)應(yīng)于選擇字線(xiàn)WL6 的溝道區(qū)斷開(kāi)的溝道被稱(chēng)為未選溝道。
然后，編程控制器251控制將第二通過(guò)電壓VpaSS2施加到選擇字線(xiàn)WL6(S130)。 在本發(fā)明概念的某些實(shí)施例中，第二通過(guò)電壓VpaSS2可具有比第一通過(guò)電壓Vpassl更高 的電平。例如，地址譯碼器220根據(jù)編程控制器251的控制，將第二通過(guò)電壓VpaSS2傳送 到選擇字線(xiàn)WL6。編程控制器251利用第二通過(guò)電壓VpaSS2升高選擇溝道的電壓。例如，第二通過(guò) 電壓VpaSS2可被施加到對(duì)應(yīng)于選擇溝道的字線(xiàn)。例如，對(duì)應(yīng)于未選溝道的字線(xiàn)的電壓可被 維持在第一通過(guò)電壓Vpassl。然后，編程控制器251控制將編程電壓Vpgm施加到選擇字線(xiàn)(S140)。在本發(fā)明概 念的某些實(shí)施例中，地址譯碼器220在編程控制器251的控制下，將編程電壓Vpgm傳送到 選擇字線(xiàn)WL6。包括對(duì)應(yīng)于選擇字線(xiàn)WL6的溝道區(qū)的選擇溝道的電壓具有被第一通過(guò)電壓 Vpassl、第二通過(guò)電壓VpaSS2和編程電壓Vpgm升高的電平。因此，禁止在對(duì)應(yīng)于選擇字線(xiàn) WL6的存儲(chǔ)單元MC6中編程。如上所述，選擇溝道通過(guò)施加第一通過(guò)電壓Vpassl而被升壓，然后通過(guò)施加局部 電壓Vlocal而被局部化(localize)，然后通過(guò)施加第二通過(guò)電壓VpaSS2和編程電壓Vpgm 而被升壓。因?yàn)樵诰植炕笸ㄟ^(guò)第二通過(guò)電壓VpaSS2使選擇溝道升壓，所以可顯著改善 整體升壓效率。此外，第一通過(guò)電壓Vpassl被施加到未選溝道，但第二通過(guò)電壓VpaSS2未被施加 到未選溝道。因此，可降低由于施加通過(guò)電壓而引起的應(yīng)力。

未選溝道的電壓被第一通過(guò)電壓Vpassl升壓，但沒(méi)有被第二通過(guò)電壓VpaSS2升 壓。即，未選溝道的電壓低于選擇溝道的電壓。因此，可減少在未選溝道和被施加了局部 電壓Vlocal的存儲(chǔ)單元之間發(fā)生的柵致漏極泄漏(GIDL)，由此降低被施加了局部電壓 Vlocal的存儲(chǔ)單元由于GIDL而被軟編程的可能性。圖6是進(jìn)一步描述圖5中概述的示例編程方法的時(shí)序圖。圖7至圖10是進(jìn)一步 例示根據(jù)圖6的時(shí)序圖操作的單元串211的溝道狀態(tài)的相關(guān)截面圖。參照?qǐng)D6，在第一時(shí)刻Tl，電壓Vcc被施加到串選擇線(xiàn)SSL，地電壓Vss被施加到地 選擇線(xiàn)GSL。第一通過(guò)電壓Vpassl被施加到選擇字線(xiàn)WL6和未選字線(xiàn)WL3。例如，第一通 過(guò)電壓Vpassl被施加到第一和第二選擇線(xiàn)GSL和SSL之間的字線(xiàn)WLl至WLn。因?yàn)閱卧?211是被禁止編程的單元串，所以電壓Vcc被設(shè)置到相應(yīng)的位線(xiàn)BL2上。也就是，在單元串 211中，由第一通過(guò)電壓Vpassl形成溝道并使該溝道升壓。圖7中例示了通過(guò)施加第一通 過(guò)電壓Vpassl形成的溝道。在圖7中，為簡(jiǎn)潔起見(jiàn)，省略了存儲(chǔ)單元MCl至MCn以及選擇晶體管SST和GST的 源極/漏極區(qū)，并且例示了由第一通過(guò)電壓Vpassl形成的溝道219。參照?qǐng)D7，第一通過(guò)電 壓Vpassl被偏置到第一和第二選擇線(xiàn)GSL和SSL之間的字線(xiàn)WLl至WLn。另外，由第一通 過(guò)電壓Vpassl形成溝道219。溝道219的電壓可具有被第一通過(guò)電壓Vpassl升高的電平。返回圖6，在第二時(shí)刻T2，局部電壓Vlocal被施加到未選字線(xiàn)WL3。局部電壓 Vlocal具有足夠斷開(kāi)通過(guò)施加第一通過(guò)電壓Vpassl而形成的溝道219 (見(jiàn)圖7)的電平。 在本發(fā)明概念的一個(gè)特定實(shí)施例中，例如，局部電壓Vlocal具有比地電壓Vss更高的電平。 艮口，局部電壓Vlocal可具有比通過(guò)施加第一通過(guò)電壓Vpassl而升高的溝道電壓更低的電 平。通過(guò)施加第一通過(guò)電壓Vpassl而升高的溝道219的電壓可以是存儲(chǔ)單元MC3的源極和漏極區(qū)的電壓。當(dāng)存儲(chǔ)單元MC3的控制柵極電壓低于源極和漏極區(qū)的電壓時(shí)，存儲(chǔ)單元 MC3被關(guān)閉。圖8中例示了由第一通過(guò)電壓Vpassl形成的溝道被局部電壓Vlocal斷開(kāi)的 狀態(tài)。參照?qǐng)D8，局部電壓Vlocal被施加到未選字線(xiàn)WL3。通過(guò)施加第一通過(guò)電壓Vpassl 形成的溝道現(xiàn)在被分為圍繞被施加了局部電壓Vlocal的未選字線(xiàn)WL3的多個(gè)溝道219a和 219b。因此，溝道219a從對(duì)應(yīng)于選擇字線(xiàn)WL6的溝道區(qū)斷開(kāi)。S卩，溝道219a是未選溝道。 溝道219b包括對(duì)應(yīng)于選擇字線(xiàn)WL6的溝道區(qū)。S卩，溝道219b保持為選擇溝道。再次參照?qǐng)D6，在第三時(shí)刻T3，第二通過(guò)電壓VpaSS2被施加到選擇字線(xiàn)WL6。在本 發(fā)明概念的一個(gè)特定實(shí)施例中，例如，第二通過(guò)電壓VpaSS2被施加到未選字線(xiàn)WL3和第二 選擇線(xiàn)SSL之間的字線(xiàn)WL4至WLn。即，通過(guò)施加第二通過(guò)電壓VpaSS2，使得通過(guò)施加第一 通過(guò)電壓Vpassl被升高的對(duì)應(yīng)于選擇溝道219b的字線(xiàn)WL4至WLn的電壓被另外升高。選 擇溝道219b在其從未選溝道219a斷開(kāi)的狀態(tài)下被第二通過(guò)電壓VpaSS2升壓。另外，施加 第二通過(guò)電壓Vpass2沒(méi)有使未選溝道219a升壓。圖9中例示了由第二通過(guò)電壓VpaSS2升壓的選擇溝道219b的狀態(tài)。參照?qǐng)D9，第一通過(guò)電壓Vpassl被施加到對(duì)應(yīng)于未選溝道219a的字線(xiàn)WLl和WL2。 第二通過(guò)電壓Vpass2被施加到對(duì)應(yīng)于選擇溝道219b的字線(xiàn)WL4至WLn。選擇溝道219b的 電壓被進(jìn)一步對(duì)應(yīng)于第一通過(guò)電壓Vpassl和第二通過(guò)電壓VpaSS2之間的差而升高。此外， 因?yàn)樵诒痪植炕倪x擇溝道219b中進(jìn)行升壓，所以可顯著增加整體升壓效率。

為了防止耦合，存儲(chǔ)單元陣列210(見(jiàn)圖3)可根據(jù)預(yù)定模式編程。例如，在存儲(chǔ)單 元陣列210中，可按照從與第一選擇線(xiàn)GSL相鄰的存儲(chǔ)單元(例如，包括MCl)到與第二選 擇線(xiàn)SSL相鄰的存儲(chǔ)單元(例如，包括MCn)的順序存儲(chǔ)數(shù)據(jù)。例如，當(dāng)字線(xiàn)WL6是選擇字線(xiàn)時(shí)，連接到選擇字線(xiàn)WL6和第一選擇線(xiàn)SSL之間的字 線(xiàn)WLl至WL5的存儲(chǔ)單元(例如，MCl至MC5)可能已經(jīng)存儲(chǔ)了數(shù)據(jù)。即，存儲(chǔ)單元MCl至 MC5中具有已編程狀態(tài)的存儲(chǔ)單元的閾值電壓可比具有擦除狀態(tài)的存儲(chǔ)單元的閾值電壓 低。例如，當(dāng)字線(xiàn)WL6是選擇字線(xiàn)時(shí)，連接到選擇字線(xiàn)WL6和第二選擇線(xiàn)GSL之間的字 線(xiàn)WL7至WLn的存儲(chǔ)單元(例如，MC7至MCn)可以處于擦除狀態(tài)。存儲(chǔ)單元的閾值電壓能夠影響與所施加的通過(guò)電壓有關(guān)的升壓效率。例如，假設(shè) 第一存儲(chǔ)單元具有第一閾值電壓，而第二存儲(chǔ)單元具有比第一閾值電壓高的第二閾值電 壓。施加到第一和第二存儲(chǔ)單元的控制柵極的電壓在第一和第二存儲(chǔ)單元中形成溝道并維 持該溝道，并升高溝道電壓。當(dāng)相同的電壓被施加到第一和第二存儲(chǔ)單元的控制柵極時(shí)，形 成和維持與第一存儲(chǔ)單元有關(guān)的溝道的電壓電平低于形成和維持與第二存儲(chǔ)單元有關(guān)的 溝道的電壓電平。因此，第一存儲(chǔ)單元的升壓效率比第二存儲(chǔ)單元的升壓效率高。根據(jù)本發(fā)明概念的實(shí)施例的閃存器件200將第一通過(guò)電壓Vpassl施加到字線(xiàn)WLl 至WLn以形成溝道，然后將局部電壓Vlocal施加到未選字線(xiàn)WL3以斷開(kāi)部分溝道(即，未 選溝道)。從選擇溝道219b斷開(kāi)的未選溝道219a對(duì)應(yīng)于已經(jīng)被預(yù)編程的存儲(chǔ)單元。S卩，通 過(guò)施加局部電壓Vlocal，斷開(kāi)對(duì)應(yīng)于預(yù)編程的存儲(chǔ)單元的溝道。然而，通過(guò)施加第二通過(guò)電 壓VpaSS2對(duì)未斷開(kāi)的溝道部分(即，選擇溝道)進(jìn)行額外升壓。因此，可顯著改善升壓效 率。
在所有其他因素相同的情況下，如果升壓效率提高，則可降低所施加的通過(guò)電壓 (BP, Vpass2)的電平。例如，通過(guò)電壓的電平可被設(shè)置這樣的電平該電平防止傳統(tǒng)非易 失性存儲(chǔ)器器件中在施加通過(guò)電壓Vpass或編程電壓Vpgm時(shí)例行出現(xiàn)的存儲(chǔ)單元閾值干 擾(disturbance)?！巴ㄟ^(guò)電壓Vpass的干擾”是指如下事實(shí)與選擇存儲(chǔ)單元(即，要編程 的存儲(chǔ)單元)共享位線(xiàn)的未選存儲(chǔ)單元可能由于第二通過(guò)電壓VpaSS2的施加而被軟編程。 當(dāng)通過(guò)電壓Vpass的電平變得高于預(yù)定電平時(shí)，會(huì)發(fā)生通過(guò)電壓Vpass的干擾?！熬幊屉妷篤pgm的干擾”是指如下事實(shí)被禁止編程的存儲(chǔ)單元可能由于編程電 壓Vpgm的施加而被編程。當(dāng)編程電壓和禁止編程的存儲(chǔ)單元的溝道電壓之間的電壓差變 得高于預(yù)定值時(shí)，可防止禁止編程的存儲(chǔ)單元被編程電壓Vpgm編程。如果升壓效率改善，則可減少升高禁止編程的存儲(chǔ)單元的溝道電壓所需的通過(guò)電 壓Vpass的電平，從而降低編程電壓Vpgm的干擾的概率。即，如果升壓效率以本發(fā)明概念 的實(shí)施例提供的方式得以改善，則與傳統(tǒng)非易失性存儲(chǔ)器器件中施加的通過(guò)電壓Vpass相 比，第二通過(guò)電壓VpaSS2的電平可以被降低。因此，在本發(fā)明概念的某些實(shí)施例中，第一通過(guò)電壓Vpassl被施加到對(duì)應(yīng)于未選 溝道219a的字線(xiàn)WLl和WL2，而第二通過(guò)電壓VpaSS2則沒(méi)有被施加。第一通過(guò)電壓Vpassl 具有比第二通過(guò)電壓VpaSS2低的電平。因此，可以減少否則會(huì)由通過(guò)電壓導(dǎo)致的存儲(chǔ)單元 應(yīng)力。在前述方法中，未選溝道219a的電壓通過(guò)施加第一通過(guò)電壓Vpassl而被升高，但 它沒(méi)有被施加第二通過(guò)電壓VpaSS2而升高。S卩，未選溝道219a的電壓具有僅僅通過(guò)施加 第一通過(guò)電壓Vpassl而升高的電平。因?yàn)槲催x溝道219a的電壓保持在相對(duì)低于它在如果 施加了第二通過(guò)電壓VpaSS2的情況下將會(huì)具有的電壓，所以未選溝道219a和未選字線(xiàn)之 間的GIDL保持相對(duì)較低。 再次參照?qǐng)D6，在第四時(shí)刻T4，編程電壓Vpgm被施加到選擇字線(xiàn)WL6。S卩，選擇溝 道219b通過(guò)施加編程電壓Vpgm而被升壓。圖10中例示了在編程電壓被施加到選擇字線(xiàn) WL6時(shí)單元串211的溝道。由此，選擇溝道219b的電壓通過(guò)施加第一通過(guò)電壓Vpassl而被 升高，通過(guò)施加局部電壓Vlocal而被局部化，并且通過(guò)施加第二通過(guò)電壓VpaSS2和編程電 壓Vpgm而被升高。因此，在存儲(chǔ)單元MC6中禁止編程。如上所述，根據(jù)本發(fā)明概念的實(shí)施例所示的閃存器件200將第一通過(guò)電壓Vpassl 施加到選擇字線(xiàn)WL6和未選字線(xiàn)WL3，將局部電壓Vlocal施加到未選字線(xiàn)WL3，將第二通過(guò) 電壓VpaSS2施加到選擇字線(xiàn)WL6，并將編程電壓Vpgm施加到選擇字線(xiàn)WL6。因此，升壓效 率提高，通過(guò)電壓應(yīng)力減小，并且GIDL降低。圖11是描述圖5中概述的示例編程方法的另一實(shí)施例的時(shí)序圖。一起參照?qǐng)D4和圖11，在第一時(shí)刻Tl，第一通過(guò)電壓Vpassl被施加到選擇字線(xiàn) WL6和未選字線(xiàn)WL3。例如，第一通過(guò)電壓Vpassl可以被施加到第一和第二選擇線(xiàn)GSL和 SSL之間的字線(xiàn)WLl至WLn。S卩，通過(guò)第一通過(guò)電壓Vpass 1，在單元串211中形成溝道。在第二時(shí)刻T2，第二通過(guò)電壓VpaSS2被施加到選擇字線(xiàn)WL6，并且局部電壓 Vlocal被施加到未選字線(xiàn)WL3。例如，第二通過(guò)電壓VpaSS2可以被施加到未選字線(xiàn)WL3和 第二選擇線(xiàn)SSL之間的字線(xiàn)WL4至WLn。另外，局部電壓Vlocal被施加到未選字線(xiàn)WL3。 艮口，由第一通過(guò)電壓Vpassl形成的溝道可以被局部電壓Vlocal斷開(kāi)。斷開(kāi)的溝道中，選擇溝道的電壓可以被第二通過(guò)電壓VpaSS2升高。在第三時(shí)刻T3，編程電壓Vpgm被施加到選擇字線(xiàn)WL6。即，選擇溝道的電壓被編 程電壓Vpgm升高。與前面參照?qǐng)D6描述的編程方法相比，圖11中例示的編程方法將第二通過(guò)電壓 Vpass2施加到選擇字線(xiàn)WL6，同時(shí)將局部電壓Vlocal施加到未選字線(xiàn)WL3。因此，與前一實(shí) 施例相比，根據(jù)圖11中例示的本發(fā)明概念的另一實(shí)施例的編程方法的可以以減少的編程 時(shí)間來(lái)實(shí)現(xiàn)。圖12是描述圖5中概述的示例編程方法的另一實(shí)施例的時(shí)序圖。一起參照?qǐng)D4和圖12，在第一時(shí)刻Tl，第一通過(guò)電壓Vpassl被施加到選擇字線(xiàn) WL6以及未選字線(xiàn)WL2和WL3。例如，第一通過(guò)電壓Vpassl可以被施加到第一和第二選擇 線(xiàn)GSL和SSL之間的字線(xiàn)WLl至WLn。S卩，通過(guò)第一通過(guò)電壓Vpass 1，在單元串211中形成 溝道。在第二時(shí)刻T2，第一和第二局部電壓Vlocall和Vlocal2被施加到未選字線(xiàn)WL2 和WL3。第一和第二局部電壓Vlocall和Vlocal2是用于斷開(kāi)由第一通過(guò)電壓Vpassl形成 的溝道的電壓。例如，第一和第二局部電壓Vlocall和Vlocal2可以被施加到相鄰的字線(xiàn) WL2和WL3。例如，第二局部電壓Vlocal2可以被施加到第一選擇線(xiàn)GSL和施加了第一局部 電壓Vlocall的字線(xiàn)WL3之間的字線(xiàn)WL2。例如，第二局部電壓Vlocal2的電平可以低于第 一局部電壓Vlocal2的電平。即，由第一通過(guò)電壓Vpassl形成的溝道可以由第一和第二局 部電壓Vlocall和Vlocal2斷開(kāi)。 在第三時(shí)刻T3，第二通過(guò)電壓VpaSS2被施加到選擇字線(xiàn)WL6。例如，第二通過(guò)電壓 VpaSS2可以被施加到未選字線(xiàn)WL2和WL3與第二選擇線(xiàn)SSL之間的字線(xiàn)WL4至WLn。艮口， 斷開(kāi)的溝道中，選擇溝道的電壓可以通過(guò)第二通過(guò)電壓VpaSS2來(lái)升高。在第四時(shí)刻T4，編程電壓Vpgm被施加到選擇字線(xiàn)WL6。即，選擇溝道的電壓被編 程電壓Vpgm升高。將該特定編程方法與參照?qǐng)D6所述的方法相比，根據(jù)本發(fā)明概念的另一實(shí)施例的 當(dāng)前編程方法將第一和第二局部電壓Vlocall和Vlocal2施加到未選字線(xiàn)WL2和WL3。未選溝道被第一通過(guò)電壓Vpassl升壓。選擇溝道通過(guò)施加第一通過(guò)電壓Vpassl 被升壓，然后通過(guò)施加局部電壓Vlocal被局部化，然后通過(guò)施加第二通過(guò)電壓VpaSS2和編 程電壓Vpgm被升壓。即，選擇溝道的電壓高于未選溝道的電壓。未選字線(xiàn)WL2和WL3與選擇溝道之間的GIDL可以比未選字線(xiàn)WL2和WL3與未選 溝道之間的GIDL更強(qiáng)。因此，當(dāng)將高于第二局部電壓Vlocal2的第一局部電壓Vlocall施 加到未選字線(xiàn)WL2和WL3中與選擇溝道相鄰的字線(xiàn)WL3時(shí)，GIDL減少。此外，當(dāng)將低于第一局部電壓Vlocall的第二局部電壓Vlocal2施加到與未選溝 道相鄰的未選字線(xiàn)WL2時(shí)，可增強(qiáng)斷開(kāi)選擇溝道和未選溝道的特性。如上參照?qǐng)D11所述，根據(jù)本發(fā)明概念的另一實(shí)施例的編程方法將第二通過(guò)電壓 Vpass2施加到選擇字線(xiàn)WL6，并同時(shí)將第一和第二局部電壓Vlocall和Vlocal2施加到未 選字線(xiàn)WL2和WL3。圖13是描述圖5中概述的示例編程方法的再一實(shí)施例的時(shí)序圖。一起參照?qǐng)D4和圖13，在第一時(shí)刻Tl，第一通過(guò)電壓Vpassl被施加到選擇字線(xiàn)WL6和未選字線(xiàn)WL9。例如，第一通過(guò)電壓Vpassl被施加到第一和第二選擇線(xiàn)SSL和GSL 之間的字線(xiàn)WLl至WLn。S卩，通過(guò)第一通過(guò)電壓Vpassl在單元串211中形成溝道。在第二時(shí)刻T2，局部電壓Vlocal被施加到未選字線(xiàn)WL9。即，由第一通過(guò)電壓 Vpassl形成的溝道被局部電壓Vlocal斷開(kāi)。在第三時(shí)刻T3，第二通過(guò)電壓VpaSS2被施加到選擇字線(xiàn)WL6。例如，第二通過(guò)電 壓VpaSS2被施加到未選字線(xiàn)WL9和第二選擇線(xiàn)GSL之間的字線(xiàn)WLl至WL8。即，選擇溝道 的電壓被第二通過(guò)電壓Vpass2升高。在第四時(shí)刻T4，編程電壓Vpgm被施加到選擇字線(xiàn)WL6。即，選擇溝道的電壓被編 程電壓Vpgm升高。與參照?qǐng)D6描述的編程方法相比，根據(jù)本發(fā)明概念的另一實(shí)施例的編程方法將局 部電壓Vlocal施加到選擇字線(xiàn)WL6和第一選擇線(xiàn)SSL之間的未選字線(xiàn)WL9。即，根據(jù)本發(fā) 明概念的另一實(shí)施例的編程方法將局部電壓施加到選擇字線(xiàn)和串選擇晶體管之間的字線(xiàn)。如上參照?qǐng)D11所述，根據(jù)本發(fā)明概念的另一實(shí)施例的編程方法可以同時(shí)執(zhí)行將 第二通過(guò)電壓VpaSS2施加到選擇字線(xiàn)WL6以及將局部電壓Vlocal施加到未選字線(xiàn)WL9。

如上參照?qǐng)D12所述，根據(jù)本發(fā)明概念的另一實(shí)施例的編程方法可以執(zhí)行將第一 局部電壓Vlocall施加到第一未選字線(xiàn)，并將第二局部電壓Vlocal2施加到與第一未選字 線(xiàn)相鄰的第二未選字線(xiàn)。圖14是描述圖5中概述的示例編程方法的再一實(shí)施例的時(shí)序圖。一起參照?qǐng)D4和圖14，在第一時(shí)刻Tl，第一通過(guò)電壓Vpassl被施加到選擇字線(xiàn) WL6以及未選字線(xiàn)WL3和WL9。例如，第一通過(guò)電壓Vpassl被施加到第一和第二選擇線(xiàn)GSL 和SSL之間的字線(xiàn)WLl至WLn。S卩，通過(guò)第一通過(guò)電壓Vpassl在單元串211中形成溝道。在第二時(shí)刻T2，局部電壓Vlocal被施加到未選字線(xiàn)WL3和WL9。被施加局部電 壓的字線(xiàn)中的一個(gè)字線(xiàn)WL3位于選擇字線(xiàn)WL6和第一選擇線(xiàn)GSL之間，而所述字線(xiàn)中的另 一字線(xiàn)WL9位于選擇字線(xiàn)WL6和第二選擇線(xiàn)SSL之間。S卩，單元串211的溝道被局部電壓 Vlocal分為三個(gè)溝道。在第三時(shí)刻T3，第二通過(guò)電壓VpaSS2被施加到選擇字線(xiàn)WL6。例如，第二通過(guò)電 壓VpaSS2可以被施加到未選字線(xiàn)WL3和WL9之間的字線(xiàn)WL4至WL8。即，選擇溝道的電壓 被第二通過(guò)電壓Vpass2升高。在第四時(shí)刻T4，編程電壓Vpgm被施加到選擇字線(xiàn)WL6。即，選擇溝道的電壓被編 程電壓Vpgm升高。與上面參照?qǐng)D6描述的編程方法相比，根據(jù)本發(fā)明概念的另一實(shí)施例的編程方法 將局部電壓Vlocal施加到選擇字線(xiàn)WL6和第二選擇線(xiàn)SSL之間的未選字線(xiàn)WL9以及在選 擇字線(xiàn)WL6和第一選擇線(xiàn)GSL之間的未選字線(xiàn)WL3。即，根據(jù)本發(fā)明概念的另一實(shí)施例的編 程方法可以在選擇字線(xiàn)和串選擇線(xiàn)之間以及在選擇字線(xiàn)和地選擇線(xiàn)之間被局部化。如上參照?qǐng)D11所述，根據(jù)本發(fā)明概念的另一實(shí)施例的編程方法可以同時(shí)執(zhí)行將 第二通過(guò)電壓VpaSS2施加到選擇字線(xiàn)WL6和將局部電壓Vlocal施加到未選字線(xiàn)WL3和 WL9。如上參照?qǐng)D12所述，根據(jù)本發(fā)明概念的另一實(shí)施例的編程方法可以將第一局部 電壓Vlocal 1施加到第一未選字線(xiàn)WL3或WL9，將第二局部電壓施加到與第一未選字線(xiàn)WL3或WL9相鄰的第二未選字線(xiàn)WL2或WLlO。圖15是描述圖5中概述的示例編程方法的另一實(shí)施例的時(shí)序圖。圖16是基于圖 15所示的控制電壓的時(shí)序例示單元串211 (見(jiàn)圖14)的溝道狀態(tài)的截面圖。一起參照?qǐng)D4和圖15，在第一時(shí)刻Tl，第一通過(guò)電壓Vpassl被施加到選擇字線(xiàn) WL6和未選字線(xiàn)WL3。例如，第一通過(guò)電壓Vpassl可以被施加到選擇字線(xiàn)WL6和第一選擇 線(xiàn)GSL之間的字線(xiàn)WLl至WL5。另外，地電壓Vss可被施加到選擇字線(xiàn)WL6和第二選擇線(xiàn) SSL之間的字線(xiàn)WL7至WLn.為了防止編程操作期間的耦合，如上所述，按照從與第一選擇線(xiàn)GSL相鄰的存儲(chǔ) 單元到與第二選擇線(xiàn)SSL相鄰的存儲(chǔ)單元的順序，對(duì)存儲(chǔ)單元編程。當(dāng)字線(xiàn)WL6是選擇字 線(xiàn)時(shí)，連接到選擇字線(xiàn)WL6和第二選擇線(xiàn)SSL之間的字線(xiàn)WL7至WLn的存儲(chǔ)單元可以處于 擦除狀態(tài)。即，當(dāng)?shù)仉妷篤ss被施加到字線(xiàn)WL7至WLn時(shí)，在對(duì)應(yīng)于字線(xiàn)WL7至WLn的溝道 區(qū)中形成溝道。圖16中例示了當(dāng)?shù)谝煌ㄟ^(guò)電壓Vpassl被施加到字線(xiàn)WLl至WL6并且地電壓Vss 被施加到字線(xiàn)WL7至WLn時(shí)單元串211的溝道狀態(tài)。參照?qǐng)D16，與對(duì)應(yīng)于被施加了地電壓Vss的字線(xiàn)WL7至WLn的溝道區(qū)219b相比， 對(duì)應(yīng)于被施加了第一通過(guò)電壓Vpassl的字線(xiàn)WLl至WL6的溝道區(qū)219a被形成得相對(duì)較深。

溝道區(qū)219a的電壓可以由第一通過(guò)電壓Vpassl升高。溝道區(qū)219a中由第一通 過(guò)電壓Vpassl升壓的電載流子(例如，電子或空穴)可在電荷共享(charge sharing)效 應(yīng)之下移動(dòng)到溝道區(qū)219b。即，溝道區(qū)219b的電壓可通過(guò)電荷共享而升高。此外，溝道區(qū) 219a的電壓可通過(guò)電荷共享而升高。作為例子，假設(shè)對(duì)應(yīng)于選擇字線(xiàn)WL6的的溝道區(qū)的電壓通過(guò)電荷共享達(dá)到第一電 壓VI。例如，第一電壓Vl可以比地電壓Vss高。例如，第一電壓Vl的電平可以高于通過(guò)從 電壓Vcc中減去串選擇晶體管SST的閾值而獲得的值。再次參照?qǐng)D4和圖15，在第二時(shí)刻T2，局部電壓Vlocal被施加到未選字線(xiàn)WL3。 艮口，由第一通過(guò)電壓Vpassl和地電壓Vss形成的溝道可以被局部電壓Vlocal分為選擇溝 道和未選溝道。在第三時(shí)刻T3，第二通過(guò)電壓VpaSS2被施加到選擇字線(xiàn)WL6。例如，第二通過(guò)電 壓VpaSS2可以被施加到未選字線(xiàn)WL3和第二選擇線(xiàn)SSL之間的字線(xiàn)WL4至WLn。S卩，選擇 溝道的電壓可被第二通過(guò)電壓VpaSS2升高。選擇字線(xiàn)WL6和第二選擇線(xiàn)SSL之間的字線(xiàn)WL7至WLn的電壓從地電壓Vss升高 到第二通過(guò)電壓VpaSS2。即，選擇溝道的電壓可以根據(jù)第二通過(guò)電壓VpaSS2和地電壓Vss 之間的差而被升高。選擇溝道的電壓可以從第一電壓Vl被升高。在第四時(shí)刻T4，編程電壓Vpgm被施加到選擇字線(xiàn)WL6。即，選擇溝道的電壓可被 編程電壓Vpgm升高。與上面參照?qǐng)D6描述的編程方法相比，在根據(jù)本發(fā)明概念的另一實(shí)施例的編程方 法中，選擇溝道的電壓被與第二通過(guò)電壓VpaSS2和地電壓Vss之間的差相應(yīng)地從第一電壓 Vl升高。因此，升壓效率可顯著改善。在圖15中，第一通過(guò)電壓Vpassl被施加到對(duì)應(yīng)于溝道區(qū)219a的字線(xiàn)WLl和WL2， 而地電壓Vss被施加到對(duì)應(yīng)于溝道區(qū)219b的字線(xiàn)WL4至WLn。隨后，局部電壓Vlocal被施加到字線(xiàn)WL3。在圖6中，第一通過(guò)電壓Vpassl被施加到對(duì)應(yīng)于溝道區(qū)219a和219b的字 線(xiàn)WL1、WL2和WL4至WLn。隨后，局部電壓Vlocal被施加到字線(xiàn)WL3。上面參照?qǐng)D6所述的溝道區(qū)219b的深度比上面參照?qǐng)D15描述的溝道區(qū)219b的 深度更大。即，上面參照?qǐng)D6所述的溝道區(qū)219b的電荷數(shù)少于上面參照?qǐng)D15所述的溝道 區(qū)219b的電荷數(shù)更少。當(dāng)?shù)诙ㄟ^(guò)電壓VpaSS2被施加到對(duì)應(yīng)于溝道區(qū)219b的字線(xiàn)WL4至 WLn時(shí)，上面參照?qǐng)D6所述的溝道區(qū)219b的深度類(lèi)似于上面參照?qǐng)D15所述的溝道區(qū)219b 的深度。在這點(diǎn)上，上面參照?qǐng)D6所述的溝道區(qū)219b的電荷密度高于上面參照?qǐng)D15所述 的溝道區(qū)219b的電荷密度。與上面參照?qǐng)D6所述的編程方法相比，上面參照?qǐng)D15所述的 編程方法的升壓效率能夠增強(qiáng)。如上參照?qǐng)D11所述，根據(jù)本發(fā)明概念的另一實(shí)施例的編程方法可以同時(shí)執(zhí)行將 第二通過(guò)電壓VpaSS2施加到選擇字線(xiàn)WL6以及將局部電壓Vlocal施加到未選字線(xiàn)WL3。如上參照?qǐng)D12所述，根據(jù)本發(fā)明概念的另一實(shí)施例的編程方法將第一局部電壓 Vlocall施加到第一未選字線(xiàn)WL3，并將第二局部電壓Vlocal2施加到與第一未選字線(xiàn)WL3 相鄰的第二未選字線(xiàn)WL2。如上參照?qǐng)D14所述，根據(jù)本發(fā)明概念的另一實(shí)施例的編程方法將局部電壓 Vlocal施加到選擇字線(xiàn)WL6和第一選擇線(xiàn)GSL之間的第一未選字線(xiàn)WL3，并將局部電壓 Vlocal施加到選擇字線(xiàn)WL6和第二選擇線(xiàn)SSL之間的第二未選字線(xiàn)WL9。圖17至圖19是描述圖5中概述的示例編程方法的另一實(shí)施例的概念圖。圖17例示了圖3中的存儲(chǔ)單元陣列210的編程模式的實(shí)施例。例如，假設(shè)存儲(chǔ)單 元陣列210每個(gè)單元存儲(chǔ)兩個(gè)比特。在連接到一個(gè)字線(xiàn)的存儲(chǔ)單元中存儲(chǔ)的最低有效位 (LSB)形成一頁(yè)(例如，最低有效頁(yè))。在連接到相應(yīng)字線(xiàn)的存儲(chǔ)單元中存儲(chǔ)的最高有效位 (MSB)形成另一頁(yè)(例如，最高有效頁(yè))。即，如圖17所示，連接到一個(gè)字線(xiàn)的存儲(chǔ)單元形 成兩頁(yè)(例如，最低有效頁(yè)和最高有效頁(yè))。在圖17中，為簡(jiǎn)潔起見(jiàn)，省略存儲(chǔ)單元，并且例示了由存儲(chǔ)單元形成的頁(yè)。字線(xiàn) WLl連接到相應(yīng)的頁(yè)MSBl和LSBl。字線(xiàn)WL2連接到相應(yīng)的頁(yè)MSB2和LSB2。字線(xiàn)WL3連接 到相應(yīng)的頁(yè)MSB3和LSB3。字線(xiàn)WLn連接到相應(yīng)的頁(yè)MSBn和LSBn。為了防止編程操作期間的耦合，每個(gè)頁(yè)可以按照如圖17所示的順序編程。首先， 連接到字線(xiàn)WLl的最低有效頁(yè)LSBl被編程。隨后，連接到字線(xiàn)WL2的最低有效頁(yè)LSB2被 編程。隨后，連接到字線(xiàn)WLl的最高有效頁(yè)MSBl被編程。隨后，連接到字線(xiàn)WL3的最低有 效頁(yè)LSB3被編程。隨后，連接到字線(xiàn)WL2的最高有效頁(yè)MSB2被編程。S卩，連接到字線(xiàn)WLl至WLn的最低有效頁(yè)LSBl至LSBn被按照從與第一選擇線(xiàn) GSL (見(jiàn)圖3)相鄰的頁(yè)LSBl到與第二選擇線(xiàn)SSL相鄰的頁(yè)LSBn的順序編程。同樣，連接到 字線(xiàn)WLl至WLn的最高有效頁(yè)MSBl至MSBn被按照從與第一選擇線(xiàn)GSL相鄰的頁(yè)MSBl到 與第二選擇線(xiàn)SSL相鄰的頁(yè)MSBn的順序編程。第一字線(xiàn)的最低有效頁(yè)在位于第一字線(xiàn)和 第一選擇線(xiàn)GSL之間的第二字線(xiàn)的最高有效頁(yè)之前被編程。即，字線(xiàn)WL6 (見(jiàn)圖3)是所選擇的字線(xiàn)，并且當(dāng)選擇字線(xiàn)WL6的最高有效頁(yè)被編程時(shí)，連接到在選擇字線(xiàn)WL6和第二選擇線(xiàn)SSL之間的字線(xiàn)(例如，WL7)的存儲(chǔ)單元可以處 于編程狀態(tài)，并且更具體地，最低有效頁(yè)可以處于編程狀態(tài)。圖18例示了圖3中的存儲(chǔ)單元陣列210的編程模式的另一實(shí)施例。例如，假設(shè)存儲(chǔ)單元陣列210每個(gè)單元存儲(chǔ)三個(gè)比特。在連接到一個(gè)字線(xiàn)的存儲(chǔ)單元中存儲(chǔ)的最低有效 位(LSB)形成一頁(yè)(例如，最低有效頁(yè))。在連接到相應(yīng)字線(xiàn)的存儲(chǔ)單元中存儲(chǔ)的最高有效 位(MSB)形成另一頁(yè)(例如，最高有效頁(yè))。在連接到相應(yīng)字線(xiàn)的存儲(chǔ)單元中存儲(chǔ)的中間有 效位(CSB)形成另一頁(yè)(例如，中間有效位)。即，如圖18所示，連接到一個(gè)字線(xiàn)的存儲(chǔ)單元形成三頁(yè)(例如，最低有效頁(yè)、中間 有效頁(yè)和最高有效頁(yè))。在圖18中，為簡(jiǎn)潔起見(jiàn)，省略了存儲(chǔ)單元，并且例示了由存儲(chǔ)單元形成的頁(yè)。如圖 18所示，字線(xiàn)WLl至WLn連接到相應(yīng)的頁(yè)LSBl至LSBn、CSBl至CSBn以及MSBl至MSBn。為了防止編程操作期間的耦合，每個(gè)頁(yè)可按照如圖18所示的順序編程。首先，連 接到字線(xiàn)WLl的最低有效頁(yè)LSBl被編程。隨后，連接到字線(xiàn)WL2的最低有效頁(yè)LSB2被編 程。隨后，連接到字線(xiàn)WLl的中間有效頁(yè)CSBl被編程。隨后，連接到字線(xiàn)WL3的最低有效 頁(yè)LSB3被編程。隨后，連接到字線(xiàn)WL2的中間有效頁(yè)CSB2被編程。隨后，連接到字線(xiàn)WLl 的最高有效頁(yè)MSBl被編程。S卩，連接到字線(xiàn)WLl至WLn的最低有效頁(yè)LSBl至LSBn被按照從與第一選擇線(xiàn) GSL(見(jiàn)圖3)相鄰的頁(yè)LSBl到與第二選擇線(xiàn)SSL相鄰的頁(yè)LSBn的順序編程。連接到字線(xiàn) WLl至WLn的中間有效頁(yè)CSBl至CSBn被按照從與第一選擇線(xiàn)GSL相鄰的頁(yè)CSBl到與第二 選擇線(xiàn)SSL相鄰的頁(yè)CSBn的順序編程。連接到字線(xiàn)WLl至WLn的最高有效頁(yè)MSBl至MSBn 被按照從與第一選擇線(xiàn)GSL相鄰的頁(yè)MSBl到與第二選擇線(xiàn)SSL相鄰的頁(yè)MSBn的順序編程。第一字線(xiàn)的最低有效頁(yè)在被布置在第一字線(xiàn)和第一選擇線(xiàn)GSL之間的第二字線(xiàn) 的中間有效頁(yè)之前被編程。第一字線(xiàn)的中間有效頁(yè)在第二字線(xiàn)的最高有效頁(yè)之前被編程。即，字線(xiàn)WL6 (見(jiàn)圖3)是所選擇的字線(xiàn)，并且當(dāng)選擇字線(xiàn)WL6的最高有效頁(yè)被編程 時(shí)，連接到在選擇字線(xiàn)WL6和第二選擇線(xiàn)SSL之間的字線(xiàn)(例如，WL7和WL8)的存儲(chǔ)單元 可以處于編程狀態(tài)，并且更具體地，中間有效頁(yè)和最低有效頁(yè)可以處于編程狀態(tài)。如上參照?qǐng)D17和圖18所述，在連接到選擇字線(xiàn)WL6和第二選擇線(xiàn)SSL之間的字 線(xiàn)WL7至WLn的存儲(chǔ)單元中，已編程的存儲(chǔ)單元不響應(yīng)于地電壓Vss而形成溝道。為克服 這些局限，根據(jù)本發(fā)明概念的另一實(shí)施例的編程方法包括，將第一通過(guò)電壓Vpassl施加到 包括在選擇字線(xiàn)WL6和第二選擇線(xiàn)SSL之間的至少一個(gè)字線(xiàn)的字線(xiàn)組。一起參照?qǐng)D4和圖19，在第一時(shí)刻Tl，第一通過(guò)電壓Vpassl被施加到選擇字線(xiàn) WL6和未選字線(xiàn)WL3。例如，第一通過(guò)電壓Vpassl可以被施加到選擇字線(xiàn)WL6以及選擇字 線(xiàn)WL6和第一選擇線(xiàn)GSL之間的字線(xiàn)WLl至WL5。另外，第一通過(guò)電壓Vpassl可以被施加 到包括選擇字線(xiàn)WL6和第二選擇線(xiàn)SSL之間的至少一個(gè)字線(xiàn)(例如，WL7)的字線(xiàn)組WL7。 接地電壓Vss可以被施加到字線(xiàn)組WL7和第二選擇線(xiàn)Vss之間的字線(xiàn)WL8至WLn。連接到字線(xiàn)組WL7的存儲(chǔ)單元可以是每個(gè)單元預(yù)存儲(chǔ)至少一個(gè)比特的存儲(chǔ)單元。 作為例子，在如上參照?qǐng)D17所述的情況下，連接到字線(xiàn)組WL7的存儲(chǔ)單元可以預(yù)存儲(chǔ)最低 有效位。作為另一例子，在如上參照?qǐng)D18所述的情況下，連接到字線(xiàn)WL7的存儲(chǔ)單元可以 預(yù)存儲(chǔ)最低有效位或中間有效位。當(dāng)連接到字線(xiàn)WL7的存儲(chǔ)單元存儲(chǔ)中間有效位時(shí)，連接 到字線(xiàn)WL8的存儲(chǔ)單元存儲(chǔ)最低有效位。此時(shí)，為了形成溝道，第一通過(guò)電壓Vpassl可以 被施加到字線(xiàn)組WL7和字線(xiàn)組WL8，字線(xiàn)組WL7和字線(xiàn)組WL8分別包括在選擇字線(xiàn)WL6和第二選擇線(xiàn)SSL之間的至少一個(gè)字線(xiàn)WL7和字線(xiàn)WL8。S卩，當(dāng)在連接到選擇字線(xiàn)WL6和第二選擇線(xiàn)SSL之間的字線(xiàn)WL7至WLn的存儲(chǔ)單 元中存在已編程存儲(chǔ)單元時(shí)，相應(yīng)的字線(xiàn)可被包括在字線(xiàn)組中。即，第一通過(guò)電壓Vpassl 可以被施加到連接到已編程存儲(chǔ)單元的字線(xiàn)。另外，地電壓Vss可被施加到該字線(xiàn)組和第 二選擇線(xiàn)SSL之間的字線(xiàn)?？赏ㄟ^(guò)第一通過(guò)電壓Vpassl和接地電壓Vss在單元串211中形成溝道。如上參 照?qǐng)D15和圖16所述，假設(shè)對(duì)應(yīng)于選擇字線(xiàn)WL6的溝道區(qū)的電壓通過(guò)電荷共享而達(dá)到第二 電壓V2。例如，第二電壓V2的電平可以高于地電壓Vss。例如，第二電壓V2的電平可以高 于通過(guò)從電壓Vcc中減去串選擇晶體管SST的閾值電壓而獲得的值。在第二時(shí)刻T2，局部電壓Vlocal被施加到未選字線(xiàn)WL3。即，由第一通過(guò)電壓 Vpassl和地電壓Vss形成的溝道被局部電壓Vlocal分為選擇溝道和未選溝道。在第三時(shí)刻T3，第二通過(guò)電壓VpaSS2被施加到未選字線(xiàn)WL3和第二選擇線(xiàn)SSL之 間的字線(xiàn)WL4至WLn。即，選擇溝道的電壓被第二通過(guò)電壓VpaSS2從第二電壓V2升高。在第四時(shí)刻T4，編程電壓Vpgm被施加到選擇字線(xiàn)WL6。即，選擇溝道的電壓被編 程電壓Vpgm升高。即，選擇溝道的電壓被相應(yīng)于第二通過(guò)電壓VpaSS2和地電壓Vss之間的差從第二 電壓V2升高。因此，升壓效率可顯著改善。

如上參照?qǐng)D15所述，上面參照?qǐng)D19所述的溝道區(qū)219b的電荷密度低于上面參照 圖6所述的溝道區(qū)219b的電荷密度。因此，與上面參照?qǐng)D6所述的編程方法相比，上面參 照?qǐng)D19所述的編程方法的升壓效率能夠增強(qiáng)。如上參照?qǐng)D11所述，根據(jù)本發(fā)明概念的另一實(shí)施例的編程方法可以同時(shí)執(zhí)行將 第二通過(guò)電壓VpaSS2施加到選擇字線(xiàn)WL6和將局部電壓Vlocal施加到未選字線(xiàn)WL3。如上參照?qǐng)D12所述，根據(jù)本發(fā)明概念的另一實(shí)施例的編程方法將第一局部電壓 Vlocall施加到第一未選字線(xiàn)WL3，并將第二局部電壓Vlocal2施加到與第一未選字線(xiàn)WL3 相鄰的第二未選字線(xiàn)WL2。如上參照?qǐng)D14所述，根據(jù)本發(fā)明概念的另一實(shí)施例的編程方法將局部電壓 Vlocal施加到選擇字線(xiàn)WL6和第一選擇線(xiàn)GSL之間的第一未選字線(xiàn)WL3，并將局部電壓 Vlocal施加到選擇字線(xiàn)WL6和第二選擇線(xiàn)SSL之間的第二未選字線(xiàn)WL9。在上面描述的實(shí)施例中，已經(jīng)描述了每個(gè)單元存儲(chǔ)兩個(gè)比特和每個(gè)單元存儲(chǔ)三個(gè) 比特的閃存器件200的編程方法。然而，根據(jù)本發(fā)明概念的實(shí)施例的編程方法不受限于每 個(gè)單元所存儲(chǔ)的比特?cái)?shù)。在上面描述的實(shí)施例中，當(dāng)?shù)谝煌ㄟ^(guò)電壓Vpassl被施加到字線(xiàn)時(shí)，電壓Vcc被施 加到串選擇線(xiàn)SSL。然而，被施加到串選擇線(xiàn)SSL的電壓Vcc用于升壓溝道，并且將電壓Vcc 施加到串選擇線(xiàn)SSL的時(shí)間不受限制。在上面描述的實(shí)施例中，已經(jīng)參照NAND閃存的例子描述了本發(fā)明概念的實(shí)施例。 然而，本發(fā)明概念的實(shí)施例不限于NAND閃存。例如，本發(fā)明概念的實(shí)施例可應(yīng)用于諸如 ROM、PROM、EPROM, EEPR0M,閃存器件、PRAM、MRAM、RRAM和FRAM的非易失性存儲(chǔ)器器件。圖20是例示了圖3中的存儲(chǔ)單元陣列210的單元串211的另一實(shí)施例211’的截 面視圖。
參照?qǐng)D20，源極/漏極區(qū)213被提供到本體區(qū)212。作為例子，本體區(qū)212可以是 P型阱(P-阱、口袋P-阱)。例如，源極/漏極區(qū)213可以是N型阱。源極/漏極區(qū)213可 被提供為存儲(chǔ)單元MCl至MCn的源極區(qū)和漏極區(qū)。柵極結(jié)構(gòu)被提供在本體區(qū)212之上。每個(gè)柵極結(jié)構(gòu)包括隧道介電層214、電荷捕獲 層215、阻擋介電層216和控制柵極217。除了串選擇晶體管SST和地選擇晶體管GST的結(jié)構(gòu)之外，單元串211’的結(jié)構(gòu)與上 面參照?qǐng)D4所述的單元串211的結(jié)構(gòu)相同。因而，將省略其更詳細(xì)的描述。與上面參照?qǐng)D4所述的單元串211相比，在根據(jù)本發(fā)明概念的另一實(shí)施例的單元 串211’中，串選擇晶體管SST的電荷捕獲層215和控制柵極217被電氣斷開(kāi)。此外，地選 擇晶體管GST的電荷捕獲層215和控制柵極217被電氣斷開(kāi)。即，不向選擇晶體管SST和 GST的阻擋介電層216’提供過(guò)孔接點(diǎn)(via contact)。作為例子，電荷捕獲層215可以包括諸如多晶硅的導(dǎo)體。即，電荷捕獲層215可以 是用于累積電荷的浮柵。作為另一例子，電荷捕獲層215可以包括諸如二氧化晶或氮化硅 的絕緣體。即，電荷捕獲層215可以是用于捕獲電荷的電荷陷阱。圖21是例示了包括圖1的存儲(chǔ)器系統(tǒng)10的根據(jù)本發(fā)明概念的實(shí)施例的計(jì)算系統(tǒng) 300的框圖。參照?qǐng)D21，計(jì)算系統(tǒng)300包括中央處理單元(CPU)310、RAM 320、用戶(hù)接口 330、電 源340和存儲(chǔ)器系統(tǒng)10。

存儲(chǔ)器系統(tǒng)10通過(guò)系統(tǒng)總線(xiàn)350電連接到CPU 310,RAM 320、用戶(hù)接口 330和電 源340。通過(guò)用戶(hù)接口 330提供的或由CPU 310處理的數(shù)據(jù)被存儲(chǔ)在存儲(chǔ)器系統(tǒng)10中。存 儲(chǔ)器系統(tǒng)10包括控制器200和閃存器件200。當(dāng)存儲(chǔ)器系統(tǒng)10被安裝為半導(dǎo)體盤(pán)設(shè)備(SSD)時(shí)，計(jì)算系統(tǒng)300的升壓速度能顯 著增加。盡管未示出，但本領(lǐng)域技術(shù)人員明白，計(jì)算系統(tǒng)300還可以包括應(yīng)用芯片組和照相 機(jī)圖像處理器。根據(jù)本發(fā)明概念的實(shí)施例的閃存器件施加第一通過(guò)電壓以形成溝道，并施加局部 電壓以局部化溝道。另外，閃存器件將第二通過(guò)電壓施加到包括與選擇字線(xiàn)相對(duì)應(yīng)的溝道 區(qū)的選擇溝道，由此執(zhí)行升壓。因?yàn)殚W存器件將第二通過(guò)電壓施加到選擇溝道以進(jìn)行升壓，所以閃存器件的升壓 效率得到改善。此外，盡管第一通過(guò)電壓被施加到未選溝道，但因?yàn)榈诙ㄟ^(guò)電壓未被施加到未 選溝道，所以閃存器件減少了由于通過(guò)電壓引起的應(yīng)力。因?yàn)槲催x溝道僅僅由第一通過(guò)電壓升壓，所以閃存器件防止了未選溝道和施加了 局部電壓的存儲(chǔ)單元之間的柵致漏極泄漏(GIDL)。上面公開(kāi)的主題應(yīng)被當(dāng)作例示性的而不是限制性的，并且權(quán)利要求書(shū)旨在覆蓋所 有那些落入本發(fā)明概念范圍內(nèi)的修改、改進(jìn)和其他實(shí)施例。由此，在法律允許的最大程度 內(nèi)，通過(guò)對(duì)權(quán)利要求及其等價(jià)物進(jìn)行最寬泛的可容許解釋?zhuān)瑏?lái)確定本發(fā)明概念的范圍，而不 應(yīng)將本發(fā)明概念的范圍約束或限制于前面的具體描述。
權(quán)利要求
一種用于閃存器件的編程方法，該編程方法包括將第一通過(guò)電壓施加到選擇字線(xiàn)和未選字線(xiàn)；將局部電壓施加到未選字線(xiàn)；將第二通過(guò)電壓施加到選擇字線(xiàn)；以及將編程電壓施加到選擇字線(xiàn)。
2.如權(quán)利要求1所述的編程方法，其中，將局部電壓施加到未選字線(xiàn)和將第二通過(guò)電 壓施加到選擇字線(xiàn)同時(shí)執(zhí)行。
3.如權(quán)利要求1所述的編程方法，其中，所述第二通過(guò)電壓的電平高于所述第一通過(guò) 電壓的電平。
4.如權(quán)利要求1所述的編程方法，其中將第一通過(guò)電壓施加到選擇字線(xiàn)和未選字線(xiàn)包 括將所述第一通過(guò)電壓施加到第一選擇線(xiàn)和第二選擇線(xiàn)之間的多個(gè)字線(xiàn)。
5.如權(quán)利要求4所述的編程方法，其中所述選擇字線(xiàn)被布置在所述未選字線(xiàn)和所述第二選擇線(xiàn)之間；以及將第二通過(guò)電壓施加到所述選擇字線(xiàn)包括將所述第二通過(guò)電壓施加到所述未選字線(xiàn) 和所述第二選擇線(xiàn)之間的多個(gè)字線(xiàn)。
6.如權(quán)利要求5所述的編程方法，其中當(dāng)所述第二通過(guò)電壓被施加到所述選擇字線(xiàn) 時(shí)，所述第一通過(guò)電壓被施加到所述未選字線(xiàn)和第一選擇線(xiàn)。
7.如權(quán)利要求1所述的編程方法，其中將第一通過(guò)電壓施加到選擇字線(xiàn)和未選字線(xiàn)包括將所述第一通過(guò)電壓施加到所述選擇字線(xiàn)以及在所述選擇字線(xiàn)和第一選擇線(xiàn)之間的 多個(gè)字線(xiàn)；以及將地電壓施加到所述選擇字線(xiàn)和第二選擇線(xiàn)之間的多個(gè)字線(xiàn)。
8.如權(quán)利要求7所述的編程方法，其中所述未選字線(xiàn)被布置在所述第一選擇線(xiàn)和選擇 字線(xiàn)之間，以及將第二通過(guò)電壓施加到所述選擇字線(xiàn)包括將所述第二通過(guò)電壓施加到所述未選字線(xiàn) 和第二選擇線(xiàn)之間的多個(gè)字線(xiàn)。
9.如權(quán)利要求8所述的編程方法，其中當(dāng)所述第二通過(guò)電壓被施加到所述選擇字線(xiàn) 時(shí)，所述第一通過(guò)電壓被施加到所述未選字線(xiàn)和第一選擇線(xiàn)。
10.如權(quán)利要求7所述的編程方法，其中將第一通過(guò)電壓施加到所述選擇字線(xiàn)以及在 所述選擇字線(xiàn)和第一選擇線(xiàn)之間的字線(xiàn)、以及將地電壓施加到所述選擇字線(xiàn)和第二選擇線(xiàn) 之間的字線(xiàn)是同時(shí)執(zhí)行的。
11.如權(quán)利要求7所述的編程方法，其中連接到第一字線(xiàn)的多個(gè)存儲(chǔ)單元在連接到第 二字線(xiàn)的多個(gè)存儲(chǔ)單元之前被編程，其中所述第二字線(xiàn)被布置在所述第一字線(xiàn)和第二選擇 線(xiàn)之間。
12.如權(quán)利要求1所述的編程方法，其中將第一通過(guò)電壓施加到選擇字線(xiàn)和未選字線(xiàn) 包括將所述第一通過(guò)電壓施加到在所述選擇字線(xiàn)和第一選擇線(xiàn)之間的多個(gè)字線(xiàn)、所述選擇 字線(xiàn)、以及字線(xiàn)組，該字線(xiàn)組包括被布置在所述選擇字線(xiàn)和第二選擇線(xiàn)之間并與所述選擇 字線(xiàn)相鄰的至少一個(gè)字線(xiàn)；以及將地電壓施加到所述字線(xiàn)組和第二選擇線(xiàn)之間的多個(gè)字線(xiàn)。
13.如權(quán)利要求12所述的編程方法，其中所述閃存器件在每個(gè)存儲(chǔ)單元存儲(chǔ)多個(gè)比 特，以及連接到所述字線(xiàn)組的至少一個(gè)字線(xiàn)的多個(gè)存儲(chǔ)單元在每個(gè)單元預(yù)存儲(chǔ)至少一個(gè)比特。
14.如權(quán)利要求12所述的編程方法，其中所述未選字線(xiàn)被布置在所述第一選擇線(xiàn)和選擇字線(xiàn)之間，以及將第二通過(guò)電壓施加到選擇字線(xiàn)包括將所述第二通過(guò)電壓施加到所述未選字線(xiàn)和第 二選擇線(xiàn)之間的多個(gè)字線(xiàn)。
15.如權(quán)利要求12所述的編程方法，其中第一字線(xiàn)的最低有效頁(yè)在第二字線(xiàn)的最低有 效頁(yè)之前被編程，其中所述第二字線(xiàn)被布置在所述第一字線(xiàn)和第二選擇線(xiàn)之間。
16.如權(quán)利要求15所述的編程方法，其中所述第二字線(xiàn)的最低有效頁(yè)在所述第一字線(xiàn) 的最高有效頁(yè)之前被編程。
17.—種閃存器件，包括存儲(chǔ)單元陣列；偏置電路，被配置為生成在編程操作期間施加到所述存儲(chǔ)單元陣列的電壓；以及控制邏輯，被配置為控制所述偏置電路的操作，其中所述控制邏輯還被配置為，控制將第一通過(guò)電壓施加到所述存儲(chǔ)單元陣列的選擇 字線(xiàn)和未選字線(xiàn)，將局部電壓施加到所述未選字線(xiàn)，將第二通過(guò)電壓施加到所述選擇字線(xiàn)， 以及將編程電壓施加到所述選擇字線(xiàn)。
18.一種存儲(chǔ)器系統(tǒng)，包括閃存器件，以及被配置為控制所述閃存器件的整體操作的控制器，其中所述閃存器件包括偏置電路，被配置為生成在編程操作期間施加到所述存儲(chǔ)單元陣列的電壓；以及控制邏輯，被配置為控制所述偏置電路的操作，其中所述控制邏輯還被配置為控制將第一通過(guò)電壓施加到所述存儲(chǔ)單元陣列的選擇 字線(xiàn)和未選字線(xiàn)，將局部電壓施加到所述未選字線(xiàn)，將第二通過(guò)電壓施加到所述選擇字線(xiàn)， 以及將編程電壓施加到所述選擇字線(xiàn)。
19.如權(quán)利要求18所述的存儲(chǔ)器系統(tǒng)，其中所述閃存器件和所述控制器形成半導(dǎo)體盤(pán) /驅(qū)動(dòng)器(SSD)。
20.如權(quán)利要求18所述的存儲(chǔ)器系統(tǒng)，其中所述閃存器件和所述控制器形成存儲(chǔ)卡。
全文摘要
提供了閃存器件中的編程方法、閃存器件和存儲(chǔ)器系統(tǒng)。該編程方法將第一通過(guò)電壓施加到選擇字線(xiàn)和未選字線(xiàn)，將局部電壓施加到未選字線(xiàn)，將第二通過(guò)電壓施加到選擇字線(xiàn)，以及將編程電壓施加到選擇字線(xiàn)。
文檔編號(hào)G11C16/08GK101847438SQ20101014751
公開(kāi)日2010年9月29日 申請(qǐng)日期2010年3月25日 優(yōu)先權(quán)日2009年3月25日
發(fā)明者權(quán)五錫 申請(qǐng)人:三星電子株式會(huì)社