專利名稱：存儲器裝置中的數(shù)據(jù)傳送及編程的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體來說涉及存儲器裝置，且在特定實施例中本發(fā)明涉及非易失性存儲器
直O(jiān)
背景技術(shù)：
在計算機或其它電子裝置中，存儲器裝置可包含內(nèi)部半導(dǎo)體集成電路。存在許多不同類型的存儲器，包含隨機存取存儲器(RAM)、只讀存儲器(ROM)、動態(tài)隨機存取存儲器 (DRAM)、靜態(tài)RAM(SRAM)、同步動態(tài)RAM(SDRAM)及快閃存儲器?？扉W存儲器裝置已發(fā)展成用于各種各樣電子應(yīng)用的非易失性存儲器的普遍來源。 快閃存儲器裝置通常使用允許高存儲器密度、高可靠性及低功率消耗的單晶體管存儲器單元。快閃存儲器的常見用途包含個人計算機、個人數(shù)字助理(PDA)、數(shù)碼相機及蜂窩式電話。 例如基本輸入/輸出系統(tǒng)(BIOS)等的程序代碼及系統(tǒng)數(shù)據(jù)通常存儲于快閃存儲器裝置中以供在個人計算機系統(tǒng)中使用。隨著計算機處理器性能的增加，計算機中的存儲器的性能也應(yīng)在不影響編程或讀取可靠性的情況下增加，以避免在數(shù)據(jù)傳送期間變?yōu)槠款i。歷史上，也已通過增加每一存儲器單元中可存儲的位的數(shù)量來增加快閃存儲器陣列的密度。此導(dǎo)致在某一時間周期內(nèi)將較大數(shù)量的數(shù)據(jù)傳送到存儲器陣列。由于上述原因，且由于所屬領(lǐng)域的技術(shù)人員在閱讀并理解本說明書之后將明了的下述其它原因，此項技術(shù)中需要在不影響存儲器裝置中的編程可靠性的情況下增加數(shù)據(jù)傳送的速度。


圖1展示并入有數(shù)據(jù)傳送方法的存儲器系統(tǒng)的一個實施例的框圖。圖2展示根據(jù)圖1的存儲器系統(tǒng)的非易失性存儲器陣列的一部分的一個實施例的示意圖。圖3展示閾值電壓電平及其相關(guān)聯(lián)固定參考位模式與所指派數(shù)據(jù)位模式的表的一個實施例。圖4展示用于在存儲器裝置中增強數(shù)據(jù)傳送及編程可靠性的方法的一個實施例的流程圖。圖5展示閾值電壓電平及其相關(guān)聯(lián)固定參考位模式與所指派數(shù)據(jù)位模式的表的替代實施例。圖6展示閾值電壓電平及其相關(guān)聯(lián)固定參考位模式與所指派數(shù)據(jù)位模式的表的另一替代實施例。圖7展示閾值電壓電平及其相關(guān)聯(lián)固定參考位模式與所指派數(shù)據(jù)位模式的表的再一替代實施例。圖8展示閾值電壓電平及其相關(guān)聯(lián)固定參考位模式與所指派數(shù)據(jù)位模式的表的又一替代實施例。
具體實施例方式在本發(fā)明的以下詳細說明中，參考形成本文的一部分且其中通過圖解說明的方式展示可實踐本發(fā)明的具體實施例的附圖。圖式中，貫穿數(shù)個視圖相似編號描述大致類似的組件。充分詳細地描述這些實施例旨在使所屬領(lǐng)域的技術(shù)人員能夠?qū)嵺`本發(fā)明。也可利用其它實施例并可在不背離本發(fā)明范圍的前提下做出結(jié)構(gòu)、邏輯及電改變。因此，不應(yīng)以限制意義理解以下詳細說明，且本發(fā)明的范圍僅由所附權(quán)利要求書及其等效內(nèi)容來界定。圖1圖解說明包含存儲器裝置100的存儲器系統(tǒng)120的功能性框圖。存儲器裝置 100已經(jīng)簡化以集中于存儲器的有助于理解針對數(shù)據(jù)傳送的本發(fā)明實施例的特征。存儲器裝置100耦合到外部系統(tǒng)控制器110?？刂破?10可為微處理器或某一其它類型的控制電路。存儲器裝置100包含非易失性存儲器單元陣列130，例如圖2中圖解說明且隨后論述的一個陣列。存儲器陣列130布置成字線行及位線列的庫。在一個實施例中，存儲器陣列130的列由若干存儲器單元串聯(lián)串組成。如此項技術(shù)中所眾所周知，單元到位線的連接確定陣列是NAND架構(gòu)、AND架構(gòu)還是NOR架構(gòu)。提供地址緩沖器電路140以鎖存通過I/O電路160提供的地址信號。地址信號由行解碼器144及列解碼器146接收并解碼以存取存儲器陣列130。所屬領(lǐng)域的技術(shù)人員受益于本說明將了解，地址輸入連接的數(shù)目取決于存儲器陣列130的密度及架構(gòu)。也就是說， 地址的數(shù)目隨存儲器單元計數(shù)的增加及庫與塊計數(shù)的增加兩者而增加。存儲器裝置100通過使用讀出放大器電路150感測存儲器陣列列中的電壓或電流改變來讀取存儲器陣列130中的數(shù)據(jù)。在一個實施例中，讀出放大器電路150經(jīng)耦合以從存儲器陣列130讀取并鎖存數(shù)據(jù)行。包含I/O電路160以用于經(jīng)由多個數(shù)據(jù)連接162與控制器110進行雙向數(shù)據(jù)通信以及地址通信。提供寫入電路155以將數(shù)據(jù)寫入到存儲器陣列。存儲器控制電路170解碼從處理器110提供于控制連接172上的信號。這些信號用于控制對存儲器陣列130的操作，包含數(shù)據(jù)讀取、數(shù)據(jù)寫入(編程)及擦除操作。存儲器控制電路170可為產(chǎn)生存儲器控制信號的狀態(tài)機、定序器或某一其它類型的控制器。在一個實施例中，存儲器控制電路170經(jīng)配置以將數(shù)據(jù)傳送到存儲器陣列130以用于編程。存儲器控制電路170進一步經(jīng)配置以從存儲器陣列130讀取數(shù)據(jù)。圖2圖解說明NAND架構(gòu)存儲器陣列201的一部分的示意圖，其包括隨后所論述的數(shù)據(jù)傳送方法的實施例對其進行操作的非易失性存儲器單元串聯(lián)串。盡管后續(xù)論述是指 NAND存儲器裝置，但本發(fā)明實施例并不限于此架構(gòu)，而是也可用于其它存儲器裝置架構(gòu)中。所述陣列由布置成例如串聯(lián)串204、205的若干列的非易失性存儲器單元201 (例如，浮動?xùn)艠O)陣列組成。單元201中的每一者漏極到源極地耦合于每一串聯(lián)串204、205 中。橫跨多個串聯(lián)串204、205的字線Wi)到WL31連接到一行中的每一存儲器單元的控制柵極以偏置所述行中的存儲器單元的控制柵極。位線BL1、BL2最終連接到讀出放大器(未展示)，所述讀出放大器通過感測特定位線上的電流來檢測每一單元的狀態(tài)。每一存儲器單元串聯(lián)串204、205通過源極選擇柵極216、217耦合到源極線206，且通過漏極選擇柵極212、213耦合到個別位線BL1、BL2。源極選擇柵極216、217由耦合到其控制柵極的源極選擇柵極控制線SG(S)218控制。漏極選擇柵極212、213由漏極選擇柵極控制線SG (D) 214控制。每一存儲器單元可被編程為單電平單元(SLC)或多電平單元(MLC)。每一單元的閾值電壓(Vt)指示存儲于所述單元中的數(shù)據(jù)。舉例來說，在SLC中，0.5V的Vt可指示經(jīng)編程單元，而-0. 5V的Vt可指示經(jīng)擦除單元。MLC可具有各自指示一不同狀態(tài)的多個Vt范圍。 多電平單元通過將位模式指派給存儲于所述單元上的特定電壓范圍來利用傳統(tǒng)快閃單元的模擬性質(zhì)。取決于指派給所述單元的電壓范圍的數(shù)量，此技術(shù)準許每單元存儲兩個或兩個以上位。圖3中圖解說明可指派給MLC的不同狀態(tài)的一個實施例。第一列展示構(gòu)成一個特定存儲器裝置的閾值電壓范圍的閾值電壓電平。此表以O(shè)V開始且以0. 25V的增量上升到最大經(jīng)編程電平3. 75V。替代實施例可使用基于不同閾值電壓范圍的其它閾值電壓。舉例來說，另一存儲器技術(shù)可具有不同于3. 75V的最大電壓。再一存儲器裝置技術(shù)可能夠使用比0. 25V更靠近在一起且在不同電平之間仍有區(qū)別的閾值電壓電平。第二列針對存儲器裝置的不同閾值電壓電平中的每一者列出參考狀態(tài)，每一參考狀態(tài)被指派一相異的4位固定數(shù)/模轉(zhuǎn)換器(DAC)參考位模式。最低閾值電壓被指派 “0000”位模式且閾值電壓范圍中的最大正閾值電壓是邏輯“1111”。每一位改變表示0. 25V 閾值電壓增量。在一個實施例中，參考固定位模式由存儲器控制電路產(chǎn)生且用于在數(shù)字域中操作的實施例中。換句話說，當(dāng)對存儲器陣列執(zhí)行讀取操作時，所述陣列針對所讀取的每一單元輸出對應(yīng)于四位參考固定位模式中的一者的信號，而非閾值電壓。在模擬域中操作的替代實施例中，輸出正讀取的每一存儲器單元的實際閾值電壓而非固定數(shù)字DAC位模式。在圖3的實施例中，由“1111”表示的經(jīng)編程狀態(tài)對應(yīng)于存儲器塊的存儲器單元的最大經(jīng)編程閾值電壓電平且表示可編程窗的頂部。位模式“0000”對應(yīng)于存儲器塊的經(jīng)擦除電平且表示可編程窗的底部。圖3的表的第三列列出待傳送的MSB寫入數(shù)據(jù)。在所圖解說明的實例中，MSB字段由兩個位組成。替代實施例可使用其它數(shù)量的位。為了增加存儲器裝置的數(shù)據(jù)編程速率，僅將兩個位從存儲器控制器傳送到存儲器陣列用于每一單元中的編程。減少所傳送位的數(shù)量會減少傳送數(shù)據(jù)所需的時鐘周期的數(shù)目且因此增加數(shù)據(jù)速率。然而，如果僅將兩個位編程到經(jīng)配置以存儲四個數(shù)據(jù)位的單元中，那么讀取算法將不知曉所存儲的數(shù)據(jù)是最高有效位(MSB)還是最低有效位(LSB)。因此，數(shù)據(jù)傳送及編程實施例將兩個額外位附加到初始的兩個位作為“占位符”。接著，將這四個位編程到選定存儲器單元中。在一個實施例中，將邏輯“00”附加到每兩個數(shù)據(jù)位。舉例來說，如果將編程邏輯 “01”，那么存儲器控制器將把“01”傳送到存儲器陣列，接著所述存儲器陣列將把“0100”編程到選定存儲器單元中。接著，讀取算法將知曉LSB不相關(guān)而在稍后時間僅讀取MSB“01”。 表的第四列列出待附加到第三列的MSB字段的LSB數(shù)據(jù)字段。在所圖解說明的實施例中， 所附加的數(shù)據(jù)是MSB數(shù)據(jù)的鏡像。
圖3的表的第五列列出寫入到存儲器單元的MSB+LSB數(shù)據(jù)。在表中所述數(shù)據(jù)與編程檢驗閾值電平對準，如果將相應(yīng)數(shù)據(jù)編程到存儲器單元，那么所述單元將被編程到所述編程檢驗閾值電平。舉例來說，如果將數(shù)據(jù)“0101”編程到存儲器單元，那么所述存儲器單元將被編程到閾值電壓1. 25V。如果將數(shù)據(jù)“1010”編程到存儲器單元，那么所述存儲器單元被編程到閾值電壓2. 50V。類似地，如果編程數(shù)據(jù)“1111”，那么存儲器單元被編程到閾值電壓3. 75V。所述表還展示在第二列的所傳送寫入數(shù)據(jù)與實際上編程到存儲器單元的MSB+LSB 數(shù)據(jù)之間的閾值電壓差。舉例來說，如果期望將“10”編程到四位存儲器單元，那么給此數(shù)據(jù)指派閾值電平2. OOV0實際上寫入到存儲器單元的四個數(shù)據(jù)(MSB+LSB數(shù)據(jù))位是具有閾值電壓電平2. 50V的“1010”。此閾值電壓差提供存儲器單元可在原始數(shù)據(jù)(即，“10”)由于所述單元的閾值電壓變得低于2. OOV而受到損失之前在所存儲電荷上損失的0. 50V “緩沖器”。此項技術(shù)中眾所周知，經(jīng)編程存儲器單元的浮動?xùn)艠O可經(jīng)歷在離子植入時發(fā)生的多種形式的電荷損失，所述離子植入可導(dǎo)致浮動?xùn)艠O在數(shù)據(jù)保持特性方面的缺陷。電荷損失情形包含單個位電荷損失、本征電荷損失及快速電荷損失。單個位電荷損失是展現(xiàn)電子泄漏的有缺陷存儲器單元的結(jié)果。此泄漏可借助電壓或高溫應(yīng)力而加速且導(dǎo)致較差數(shù)據(jù)保持。本征電荷損失是在編程脈沖之后來自最靠近于隧道氧化物的浮動?xùn)艠O的直接電子泄漏。最初，所捕集電荷致使單元Vt顯現(xiàn)為高于正編程的浮動?xùn)艠O。接著，在編程之后這些電子的泄漏致使閾值電壓的一次移位?？焖匐姾蓳p失也在編程脈沖之后致使直接Vt移位?？焖匐姾蓳p失是在編程脈沖移動回到溝道區(qū)域中之后電子被捕集于隧道氧化物層中的結(jié)果。當(dāng)單元通過檢驗操作時， 經(jīng)編程閾值電壓因隧道氧化物中的所捕集電荷而顯現(xiàn)為較高。當(dāng)在編程操作已完成之后讀取單元時，所述單元具有Vt，其低于在編程檢驗操作期間因隧道氧化物中的電荷泄漏出到溝道區(qū)域而獲得的vt。圖3的表的第六列列出針對正確MSB數(shù)據(jù)(MSB+LSB)以其相關(guān)聯(lián)閾值電壓電平所讀取的最壞情況數(shù)據(jù)。舉例來說，如果從選定存儲器單元讀取“1000”，那么所述數(shù)據(jù)與閾值電壓電平2. OOV相關(guān)聯(lián)。此列展示閾值電壓已因電荷損失而減小但正確MSB數(shù)據(jù)仍完整。 LSB字段已從經(jīng)編程“10”減小到“00”，但由于僅讀取MSB字段因此此字段是不相關(guān)的。接著，第七列展示傳送回到讀取電路的實際數(shù)據(jù)。此數(shù)據(jù)是來自選定單元的讀取數(shù)據(jù)的MSB。在讀取“1000”的實例中，由于LSB字段被忽略，因此“10”MSB字段是實際傳送的數(shù)據(jù)。圖4圖解說明用于在存儲器裝置中增強數(shù)據(jù)傳送的方法的一個實施例的流程圖。 圖4的實施例增加如圖1中所圖解說明的從存儲器控制電路170到存儲器陣列130的數(shù)據(jù)傳送的速度，而不影響數(shù)據(jù)的編程或讀取的可靠性。所述方法在存儲器控制器將一個或一個以上MSB數(shù)據(jù)位傳輸?shù)酱鎯ζ麝嚵幸杂糜诰幊?01時開始。存儲器陣列接收數(shù)據(jù)且將額外位附加到LSB字段403。如先前所述，一個實施例可附加兩個位，其為待編程的原始數(shù)據(jù)的復(fù)制品。另一實施例可附加兩個邏輯零位。
在另一實施例中，可將兩個以上位添加到待編程的原始數(shù)據(jù)。舉例來說，如果將 “00”或原始MSB數(shù)據(jù)的鏡像附加到原始的兩個MSB數(shù)據(jù)位，那么可在數(shù)據(jù)串的末端處添加邏輯“0”或邏輯“1”的額外“第五位”。此將在大電荷損失環(huán)境的情況下提供更大的閾值電
壓容限。接著，存儲器陣列將新形成的數(shù)據(jù)字(具有所附加的位(MSB+LSB))編程到選定存儲器單元405。此借助后跟有檢驗脈沖的編程脈沖來實現(xiàn)。所述編程脈沖可從約14V到16V 開始且在每一失敗的檢驗操作之后遞增地增加。所述檢驗脈沖通常是斜坡電壓脈沖，其增加直到選定存儲器單元接通且致使電流在耦合到選定單元的位線上流動為止。使所述單元接通的電壓是浮動?xùn)艠O被編程到的閾值電壓。如果此電壓小于目標(biāo)電壓，那么檢驗操作已失敗且發(fā)出另一編程脈沖。重復(fù)編程 /檢驗操作直到存儲器單元通過檢驗或已發(fā)出某一數(shù)目個編程脈沖且選定單元仍未被編程為止。在此情況下，用旗標(biāo)標(biāo)記錯誤條件。當(dāng)讀取經(jīng)編程存儲器單元時，僅讀取以原始數(shù)據(jù)編程的MSB 407。在替代實施例中，讀取LSB位，但在后續(xù)處理期間將其摒棄。圖5到圖7圖解說明圖3的表的替代實施例。這些不同的實施例展示其它可能的寫入數(shù)據(jù)與所得的所附加數(shù)據(jù)、所寫入的數(shù)據(jù)及所傳送的讀取數(shù)據(jù)。如在圖3的實施例中一樣，第一列展示構(gòu)成一個特定存儲器裝置的閾值電壓范圍的閾值電壓電平。第二列針對所述存儲器裝置的不同閾值電壓電平中的每一者列出參考狀態(tài)，每一狀態(tài)被指派一相異的4位固定數(shù)/模轉(zhuǎn)換器(DAC)參考位模式。圖5及圖6的第三列展示這些裝置由于MSB是單個邏輯位而為SLC裝置。剩余列展示所附加的數(shù)據(jù)、以編程檢驗電平寫入的數(shù)據(jù)、最壞情況數(shù)據(jù)讀取變化及所傳送的讀取數(shù)據(jù)，如參考圖3所解釋。圖7的實施例是如同圖3實施例的MLC裝置且使用與圖3實施例相同的寫入數(shù)據(jù)、 所附加數(shù)據(jù)及因此相同的所寫入數(shù)據(jù)(MSB+LSB)。然而，圖7的列6列出對于正確MSB可接受的可能數(shù)據(jù)讀取變化。列7列出所傳送的讀取數(shù)據(jù)(MSB)。圖8圖解說明閾值電壓電平及其相關(guān)聯(lián)固定參考位模式及所指派數(shù)據(jù)位模式的表的另一替代實施例。如在圖7的實施例中一樣，圖8的前三列展示閾值電壓參考、固定 DAC位模式(固定參考字)及待寫入到存儲器的數(shù)據(jù)。然而，在此實施例中，使用5LSB窗來解釋“01”數(shù)據(jù)。LSB解釋窗越大，那些特定數(shù)據(jù)位的錯誤容限就越大。可使用所存儲的實際數(shù)據(jù)的翻譯表來使解釋窗更大或更小。圖8的實施例針對“01”數(shù)據(jù)提供較大錯誤容限以對必需閾值電壓范圍IV到2V 中的更多干擾進行補償。使用4LSB窗來解釋“10”數(shù)據(jù)。第五列展示可在編程之后讀取的可能的實際數(shù)據(jù)。此列展示在由于干擾條件經(jīng)編程數(shù)據(jù)字被更改的情況下可能讀取到的數(shù)據(jù)。第六列展示在翻譯之后讀回的經(jīng)解釋數(shù)據(jù)。圖8中所圖解說明的實施例展示用于寫入數(shù)據(jù)及用于讀取數(shù)據(jù)的翻譯表是不同的。在替代實施例中，翻譯表可相同。換句話說，第四列(即，寫入翻譯表)及第六列(即， 讀取翻譯表)可為相同數(shù)據(jù)或不同數(shù)據(jù)。在另一實施例中，可將整個數(shù)據(jù)串(MSB及LSB兩者)翻譯成待編程的另一數(shù)字模式。因此，可取決于電平之間的所要的干擾保護而使用翻譯表打開或關(guān)閉數(shù)據(jù)閾值電壓電平窗。當(dāng)讀取所存儲的數(shù)據(jù)模式時，存取所述翻譯表以將讀取模式翻譯回到原始數(shù)據(jù)。結(jié)論總的來說，一個或一個以上實施例將額外數(shù)字附加到待編程的目標(biāo)數(shù)據(jù)以形成新的編程字。額外位在由原始數(shù)據(jù)表示的閾值電壓與將由一數(shù)據(jù)損失表示的下一較低閾值電壓之間提供較大容限。存儲器可接收η個位且附加m個位以產(chǎn)生具有n+m個位的新字或控制電路可將額外位附加到原始數(shù)據(jù)。位長度η及m不必相等。取決于原始數(shù)據(jù)模式，所附加位可不同。通過將不同的所附加位附加到原始位，存儲器或控制電路可在數(shù)據(jù)閾值電壓電平之間打開或關(guān)閉窗。通過附加不同的位，可使閾值分布擴展或使其變窄。雖然本文中已圖解說明及描述了具體實施例，但所屬領(lǐng)域的技術(shù)人員將了解，任何旨在實現(xiàn)相同目的的布置均可替代所示的具體實施例。所屬領(lǐng)域的技術(shù)人員將明了本發(fā)明的許多修改。因此，本申請案打算涵蓋本發(fā)明的任何修改或變化。顯然其目的在于本發(fā)明僅由以上權(quán)利要求書及其等效內(nèi)容限定。
9
權(quán)利要求
1.一種用于存儲器裝置中的數(shù)據(jù)傳送及編程的方法，所述方法包括將原始數(shù)據(jù)傳送到存儲器陣列；將額外數(shù)字附加到所述原始數(shù)據(jù)以形成新的編程字；及將所述新的編程字編程到所述存儲器陣列。
2.根據(jù)權(quán)利要求1所述的方法，其中所述額外數(shù)字包括多個邏輯零位。
3.根據(jù)權(quán)利要求1所述的方法，其中所述額外數(shù)字包括所述原始數(shù)據(jù)的鏡像位。
4.根據(jù)權(quán)利要求1所述的方法，其中所述原始數(shù)據(jù)包括多個邏輯位。
5.根據(jù)權(quán)利要求1所述的方法，其中形成所述新的編程字包括存取翻譯表。
6.根據(jù)權(quán)利要求1所述的方法，其中傳送所述原始數(shù)據(jù)包括傳送一個邏輯位，且編程所述新的編程字包括編程三個或三個以上邏輯位。
7.根據(jù)權(quán)利要求1所述的方法，其中傳送所述原始數(shù)據(jù)包括傳送兩個邏輯位，且編程所述新的編程字包括編程多個邏輯位。
8.根據(jù)權(quán)利要求1所述的方法，其中由所述存儲器裝置執(zhí)行形成所述新的編程字。
9.根據(jù)權(quán)利要求1所述的方法，且其進一步包括所述存儲器陣列從控制電路接收所述原始數(shù)據(jù)以用于編程到選定存儲器單元；形成包括作為最高有效位的所述原始數(shù)據(jù)及作為最低有效位的額外數(shù)據(jù)的所述新的編程字；將所述新的編程字編程到所述選定存儲器單元；及檢驗所述新的編程字的成功編程。
10.根據(jù)權(quán)利要求9所述的方法，且其進一步包含讀取所述選定存儲器單元，其中僅讀取所述最高有效位。
11.根據(jù)權(quán)利要求9所述的方法，且其進一步包含讀取所述選定存儲器單元，其中讀取新的數(shù)據(jù)字的所有位并忽略所述最低有效位。
12.—種非易失性存儲器裝置，其包括存儲器控制電路，其用于控制所述存儲器裝置的操作，所述存儲器控制電路經(jīng)配置以傳輸原始數(shù)據(jù) ’及存儲器陣列，其耦合到所述存儲器控制電路，響應(yīng)于所述存儲器控制電路而操作，所述存儲器陣列經(jīng)配置而以所述原始數(shù)據(jù)編程且附加額外數(shù)據(jù)，其中所述所附加的額外數(shù)據(jù)增加所述原始數(shù)據(jù)的經(jīng)編程閾值電壓容限。
13.根據(jù)權(quán)利要求12所述的存儲器裝置，其中所述存儲器陣列包括NAND架構(gòu)。
14.根據(jù)權(quán)利要求12所述的存儲器裝置，其中所述存儲器控制電路經(jīng)配置以僅讀取與所述所附加的額外數(shù)據(jù)一起被編程的所述原始數(shù)據(jù)。
15.根據(jù)權(quán)利要求12所述的存儲器裝置，其中所述存儲器控制電路經(jīng)配置以讀取所述經(jīng)編程的原始數(shù)據(jù)并忽略所述所附加的額外數(shù)據(jù)。
16.根據(jù)權(quán)利要求12所述的存儲器裝置，其中所述存儲器控制電路進一步經(jīng)配置以從選定存儲器單元讀取數(shù)據(jù)、存取翻譯表以解釋所述所讀取數(shù)據(jù)，且響應(yīng)于所述翻譯表而將所述所讀取數(shù)據(jù)翻譯回到所述原始數(shù)據(jù)。
17.根據(jù)權(quán)利要求12所述的存儲器裝置，其中所述存儲器陣列接收η個原始數(shù)據(jù)位且附加m個位的所述額外數(shù)據(jù)，其中η不等于m。
18.根據(jù)權(quán)利要求12所述的存儲器裝置，其中所述存儲器控制電路將n+m個位傳輸?shù)剿龃鎯ζ麝嚵小?br> 全文摘要
本發(fā)明提供用于數(shù)據(jù)傳送及/或編程存儲器裝置的方法、存儲器裝置及存儲器系統(tǒng)。根據(jù)至少一個此種方法，將額外數(shù)據(jù)附加到原始數(shù)據(jù)且在選定存儲器單元中編程所得數(shù)據(jù)。所述所附加的數(shù)據(jù)增加所述原始數(shù)據(jù)的編程閾值電壓容限。所述所附加的數(shù)據(jù)可為所述原始數(shù)據(jù)的復(fù)制品或若干邏輯零。舉例來說，當(dāng)讀取所述選定存儲器單元時，存儲器控制電路可僅讀取MSB字段中的所述原始數(shù)據(jù)，或所述存儲器控制電路可讀取所述整個經(jīng)編程的數(shù)據(jù)并忽略LSB字段。
文檔編號G11C16/26GK102197437SQ200980143155
公開日2011年9月21日 申請日期2009年10月30日 優(yōu)先權(quán)日2008年10月30日
發(fā)明者弗朗姬·F·魯帕爾瓦爾, 維沙爾·薩林 申請人:美光科技公司