專利名稱：用于浮體單元內(nèi)存的讀出裝置及其方法
技術領域：
本發(fā)明大致上系關于內(nèi)存裝置，且尤其是關于用于浮體單元內(nèi)存裝置之讀出裝置。
浮體單元(Floating Body Cell, FBC)內(nèi)存(亦稱為零電容隨機存取內(nèi)存(Zero-capacitor Random Access Memory, Z畫RAMTM))系在靜態(tài)隨機存取內(nèi)存(Static Random Access Memory, SRAM)所達到之速度與動態(tài)隨機存取內(nèi)存(Dynamic Random Access Memory, DRAM)所達到之密度之間，提供一種折衷方案。FBC系典型地使用實施于絕緣體上覆硅(Silicon On Insulator, SOI)基板上之一個或多個晶體管。通過使用在該SOI基板上操作之晶體管所產(chǎn)生的浮體效應(floating body effect),該晶體管可如電容器(capacitor)般組構成儲存電荷，然后藉此可讀出該晶體管所儲存之電荷數(shù)量，以決定由該晶體管所儲存之位值(bitvalue)。
由于其物理特性，F(xiàn)BC典型地不會有相當大的電流。因此，用以讀出該FBC內(nèi)存單元之儲存值之讀出放大器系組構成對FBC的輸出之極小差異很敏感。然而，用于FBC內(nèi)存之習知讀出放大器典型地具有延遲的響應時間(ddayed response time),且不容許在該讀出電路內(nèi)之晶體管失配(transistor mismatch)。因此， 一種用于讀出FBC內(nèi)存中之儲存位值之改進技術將是有利的。

發(fā)明內(nèi)容
依照本發(fā)明之一個態(tài)樣， 一種內(nèi)存裝置包含內(nèi)存陣列(memoryarray)與讀出放大器(sense amplifier)。該內(nèi)存陣列包含浮體單元(floatingbody cell),該浮體單元組構成儲存位值(bitvalue)。該讀出放大器包含位輸出端，組構成提供代表該位值之輸出電壓；參考源，組構成提供參考電壓；電流鏡(current mirror),組構成基于該參考電壓而提供電流流至該浮體單元；以及微分放大器電路(differential amplifier circuit),組構成基于該參考電壓以及由于施加該電流至該浮體單元而跨接于該浮體單元的電壓來決定該輸出電壓。
依照本發(fā)明之另一態(tài)樣，讀出放大器包含輸入端，可耦接至內(nèi)存陣列的浮體單元，該浮體單元組構成儲存位值；以及位輸出端，以提供代表該位值之輸出電壓。該讀出放大器復包含第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管以及第六晶體管。該
第一晶體管包含第一電流電極(current electrode),耦接至第一參考電壓(voltagereference);第二電流電極，組構成接收參考電壓；以及控制電極(control electrode),耦接至該第二電流電極。該第二晶體管包含第一電流電極，耦接至該第一參考電壓；第二電流電極，耦接至該浮體單元的電流電極；以及控制電極，耦接至該第一晶體管的控制電極。該第三晶體管包含第一電流電極，耦接至該第一參考電壓；第二電流電極，耦接至該位輸出端；以及控制電極，耦接至該浮體單元的電流電極。該第四晶體管包含第一電流電極，耦接至該位輸出端；第二電流電極，耦接至第二參考電壓；以及控制電極。該第五晶體管包含第一電流電極；第二電流電極，耦接至該第二參考電壓；以及控制電極，耦接至該第一 電流電極且耦接至該第四晶體管的控制電極。該第六晶體管包含第一電流電極，耦接至該第一參考電壓；第二電流電極，耦接至該第五晶體管的第一電流電極；以及控制電極，耦接至該參考源之輸出端。
依照本發(fā)明之另一態(tài)樣，提供一種方法。該方法包含提供包含內(nèi)存陣列與讀出放大器裝置之內(nèi)存裝置。該內(nèi)存組包含浮體單元，該浮
體單元組構成儲存位值。該讀出放大器裝置包含位輸出端，組構成提供代表該第一浮體單元之位值之輸出電壓；參考源，組構成提供參考電壓；電流鏡，組構成基于該參考電壓而提供電流至該浮體單元；以及微分放大器電路，組構成基于該參考電壓以及由于施加該電流至該浮體單元而跨接于該浮體單元的電壓來決定該輸出電壓。該方法復
包含使用該讀出放大器裝置來讀出該浮體單元之位值。


通過參照附圖可更加了解本發(fā)明，且其許多特征與優(yōu)點對熟習該技藝者而言是明顯的。
圖1系依照本發(fā)明之至少一個實施例說明浮體單元(FBC)內(nèi)存裝置之范例的圖。
圖2系依照本發(fā)明之至少一個實施例說明圖1之FBC內(nèi)存裝置之讀出放大器裝置之范例的圖。
圖3系依照本發(fā)明之至少一個實施例說明圖2之讀出放大器裝置之范例實作之電路圖。
圖4系依照本發(fā)明之至少一個實施例說明圖2之讀出放大器裝置之另一范例實作之電路圖。
圖5系依照本發(fā)明之至少一個實施例說明圖2之讀出放大器裝置使用雙單元組構(twin cell configuration)之范例實作之電路圖。
于不同圖式中使用相同之組件符號以表示相似或相同之項目。
具體實施例方式
圖1說明依照本發(fā)明之至少一個實施例之基于浮體單元(FBC)之內(nèi)存裝置100。該內(nèi)存裝置100可用于許多種裝置，例如處理器、微控制器等等。該內(nèi)存裝置100可包含例如處理器之快取(cache)或芯片內(nèi)建(on-chip)內(nèi)存、用于信息存取裝置(information handing device)之系統(tǒng)內(nèi)
存等等。
于所描述之范例中，該內(nèi)存裝置100包括FBC內(nèi)存陣列102、列/行驅(qū)動器(row/column driver) 104、以及讀出放大器裝置108。該FBC內(nèi)存陣列102包括以列與行陣列配置的浮體單元陣列。每個浮體單元包括實施于絕緣體上覆硅(Silicon On Insulator, SOI)基板上之一個或多個晶體管，藉此使用該浮體單元中的每個晶體管以儲存數(shù)據(jù)位值(databit value)或其補碼(complement)(例如在雙單元(twin-cell)之實作中)。基于由例如處理器之內(nèi)存管理單元(memory management unit)所提供之地址(ADDR)數(shù)據(jù)與控制(CTL)數(shù)據(jù)，可透過該列/行驅(qū)動器104存取特定之列/行，以用于讀取及寫入。
該讀出放大器裝置108讀出一個或多個浮體單元所儲存之位值，且提供該一個或多個讀出到之位值作為數(shù)據(jù)輸出值(data out value)110。如參照圖2至圖5所詳加討論者，在一個實施例中，該讀出放大器裝置108利用電流鏡負載微分放大器(current-mirror loadeddifferential amplifier)從存取的浮體單元所儲存之電荷產(chǎn)生可讀取訊號?？捎萌魏尾煌姆绞?例如通過參考電壓或電流、 一個或多個參考浮體單元、該補碼浮體單元(亦稱為"雙"單元)等等)對該微分放大器的電流鏡負載進行偏壓。亦可使用該偏壓參考(biasingreference)作為放大第二級之輸入端，該放大第二級亦可為電流鏡負載微分放大器。使用該放大第二級之輸入端以設定該第二級之偏壓。通過將被讀取的浮體單元加載第一級參考電流源，會產(chǎn)生跨接于該浮體單元的電壓。該浮體單元之阻抗(impedance)系大致正比于該浮體單元之電荷，且因此大致正比于由該浮體單元所「儲存」之位值。因此，可使用跨接于該浮體單元的電壓作為第二級之輸入端，該第二級之輸入端系將該電壓與該第一級放大器之偏壓參考電壓作比較?；谠摫容^結果，該第二級產(chǎn)生代表該儲存位值之訊號，且其可用于接收該讀出放大器裝置之輸出之數(shù)字組件(digital component)。
圖2依照本發(fā)明之至少一個實施例說明圖1之該讀出放大器裝置108之范例實作。如圖所示，該讀出放大器裝置108可包含參考電路202、以及一個或多個讀出電路(例如讀出電路204、 206、和208)。各該讀出電路204、 206、和208系可耦接至該FBC內(nèi)存陣列102之一個或多個行之對應組(corresponding set)(例如經(jīng)由多任務器(multiplexer)),藉此該讀出電路204之輸入端214系連接至第一行之對應浮體單元FBC0的電流電極(例如汲極)，該讀出電路206之輸入端216系連接至第二行之對應浮體單元FBC1的電流電極，該讀出電路208之輸入端218系連接至第n行之對應浮體單元FBCn的電流電極，并依此類推。再者，每個讀出電路包含位輸出端，以提供代表由該對應浮體單元所儲存之位值的輸出電壓，藉此該讀出電路204包含用于該浮體單元FBC0之位值的位輸出端224，該讀出電路206包含用于該浮體單元FBC1之位值的位輸出端226，以及藉此該讀出電路208包含用于該浮體單元FBCn之位值的位輸出端228。
在一個實施例中，該參考電路202包含參考源以提供參考電壓，該參考電壓系依序用來偏壓第一級電流鏡，且亦用作為電流鏡負載微分放大器之輸入端。該第一級電流鏡之偏壓部份以及一部份的電流鏡
9負載微分放大器系實作于該參考電路202。該第一級電流鏡之負載部份
以及該微分放大器之其余部份系被復制(duplicate)于各該讀出電路 204、 206和208。因此，該參考電路202的第一級電流鏡之偏壓部份 系經(jīng)由偏壓輸出端220連接至各該讀出電路204、 206和208的第一級 電流鏡之對應負載部份，且該參考電路202之微分放大器之偏壓部份 系經(jīng)由偏壓輸出端222連接至各該讀出電路204、 206和208之對應微 分放大器部份。 '
雖然圖2說明的是使用單一參考電路202以提供用于多個讀出電 路之偏壓電壓的實施例，但是在其它實施例中，可并聯(lián)實作多個參考 電路以增加該讀出放大器裝置108之效能與效率。再者，可適當利用 任何各種比例之參考電路及讀出電路。 -
圖3系依照本發(fā)明之至少一個實施例說明該參考電路202結合讀 出電路204之例示實作?？稍诓汇ｋx本發(fā)明之范疇下，擴充所列舉之 實作以包含額外的讀出電路或參考電路。
于所述之范例中，該參考電路202系包含參考源302以及晶體管 304、 306和308。該參考源302包含輸出端，以提供參考電壓VREF 給節(jié)點(node)310。該晶體管304系二極管連接式(diode-connected)晶體 管，該晶體管304包含連接至第一參考電壓(例如Vdd)的第一電流電 極、連接至該節(jié)點310的第二電流電極、以及連接至該節(jié)點310的控 制電極。該晶體管306包含連接至該第一參考電壓的第一電流電極、 第二電流電極、以及連接至該節(jié)點310的控制電極。該晶體管308系 二極管連接式晶體管，該晶體管308包含連接至該晶體管306的第二 電流電極的第一電流電極、連接至第二參考電壓(例如Vss)的第二電 流電極、以及連接至該第一電流電極的控制電極。
亦如所述，該讀出電路204包含晶體管312、 314和316。該晶體 管312包含連接至該第一參考電壓的第一電流電極、連接至節(jié)點318 的第二電流電極、以及經(jīng)由該偏壓輸出端220連接至該晶體管304的 控制電極的控制電極。該節(jié)點318系連接至該輸入端214(圖2)，且因 此連接至被讀出的浮體單元FBCO(在圖3中識別為FBC)的晶體管的電 流電極。該晶體管314包含連接至該第一參考電壓的第一電流電極、 連接至該位輸出端224的第二電流電極、以及連接至該節(jié)點318的控制電極。該晶體管316包含連接至該位輸出端224的第一電流電極、 連接至該第二參考電壓的第二電流電極、以及經(jīng)由該偏壓輸出端222 連接至該晶體管308的控制電極的控制電極。
于一個實施例中，晶體管304及312 —起形成第一級電流鏡330， 以使該偏壓部份(例如該晶體管304)系與該參考電路202相關聯(lián)，并 且該負載部份(例如該晶體管312)可被復制于各讀出電路。該晶體管 306、 308、 314和316—起形成微分放大器電路332。再者，于一個實 施例中，該微分放大器電路332系電流鏡負載微分放大器，藉此該晶 體管308及晶體管316—起形成第二級電流鏡334。因此，包含該第二 級電流鏡334之偏壓部份(例如該晶體管308)之一部份的微分放大器 電路332可與該參考電路202相關聯(lián)，而包含該第二級電流鏡334之 負載部份(例如該晶體管316)的其余部份可被復制用于各讀出電路。
于圖2之范例中，該第一參考電壓具有比該第二參考電壓較大的 電壓電位(voltagepotential)(例如Vdd>Vss)，而該些晶體管304、 306、 312和314系圖標為P信道(p-channel)晶體管(例如P信道場效晶體管 (p-channel field effect transistor, pFET))，且該些晶體管308和316系圖 標為N信道(n-channel)晶體管(例如N信道場效晶體管(n-channel field effecttransistor,nFET))。然而，于其它實作中，該第一參考電壓可具有 比該第二參考電壓較低的電壓電位，而因此可在不悖背離本發(fā)明之范 疇下，進行適當?shù)男拚詫⒃撔┚w管304、 306、 312和314實作為N 信道晶體管以及將該些晶體管308和316實作為P信道晶體管。再者， 可依照此處所教示之內(nèi)容來實作除了 FET以外的晶體管技術，例如雙 載子接面晶體管(Bipolar Junction Transistor, BJT)。
操作時，該第一級電流鏡330系被該參考電壓VREF偏壓，使得 電流I1系經(jīng)由該晶體管304來提供。因此，大致相等于該電流Il的電 流(為了簡化討論而因此亦稱為Il)系鏡射(mirrored)于該晶體管312處。 在該晶體管306的控制電極處亦提供該參考電壓VREF給該微分放大 器電路332之其中一個微分輸入端(differential input)。透過將該FBC 320加載該第一級電流鏡330，由于施加電流II至該FBC 320的晶體 管，會產(chǎn)生跨接于該FBC 320的電壓VFBC(例如于該節(jié)點318及Vss 間)，藉此該電壓VFBC系以該電流II及該FBC 320之阻抗ZFBC為
ii基礎(即，VFBC二IPZFBC)。因此，由于該阻抗ZFBC系以儲存于該 FBC 320之電荷量為基礎，而因此該阻抗系以儲存于該FBC 320之位 值為基礎(例如于大部份的范例中，當該儲存的位為「0」時，ZFBC 系相當高；當該儲存位為「1」時，ZFBC系相當?shù)?，故該電壓VFBC 系以儲存于該FBC 320之位值為基礎。因此，該微分放大器電路332 比較于該節(jié)點310所接收之參考電壓VREF以及于該節(jié)點318所接收 的電壓VFBC，并且基于電壓VFBC系大于或小于該參考電壓VREF， 而將該位輸出端224拉(pull)至接近Vdd(經(jīng)由該晶體管314)或至接近 Vss (經(jīng)由該晶體管316)。因此，當該位輸出端224系在Vdd或接近Vdd 時，該FBC320可解釋為正在儲存「1」，而當該位輸出端224系在Vss 或接近Vss時，該FBC 320可解釋為正在儲存「0」，或者視實作而定 反之亦然。
圖4依照本發(fā)明之至少一個實施例說明圖2之電路包含多個讀出 電路之延伸例。所述之范例說明該參考電路202及該讀出電路204和 206。該參考電路202及該讀出電路204系以參照圖3所述而實作，包 含該參考源302及該些晶體管304、 306、 308、 312、 314和316。與該 讀出電路204類似，該讀出電路206包含晶體管404、 406和408。該 晶體管404包含連接至該第一參考電壓的第一電流電極、連接至節(jié)點 418的第二電流電極、以及經(jīng)由該偏壓輸出端220連接至該晶體管304 的控制電極的控制電極。該節(jié)點418系連接至該浮體單元FBC1(亦稱 為FBC 420)之晶體管的電流電極。該晶體管406系包含連接至該第一 參考電壓的第一電流電極、連接至該位輸出端226的第二電流電極、 以及連接至該節(jié)點418的控制電極。
當該參考電路202及該讀出電路204之組合提供該第一級電流鏡 330及該電流鏡負載微分放大器電路332時，該參考電路202及該讀出 電路206之組合亦產(chǎn)生相對于FBC 420以相同方式操作的第一級電流 鏡430及電流鏡負載微分放大器電路432，以在該節(jié)點418處由于施加 該鏡射電流Il至該FBC420而產(chǎn)生電壓VFBC。因此，對于各個額外 讀出電路，僅需復制一部份的第一級電流鏡及一部份之微分放大器電 路，因為各個讀出電路可共享由該參考電路202(或參考電路202并聯(lián) 之組合)所提供之對應電流鏡及微分放大器部份。圖5依照本發(fā)明之至少一個實施例說明以雙單元FBC內(nèi)存組構 (twin cell FBC memory configuration)中之讀出放大器裝置108的例示實 作。于特定范例中，該FBC內(nèi)存陣列102(圖l)可實作為「雙」單元架 構，藉此各個位位置(bit location)系由一對浮體單元來代表， 一個用以 儲存位值Dn，另一個用以儲存補碼值(complement value)Dn*。因此， 由于一個浮體單元將具有相當高的阻抗而另一浮體單元將具有相當?shù)?的阻抗，故該補碼浮體單元(complement floating body cell)可用來產(chǎn)生 該參考電壓VREF，以用于讀出數(shù)據(jù)浮體單元的儲存位值，反之亦然。
為了說明，該讀出放大器電路108可包含參考電路502 (類似于圖 2之參考電路202)及讀出電路504(類似于圖4之讀出電路204)，藉此 使用浮體單元(FBC)520以加載由該參考電路502和讀出電路504所形 成的第一級電流鏡530(類似于圖3的第一級電流鏡330)，且通過由于 施加該鏡射電流Il至該FBC 512晶體管的電流電極而產(chǎn)生電壓VREF， 而使用對應的補碼浮體單元(FBC)512來偏壓該第一級電流鏡530。因 此，由于該FBC 512和520之阻抗系明顯地不同，因此，透過該第一 級電流鏡施加大致相同的電流至各FBC，會導致明顯不同的電壓跨接 在該FBC 512和520，由該參考電路502及該讀出電路504所形成之 微分放大器電路532(類似于圖3之微分放大器電路332)可立刻識別且 相應地提供所選擇的「0」位值或「1」位值之其中一者。
雖然圖5說明圖3中參考源302之特定實作，但可在不悖背離本 發(fā)明之范疇下落使用其它參考源。為了說明，在一個實施例中，組構 成儲存「0」位值的浮體單元及組構成儲存「1」位值的浮體單元可被 短路在一起，以使由于施加鏡射電流而跨接于該補碼浮體單元所產(chǎn)生 之參考電壓VREF會介于由于施加該鏡射電流至僅被程序化為儲存「 1」 的浮體單元所產(chǎn)生的電壓與由于施加該鏡射電流至僅被程序化為儲存 「0」的浮體單元所產(chǎn)生的電壓之間；實際上，系使用該第一級電流鏡 施加等于(I0+I1)的電流至該FBC。該參考源302之其它實作可包含例 如固定電壓源、固定電流源等等。
于本文中，相關性用語如「第一」、「第二」等等，系僅用以區(qū)別 一件物品或動作與另一物品或動作，而并非必然需要或暗示在該些物 品或動作間任何實質(zhì)上的此種關系或順序。用語「包括(comprise)」或任何其它變化型，系有意涵蓋非排除性之包含(non-exclusive inclusion), 使包括組件列表之制程、方法、物品或裝置不僅包含那些列出之組件， 還可包含未特地列出之其它組件或該制程、方法、物品或裝置原本就 具有之組件。在組件之前加上「包括」并不妨礙(不多加限制)于包括該 組件之制程、方法、物品或裝置中存在有額外相同的組件。
在此所使用之用語「另一」系定義為至少第二個或更多個。在此 所使用之用語「包含」、「具有」或其變化，系定義如包括者。在此所 使用之用語「耦接(couple)」系參照光電技術定義為連接，但非必然為 直接地連接，亦非必然為機械地連接。
當意指分別將訊號、狀態(tài)位(status bit)或相似裝置轉(zhuǎn)譯(rendering) 成邏輯真(logically true)或邏輯假(logically false)狀態(tài)時，系使用用語「判 定(assert)」或「設定(set)」以及「否定(negate)」(或「解除(deassert)」 或「清除(clear)」)。若該邏輯真狀態(tài)系邏輯位準1 ，則該邏輯假狀態(tài)為 邏輯位準0。且若該邏輯真狀態(tài)系邏輯位準0，則該邏輯假狀態(tài)為邏輯 位準1。
如于此所使用者，用語「總線(bus)」系指可用來轉(zhuǎn)換一個或多個 不同類型之信息(例如數(shù)據(jù)、地址、控制或狀態(tài))的復數(shù)個訊號或?qū)w (conductor)。在此所討論之導體可說明或描述為單一導體、復數(shù)個導體、 單向?qū)w或雙向?qū)w。然而，可隨不同實施例變化使用不同導體。舉 例而言，可使用分開的單向?qū)Ь€，而不使用雙向?qū)Ь€，且反之亦然。 并且，復數(shù)個導體亦可由連續(xù)轉(zhuǎn)換多個訊號之單一導體或以時間多任 務方式(time multiplexed manner)來替代。同樣地，承載多個訊號之單一 導體可分成承載該些訊號之子集(subset)的各種不同導體。因此，轉(zhuǎn)換 訊號有許多選擇。
通過思考本說明書及實施在此所揭露之內(nèi)容，本發(fā)明之其它實施 例、使用方式及優(yōu)點對熟習該技藝者而言將是明顯的。本說明書及圖 式應僅視為例示用，且因此本發(fā)明之范疇系欲僅受限于所附之申請專 利范圍及其等效者。
權利要求
1、一種內(nèi)存裝置(100)，包括內(nèi)存陣列(102)，包括儲存第一位值的第一浮體單元(320)；以及讀出放大器(108)裝置，包括第一位輸出端，用以提供代表該第一位值的第一輸出電壓；參考源(302)，用以提供參考電壓；第一電流鏡(330)，用以基于該參考電壓將第一電流提供給該第一浮體單元(320)；以及第一微分放大器電路(332)，用以基于該參考電壓以及由于將該第一電流施加給該第一浮體單元(320)而產(chǎn)生的跨接于該第一浮體單元(320)的電壓來決定該第一輸出電壓。
2、 如權利要求1所述的內(nèi)存裝置(100)，其中，該參考源(302)包括第二浮體單元，該第二浮體單元儲存為該第一位值的補碼的第二位值。
3、 如權利要求2所述的內(nèi)存裝置(100)，其中，該第一電流鏡(330)將第二電流提供給該第二浮體單元(512)，其中，該第一電流大致等于該第二電流，且其中，該參考電壓包括由于將該第二電流施加到該第二浮體單元(512)而產(chǎn)生的跨接于該第二浮體單元(512)的電壓。
4、 如權利要求1所述的內(nèi)存裝置(100)，其中，該參考源(302)包括并聯(lián)耦接的第二浮體單元(512)及第三浮體單元(520)，其中，該第二浮體單元(512)儲存第一位值，而該第三浮體單元(520)儲存為該第一位值的補碼的第二位值。
5、 如權利要求1所述的內(nèi)存裝置(100)，其中，該第一微分放大器電路(332、 432)包括第二電流鏡(334)，其具有第一 電流電極及第二電流電極；第一晶體管(314)，其包括耦接至第一參考電壓的第一電流電極、耦接至該第一位輸出端且耦接至該第二電流鏡(334)的該第一電流電極的第二電流電極、以及耦接至該第一浮體單元(320)的電流電極的控制 電極；以及第二晶體管(310)，包括耦接至該第一參考電壓的第一電流電極、 耦接至該第二電流鏡(334)的該第二電流電極的第二電流電極、以及耦 接至該參考源(302、 334)的輸出端的控制電極。
6、 如權利要求I所述的內(nèi)存裝置(IOO)，進一步包括 第二浮體單元(420)，其儲存第二位值；以及其中，該讀出放大器裝置(108)進一步包括第二位輸出端，其提供代表該第二位值的第二輸出電壓；第二電流鏡(430)，其基于該參考電壓來將第二電流提供給該第二浮體單元(420)，其中，該第二電流大致等于該第一電流；以及第二微分放大器電路(432)，其基于該參考電壓以及由于將該第二電流施加到該第二浮體單元(420)而產(chǎn)生的跨接于該第二浮體單元(420)的電壓來決定該第二輸出電壓。
7、 一種讀出放大器裝置(108)，包括第一輸入端(318)，可耦接至內(nèi)存陣列(102)的第一浮體單元(320)，該第一浮體單元(320)儲存第一位值；第一位輸出端(224)，用以提供代表該第一位值的第一輸出電壓； 第一晶體管(304)，包括耦接至第一參考電壓的第一電流電極、用以接收參考電壓的第二電流電極、以及耦接至該第二電流電極的控制電極；第二晶體管(312)，包括耦接至該第一參考電壓的第一電流電極、 耦接至該第一浮體單元(320)的電流電極的第二電流電極、以及耦接至 該第一晶體管(304)的該控制電極的控制電極；第三晶體管(314)，包括耦接至該第一參考電壓的第一電流電極、 耦接至該第一位輸出端(224)的第二電流電極、以及耦接至該第一浮體 單元(320)的該電流電極的控制電極；第四晶體管(316)，包括耦接至該第一位輸出端的第一電流電極、 耦接至第二參考電壓的第二電流電極、以及控制電極；第五晶體管(308)，包括第一電流電極、耦接至該第二參考電壓的 第二電流電極、以及耦接至該第一電流電極且耦接至該第四晶體管(316) 的該控制電極的控制電極；以及第六晶體管(310)，包括耦接至該第一參考電壓的第一電流電極、 耦接至該第五晶體管(308)的該第一電流電極的第二電流電極、以及耦 接至該參考源(3 02)的該輸出端的控制電極。
8、 如權利要求7所述的讀出放大器裝置(108)，進一步包括 第二輸入端(418)，可耦接至該內(nèi)存陣列(102)的第二浮體單元(420)，該第二浮體單元(420)儲存第二位值；第二位輸出端(226)，用以提供代表該第二位值的第二輸出電壓；第七晶體管(404)，包括耦接至該第一參考電壓的第一電流電極、 耦接至該第二浮體單元(420)的電流電極的第二電流電極、以及耦接至 該第一晶體管(304)的該控制電極的控制電極；第八晶體管(406)，包括耦接至該第一參考電壓的第一電流電極、 耦接至該第二位輸出端(226)的第二電流電極、以及耦接至該第二浮體 單元(420)的該電流電極的控制電極；以及第九晶體管(408)，包括耦接至該第二位輸出端的第一電流電極、 耦接至該第二參考電壓的第二電流電極、以及耦接至該第五晶體管(308) 的該控制電極的控制電極。
9、 一種方法，包括提供內(nèi)存裝置(IOO)，該內(nèi)存裝置包括內(nèi)存陣列(102)及讀出放大器 裝置(108)，該內(nèi)存陣列(102)包括儲存位值的浮體單元(320)，而該讀出 放大器裝置(108)包括提供代表該第一浮體單元(320)的該位值的輸出電 壓的位輸出端(224)、提供參考電壓的參考源(302)、基于該參考電壓來 將電流提供給該浮體單元(320)的電流鏡(330)、以及基于該參考電壓以 及由于將該電流施加給該浮體單元(320)而產(chǎn)生的跨接于該浮體單元 (320)的電壓來決定該輸出電壓的微分放大器電路(332);以及使用該讀出放大器電路裝置(108)來讀出該浮體單元(320)的該位值。
10、如權利要求9所述的方法，其中，讀出該浮體單元(320)的該 位值包括通過將該電流施加給該浮體單元(320)來產(chǎn)生跨接于該浮體單元 (320)的電壓；以及使用該微分放大器電路(332)比較跨接于該浮體單元(320)的該電壓 與該參考電壓，以產(chǎn)生該輸出電壓。
全文摘要
一種內(nèi)存裝置(100)，包含內(nèi)存陣列(memory array)(102)及讀出放大器(sense amplifier)(108)。該內(nèi)存陣列(102)包含組構成儲存位值(bitvalue)的浮體單元(floating body cell)(320、420)。該讀出放大器(108)包含位輸出端，組構成提供代表該位值之輸出電壓；以及參考源(reference source)(302)，組構成提供參考電壓(reference voltage)。該讀出放大器(108)復包含電流鏡(current mirror)(330、430)，組構成基于該參考電壓來提供電流至該第一浮體單元(320、420)；以及微分放大器電路(differential amplifier circuit)(332、432)，組構成基于該參考電壓以及由于施加該電流至該浮體單元(320、420)而跨接于該浮體單元(320、420)的電壓來決定該輸出電壓。
文檔編號G11C7/06GK101681666SQ200780046338
公開日2010年3月24日 申請日期2007年12月13日 優(yōu)先權日2006年12月15日
發(fā)明者D·R·韋斯, J·J·吳, M·A·德雷森 申請人:先進微裝置公司