專利名稱：使用選擇性預充電的存儲器的制作方法
技術領域：
4^Hf的實施例涉及集成電路，具體地，涉及使用選擇性預充電的數(shù) 字存儲體。
背景技術：
電子系統(tǒng)應用于許多設備中，所述設備包括個人計算機(PC )、服務 器、路由器、集線器、交換機、線卡、蜂窩電話、個人數(shù)字助理(PDA)、 電子游戲設備、高清晰度電視機(HDTV)、以及工業(yè)設備、車載設備等 等。這些電子系統(tǒng)的主要技術驅動是數(shù)字邏輯和控制、半導體存儲器、輸 V輸出(I/O)以及復合信號(模擬和數(shù)字)技術。獨立產品的例子包括 微處理器/控制器、動態(tài)隨機訪問存儲器(DRAM)、 SRAM、閃存 EEPROM、 A/D轉換器等。^式產品的例子包括作為SIC (片內系統(tǒng)) 的多片集成電路(IC)或作為SOC (片上系統(tǒng))的單片IC。
半導體存儲器(例如DRAM、 SRAM、 ROM、 EPROM、 EEPROM、 閃存EEPROM、鐵電RAM、 MAGRAM等)在三十多年里在許多電子 系統(tǒng)中扮演了重要角色。它們的用于數(shù)據(jù)存儲、代碼(指令)存儲和數(shù)據(jù) 檢索/訪問(讀/寫)的功能持續(xù),越各種應用。這些獨立的/分立的存儲 器產品形式和嵌入式形式的存儲器(例如集成有如邏輯等的其它功能的存 儲器)在模塊或單片IC中的應用持續(xù)增長。在各種應用中，成本、工作 功率、帶寬、延遲、使用的簡易性、支持廣泛應用的能力(平衡訪問對比 不平衡訪問)以及非易失性都是所期望的特性。
從20世紀70年代的在單片IC上數(shù)千比特的存儲量起，半導體技術 在每存儲器芯片的密度上已經(jīng)有了很大的JL艮。目前在易失性讀/寫RAM(如DRAM)以及非易失性讀/寫存儲器(如閃存EEPROM)中可以實 現(xiàn)1吉比特(GB)每單片IC。但是，訪問的粒度(granularity of access) 卻未跟上。雖然目前可利用多存儲體(multibank) IC，但是一次不能訪 問多于32比特。實際上，對于讀/寫而言， 一次僅可用一個存儲體，而其 它的存儲體則無法用于基本上同時進行的操作。訪問和周期次數(shù)已經(jīng)得到 改善，從而提供了帶有例如"列預取(column pre-fetch )"、"開放頁(open page)"、和"專用1/0接口" (DDR, QDR， RambusTM)等的限制的較 高帶寬。但是，隨機延遲一訪問存儲器中任何地方的任何隨機位置的能 力一仍然是個問題。在由于便攜性而要求低電壓和電池供電的情況下，還 需大幅降低功率和延遲。例如，移動SDRAM (例如Micron等所提供的 移動SDRAM)在降低"待機功率"方面已采取了一些措施。但是，降低 工作功率仍是這種存儲器的一個問題。
在例如以矩陣方式逐行逐列地組織的、在市場上可購買到的DRAM 中，在開放行(等于一個"頁面")時， 一旦該"頁面"被開放，則對于 快速隨機訪問而言可l吏用一千至四千比特。但是，由于各種原因，通信存 儲器在使用開放頁面架構的情況下效率不高。首先，與計算系統(tǒng)存儲器中 的不平衡的讀/寫(讀可能以多于三比一的比例超過寫)不同，通信存儲 器需要平衡的讀/寫(讀的次數(shù)大約等于寫的次數(shù))。第二，在通信存儲器 中，包存儲器內容的外出(輸出)完全是隨機的和不可預測的。因此，由 于這些原因，任何包(或包的部分)的隨機延遲需要有用的帶寬，而非快 速訪問例如開放頁面中的受限的尋址空間的能力。此外，在可以開^t新的 頁面(如DRAM中)之前，必須關閉現(xiàn)有的或當前的頁面，并對整個存 儲體進行預充電。因此，如果單個存儲體具有64Mb的密度，則即使只需 要被訪問行中的16個新的比特，也必須對整個存儲體進行預充電，該預 充電消耗了功率且提高了存儲器器件的溫度。
盡管帶寬、延遲、成本、功率和波形因數(shù)都是重要的，但是對于移動 應用而言，低功率是關鍵。隨著新一代器件的密度和速度的提高，工作功 率的降低是關注的重點。DRAM、 SRAM和閃存EEPROM中的異步操 作是當前降低工作功率的優(yōu)先選擇，但是，這對訪問時間和性能有不利影 響。另一方面，同步操作需要對集成電路(IC)中的上百萬個節(jié)點進行啟 動和預充電，從而導致了高功率成本。例如在CMOS設計中，工作功率 大約等于CV2f，其中f是頻率，C是(各種)電容，V是電壓。V和C 的降低;l有限的。 一般地，為了更好的性能，必須提高f,使得同時降低 工作功率更加困難。多存儲體存儲器在DRAM、 SRAM和閃存中是常見的。為改善帶寬， 在DRAM和SRAM (例如RambusTM、 DDR、 QDR等)中均已普及數(shù)
據(jù)和"開放頁"的預定(例如預取)突發(fā)。rldramtm和fcram
是帶寬和延遲推力(latency thrust)的兩個例子。輪詢(round-robin) 方案也可用于降低功率，但是由于限于以預定順序訪問每個存儲體，因而 不允i午隨機fr沐問。因此，隨機fr沐問時間平均由逸長。
在1998年10月27日授予Rogers等人的美國專利5,828,610中，公 開了 一種靜態(tài)RAM ( SRAM )。該SRAM被描述為能夠在對數(shù)據(jù)字進行
讀訪問^Mt之前對該數(shù)據(jù)字進行選擇性預充電，以節(jié)省功率。但是，其中 并未講解或暗示在寫訪問操作之前進行選擇性預充電。該美國專利
5,828,610也沒有講解或暗示對存儲器單元的單個列進行選擇性預充電的 方法。此外，盡管示出了選擇性預充電，Roger的SRAM以及其它未利 用選擇性預充電的標準存儲器的操作需要在可以訪問另 一存儲器段之前 完成一個訪問周期。這種操作方式導致了延遲的增加。此外，SRAM通 常不如其它形式的存儲器(例如DRAM)那樣密集。因此，與更密集的 形式的存儲器如現(xiàn)代DRAM相比，SRAM較少受到軟錯誤的影響。除了 對軟錯誤的靈敏性之外，與DRAM不同，傳統(tǒng)的SRAM典型地不需要支 持各種突發(fā)模式操作。


通過結合附圖的以下詳細描述將容易地理解本公開的實施例。
在附圖的圖示中以示例方式而不是限定性的方式來示出本公開的實 施例。
圖la-lh示出了本領域中已知的示例DRAM存儲單元結構的示意圖2a-2c示出了根據(jù)現(xiàn)有技術的各種示例性磁心存儲器單元矩陣結構 和物理布局；
圖3示出了根據(jù)現(xiàn)有技術的包括存儲單元詳情的典型存儲器矩陣架
構5
圖4示出了描述根據(jù)本發(fā)明實施例的數(shù)字存儲器操作的流程圖； 圖5示出了根據(jù)本發(fā)明各種實施例的存儲器矩陣陣列架構的框圖； 圖6示出了根據(jù)本發(fā)明實施例的存儲器單元架構的示意圖；圖7示出了根據(jù)實施例的包括預充電選擇線的存儲器矩陣架構；
圖8示出了根據(jù)實施例的包括預充電選擇線和預充電電壓的存儲器 矩陣架構；
圖9示出了描述根據(jù)本發(fā)明的各種實施例的數(shù)字存儲器操作的流程 圖，其中可以用 一個命令來替代另 一個命令而不需要JL^新的訪問周期；
圖10-21描述了現(xiàn)有技術中的DRAM芯片的時序圖22-28示出了根據(jù)本發(fā)明各種實施例的、對傳統(tǒng)DDRSDRAM(同 步雙數(shù)據(jù)速率DRAM)的改進；以及
圖29示出了被配置為實現(xiàn)本發(fā)明的各種實施例的示例性計算機系統(tǒng)。
具體實施例方式
在下面的詳細說明中參考構成本文中一部分的附圖，其中以本^^開的 示例性實施例的方式來示出所述附圖。應當理解，在不背離;^^開的范圍 的情況下，可以使用其它實施例并且可以進行結構上或邏輯上的變化。因 此，以下詳細^兌明不應祐j人為是限制性的，而是根據(jù)4^>開的實施例的范 圍由所附的權利要求及其等效內容來限定。
可以以有助于理解各種實施例的方式將各個操作描述為多個依次的 離散操作；但是，不應將所描述的順序解釋為這些操作是順序相關的。
本說明書可以使用基于透視法的描述，例如上/下、后/前、以及頂/ 底。這種描述僅僅用于方便討論，而并非旨在限制實施例的應用。
可以使用術語"耦合"和"連接，，及其派生詞。應當理解，這些術語 并不是旨在作為彼此的同義詞。而是在具體實施例中，"連接"可以用于 表示兩個或更多個元件相互之間直接物理接觸或電接觸。"耦合"可以指 兩個或更多個元件直接物理接觸或電接觸。當然，"耦合"還可以指兩個 或更多個元件相互之間并不直接接觸，但仍然相互協(xié)作或相互作用。
對于本i兌明書而言，"A/B"形式的措詞是指A或B。對于本i兌明書 而言，"A和/或B"形式的^^I是指"(A)、 (B)、或(A和B)"。對于本 說明書而言，以"A、 B和C中的至少一個"的形式的措詞是指"(A)、 (B)、 (C)、 (A和B)、 (A和C)、 (B和C)、或(A、 B和C)"。對于 本說明書而言，以"(A) B"形式的措詞是指"(B)或(AB)"，也就是說，A是可選的元件。
本說明書可能會使用以下措詞"各種實施例"、"在實施例中"、或"在 多個實施例中"，這些措詞可以各自表示一個或更多個相同或不同的實施 例。此外，本公開中描述的實施例中使用的術語"包括"、"包含"、"具有" 等是同義詞。
這里描述的本發(fā)明的實施例可以涉及所有形式的READ (讀)和 WRITE (寫)存儲器，例如DRAM、 SRAM、閃存EEPROM等等。在 當前的存儲器體系結構中，ACCESS (訪問)周期和PRECHARGE (預 充電)周期是單獨地執(zhí)行的。在接收到訪問命令(例如讀或寫)時，典型 的存儲器芯片或器件可能假設芯片中的所有位線已被預充電并且準備好 被訪問。為了實現(xiàn)上述假設，在每個訪問周期之后，在下個訪問周期之前， 對所有位線進行預充電。由于多種原因，這可能4吏用比所需的功率更多的 功率。第一個原因是在最佳情況下，可能一次只能從典型的存儲器件讀 取32位，然而卻對更多的位線進行預充電，從而消耗了不必要的功率。 其次，在許多情況下，因為存儲單元容易由于漏電而丟失其存儲的電荷， 因此必須不定期地REFRESH (刷新)存儲單元。所述刷新操作確保了存 儲單元的存儲元件定期地被更新，以避免記憶丟失。但是，當存儲單元被 刷新時，它們必須首先被預充電。因此，在典型的體系結構中，在每次刷 新之前對位線進行兩次預充電。 一次是如上在最近的訪問周期之后，然后 另一次是在刷新操作之前。
為了滿足對數(shù)字存儲器件的日益JL艮的需求，出現(xiàn)了對以三維尋址方 式設計存儲器(而不是傳統(tǒng)的"行x列"二維矩陣尋址方案)的需求。
本發(fā)明的實施例可以對位線的子組進行選擇性預充電，而不是如在現(xiàn) 有技術中的對所有位線進行預充電。同時，與諸如輪詢之類的現(xiàn)有技術方 案相反，本發(fā)明的實施例可以允許隨機行訪問。
在實施例中，本發(fā)明可以使用接收到的存儲器地址或標識符，以便不 僅如同現(xiàn)有技術中那樣訪問存儲單元，而且在該訪問之前選^^要進行預充 電的位線。這樣，可以減少預充電時間，并且可以限制在預充電周期期間 消耗的功率。此外，在實施例中，預充電周期和訪問周期可以同時發(fā)生或 基本上同時發(fā)生。
此外，在現(xiàn)有技術的實施方式中，啟用了所有的讀出放大器，所述讀 出放大器可用于便利于存儲單元在訪問周期期間驅動位線電壓。就功率方面而言這也可能存在浪費。因此，本發(fā)明的實施例可以在訪問周期期間只 啟用全部讀出放大器中的一部^出放大器，以節(jié)省在訪問周期期間消耗 的功率和/或減少訪問周期時間。
在現(xiàn)有技術中，多存儲體DRAM常規(guī)地對所有存儲體進行預充電， 但是在下一個訪問周期(可以是一個時鐘或若干個時鐘)， 一次只能訪問 一個存儲體。如果具有對輸入地址流的"先驗"知識一如在信元和包交換 的許多通信應用中的情形 一本發(fā)明通過準備所述選擇性的存儲體用于 DATA WRITE (數(shù)據(jù)寫)可顯著地降低工作功率。類似地，如果已知針 對OUTPUTTING (輸出)包的EGRESS (輸出)模式，則可以在讀取 數(shù)據(jù)之前M需要^L預充電的一個(或多個)存儲體進W5g充電。此夕卜， 存儲體的操作消耗約50%的工作功率，剩余的功率在操作存儲體的外圍 設備中被消耗。因此，降^^儲體的存儲功率可以顯著地降低存儲器消耗 的總功率。僅對例如子陣列的預充電消癡艮少的功率，且與現(xiàn)有技術中實 現(xiàn)的預充電相比要快得多。
圖la至lh描述了本領域中已知的示例性DRAM存儲單元結構的各 種示意圖?？梢岳帽景l(fā)明的各種實施例來降低預充電周期期間的功率消 耗以及維持存儲器芯片中的低的隨機*問延遲時間，所述存儲器芯片包 括這些以及其它的已知或未知的存儲單元結構，所述存儲單元結構包括除 了 DRAM之外的存儲器類型。
圖2a至2c示出了根據(jù)現(xiàn)有技術的各種示例性DRAM磁心存儲單元 矩陣組織和物理布局。圖2a示出了傳統(tǒng)的交叉點陣列布局。圖2b示出了 折疊式位線陣列布局。圖2c示出了復掄式(folded twisted)位線架構。
維持存儲器芯片中的低的隨機m^問延遲時間，所述存儲器芯片包括這些 以及其它的已知或未知的磁心存儲器組織，所述存儲器組織包括除了 DRAM之外的存儲器類型。
圖3示出了根據(jù)現(xiàn)有技術的包括存儲單元詳情的典型存儲器矩陣架 構。尋址命令控制電路315可接收用于對某些存儲單元313執(zhí)行訪問操作 的命令。尋址命令控制電路還可接收存儲器地址或標識符，所述存儲器地 址或標識符可包括標識要被訪問的存儲單元的行地址和/或列地址。尋址 命令控制電路315可以將標識符和/或列地址傳遞給列譯碼器301。列譯碼 器301可以對標識符和/或列地址進^^碼，以確定哪些存儲單元列包括 要被訪問的特定存儲單元。尋址命令控制電路315還可以將標識符和/或行地址傳遞給^^碼器307。 #^碼器307可以對標識符和/或行地址進行 譯碼，以確定哪些存儲單元行包含要被訪問的存儲單元。
如果所接收到的命令操作是讀操作，則可能發(fā)生以下事件?，F(xiàn)有技術 的電路將假設所有位線311均已祐:預充電(見下文)。典型地，位線309 將被預充電到基準電壓電平的一半(Vcc/2)的電壓電平，當然，其它的 預充電電壓也是可行的。#^碼器307將設置或固定在包含要被訪問的存 儲單元的行線311上的訪問電壓。圖3中描述的每個存儲單元313被示出 為具有一個選通晶體管317和一個存儲元件電容器319的典型的存儲單元 結構。在電容器319上可具有表示二進制"1"或二進制"0"的存儲電壓。 用于表示二進制"1"或二進制"0"的電壓電平可以隨實施方案和/或結 構而變化。盡管存儲單元313描述了最常見類型的存儲單元結構，許多其 它的存儲單元結構也是已知的(見圖la-lh )。當連接到行線311的選通晶 體管317的相關端子檢測到訪問線電壓已被#^碼器307設置或固定時， 該檢測到的電壓可以打開選通晶體管317并允許存儲元件319與相關的位 線309共享其存儲的電壓。該共享可引起該位線的電壓電平的微小擾動。 讀出放大器電路303 (可包含多個讀出放大器)可以通it^所述微小擾動 施加正反饋直到該位線被設置或固定到所存儲的電壓電平以便利于對所 存儲的電壓電平的驅動。由于行譯碼器307可以只將一個行線311設置或 固定到訪問電壓電平，因此可以只將存儲單元313的一行"接通"，以驅 動位線309的電壓電平。這有時被稱為打開頁。此時，讀出放大器303 可讀取位線309的電壓電平，且該輸出M送到存儲器芯片的輸出引腳 (未示出)。此外，該操作可使存儲元件319上的電荷^，但是讀出放 大器303的操作可以刷新存儲元件319的存儲電壓。
如果接收到的命令操作是寫命令，則#^碼器307可以如在讀操作中 一樣設置或固定行線上的訪問電壓。接下來，讀出放大器303可以將位線 309上的電壓驅動為期望電壓(表示要寫入的期望的二進制邏輯值)，該 期望電壓又可將各種存儲元件319的電壓驅動為期望的電壓電平。
此外，尋址命令控制電路315可以向可包括預充電電路的讀出放大器 303發(fā)送信號，以對該電路中的所有位線309進行預充電。作為響應，該 器件中的所有位線309均可^^預充電。典型地，該預充電周期在所述訪問 周期之后出現(xiàn)，為下一個緊接著的訪問命^H故準備。此外，如同本領域中 已知且熟知的，將在類似進程之后不定期地對所有位線進行刷新。
在現(xiàn)有技術的實施方式(例如圖3所示的實施方式)中，如上文所述，對連接到存儲單元313的字線之一的選擇"開啟"了連接到該選擇的行線 311的所有存儲單元313。因此，所有存儲單元313被"接通"，盡管^ 在當前的訪問周期中可能并非對所有的存儲單元313進行讀取。通過啟動 附接到單個行線311的所有存儲單元313，連接到所選行線311的所有這 些存儲單元313可以在當前訪問周期期間被詢問，可能需要如上文所述地
通過讀出放大器303的動作而被再填充，以;M^殳有首先允許刷新存儲電
平的情況下不能被進行隨后的訪問(讀、寫或其它操作)。ilXt于所有后 續(xù)的訪問操作而言都增加了延遲。這還增大了在未被讀取但已啟動的存儲 單元313中發(fā)生"軟錯誤"的可能性。
圖4示出了描述根據(jù)本發(fā)明各種實施例的數(shù)字存儲器的操作的流程 圖。在401處，數(shù)字存儲器件可以接收到諸如讀或寫之類的訪問命令，并 且可以提供有關該數(shù)字存儲器件的地址引腳的存儲器地址或標識符。在實 施例中，存儲器地址可以包括標識要被訪問的存儲單元的行和列的行地址 和列地址。在實施例中，所述行地址和列地址每個可以在不同的時鐘周期 被單獨地應用于所述存儲器件的輸入引腳。在實施例中，可以首先提供行 地址。在實施例中，可以首先提供列地址。在403處，該數(shù)字存儲器件的 列譯碼器可以對要被訪問的存儲單元的列地址進行多路分解或譯碼。在 405處，選擇性預充電電路可以對位線的子組進行選擇性預充電，所述位 線的子組包括那些包含要被訪問的存儲單元的位線。在實施例中，所述選 擇性預充電可以是針對比存儲體或整個芯片中的所有位線少的位線。在實 施例中，所述位線的子組可以只包括那些連接到要^L訪問的存儲單元的位 線。在實施例中，被選擇性預充電的所述位線的子組可以是存儲單元的存 儲體、小型存儲體、子存儲體、存儲單元陣列、存儲單元的子陣列、8字 節(jié)字(八位位組)、字線中的兩列、或單個存儲單元。
在407處，行譯碼器可以對要被訪問的存儲單元的行地址進行多路分 解或譯碼。在409處，作為響應，^^碼器可以設置或固定在連接到具有 要被訪問的存儲單元的行的行線上的訪問電壓。一JM"位線進行選擇性預 充電并且已設置或固定在具有要被訪問的存儲單元的適當行上的訪問電 壓，則在411處讀出放大器可以便利于訪問操作的執(zhí)行，并且可以讀出數(shù) 據(jù)位并將其發(fā)送至輸出總線(例如，在訪問操作是讀操作的情況下)。
因此，一^供了列地址—無論是在寬的非多路復用或是多路復用的 尋址系統(tǒng)中一就可以在數(shù)據(jù)訪問之前進行預充電。行地址鏈可以繼續(xù)進行 直到行線(例如頁線或字線)編碼完成，但是可以不啟動行線直到完成預
16充電。在實施例中，這可以降低行周期時間TRC。例如，在當前的DRAM 架構和布局中，預充電時間大約是TW的50%。但是，在實施例中，只 對所有位線中的一小部分進行選擇性預充電可將預充電時間減少至TRC 的5%到10%之間。
本發(fā)明的實施例不僅可以應用于DRAM，而且可以應用于需^i線 預充電的任何存儲器，包括例如多種類型的FeRAM和SRAM存儲器體 系結構。
圖5示出了根據(jù)本發(fā)明各種實施例的存儲器矩陣陣列架構的框圖。尋 址命令控制電路515可以接收用于對某些存儲單元513進行訪問^Mt的命 令。尋址命令控制電路還可以接收存儲器地址或標識符，所述存儲器地址 或標識符可以包括標識那些要被訪問的存儲單元513的行地址和/或列地 址。在實施例中，所述行地址和列地址每個可以在不同的時鐘周期被單獨 地應用于存儲器件的輸入引腳(未示出)。在實施例中，可以首先提供行 地址。在實施例中，可以首先提供列地址。尋址命令控制電路515可以將 列地址傳送給列譯碼器501。列譯碼器501可以對列地址進#^碼或多路 復用，以確定哪些存儲單元列513包括要被訪問的特定存儲單元。尋址命 令控制電路515還可將行地址傳送給#^碼器507，然后*碼器507可 以確定哪些存儲單元行515包含要被訪問的存儲單元。
如果接收到的命令操作是讀操作，則在實施例中可出現(xiàn)以下事件。與 現(xiàn)有技術的電路不同，該電路可能不會假設所有位線509已被預充電。預 充電選擇電路505可以從列譯碼器501或尋址命令控制電路515接收指示 要對位線509中的哪些位線進行選擇性預充電的信號。在實施例中，預充 電選擇電路505可以包含預充電選擇晶體管(未示出)，以允許預充電選 擇電路505對適當?shù)奈痪€509進行選擇性預充電。在實施例中，預充電選 擇電路505可以是讀出放大器電路503的一部分，所述讀出放大器電路 503可以包含多個讀出放大器。在實施例中，讀出放大器503可以包含多 個讀出放大器，每個讀出放大器與所述多個位線509中的每一個位線相關 聯(lián)。
在實施例中，所述選擇性預充電可以是針對比存儲體或存儲器芯片中 的所有位線少的位線509。在實施例中，位線509的子組可以只包括那些 連接到要被訪問的存儲單元513的位線509。在實施例中，被選擇性預充 電的位線509的子組可以是存儲單元的存儲體、存儲單元的陣列或網(wǎng)格、 存儲單元的子陣列、8字節(jié)的字(八位位組)、字線中的兩列、或單個存儲單元513等。對于要進行選擇性預充電的位線509，預充電選擇電路505 可以將電壓電平設置或固定為大約等于基準電壓電平的一半(Vcc/2)或 者某一其它電壓。
#^碼器507可以設置或固定在包含要被訪問的存儲單元513的行線 511上的訪問電壓。當存儲單元513檢測到訪問行電壓已被設置或固定時， 存儲單元513可以允許存儲單元513的存儲元件(未示出)與相關的位線 509共享其存儲的電壓。該共享可能引起位線509的電壓電平的微小擾動。 讀出放大器電路503可以通it^fe加正反饋直到位線509被驅動、設置或固 定到所存儲的電壓電平來便利于對所存儲的電壓電平的驅動。由于#^碼 器507可以只將一個行線511設置或固定到訪問電壓電平，因此只有存儲 單元513的一行會被"接通"且驅動位線511的電壓電平。此時，讀出放 大器電路503可以讀取位線509的電壓電平，并且結果被發(fā)送到輸出數(shù)據(jù) 總線(未示出)。此外，該操作可能耗盡存儲單元513中存儲的電荷，但 是讀出放大器電路503的操作可以刷新所存儲的電壓。
如果所述命令操作是寫命令，則#%碼器507可以如在讀操作中一樣 設置或固定在一個行線511上的訪問電壓。接下來，讀出放大器電路503 可以將位線509上的電壓驅動為期望的電壓(表示期望的二進制邏輯值)， 所述期望的電壓又可以將存儲單元513的電壓驅動到期望的電壓電平。此 外，可以在上述的類似進程之后不定期地刷新所有位線509 (其中位線被 預充電，值被讀取且隨后通過讀出放大器503的操作而被寫入或刷新)。
圖6描述了根據(jù)本發(fā)明各種實施例的存儲單元架構的示意圖。存儲單 元600可包括選通晶體管601，選通晶體管601具有經(jīng)由行線611 (也稱 為字線)而可操作地耦合到#^碼器(未示出)的端子。選通晶體管601 的另一端子可經(jīng)由位線607被可操作地耦合到讀出放大器(未示出)和列 譯碼器(未示出)。存儲單元600還可以包括電容器603，電容器603可 用作存儲單元600的存儲元件。電容器603可以存儲表示邏輯二進制位"O" 或邏輯二進制位"1"的存儲電壓。表示"0"或"1"的實際的存儲電壓 電平(或電壓電平的范圍)可以在存儲單元架構之間變化，本發(fā)明的實施 例不限于任一電壓電平、多個電平或范圍。
存儲單元600還可以包括預充電選擇晶體管605，預充電選擇晶體管 605可位于選通晶體管601與電容器603之間。預充電選擇晶體管605的
示出)。在實施例中，預充電選擇電路可以設置或固定預充電選擇線609上的預充電選擇電壓，該預充電選擇電壓可以使得位線607被驅動為預充 電電壓電平。因此，通過在存儲單元600中包括預充電選擇晶體管，可以 只對具有要被訪問的存儲單元的那些特定列進行預充電，從而節(jié)省在預充 電周期期間消耗的功率。這些實施例提供了非常精細的粒度，使用該非常 精細的粒度可以對位線進行選擇性預充電可以^M"連接到要被訪問的存 儲單元的那些特定位線進行預充電。在替代性實施例(未示出)中，可以 通過例如將類似的預充電選擇晶體管置于預充電選擇電路中來實現(xiàn)這種 相同水平的精細粒度。在其它實施例中，可以使用數(shù)量更少的預充電選擇 晶體管，并且可以用更小的粒度來實現(xiàn)對位線的選擇性預充電，從而導致 了比可能必需被預充電的位線多但仍然少于所有位線的位線被預充電，因 此實現(xiàn)了功率節(jié)省。在這些實施例中，功率節(jié)省可能部分地取決于對位線 進行預充電的粒度。在使用諸如DRAM存儲單元之類的存儲單元的實施例中，使用垂直XJL 的晶體管，由于包括預充電選擇晶體管而造成的棵片尺寸的增加或者不利 可達到最小化。圖7示出了根據(jù)各種實施例的在選擇性預充電中實現(xiàn)列g度的、包 括預充電選擇線的存儲器矩陣架構或存儲器網(wǎng)格架構。在實施例中，存儲 單元713可以以實質上按具有多列和多行的網(wǎng)格或矩陣來排列。每個存儲 單元713可以構成該網(wǎng)格的正好一行和正好一列的一部分。單個列中的每 個存儲單元713可以通it^目應的位線709而連接到同 一列中的所有其它存 儲單元713，行中的每個存儲單元713可以通ii+目應的行線711而連接到 該行中的所有其它存儲單元713。尋址命令控制電路715可以接收用于對 某些存儲單元713進m^問操作的命令。尋址命令控制電路715還可以接 收存儲器地址或標識符，所述存儲器地址或標識符可以包括對存儲單元 713中的那些要被訪問的存儲單元進行標識的行地址和/或列地址。在實施 例中，所述行地址和列地址每個可以在不同的時鐘周期被單獨地應用于存 儲器件(未示出)的輸入引腳。在實施例中，可以首先提供行地址。在實 施例中，可以首先提供列地址。尋址命令控制電路715可以將列地址傳送 給列譯碼器701。列譯碼器701可以對列地址進#^碼或多路復用，以確 定存儲單元713的哪些列包括要被訪問的特定的存儲單元。尋址命令控制 電路715還可以將行地址傳送給^^碼器707， #^碼器707隨后可以確 定存儲單元713的哪些行包括要被訪問的存儲單元。如果接收到的命令操作是讀操作，則在實施例中可發(fā)生以下事件。與19在現(xiàn)有技術的電路中不同，該電路可能不a設所有位線709已被預充 電?？梢允亲x出放大器電路703的一部分的預充電選擇電路705可從列譯 碼器701或尋址命令控制電路715接^示要對存儲單元713的哪些列進 行選擇性預充電的信號。在實施例中，讀出放大器電路703還可包含多個 讀出放大器。每個存儲單元713可包括選通晶體管719、存儲電容器721以及預充 電選擇晶體管723。在實施例中，每個預充電選擇晶體管723可以經(jīng)由多 個預充電選擇線717被可操作地耦合到預充電電路。所述預充電選擇電路 可以設置或固定每個預充電選擇線717上的預充電選擇電壓，從而便利于 對多個位線709的選擇性預充電。在實施例中，可以只對包含要被訪問的 存儲單元的那些列進行預充電，由此實現(xiàn)精細的粒度。#^碼器707可以設置或固定在包含要被訪問的存儲單元的行線711 之一上的訪問電壓。當 一個存儲單元713檢測到訪問線電壓已被^if碼器 707設置或固定時，該存儲單元713可以打開選通晶體管719并允許存儲 電容器721與相關的位線709共享其存儲電壓。該共享可引起位線709的 電壓電平的微小擾動。讀出放大器電路703可以通過對所述微小擾動施加 正反饋直到位線709被設置或固定到所存儲的電壓電平來便利于對所存 儲的電壓電平的驅動。由于*碼器707可以只將一個行線711設置或固 定到訪問電壓電平，因此僅一行存儲單元713被"接通"并驅動位線709 的電壓電平。此時，讀出放大器電路703可以讀取位線709的電壓電平， 且該輸出M送至輸出數(shù)據(jù)總線(未示出)。此外，該操作可^^存儲電 容器721上的電荷，當然，讀出放大器電路703的操作可以恢復所存儲的 電壓。如果命令操作是寫命令，則#%碼器707可以如在讀操作中那樣設置 或固定行線711上的訪問電壓。接下來，讀出放大器電路703可以將位線 709上的電壓驅動為期望的電壓(表示要存儲的期望的二進制邏輯值)， 該期望的電壓又可以將存儲電容器721的電壓驅動為期望的電壓電平。此 夕卜，可在如上所述的類似進程之后不定期地恢復存儲電容器721上的存儲 電壓。在利用串聯(lián)在選通晶體管719與存儲電容器721之間的預充電選擇晶 體管723的本發(fā)明的實施例中，即使在選通晶體管719被啟動時，存儲電 容器721的存儲電壓電平也可保持與位線709相隔離。這是因為，在當前 的訪問操作中，只有連接到要被訪問的存儲單元的預充電選擇晶體管723才可以被啟動。所有其它的預充電選擇晶體管723可以保持不被啟動。因 此，即使通過行線711上的行線電壓的設置或固定而使得存儲單元713的 選通晶體管719被啟動時，預充電選擇晶體管723仍可允許存儲單元713 保持在"斷開"模式。這樣，利用預充電選擇晶體管723可以允許譯碼級 別處于存儲單元級(即，"位"級)?？梢砸淮螁訂蝹€的存儲單元713, 而不是如使用現(xiàn)有技術那樣一次啟動整行的存儲單元。在實施例中，該譯 碼可以通過以下來完成在預充電選擇電路705對連接到存儲單元713 的相同列的對應位線709進行選擇性預充電時或此后不久，向預充電選擇 線717施加預充電選擇電壓。因此，在實施例中，預充電選擇電路705 可以處理這種附加的譯，碼級別。如上文所述，可以選擇行線711上的第一存儲單元713，并且可以通 過以下方式來對該第一存儲單元713進行讀、寫或其它操作設置或固定 行線選擇電壓，對所需的位線709進行預充電，以及接通讀出放大器電路 703。接下來，通過如上文所述地增加附加的i^碼級別，在^艮短的時段內 且在同一 ACTIVE (活動)周期內，相同的所選行線711上的第二位/存 儲單元713可以被"接通"，并且對該第二位/存儲單元713進行讀、寫或 其它操作，而不需要進行到下一個訪問周期。此外，在訪問第一位/存儲 單元713時，可以對連接到第二位/存儲單元713的位線709進行預充電。 通過在訪問第一位/存儲單元713時隔離第二位/存儲單元713 (使用上述 附加的譯碼級別)，第二位/存儲單元713的存儲電壓可以被保持并且可以 不需要在對第一位/存儲單元713進行訪問操作之后被刷新。如上文參照 圖3所描述的，現(xiàn)有技術的配置使得連接到行線的所有存儲單元的存儲電 壓電平^L^，即佳j!在當前訪問操作期間不訪問這些存儲單元時也是如 此。在可以訪問這些位之前，必須刷新這些存儲單元并;^l^新的訪問周期， 從而增加了延遲。但是，在本發(fā)明的實施例中，可以支持突發(fā)模式操作， 由此單個行中的多個位可以被選擇性地預充電，并且可以在很短的時段內 相繼被訪問，而不iiX新的訪問周期，從而軟錯誤的可能性降低，且/或 功率消耗降低。圖8示出了根據(jù)本發(fā)明各種實施例的、包括預充電選擇線817和預充 電電壓線825的存儲器矩陣架構。圖8的存儲器矩陣以與圖7的存儲器矩 陣相類似的方式進行^Mt。而在以下則突出其不同之處。每個存儲單元813包含選通晶體管和存儲電容器(未標記)。預充電 選擇晶體管823枕故置成與每個存儲單元813相鄰，并且經(jīng)由預充電選擇線817被可操作地耦合到預充電選擇電路805。預充電選擇晶體管823還 經(jīng)由預充電電壓線825被可操作地耦合到預充電選擇電路805。在設置或 固定在預充電選擇線817上的預充電選擇電壓后，預充電選擇晶體管可以 便利于將位線809驅動為在預充電電壓線825上設置或固定的所述預充電 選擇電壓。這樣，可以使用預充電選擇晶體管823將多個位線809預充電 到預充電電壓。在實施例中，可以只對包含要被訪問的存儲單元的那些列 進行預充電。在實施例中，可以使用圖8中描述的存儲器矩陣架構來對比 包含要被訪問的存儲器的所有列多(但不是全部列)的列進行預充電。在 實施例中，圖8中描述的存儲器矩陣架構可能導致小的棵片尺寸損失，但 是也可以在少許犧牲或不犧牲性能的情況下實現(xiàn)在工作功率方面的實質 性節(jié)省。圖9示出了描述根據(jù)本發(fā)明的各種實施例的數(shù)字存儲器操作的流程 圖，其中可以用一個命令來替換另一個命令而不需要新的訪問周期。在 卯l處，數(shù)字存儲器件可以接收到第一訪問命令(例如讀或寫)，并且可 以提供有關該數(shù)字存儲器件的地址引腳的存儲器地址或標識符。在實施例 中，所述存儲器地址可包括標識包含要被訪問的存儲單元的行和列的行地 址和/或列地址。在實施例中，所述行地址和列地址每個可以在不同的時 鐘周期被單獨地應用于該存儲器件的輸入引腳。在實施例中，可以首先提 供行地址。在實施例中，可以首先提供列地址。在卯3處，數(shù)字存儲器件 的列譯碼器可以對要被訪問的存儲單元的列地址進行多路分解或譯碼。在 卯5處，選擇性預充電電路可以對位線子組進行選擇性預充電，所述位線 子組包括那些包含要被訪問的存儲單元的位線。在實施例中，選擇性預充 電的位線可以比存儲體或整個芯片中的所有位線少。在實施例中，所述位 線子組可以只包括那些連接到要被訪問的存儲單元的位線。在實施例中， 被選擇性預充電的位線子組可以是存儲單元的存儲體、存儲單元的陣列或 網(wǎng)格、存儲單元的子陣列、8字節(jié)的字(八位位組)、字線中的兩列、或 單個存儲單元等。在卯7處，#^碼器可以對要被訪問的存儲單元的行地址進行多路分 解或譯碼。在卯9處，作為響應，^t^碼器可以設置或固定在連接到具有 要被訪問的存儲單元的行的行線上的訪問電壓。在911處，數(shù)字存儲器件 可被適配為感測第二訪問命令。例如，在實施例中，如果第一命令是讀命 令，則第二命令可以是寫命令或其它命令。在實施例中，如果第一命令是 寫命令，則第二命令可以是讀命令或其它命令。 一旦位線已被選擇性預充 電，則所述訪問電壓已被設置或固定在具有要被訪問的存儲單元的適當?shù)男猩?，且如果?13處沒有檢測到新的訪問命令，則讀出放大器可以便利 于在915處對第一訪問操作的執(zhí)行，并且可以讀取數(shù)據(jù)位并將其發(fā)送至輸 出總線(例如在訪問操作是讀操作的情況下)。如果在913處已檢測到新 的訪問命令，則讀出放大器可以便利于在917處對第二訪問操作的執(zhí)行。通過例如在訪問周期的起始處(在前端)發(fā)起預充電周期而不是在之 后(在后端)^L^預充電周期，可以使圖9中描述的操作成為可能。因此， 當提供了包括存儲體地址和行地址的存儲器地址或接收行地址和列地址 的平面地址(flataddress)時，可對特定的存儲體、小型存儲體、子存儲 體、或子陣列進行預充電并且其l^被啟動以用于訪問。在此之前，可以 不對存儲體或存儲體的一部分進行預充電。因此，預充電可以是在存儲器 訪問操作前端的啟動命令的組成部分，而不是如在現(xiàn)有技術中 一樣在后端 進行。因此，在存儲器芯片等待位線被選擇性預充電(卯5)以及#^碼器 對行地址進*碼(907)的同時，可以在存儲器芯片的適當?shù)囊_上接 收新的訪問命令。這在例如存儲器控制器或數(shù)字信號處理器想要重新區(qū)分 讀、寫或刷新之間的優(yōu)先次序時可能是有用的。在現(xiàn)有技術中，如果想要 例如中止寫且開始讀，則必須再次完全開始新的周期。在本發(fā)明的實施例 中，所述芯片可以在一個時鐘周期中止一個^Mt并在另 一時鐘周期產生新 的操作，而不會有數(shù)據(jù)完整性的任何損失。這在例如面向通信的存儲器中 可能是有用的，其中入口模式可能是已知的，而不是出口模式。在實施例中，由于預充電可以是在周期的起始處進行，因此如果要對 整個存儲體進行選捧性預充電，則與傳統(tǒng)的存儲器芯片或DRAM相比， 數(shù)據(jù)訪問可能不得不延遲。如果在每個時鐘周期連續(xù)地訪問所述存儲體， 則這可能導致一次"起動(startup)"損失。相對于現(xiàn)有技術的存儲器芯 片而言的、用于接收第一訪問命令并將數(shù)據(jù)放在輸出總線上(例如如在讀 操作中那樣)的例如4至6個周期，本發(fā)明的實施例在最差情況的場景下 可能需要例如7至9個周期。在存儲器體系結構是子陣列型架構的實施例 中(其中所述子陣列為僅64k比特或128k比特)，所^擇性預充電可以 只占用一個系統(tǒng)時鐘，因此損失可能小得多。但是，即^A在存在"起動" 損失的實施例中，存儲體隨機訪問時間也保持不變。例如，在使用位突發(fā) 長度為8的實施例中，對于總體性能而言數(shù)據(jù)訪問損失可能是無關緊要 的。在本發(fā)明的實施例中，"用戶"能夠經(jīng)由存儲器件的引腳或焊墊來選擇性地控制預充電操作?？梢赃B同特定位置(存儲體、子陣列，乃至與讀 或寫操作類似的一行)的存儲器地址向該器件提供預充電命令。在實施例
中，如果期望的話還可以對整個器件進行預充電。在實施例中，用戶可以
使用MODE REGISTER (模式寄存器)配置命令對存儲器件進行編程以 在操作的起始處或結束處進行選擇性預充電。通過以該方式執(zhí)行，能夠以 最大數(shù)據(jù)吞吐量以及在沒有任何方面的性能降低的情況下實現(xiàn)工作功率 的顯著降低。
本發(fā)明的實施例旨在避免在讀操作或寫操作或訪問之后對任何或全 部存儲體進行預充電。在這些實施例中，可以以另 一方式來節(jié)省工作功率。 許多類型的存儲器芯片需要被定期刷新以避免漏電。在每個刷新周期的起 始處，必須對所有要刷新的列進行預充電。但是，當預充電出現(xiàn)在訪問周 期的結束處時，必須在刷新周期的起始處對要刷新的列再次進行預充電， 這不必要地消耗了能量。在避免在每個訪問周期的結束處進行預充電的實 施例中，當針對特定存儲體的下個周期是刷新周期時，存儲器件可以避免 進行兩次預充電，由此在實施例中節(jié)省了能量。由于無論如何，所有刷新 周期在該周期的起始處都有預充電，因此在在先的訪問周期中放棄預充電 不會具有性能的影響。此外，刷新可能不具有數(shù)據(jù)訪問，因此可能不存在 訪問延遲損失，或者在實施例中可能存在無關緊要的訪問延遲損失。在實 施例中，在刷新周期期間可禁用預充電選擇，以允許所有位線被預充電。
在利用單獨的I/O配置的實施例中，不管實現(xiàn)哪種選擇性預充電模 式，數(shù)據(jù)都可以在連續(xù)的周期被讀入或寫入存儲體中，而不違反突發(fā)長度 要求。
在實施例中，選擇性預充電可以允許用于選擇存儲體順序的靈活性。 例如，在現(xiàn)有技術的8個存儲體的RLDRAM中，必須以特定順序對所有 存儲體進行循環(huán)。如果要從一個存儲體跳到另 一存儲體而不遵循適當?shù)捻?序，則存儲體可能不a好啟動的準備。但是，實現(xiàn)選擇性預充電的本發(fā) 明的實施例可以允許在啟動操作的起始處對期望的存儲體的選擇性預充 電以及對該期望的存儲體的訪問，而不需要遵循任何特定的存儲體順序。
在本發(fā)明的實施例中，可以只啟用那些與被選擇性預充電的列相關聯(lián) 的讀出放大器。因此，這不但可以如前所i^節(jié)省在預充電周期的工作功 率，而且可以節(jié)省在訪問周期的工作功率。由于沒有理由要操作其它讀出 放大器，因此這不會使性能受損。在實施例中，這可以通過適當?shù)牧械刂?譯碼來實現(xiàn)。因此，在利用對位線的選擇性預充電以及對相關的讀出器的選擇性啟動的實施例中，可以降低集成電路的結溫和殼體溫度，這可 以增強集成電路的刷新時段以及長期可靠性。
本發(fā)明的另一優(yōu)點是可以減少與位線周期時間相關的軟差錯和瞬態(tài) 誤差。由于在任何給定的訪問周期可以只對少數(shù)位線進行選擇性預充電， 因此可以減少這些不期望的誤差。
圖10-21描述了現(xiàn)有技術中已知的典型DRAM芯片的時序圖。圖 22-28示出了根據(jù)各種實施例的對傳統(tǒng)的DDRSDRAM(同步雙數(shù)據(jù)速率 DRAM)的改進。
圖29示出了被配置為實現(xiàn)本發(fā)明各種實施例的示例性計算系統(tǒng)。如 圖所示，計算機系統(tǒng)2卯0包括多個處理器或處理器核2902以及選擇性預 充電存儲器2卯4。 一個或多個處理器2卯2可以是數(shù)字信號處理器。在實 施例中，選擇性預充電存儲器2904可以是在本申請中其它地方描述的數(shù) 字存儲器件的任何實施例，或者可以是本發(fā)明的其它實施例。對于包括權 利要求的本申請而言，術語"處理器"和"處理器核，，可以被認為是同義 詞，除非上下文清楚地記載了其它要求。此外，計算系統(tǒng)2卯0可以包括 大容量存儲器件2卯6(例如磁盤、硬盤驅動器、光盤只讀存儲器(CDROM) 等)、輸/V輸出器件2908 (例如鍵盤、光標控制器等)以及控制器2910， 所述控制器2910在實施例中可以是用于控制選擇性預充電存儲器2904的 操作的存儲器控制器。在實施例中，控制器2910可以被專門配置為與選 擇性預充電存儲器2904進行通信，所述通信在實施例中包括在向選擇性 預充電存儲器2卯4發(fā)出訪問命令時在行地址之前提供列地址。所述元件 可以經(jīng)由系統(tǒng)總線2912而相互耦合，系統(tǒng)總線2912可以代表一個或更多 個總線。在多個總線的情況下，所述多個總線可以通過一個或更多個總線 橋(未示出)被橋接。選擇性預充電存儲器2904可以用于存儲編程指令 2922的工作副本，所述編程指令2922例如^JMt系統(tǒng)編程指令或其它編 程指令。
這些元件中的每個元件可以執(zhí)行其在現(xiàn)有技術中已知的傳統(tǒng)功能。具 體地，大容量存儲器2卯6可以用于存儲例如用于操作系統(tǒng)的編程指令 2922的工作副本和永久副本。除了上述之外，元件2卯2、 2卯6、 2908和 2912的構造是已知的，因此將不再進一步描述。
本發(fā)明的實施例可以在任何利用數(shù)字存儲器的電子設備或系統(tǒng)中使 用，所述數(shù)字存儲器包括蜂窩電話、數(shù)字電話、個人數(shù)據(jù)助理、膝上型計 算系統(tǒng)、路由器、集線器、交換機、線卡、蜂窩電話、個人數(shù)據(jù)助理(PDA)、電子游戲設備、高清晰度電視機(HDTV)、以及工業(yè)設備、自動化設備 等。本發(fā)明的實施例不限于任一種或任一組通信設備或其它電子設備的實 施。因此，圖29的計算機系統(tǒng)僅僅是示例性的，且本領域普通技術人員 將^^人識到本發(fā)明的實施例不限于此。
圖30描述了包含對一個或多個電子電路的形式描述或編譯描述3002 的介質3004，所述電路實現(xiàn)本申請中描述的一個或多個實施例。在各種 實施例中，介質3004可以是CD-ROM、硬盤驅動器、軟盤、DVD-ROM、 閃存存儲器件或其它本領域中已知的用于存儲形式描述3002的介質。在 實施例中，形式描述3002可以以VHSIC硬件描述語言(VHDL )、 Verilog、 或者適合于對電子電路進行形式描述的任何其它這種硬件設計語言來進 行，其中所述電路實現(xiàn)了本申請中描述的一個或多個實施例。編譯格式可 以是圖形數(shù)據(jù)系統(tǒng)(GDS)、 GSDII或其它格式。
盡管在此示出和描述了特定實施例，但是本領域的普通技術人員應當 理解，在不背離本發(fā)明的實施例的范圍的情況下，可以使用各種替代性的 和/或等同的實施方案來替代所示出和描述的特定實施例。本申請旨在涵 蓋對在此討論的實施例的任何修改或變化。因此，顯然，本說明書意圖在 于本發(fā)明的實施例僅受到本發(fā)明的權利要求及其等同內容的限定。
權利要求
1. 一種操作數(shù)字存儲器的方法，包括由數(shù)字存儲器件接收用于對多個存儲單元的子組執(zhí)行操作的命令，所述數(shù)字存儲器件包括所述多個存儲單元以及與所述存儲單元相關聯(lián)的多個位線，所述子組包括的存儲單元少于所述多個存儲單元；以及響應于所接收的命令，只對與所述存儲單元的所述子組相關聯(lián)的所述位線的子組進行選擇性預充電。
2. 根據(jù)權利要求1所述的方法，還包括由所述數(shù)字存儲器件接收 標識符，以及4吏用所述標識符的至少一部分來識別所述多個位線的所述子 組。
3. 根據(jù)權利要求2所述的方法，其中所述命令是訪問操作命令，且 其中所述方法還包括對所述多個存儲單元的所述子組執(zhí)行訪問操作，所 述多個存儲單元的所述子組由所述標識符進行標識。
4. 根據(jù)權利要求3所述的方法，其中所述多個存儲單元中的每個存 儲單元包M通晶體管和預充電選擇晶體管，所述選通晶體管包括行線端 子，所述預充電選擇晶體管包括預充電選擇端子，且其中執(zhí)行所述訪問操 作還包括通過#^碼器固定在耦合到每個所述行線端子的行線上的訪問 電壓電平，以及通過預充電選擇電路固定在耦合到所述預充電選擇端子的 一個或更多個預充電選擇線上的預充電選擇電壓電平。
5. 根據(jù)權利要求4所述的方法，還包括由所述數(shù)字存儲器件接收 用于對所述多個存儲單元的另一子組執(zhí)行另一訪問操作的另一命令，以及 對所述多個存儲單元的所述另一子組執(zhí)行所述另一訪問操作，所述多個存 儲單元的所述另 一子組包括至少 一個不在所述多個存儲單元的所述子組 中且也耦合到所述行線的存儲單元，所述另一訪問操作在所述訪問操作的 訪問周期內執(zhí)行。
6. 根據(jù)權利要求5所述的方法，還包括基本上在所述訪問操作的 執(zhí)行期間對與所述存儲單元的所述另 一子組相對應的所述位線的另 一子 組進行選擇性預充電。
7. 根據(jù)權利要求3所述的方法，其中所述執(zhí)行訪問操作和所述選擇 性預充電基本上同時發(fā)生。
8. 根據(jù)權利要求3所述的方法，其中所述訪問操作是讀操作。
9. 根據(jù)權利要求3所述的方法，其中所述訪問操作是寫操作。
10. 根據(jù)權利要求2所述的方法，其中所述標識符包括行地址和列地 址，所述列地址用于標識所述多個位線的所述子組。
11. 根據(jù)權利要求1所述的方法，其中所述多個存儲單元包括陣列、 字線中的多于三個的列或多于一個的位線，所述多個存儲單元的所述子組 包括子陣列、字線中的至少兩列或單個位線。
12. 根據(jù)權利要求1所述的方法，還包括選擇性地僅啟用讀出放大 器的子組，所述讀出放大器的子組與要被選擇性預充電的所述多個位線的 所述子組相對應。
13. —種i殳備，包括按包括多個列和多個行的網(wǎng)格布置的多個存儲單元，所述多個存儲單 元中的每一個存儲單元構成了所述網(wǎng)格的正好一行和正好一列的一部分， 列中的每個存儲單元經(jīng)由多個位線中的相應位線而彼此相連接，行中的每 個存儲單元經(jīng)由多個行線中的相應行線而彼此相連接；以及預充電選擇電路，其可操作地耦合到所述多個位線，且被配置為響應于對位線子組進行選擇性預充電，所述位線子組包括比全部的所述多個位 線少的位線，所述位線子組對應于所述多個存儲單元的所述子組。
14. 根據(jù)權利要求13所述的設備，其中所述預充電選擇電路包含可 ^Mt地耦合到所述位線子組的多個預充電選擇晶體管，且其中所述預充電 選擇電路被配置為通過啟動與所述位線子組相關聯(lián)的所述多個預充電選 擇晶體管中之一 而便利于對所述位線子組進行選擇性預充電。
15. 根據(jù)權利要求13所述的設備，其中所述多個存儲單元中的每一 個存儲單元包括相應的預充電選擇晶體管，所述預充電選擇電#配置為 固定在所^目應的預充電選擇晶體管的相應端子上的預充電選擇電壓，以 便利于對所述位線子組中的相應位線的所述預充電。
16. 根據(jù)權利要求15所述的設備，其中所述多個存儲單元中的每一 個還包括被配置為對存儲電壓電平進行存儲的存儲元件，且其中所述多個 存儲單元中的每一個還被配置為在檢測到相應行線上的訪問電壓電平時 驅動所述位線子組中的相應位線上的位電壓。
17. 根據(jù)權利要求16所述的設備，其中所述多個存儲單元中的每一個還包括選通晶體管，所述選通晶體管具有可^Mt地耦合到所述位線子組 中的相應位線的第一端子、可操作地耦合到相應行線的第二端子、以及可 操作地耦合到所述預充電選擇晶體管的第三端子，且其中所述預充電選擇 晶體管串聯(lián)在所述多個存儲單元中的每個存儲單元的選通晶體管和存儲 元件之間。
18. 根據(jù)權利要求13所述的設備，還包括列譯碼器，所述列譯碼器 可IMt地配置為對由所述設備接收到的、標識要被訪問的存儲單元子組的 標識符的列地址進#^碼，所述列地址譯碼器還可操作地配置為基于譯碼 后的列地址向所述預充電選擇電路發(fā)信號通知所述位線子組。
19. 根據(jù)權利要求18所述的設備，其中所述位線子組與至少所述多 個列的子組相關聯(lián)，所述多個列的子組包括要被訪問的所述存儲單元子 組。
20. 根據(jù)權利要求13所述的設備，還包括多個預充電選擇線，且其 中單個列中的每個存儲單元通過所述多個預充電選擇線中的相應預充電它存儲單元中的每個存儲單元，且其中所述多個存儲單元中的每個存儲單 元被i殳置為在U)已固定在所述多個行線中的相應行線上的行線電壓電 平且(b)已固定在所述多個預充電選擇線中的相應預充電選擇線上的預 充電選擇電壓的情況下啟動。
21. 根據(jù)權利要求20所述的設備，其中所述多個存儲單元中的每個 存儲單元被配置為在啟動時將相應位線上的電壓驅動為所述存儲單元的 存儲電壓。
22. 根據(jù)權利要求20所述的設備，其中所述多個存儲單元中的每個 存儲單元包括耦合到所述相應行線的選通晶體管，耦合到所述相應預充 電選擇線的預充電選擇晶體管，以及^L設置成與所述選通晶體管和所述預 充電選擇晶體管串聯(lián)的存儲元件。
23. 根據(jù)權利要求20所述的設備，其中所述預充電選擇電#配置 為固定在所述多個預充電選擇線的子組上的所述預充電選擇電壓電平。
24. 根據(jù)權利要求13所述的設備，還包括經(jīng)由所述行線而可操作地 耦合到所述多個存儲單元的行譯碼器，所述#^碼器被配置為對由所述設 ^^接收到的標識符的行地址進*碼，其中所述標識符標識包含要對其執(zhí) 行訪問操作的所述存儲單元子組的行，所述^^碼器還被配置為固定在包的訪問電壓電平。
25. 根據(jù)權利要求24所述的設備，還包括可操作地配置為對由所述 設備接收到的所述標識符的列地址進#^碼的列譯，碼器，其中所述標識符 標識包含要被訪問的所述存儲單元子組的一個或更多個列的子組。
26. 根據(jù)權利要求13所述的設備，還包括多個讀出放大器，每個讀 出放大器可操作地耦合到所述多個位線之一，并被配置為在所述電路斷開 之后讀取位線電壓電平。
27. 根據(jù)權利要求26所述的設備，其中所述預充電選擇電路還被配 置為響應于另 一接收到的用于對所述多個存儲單元的另 一子組執(zhí)行另一 訪問操作的命令而便利于對包括比全部的所述多個位線少的另一位線子 組進行選擇性預充電，所述另 一位線子組包括至少一個不在所述位線子組 中的位線，所述多個存儲單元的所述另一子組包括至少一個不在所述多個 存儲單元的所述子組中的、且與所述多個存儲單元的所述子組耦合到相同 的行線的存儲單元，所述預充電選擇電路還被配置為在所述多個讀出放大 器中的相應讀出放大器的子組讀取所述存儲單元的子組的相應的多個位 線電壓時、便利于對所述另一位線子組的所述預充電。
28. 根據(jù)權利要求25所述的設備，其中所述多個讀出放大器被配置 為被選擇性地啟用。
29. 根據(jù)權利要求13所述的設備，其中所述設備被設置在芯片上， 所述芯片還包括控制器，其可^^地耦合到所述存儲單元和所述選擇性 預充電電路，以控制所述存儲單元和所i^擇性預充電電路的操作。
30. —種系統(tǒng)，包括 數(shù)字信號處理器；以及可操作地耦合到所述數(shù)字信號處理器的數(shù)字存儲器件，所述數(shù)字存儲 器件包括:按包括多個列和多個行的網(wǎng)格布置的多個存儲單元，所述多個存 儲單元中的每一個存儲單元構成所述網(wǎng)格的正好一行和正好一列的 一部分，列中的每個存儲單元經(jīng)由多個位線中的相應位線而彼此相連 接，行中的每個存儲單元經(jīng)由多個行線中的相應行線而彼此相連接； 以及預充電選擇電路，其可操作地連接到所述多個位線，且被配置為 響應于接收到的用于對所述多個存儲單元的子組執(zhí)行訪問操作的命 令而便利于對位線子組的選擇性預充電，所述位線子組包括比全部所 述多個位線少的位線，所述位線子組對應于所述多個存儲單元的所述 子組。
31. 根據(jù)權利要求30所述的系統(tǒng)，其中所述預充電選擇電路包含可 操作地耦合到所述多個位線的多個預充電選擇晶體管，且其中所述預充電 選擇電路被配置為通過啟動與所述位線子組相關聯(lián)的所述多個預充電選 擇晶體管之一而便利于對所述位線子組進行選擇性預充電。
32. 根據(jù)權利要求30所述的系統(tǒng)，其中所述多個存儲單元中的每個 存儲單元包括相應的預充電選擇晶體管，所述預充電選擇電路被配置為固 定在所i^目應的預充電選擇晶體管的相應端子上的預充電選擇電壓，以便 利于對相應位線的所述預充電。
33. 根據(jù)權利要求32所述的系統(tǒng)，其中所述多個存儲單元中的每個 存儲單元還包括被配置為對存儲電壓電平進行存儲的存儲元件，且其中所 述多個存儲單元中的每一個存儲單元還被配置為在檢測到相應行線上的 訪問電壓電平時驅動相應位線上的位電壓。
34. 根據(jù)權利要求33所述的系統(tǒng)，其中所述多個存儲單元中的每個 存儲單元還包括選通晶體管，所述選通晶體管具有可操作地耦合到相應位 線的第一端子、可操作地耦合到相應行線的第二端子、以及可操作地耦合 到所述預充電選擇晶體管的第三端子，且其中所述預充電選擇晶體管串聯(lián) 在所述多個存儲單元中的每個存儲單元的選通晶體管和存儲元件之間。
35. 根據(jù)權利要求32所述的系統(tǒng)，還包括列譯碼器，所述列譯碼器 可操作地配置為對由所述設備接收到的、標識要被訪問的存儲單元子組的 標識符的列地址進^^碼，所述列地址譯碼器還可操作地配置為基于譯碼 后的列地址而向所述預充電選擇電路發(fā)信號通知所述位線子組。
36. 根據(jù)權利要求35所述的系統(tǒng)，其中所述位線子組與至少所述多 個列的子組相關聯(lián)，所述多個列的子組包括要被訪問的所述存儲單元子組。
37. 根據(jù)權利要求32所述的系統(tǒng)，還包括多個預充電選擇線，且其 中單個列中的每個存儲單元通過所述多個預充電選擇線中的相應預充電 選擇線而連接到所述預充電選擇電路以及連接到所述單個列中的所述其它存儲單元中的每個存儲單元，且其中所述多個存儲單元中的每個存儲單元被設置為在U)已固定在所述多個行線中的相應行線上的行線電壓電 平且(b)已固定在所述多個預充電選擇線中的相應預充電選擇線上的預 充電選擇電壓的情況下啟動。
38. 根據(jù)權利要求37所述的系統(tǒng)，其中所述多個存儲單元中的每個 存儲單元被配置為在啟動時將相應位線上的電壓驅動為所述存儲單元的 存儲電壓。
39. 根據(jù)權利要求37所述的系統(tǒng)，其中所述多個存儲單元中的每個 存儲單元包括耦合到所i^目應行線的選通晶體管，耦合到所^目應的預 充電選擇線的預充電選擇晶體管，以及被設置成與所述選通晶體管和所述 預充電選擇晶體管相串聯(lián)的存儲元件。
40. 根據(jù)權利要求37所述的系統(tǒng)，其中所述預充電選擇電#配置 為固定在所述多個預充電選擇線的子組上的所述預充電選擇電壓電平。
41. 根據(jù)權利要求30所述的系統(tǒng)，還包括經(jīng)由所述行線而可操作地 耦合到所述多個存儲單元的行譯碼器，所述#^碼器被配置為對由所述設 ^!^接收到的標識符的行地址進e^碼，其中所述標識符標識包含要對其執(zhí) 行訪問操作的所述存儲單元子組的行，所述^^碼器還被配置為固定在所線上的訪問電壓電平。
42. 根據(jù)權利要求41所述的系統(tǒng)，還包括可操作地配置為對由所述 設備接收到的所述標識符的列地址進^^碼的列i^碼器，其中所述標識符 標識包含要被訪問的所述存儲單元子組的一個或更多個列的子組。
43. 根據(jù)權利要求30所述的系統(tǒng)，還包括多個讀出放大器，每個讀 出放大器可操作地耦合到所述多個位線之一，并被配置為在所述電路斷開 之后讀取位線電壓電平。
44. 根據(jù)權利要求43所述的系統(tǒng)，其中所述預充電選擇電路還被配 置為響應于另 一接收到的用于對所述多個存儲單元的另 一子組執(zhí)行另一 訪問操作的命令而便利于對包括比全部的所述多個位線少的位線的另一 位線子組進行選擇性預充電，所述另 一位線子組包括至少一個不在所述位 線子組中的位線，所述多個存儲單元的所述另 一子組包括至少一個不在所 述多個存儲單元的所述子組中的、且與所述多個存儲單元的所述子組耦合 到相同的行線的存儲單元，所述預充電選擇電路還被配置為在所述多個讀出放大器中的相應讀出放大器的子組讀取所述存儲單元子組的相應的多 個位線電壓時、便利于對所述另一位線子組進行所述預充電。
45. 根據(jù)權利要求43所述的系統(tǒng)，其中所述多個讀出放大器被配置 為被選擇性地啟用。
46. —種設備，包括用于存儲數(shù)據(jù)的裝置，包括按包括多個列和多個行的網(wǎng)格布置的多個 存儲單元，所述多個存儲單元中的每一個存儲單元構成所述網(wǎng)格的正好一 行和正好一列的一部分，列中的每個存儲單元通過多個位線中的相應位線 而彼此相連接，行中的每個存儲單元通過多個行線中的相應行線而彼此相 連接；以及與所述用于存儲數(shù)據(jù)的裝置相耦合的裝置，用于響應于接收到的用于 對所述多個存儲單元的子組執(zhí)行訪問操作的命令、對位線子組進行選擇性 預充電，所述位線子組對應于所述多個存儲單元的所述子組，包括比全部 的所述多個位線少的位線。
47. 根據(jù)權利要求46所述的設備，其中所述用于存儲數(shù)據(jù)的裝置包 括用于接收標識符的裝置、以及用于使用所述標識符的至少一部分來識別 所述多個位線的所述子組的裝置。
全文摘要
對數(shù)字存儲器進行操作的方法、設備和系統(tǒng)，其中，包括多個存儲單元(圖6)的數(shù)字存儲器件(圖7)接收用于對存儲單元的子組執(zhí)行操作的命令，其中所述存儲單元的子組比所述器件作為整體包含的存儲單元少，其中所述器件響應于所接收到的命令對與所述存儲單元的子組相關聯(lián)的位線子組進行選擇性預充電(圖4)。
文檔編號G11C7/10GK101506894SQ200780031619
公開日2009年8月12日 申請日期2007年7月6日 優(yōu)先權日2006年7月7日
發(fā)明者G·R·莫漢·拉奧 申請人:S.阿夸半導體有限公司