專利名稱：具有錯誤校正能力和高效率的部分字寫操作的存儲器設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體涉及半導(dǎo)體存儲器設(shè)備，更具體地涉及包括錯誤校正 能力的存儲器設(shè)備。
背景技術(shù)：
半導(dǎo)體存儲器設(shè)備傾向于存在可能使得一些存儲器單元被讀出 錯誤數(shù)據(jù)的缺陷。這些缺陷通常在集成電路存儲器設(shè)備的生產(chǎn)后測試 期間被發(fā)現(xiàn)。有缺陷的存儲器設(shè)備可能需要被丟棄，因而降低了集成 電路生產(chǎn)過程的產(chǎn)量，并增加了無缺陷設(shè)備的凈生產(chǎn)成本。
已知大量用于配置存儲器設(shè)備在出現(xiàn)缺陷的情況下保持操作性 的技術(shù)。 一項這種技術(shù)涉及在設(shè)備中加入冗余線、行或塊的單元。這 允許具有缺陷單元的線、行或塊被對應(yīng)的無缺陷冗佘元件替代。易失 性或非易失性開關(guān)元件可用于實現(xiàn)這種替代。
用于處理存儲器設(shè)備中的缺陷的另一項技術(shù)涉及利用錯誤校正
碼(ECC)來校正缺陷引起的數(shù)據(jù)錯誤。在標(biāo)題為"Built-In Self-Test for Memory Arrays Using Error Correction Coding，，的美國專利申請 公開No.2006/0048031中公開了這種類型的方法的例子，其全部內(nèi)容 通過引用結(jié)合在本申請中。
通常需要在包括錯誤校正能力的存儲器設(shè)備上支持部分字寫操 作。部分字寫操作在數(shù)據(jù)字中的一個或多個位，但不是全部位要被寫 入時發(fā)生。數(shù)據(jù)字中的剩余位不改變而是保持它們的先前值。部分字 寫操作的例子包括字節(jié)寫操作和位寫操作。
包括ECC的存儲器設(shè)備通常要求兩個外部時鐘周期來執(zhí)行部分 字寫操作，即，用于部分字寫操作的讀階段的第一個周期以及用于部
6分字寫操作的寫階段的第二個周期。要求兩個時鐘周期是不利的，因 為這樣降低了存儲器設(shè)備與包括或者以其他方式使用該設(shè)備的高級 系統(tǒng)之間的數(shù)據(jù)傳送率。例如，存儲器設(shè)備的外部周期時間規(guī)范以及 因此其外部時鐘頻率可能降低一半以允許在該設(shè)備內(nèi)部發(fā)生兩個周 期的時間。不幸地是，該方法將數(shù)據(jù)傳送率降低了一半。作為替代， 可以使用兩個外部周期來執(zhí)行給定的部分字寫操作。但是，該方法通
過要求在開始部分字寫操作的周期之后的無操作周期(NOOP)也將 數(shù)據(jù)傳送率降低了一半。
在本領(lǐng)域中已知大量用于降低在包括ECC的存儲器設(shè)備中執(zhí)行 部分字寫操作所需的時間的技術(shù)。這些技術(shù)通常允許部分字寫操作的 寫階段在稍短于整個周期的時間內(nèi)完成，因而部分字寫操作能夠在稍
小于兩個周期內(nèi)執(zhí)行。
一項這種技術(shù)在標(biāo)題為"Transparent Error Correcting Memory That Supports Partial-Word Write"的美國專利申請^>開 No.2006/0112321中公開，其全部內(nèi)容通過引用結(jié)合在本申請中。該 技術(shù)涉及將特定讀出放大器和存儲器設(shè)備的行在讀階段到寫階段保 持活動，而通常它們將在讀階段的最后被停用并在寫階段的開始時被 重新啟用。
另 一項用于降低執(zhí)行部分字寫操作所需的時間的技術(shù)被稱為預(yù) 觀寸ECC, 并在才示題為"Predictive Error Correction Code Generation Facilitating High-Speed Byte-Write in a Semiconductor Memory"的 美國專利申請公開No.2006/0123322中進行了描述，其全部內(nèi)容通過 引用結(jié)合在本申請中。該技術(shù)允許在要寫入數(shù)據(jù)字的ECC編碼的同 時執(zhí)行讀取數(shù)據(jù)字的ECC解碼，因而降低了完成部分字寫操作所要 求的總時間。
但是，這些技術(shù)仍要求實質(zhì)上大于一個時鐘周期的過程時間來完 成部分字寫操作。
因此，需要改進的方法以在具有錯誤校正能力的存儲器設(shè)備中執(zhí) 行部分字寫操作。

發(fā)明內(nèi)容
本發(fā)明在一個或多個示意性實施例中提供用于改進在具有錯誤 校正能力的存儲器設(shè)備中部分字寫操作的效率的技術(shù)。
根據(jù)本發(fā)明的一個方面，存儲器設(shè)備包括存儲器陣列以及連接到 存儲器陣列的錯誤校正電路。存儲器設(shè)備配置用于執(zhí)行至少部分字寫 操作和讀操作，部分字寫操作包括讀階段和寫階段。例如通過在部分 字寫操作的寫階段和讀操作之間的時鐘周期內(nèi)對存儲器陣列的位線 進行時分多路復(fù)用，使部分字寫操作的寫階段與讀操作發(fā)生在存儲器 設(shè)備的相同的時鐘周期內(nèi)。更具體地，在時鐘周期的第一部分期間， 作為部分字寫操作的一部分要寫入到存儲器單元中的第一個的寫數(shù) 據(jù)由存儲器陣列的給定位線承載，并且在時鐘周期的第二部分期間， 作為讀操作的一部分從存儲器單元中的第二個讀取的讀數(shù)據(jù)也由給 定位線承栽。讀操作可以例如是另一個部分字寫操作的讀階段。
在示意性實施例中，存儲器單元被安排在具有相應(yīng)的本地位線組 的多個子塊中，其中本地位線連接到由多個子塊共享的一組全局位 線。全局位線在時鐘周期內(nèi)在部分字寫操作的寫階段和讀操作之間時 分多路復(fù)用。例如，在時鐘周期的第一部分期間，全局位線專用于部 分字寫操作的寫數(shù)據(jù)，而在時鐘周期的第二部分期間，全局位線專用
于讀操作的讀數(shù)據(jù)。
作為一個更具體的例子，可以配置全局位線的時分多路復(fù)用，使
接到子塊中的第一個的第一組本地位線的相應(yīng)的本地位線的第一組 本地讀出放大器用于鎖存，作為部分字寫操作的寫階段的一部分。并 在寫數(shù)據(jù)被鎖存到第 一組本地讀出放大器中以后，全局位線接著被用 于將先前鎖存在連接到子塊中的第二個的第二組本地位線的相應(yīng)的 本地位線的第二組本地讀出放大器中的讀數(shù)據(jù)移動到錯誤校正電路， 作為讀操作的一部分。
根據(jù)本發(fā)明的存儲器設(shè)備可以例如實現(xiàn)為獨立存儲器設(shè)備，如封
8裝的集成電路，或者實現(xiàn)為處理器或其他設(shè)備中的嵌入式存儲器。
有利的是，示意性實施例中的部分字寫操作能夠使得在包括或者 以其他方式利用存儲器設(shè)備的高級系統(tǒng)看來這些操作的每一個都只 要求存儲器設(shè)備的單個時鐘周期。因而，例如當(dāng)與隨后的讀操作一起 使用部分字寫操作時，存儲器設(shè)備的數(shù)據(jù)傳送率沒有降低。


圖1示出了本發(fā)明的示意性實施例中具有錯誤校正電路的半導(dǎo) 體存儲器設(shè)備。
圖2是圖l的半導(dǎo)體存儲器設(shè)備的存儲器陣列的一個可能的實現(xiàn) 方式的更詳細(xì)的視圖。
圖3和圖4是可以在圖1的半導(dǎo)體存儲器設(shè)備中實現(xiàn)的部分字寫 操作的流程圖。
圖5示出了本發(fā)明的示意性實施例中的部分字寫操作，其中部分 字寫操作的寫階段與讀操作發(fā)生在相同的時鐘周期內(nèi)。
圖6是示出了在圖1的半導(dǎo)體存儲器設(shè)備中跨多個周期的示例性 操作序列的示意圖。
具體實施例方式
將在本文中結(jié)合示例性半導(dǎo)體存儲器設(shè)備以及關(guān)聯(lián)的錯誤校正 電路對本發(fā)明進行描述。但是應(yīng)當(dāng)理解，本發(fā)明更一般地適用于任何 半導(dǎo)體存儲器設(shè)備，并可以利用不同于結(jié)合示意性實施例具體示出的 錯誤^f交正電路來實現(xiàn)。
圖1示出了根據(jù)本發(fā)明的示意性實施例的存儲器設(shè)備100的簡單 示意圖。存儲器設(shè)備100包括存儲器陣列102以及連接到存儲器陣列 的錯誤校正電路104。存儲器陣列包括配置用于存儲數(shù)據(jù)的多個存儲 器單元105。每個存儲器單元都可配置用于存儲數(shù)據(jù)的單個位，并且 這種存儲器單元在本文中也被稱為位單元。每個單元105連接到對應(yīng) 的行或者字線115以及列或者位線120。尤其是，通過將適當(dāng)?shù)男泻?br> 9列地址應(yīng)用于相應(yīng)的行解碼器125和列解碼器130，能夠啟用其中一 些單元用于從其讀取或?qū)懭霐?shù)據(jù)。存儲器設(shè)備100的其他元件包括選 通和讀出放大器元件135、輸入數(shù)據(jù)緩沖器140和輸出數(shù)據(jù)緩沖器 145。向陣列單元105寫入數(shù)據(jù)或從其讀出數(shù)據(jù)的方式對本領(lǐng)域技術(shù) 人員非常容易理解，因而在本文中將不再進行詳細(xì)描述。
盡管存儲器陣列102在圖1中被標(biāo)識為包括單元105以及它們關(guān) 聯(lián)的字線115和位線120，本文中使用的術(shù)語"存儲器陣列"意在被更 廣泛地解釋，并可以包括一個或多個關(guān)聯(lián)的元件，如輸入或輸出數(shù)據(jù) 緩沖器、列或行解碼器、選通元件、讀出放大器等。例如，如在圖2 中所示，存儲器陣列102的給定實現(xiàn)方式可以包括本地和全局讀出放 大器，使得元件135在整個陣列中分發(fā)，而不是配置為如圖l所示的 獨立元件。
應(yīng)當(dāng)注意，存儲器設(shè)備100可以包括多種類型的單機或嵌入式存 儲器，包括靜態(tài)或動態(tài)隨機存取存儲器(SRAM或DRAM)、電可 擦寫可編程ROM ( EEPROM )、磁性RAM ( MRAM )、鐵電RAM (FRAM)、相變存儲器等。因而，本發(fā)明不限于在存儲器設(shè)備中使 用的特定存儲或存取機制的各方面。
本實施例中的錯誤校正電路104利用常規(guī)的ECC執(zhí)行錯誤檢測 和校正。如圖所示的錯誤校正電路接收來自輸出數(shù)據(jù)緩沖器145的輸 出數(shù)據(jù)。該輸出數(shù)據(jù)可以包括，例如通過將包括行和列地址的適當(dāng)?shù)?讀取地址應(yīng)用于相應(yīng)的行解碼器125和列解碼器130而檢索的一個或 多個已存儲的代碼字。用于給定實施例中的特定類型的ECC并不重 要，任何各種各樣的已知類型的ECC都可用于實現(xiàn)本發(fā)明。用于從 輸入數(shù)據(jù)生成代碼字的電路并沒有明確示出，但可以以本領(lǐng)域技術(shù)人 員理解的常規(guī)方式實現(xiàn)。
如圖1中所示的存儲器設(shè)備100可以包括除了那些具體示出的元 件以外的其他元件，或者包括用于替代那些具體示出的元件的其他元 件，這些元件包括一個或多個在這種存儲器設(shè)備的常規(guī)實現(xiàn)方式中普 遍存在的類型的元件。在本文中沒有詳細(xì)描述本領(lǐng)域技術(shù)人員容易理
10解的這些和其他的常規(guī)元件。應(yīng)當(dāng)理解，圖l中示出的元件的特定安 排僅僅是以示例性的方式呈現(xiàn)。更具體地，如前所示，能夠利用多種 類型的存儲器實現(xiàn)本發(fā)明，并不限于任何特定的存儲器設(shè)備的配置。 本領(lǐng)域技術(shù)人員將認(rèn)識到，可以使用各種各樣的其他存儲器設(shè)備配置 來實現(xiàn)本發(fā)明。
示意性實施例中的存儲器設(shè)備100配置用于支持多種操作，包括 讀操作、全字寫操作、部分字寫操作以及無操作(NOOP)。其他類 型的操作能夠在本發(fā)明的替代實施例中得到支持。
如前所述，常規(guī)存儲器設(shè)備是不夠完善的，因為這種設(shè)備通常要 求實質(zhì)上大于一個時鐘周期的過程時間來完成部分字寫操作。示意性 實施例通過配置存儲器，使得存儲器設(shè)備中的部分字寫操作的寫階段 與存儲器設(shè)備中的讀操作發(fā)生在相同的時鐘周期內(nèi)，克服了現(xiàn)有技術(shù) 的這個不足。因而，部分字寫操作的寫階段與讀操作基本同時發(fā)生。 這在示意性實施例中通過在部分字寫操作的寫階段和讀操作之間對 全局位線進行時分多路復(fù)用來實現(xiàn)。
應(yīng)當(dāng)注意，讀操作可以包括例如另一個部分字寫操作的讀階段， 因而本文中使用的術(shù)語"讀操作"意在被廣泛地解釋。
利用該位線多路復(fù)用技術(shù)，存儲器設(shè)備的每個時鐘周期能夠開始 新的操作，使得部分字寫操作實際上只消耗一個時鐘周期。這在包括 或者以其他方式利用存儲器設(shè)備的高級系統(tǒng)看來，部分字寫操作能夠 在與全字寫操作相同的周期時間內(nèi)執(zhí)行，使得部分字寫操作期間的數(shù) 據(jù)傳送率不會降低。
參考圖2到圖6，將在本文中描述存儲器設(shè)備100實現(xiàn)部分字寫 操作的方式。以介紹的方式，將首先描述存儲器設(shè)備100中的示意性 ECC以及關(guān)聯(lián)的讀和寫操作的各個方面。
通過將總稱為ECC字的特定數(shù)量的校驗位與每個全數(shù)據(jù)字進行 關(guān)聯(lián)，示意性實施例中的存儲器設(shè)備100包括基于ECC的錯誤校正。 例如，32位數(shù)據(jù)字可以具有附加的6個ECC位用于單個位錯誤檢測 和校正(SEC)，或者7個附加的ECC位用于單個位錯誤校正雙位錯誤檢測(SECDED ) 。 32位數(shù)據(jù)字以及6或7位ECC字合并到38 或39位代碼字中。如前所述，在其他實施例中可以使用多個可替代 的ECC安排。
存儲器設(shè)備100在外部時鐘信號的控制下操作。這種時鐘信號可 以從高級系統(tǒng)或者從另一個適當(dāng)?shù)臅r鐘信號源提供到存儲器設(shè)備。這
種時鐘信號還可以從存儲器設(shè)備內(nèi)部的源提供。在當(dāng)前的實施例中， 假定每個周期的這種時鐘信號開始并完成特定存儲器操作，例如讀操 作、寫操作或者NOOP操作。時鐘周期通常持續(xù)而連續(xù)地發(fā)生，在本 文中也被稱為"外部周期"或者簡單地稱為"周期"。所有這些周期如術(shù) 語在本文中使用的那樣，被認(rèn)為在通用術(shù)語"存儲器設(shè)備的時鐘周期" 的范圍內(nèi)。
在讀操作期間，從讀取地址表示的存儲器位置讀取包括合并的數(shù) 據(jù)字和ECC字的代碼字。代碼字然后被提供給錯誤校正電路104。錯 誤校正電路執(zhí)行錯誤檢測和校正，并提供校正的輸出數(shù)據(jù)字。校正通 常限于一個錯誤的代碼字位。因而，如果代碼字中不超過一個錯誤位， 那么將從存儲器設(shè)備輸出有效數(shù)據(jù)。如果代碼字中超過一個錯誤位， 那么輸出無效數(shù)據(jù)。讀操作占用存儲器操作的一個完整的時鐘周期。
在全字寫操作期間，從數(shù)據(jù)字生成ECC字。例如可以在圖1中 沒有明確示出的ECC字計算器(ECCWC)中生成ECC字。數(shù)據(jù)字 和ECC字合并到隨后寫入到寫入地址表示的存儲器位置中的代碼字 中。類似于讀操作，全字寫操作也占用存儲器設(shè)備操作的一個完整的 周期。
如前所述，當(dāng)數(shù)據(jù)字中的一個或多個位，但不是全部位要被寫入 時發(fā)生部分字寫操作。數(shù)據(jù)字中剩余位沒有改變而是保持它們原先的 值。在沒有ECC的存儲器設(shè)備中，部分字寫操作非常類似于全字寫 操作，因為其在一個周期內(nèi)完成，但只寫了一些數(shù)據(jù)字位。在包括 ECC的存儲器設(shè)備中，部分字寫操作通常要求兩個周期。第一個周期 是為讀操作讀取和校正上文所述的先前存在的代碼字。該讀取提供了 由要被寫入的選定位修改的校正的數(shù)據(jù)字。該修改的數(shù)據(jù)字是新的數(shù)據(jù)字。第二個周期包括計算與新的數(shù)據(jù)字關(guān)聯(lián)的新的ECC字以及寫 入新的代碼字。新的數(shù)據(jù)字包括來自原始讀操作的一個或多個位以及 表示要被寫入的部分字的一個或多個新的位。新的代碼字是合并的新 的數(shù)據(jù)字和新的ECC字。具有ECC的存儲器設(shè)備中的典型的部分字 寫操作的兩個周期在本文中更一般地稱為部分字寫操作的相應(yīng)的讀 取和寫階段。
現(xiàn)在參考圖2，示出了存儲器陣列102的一個可能的實現(xiàn)方式的 例子。示出的存儲器陣列的部分集中于代碼字存儲器單元和它們關(guān)聯(lián) 的位線和數(shù)據(jù)路徑。在該實現(xiàn)方式中，存儲器陣列被分成多個存儲器 子塊200-1、 200-2…200-K。每個子塊包括一組存儲器單元102以及 它們關(guān)聯(lián)的字線115和位線120。部分位線120被進一步區(qū)分為本地 位線120L或者全局位線120G。更具體地，與K個子塊中的第k個 子塊關(guān)聯(lián)的N個本地位線表示為120L-l，k、 120L-2，k…120L-N，k。因 而，對圖2中的第一個子塊200-1來說，其N個本地位線表示為 120L-1，1、 120L-1，2...120L-1，N。全局位線對于從子塊200-1到200-K 的整個組是全局的，并被表示為120G-1、 120G-2…120G-N。
子塊200還包括連接到給定子塊的每個本地位線的相應(yīng)的本地 讀出放大器的組。因而，子塊200-1包括連接到該子塊的相應(yīng)的一些 位線的本地讀出方文大器135L-1、 135L-2…135L-N。
每個全局位線120G-1、 120G-2...120G-N連接到一組全局讀出放 大器135G-1、 135G-2...135G-N的對應(yīng)的一個全局讀出放大器上。全 局讀出放大器向其連接的相應(yīng)的全局位線提供輸入數(shù)據(jù)，并從相應(yīng)的 全局位線接收輸出數(shù)據(jù)。
應(yīng)當(dāng)注意，出于說明的目的對該圖進行了簡化，并且沒有示出其 他的存儲器設(shè)備組件，比如數(shù)據(jù)緩沖器和地址解碼器。與ECC關(guān)聯(lián) 的電路，如上述ECCWC和4晉誤校正電路104也從圖中省略。
在讀操作期間，啟用特定行115，并且對應(yīng)的存儲器單元105連 接到它們相應(yīng)的本地位線120L，使得單元的狀態(tài)被傳送到本地位線。 這些狀態(tài)或者本地位線信號隨后被檢測并由本地讀出放大器135L進
13行放大，而后被傳送到關(guān)聯(lián)的全局位線120G上。全局位線信號被檢 測并由全局讀出放大器135G進行放大，而后被轉(zhuǎn)發(fā)到其他電路，例 如錯誤校正電路104。應(yīng)當(dāng)注意，多個子塊可以與給定的全局位線組 關(guān)聯(lián)。然而，在任何給定的周期期間，在選定的子塊中只有一行是運 行的，即，在整個全局位線組中只有一行是運行的。
在寫操作過程中，通過全局讀出放大器135G向全局位線120G 呈現(xiàn)輸入數(shù)據(jù)。輸入數(shù)據(jù)通過本地讀出放大器135L從全局位線轉(zhuǎn)發(fā) 到本地位線120L。然后，啟用選定子塊200中的選定行115，因而將 單元連接到它們相應(yīng)的本地位線用于接收和存儲數(shù)據(jù)。
在示意性實施例中，存儲器設(shè)備100從外部看來只需要一個時鐘 周期用于部分字寫操作。在內(nèi)部，部分字寫操作仍然占用兩個周期， 其中第一個周期期間由其讀階段占用，第二個周期期間由其寫階段占 用。但是，寫階段對用戶隱藏，因而在存儲器設(shè)備外部并不明顯。如 上所述，在示意性實施例中，這通過在部分字寫操作的寫階段和讀操
作之間時分多路復(fù)用全局位線來實現(xiàn)，其中，讀操作可以是另一個部 分字寫操作的讀階段。
假定存儲器設(shè)備IOO只實現(xiàn)上述讀操作、全字寫操作、部分字寫 操作以及NOOP ，那么就有四種可能的其后緊接另 一個操作的部分字 寫操作的組合
1. 其后緊接讀操作的部分字寫操作
2. 其后緊接寫操作的部分字寫操作
3. 其后緊接另一個部分字寫操作的部分字寫操作
4. 其后緊接NOOP的部分字寫操作
由于在任何給定的單個周期內(nèi)在子塊200中只能發(fā)生一個操作， 所以部分字寫操作必須在不同于緊接的讀取、寫入或者部分字寫操作 的子塊中發(fā)生。在存儲器設(shè)備被要求為部分字寫操作和緊接的操作訪 問相同的子塊的情況下，存儲器設(shè)備可以通過聲明要求插入NOOP 周期的輸出標(biāo)志，來延遲緊接的操作。這種NOOP周期通常由包括存 儲器設(shè)備或者以其他方式利用存儲器設(shè)備的高級系統(tǒng)較好地接收。聲明NOOP請求能夠通過最大化子塊的數(shù)量以及利用其他本領(lǐng)域公知 技術(shù)來最小化，如打散地址使順序地址從子塊跳到子塊的技術(shù)。
如上所述，部分字寫操作通常包括兩個不同的階段，即，讀階段 和寫階段。
圖3和圖4示出了可以在存儲器設(shè)備100中實現(xiàn)的部分字寫操作 的兩個例子。每個包括讀階段和寫階段，這些階段與存儲器設(shè)備的相 應(yīng)的第一和第二時鐘周期關(guān)聯(lián)。如前所述，第一個周期或者部分字寫 操作的讀階段是對要被部分重寫的代碼字的讀取和校正。第二個周期 或者寫階段是計算新的ECC字以及寫入新的代碼字。在這些圖中， 本地和全局位線^皮分別表示為LBL和GBL，并且本地和全局讀出方文 大器^皮分別表示為LSA和GSA。
現(xiàn)在開始參考圖3，在該例子中部分字寫操作的讀階段包括用于 地址解碼、啟用行、LBL信號形成、在LSA中鎖存數(shù)據(jù)、將讀數(shù)據(jù) 傳送到GBL上和停用行、GBL信號形成、在GSA中鎖存數(shù)據(jù)、預(yù) 充電和均衡、以及ECC解碼和校正的步驟。預(yù)充電和均衡涉及復(fù)位 本地位線、本地讀出放大器、全局位線以及全局讀出放大器以預(yù)設(shè)置 電壓電平。如圖3所示的部分字寫操作的寫階段包括用于ECC編碼、 在GBL上寫入數(shù)據(jù)、在LSA中鎖存寫數(shù)據(jù)并啟用行、在位單元中寫 入數(shù)據(jù)、停用行、以及預(yù)充電和均衡的步驟。
如圖4所示的部分字寫操作類似于圖3中的部分字寫操作，但在 第一個周期的最后沒有停用行，而是保持運行進入第二個周期，而且 在第一和第二個周期之間沒有發(fā)生預(yù)充電和均衡。
應(yīng)當(dāng)理解，如圖3和4所示的特定部分字寫操作僅僅是通過示意 性例子進行呈現(xiàn)。本發(fā)明能夠利用其他類型的包括讀取和寫階段的部 分字寫操作來實現(xiàn)。
圖5示出了圖4的部分字寫操作的寫階段能夠與讀操作在相同周 期內(nèi)執(zhí)行的方式。如前所述，存儲器陣列102的全局位線120G在部 分字寫操作的寫階段和讀操作之間被時分多路復(fù)用。
如圖所示，在對應(yīng)于括號502的時間期間內(nèi)，全局位線專用于部
15分字寫操作的寫數(shù)據(jù)。因而，在第二個周期的開始，寫數(shù)據(jù)被傳送到
全局位線上并鎖存到正在進行部分字寫操作的子塊200內(nèi)的本地讀出 放大器135L上。在寫數(shù)據(jù)鎖存到本地讀出放大器中以后，部分字寫 操作的寫階段不再訪問全局位線和關(guān)聯(lián)的全局讀出放大器135G。
在對應(yīng)于括號504的時間期間內(nèi)，全局位線120G專用于讀操作 的讀數(shù)據(jù)。因而，在第二個周期的第二個半個周期期間，讀操作訪問 全局位線以及關(guān)聯(lián)的全局讀出放大器135G。在第二個周期的第一個 半個周期期間，讀操作將信號從位單元傳送到本地位線120L，并將 這些信號鎖存在本地讀出放大器135L中等待全局位線可用。當(dāng)全局 位線可用時，數(shù)據(jù)從本地讀出放大器傳送到全局位線上并傳送到全局 讀出放大器中。數(shù)據(jù)隨后被轉(zhuǎn)發(fā)到錯誤校正電路104中。
圖6示出了在示意性實施例中可以發(fā)生在存儲器設(shè)備100中的各 種操作序列。序列如其將向包括或者以其他方式使用存儲器設(shè)備的高 級系統(tǒng)顯示的方式被示出。在某些情況下，參考表示為外部周期1、 外部周期2等的外部周期，還示出了存儲器設(shè)備中其特定操作或部分 與特定外部周期之間的內(nèi)部對應(yīng)關(guān)系。
情形l對應(yīng)于上文結(jié)合圖5描述的情況，其中，包括讀階段和寫 階段的部分字寫操作其后緊接著讀操作。向存儲器設(shè)備外部顯示似乎 部分字寫操作和讀操作發(fā)生在相應(yīng)的單個連續(xù)周期內(nèi)，盡管在內(nèi)部部 分字寫操作的寫階段以圖5所示的方式與讀操作多路復(fù)用。
情形2對應(yīng)于其后緊接著寫操作的部分字寫操作。寫操作不能與 另一個寫操作或者寫階段同時發(fā)生。為此，部分字寫操作的第二個周
期內(nèi)請求的寫操作必須被延遲直到下一個時鐘周期，其在本發(fā)明中是 第三個周期。如果在第三個周期請求讀操作，那么在第三個周期期間 寫操作將與讀操作同時發(fā)生。如果在第三個周期內(nèi)請求部分字寫操
作，那么寫操作將與部分字寫操作的讀階段同時發(fā)生。如果在第三個 周期內(nèi)請求另一個寫操作，那么該新的寫操作將延遲直到第四個周 期。
情形3對應(yīng)于其中部分字寫操作之后緊接著另一個部分字寫操作的情況。由于讀階段是部分字寫操作的第一階段，之后緊接著另一 個部分字寫操作的部分字寫操作非常類似于之后緊接著讀操作的部
分字寫操作。因而，情況類似于圖5中示出的情況，讀操作被第二個 部分字寫操作的讀階段替代。
情形4對應(yīng)于其后緊接著NOOP的部分字寫操作的情況。由于 NOOP是沒有請求讀取、寫入或者部分字寫操作的時鐘周期，因而在 NOOP和任何其他周期之間都沒有沖突。NOOP能夠與部分字寫操作 的寫階段同時發(fā)生。
上述示意性實施例提供了大量相對于常規(guī)實踐的優(yōu)點。例如，以 所述形式多路復(fù)用全局位線允許存儲器在不降低存儲器設(shè)備的外部 周期時間規(guī)范或存儲器設(shè)備與高級系統(tǒng)之間的數(shù)據(jù)傳送率的情況下， 執(zhí)行部分字寫操作。向高級系統(tǒng)顯示的能在存儲器設(shè)備中執(zhí)行的部分 字寫操作的速度似乎與讀操作或者全字寫操作的速度相同。
根據(jù)本發(fā)明配置的給定存儲器設(shè)備可以實現(xiàn)為獨立存儲器設(shè)備， 例如適于加入到高級電路板或者其他系統(tǒng)中的封裝的集成電路存儲 器設(shè)備。其他類型的實現(xiàn)方式也是可以的，如嵌入式存儲器設(shè)備，其 中存儲器可以是例如嵌入到處理器或者包括連接到存儲器設(shè)備的附 加電路的其他類型的集成電路設(shè)備中。更具體地，本文所述的存儲器 設(shè)備可以包括微處理器、中央處理單元(CPU)、數(shù)字信號處理器 (DSP)、專用集成電路(ASIC)或者其他類型的處理器或集成電路 設(shè)備的嵌入式存儲器。
在本發(fā)明的集成電路實現(xiàn)方式中，多個集成電路模片通常形成于 晶片表面的重復(fù)圖案中。每個這種模片可以包括本文所述的設(shè)備，并
可以包括其他結(jié)構(gòu)或者電路。模片從晶片中被切下或切割，隨后被封 裝為集成電路。本領(lǐng)域技術(shù)人員知道如何切割晶片并封裝模片以生產(chǎn) 封裝的集成電路。這樣生產(chǎn)的集成電路被認(rèn)為是本發(fā)明的一部分。
再次，應(yīng)當(dāng)強調(diào)的是本發(fā)明的上述實施例僅僅是示意性的。例如， 其他實施例可以使用不同類型和布置的存儲器陣列、錯誤校正電路以 及關(guān)聯(lián)的邏輯和結(jié)構(gòu)元件用于實現(xiàn)所述功能。在更為具體的例子中，
17器應(yīng)用。因而，用于在存儲器設(shè)備中實現(xiàn)信號分配和控制功能的特定 電路可以在其他實施例中修改。同樣，與給定部分字寫操作關(guān)聯(lián)的特 定步驟能夠改變以滿足給定應(yīng)用的需要。在下文權(quán)利要求范圍內(nèi)的這 些和大量的其他可替代實施例對本領(lǐng)域技術(shù)人員是顯而易見的。
權(quán)利要求
1. 一種存儲器設(shè)備，包括具有配置用于存儲數(shù)據(jù)的多個存儲器單元的存儲器陣列；以及連接到存儲器陣列并配置用于處理從存儲器陣列檢索的數(shù)據(jù)以生成校正的數(shù)據(jù)的錯誤校正電路；所述存儲器設(shè)備被配置用于執(zhí)行至少部分字寫操作和讀操作，部分字寫操作包括讀階段和寫階段，其中，部分字寫操作的寫階段與讀操作發(fā)生在存儲器設(shè)備的同一時鐘周期內(nèi)。
2. 根據(jù)權(quán)利要求1的存儲器設(shè)備，其中，部分字寫操作包括字 節(jié)寫操作和位寫操作中的至少一個。
3. 根據(jù)權(quán)利要求1的存儲器設(shè)備，其中，部分字寫操作的寫階 段與讀操作基本同時發(fā)生。
4. 根據(jù)權(quán)利要求1的存儲器設(shè)備，其中，讀操作包括另一個部 分字寫操作的讀階段。
5. 根據(jù)權(quán)利要求1的存儲器設(shè)備，其中，所述存儲器陣列的位 線在所述時鐘周期內(nèi)在部分字寫操作的寫階段與讀操作之間被時分 多路復(fù)用。
6. 根據(jù)權(quán)利要求1的存儲器設(shè)備，其中，在所述時鐘周期的第 一部分期間，作為部分字寫操作的一部分要寫入到存儲器單元中的第一個的寫數(shù)據(jù)由存儲器陣列的給定位線承載，并且在時鐘周期的第二 部分期間，作為讀操作的一部分從存儲器單元中的第二個讀取的讀數(shù) 據(jù)也由給定位線承載。
7. 根據(jù)權(quán)利要求1的存儲器設(shè)備，其中，存儲器單元被安排在 具有相應(yīng)的本地位線組的多個子塊中，所述本地位線連接到由多個子 塊共享的一組全局位線。
8. 根據(jù)權(quán)利要求7的存儲器設(shè)備，其中，全局位線在所述時鐘 周期內(nèi)在部分字寫操作的寫階段和讀操作之間被時分多路復(fù)用。
9. 根據(jù)權(quán)利要求8的存儲器設(shè)備，其中，配置全局位線的時分多路復(fù)用，使得在所述時鐘周期內(nèi)，全局位線首先被用于將寫數(shù)據(jù)從 數(shù)據(jù)輸入移動到連接到子塊中的第一個的第一組本地位線的相應(yīng)的 本地位線的第一組本地讀出放大器用于鎖存，作為部分字寫操作的寫 階段的一部分，并且在寫數(shù)據(jù)被鎖存到第一組本地讀出放大器中以 后，全局位線接著被用于將先前鎖存在連接到子塊中的第二個的第二 組本地位線的相應(yīng)的本地位線的第二組本地讀出放大器中的讀數(shù)據(jù) 移動到錯誤校正電路，作為讀操作的一部分。
10. 根據(jù)權(quán)利要求7的存儲器設(shè)備，其中，在所述時鐘周期的第 一部分期間，全局位線專用于部分字寫操作的寫數(shù)據(jù)，并且其中，在 所述時鐘周期的第二部分期間，全局位線專用于讀操作的讀數(shù)據(jù)。
11. 根據(jù)權(quán)利要求1的存儲器設(shè)備，其中，存儲器設(shè)備包括獨立 存儲器設(shè)備。
12. 根據(jù)權(quán)利要求1的存儲器設(shè)備，其中，存儲器設(shè)備包括嵌入 式存儲器設(shè)備。
13. —種包括存儲器設(shè)備和連接到存儲器設(shè)備的附加電路的集 成電路，所述存儲器設(shè)備包括具有配置用于存儲數(shù)據(jù)的多個存儲器單元的存儲器陣列；以及 連接到存儲器陣列并配置用于處理從存儲器陣列檢索的數(shù)據(jù)以生成校正的數(shù)據(jù)的錯誤校正電路；所述存儲器設(shè)備被配置用于執(zhí)行至少部分字寫操作和讀操作，部分字寫操作包括讀階段和寫階段，其中，部分字寫操作的寫階段與讀操作發(fā)生在存儲器設(shè)備的同 一時鐘周期內(nèi)。
14. 根據(jù)權(quán)利要求13的集成電路，其中，所述附加電路包括處理器。
15. 根據(jù)權(quán)利要求13的集成電路，其中，所述存儲器陣列的位 線在所述時鐘周期內(nèi)在部分字寫操作的寫階段與讀操作之間被時分 多路復(fù)用。
16. 根據(jù)權(quán)利要求13的集成電路，其中，在所述時鐘周期的第 一部分期間，作為部分字寫操作的一部分要寫入到存儲器單元中的第一個的寫數(shù)據(jù)由存儲器陣列的給定位線承載，并且在時鐘周期的第二 部分期間，作為讀操作的一部分從存儲器單元中的第二個讀取的讀數(shù) 據(jù)也由給定位線承載。
17. —種用于存儲器設(shè)備中的方法，所述存儲器設(shè)備包括具有配置用于存儲數(shù)據(jù)的多個存儲器單元的存儲器陣列，存儲器設(shè)備還包括連接到存儲器陣列并配置用于處理從存儲器陣列檢索的數(shù)據(jù)以生成校正的數(shù)據(jù)的錯誤校正電路，所述方法包括以下步驟執(zhí)行包括讀階段和寫階段的部分字寫操作；以及 執(zhí)行讀操作；其中，部分字寫操作的寫階段與讀操作發(fā)生在存儲器設(shè)備的同一 時鐘周期內(nèi)。
18. 根據(jù)權(quán)利要求17的方法，其中，執(zhí)行步驟還包括在所述時 鐘周期內(nèi)在部分字寫操作的寫階段與讀操作之間時分多路復(fù)用所述 存儲器陣列的位線的步驟。
19. 根據(jù)權(quán)利要求17的方法，其中，在所述時鐘周期的第一部 分期間，作為部分字寫操作的一部分要寫入到存儲器單元中的第一個 的寫數(shù)據(jù)由存儲器陣列的給定位線承載，并且在時鐘周期的第二部分 期間，作為讀操作的一部分從存儲器單元中的第二個讀取的讀數(shù)據(jù)也 由給定位線承栽。
20. 根據(jù)權(quán)利要求17的方法，其中，存儲器單元被安排在具有相應(yīng)的本地位線組的多個子塊中，所述本地位線連接到由多個子塊共享的一組全局位線，并且進一步地，其中全局位線在所述時鐘周期內(nèi) 在部分字寫操作的寫階段與讀操作之間被時分多路復(fù)用。
21. —種存儲器設(shè)備，包括具有配置用于存儲數(shù)據(jù)的多個存儲器單元的存儲器陣列；所述存儲器設(shè)備被配置用于執(zhí)行至少寫操作和讀操作；其中，存儲器設(shè)備包括多個與陣列的存儲器單元關(guān)聯(lián)的位線，所述位線用于在存儲器設(shè)備的給定時鐘周期的一部分期間傳送寫數(shù)據(jù)，并用于在給定時鐘周期的不同部分期間傳送讀數(shù)據(jù)。
22. 根據(jù)權(quán)利要求21的存儲器設(shè)備，其中，寫操作包括部分字 寫操作。
23. —種在存儲器設(shè)備中使用的方法，所述存儲器設(shè)備包括具有 配置用于存儲數(shù)據(jù)的多個存儲器單元的存儲器陣列，所述存儲器設(shè)備 被配置用于執(zhí)行至少寫操作和讀操作，所述方法包括以下步驟利用多個與陣列的存儲器單元關(guān)聯(lián)的位線在存儲器設(shè)備的給定 時鐘周期的一部分期間傳送寫數(shù)據(jù)；以及利用所述多個位線在給定時鐘周期的不同部分期間傳送讀數(shù)據(jù)。
24. 根據(jù)權(quán)利要求23的方法，其中，寫操作包括部分字寫操作。
全文摘要
存儲器設(shè)備包括存儲器陣列和連接到存儲器陣列的錯誤校正電路。存儲器設(shè)備配置用于執(zhí)行至少部分字寫操作和讀操作，部分字寫操作包括讀階段和寫階段。例如通過在時鐘周期內(nèi)在部分字寫操作的寫階段和讀操作之間時分多路復(fù)用存儲器陣列的位線，使得部分字寫操作的寫階段與讀操作在存儲器設(shè)備的同一時鐘周期內(nèi)發(fā)生。因而，部分字寫操作使得在包括或者以其他方式利用存儲器設(shè)備的高級系統(tǒng)看來該操作只要求存儲器設(shè)備的單個時鐘周期。
文檔編號G11C29/52GK101473383SQ200780022825
公開日2009年7月1日 申請日期2007年4月26日 優(yōu)先權(quán)日2007年4月26日
發(fā)明者R·A·柯勒, R·J·麥克帕特蘭德, W·E·沃納 申請人:艾格瑞系統(tǒng)有限公司