專利名稱：輸出驅(qū)動器電路和具有該電路的半導體存儲器件的制作方法
輸出驅(qū)動器電路和具有該電路的半導體存儲器件 相關申請的交叉引用本申請要求于2006年9月15日向韓國專利局提交的韓國專利申請第 P2006-0089647號的外國優(yōu)先權(quán)，其公開內(nèi)容在此以引入方式整體并入。技術領域本公開一般涉及半導體存儲器件，尤其涉及具有輸出驅(qū)動器電路的半導 體存儲器件。
背景技術：
在傳統(tǒng)存儲器件中，隨著存儲器件的容量的增加，要輸入和輸出的數(shù)據(jù) 量也會增加。因此，可能需要更多的輸入和/或輸出管腳。此外，由于現(xiàn)代系 統(tǒng)需要越來越快的存儲器件，所以，在較慢的器件上，切換噪聲(switching noise) 增大了。如圖1中所示，作為背景技術展示了半導體存儲器件的輸出驅(qū)動器電路， 并用附圖標記100予以整體標記。所述輸出驅(qū)動器電路100包括連接到DATA 信號線的DQ PIN端子、連接在DATA信號線和相對高電壓電平VDDQ之間 的PMOS上拉晶體管MP1以及連接在DATA信號線和相對低電壓電平VSSQ 之間的NMOS下拉晶體管MN1。所述上拉晶體管MP1的柵極端連接到 DATA—UP信號線，而所述下拉晶體管MN1的柵極端連接到DATA—DN信號 線。在所述驅(qū)動器電路100的工作過程中，NMOS晶體管和PMOS晶體管響 應于輸入信號DATA—UP或DATA—DN而將信號DQ從邏輯"低"切換到邏輯 "高"，或從邏幹'高"切換到邏幹'低"。不幸的是，在切換操作期間，在輸出信 號路徑上出現(xiàn)了切換噪聲。進一步，由于用于高速存儲器件的輸出驅(qū)動器以 高速工作，所以切換噪聲在VDDQ/VSSQ線上與速度成比例地增加。此外， 由于VDDQ/VSSQ線向輸出驅(qū)動器供電，所以隨著切換噪聲增加，輸出信號 發(fā)生失真并且出現(xiàn)諸如抖動、偏斜和/或偏斜率之類的變化。這些以及其它問題通過一種輸出驅(qū)動器電路和具有所述輸出驅(qū)動器電路 的半導體存儲器件來解決。提供了示范性實施例。示范性輸出驅(qū)動器包括兩個晶體管，所述兩個晶體管的漏極共同連接 在一起，并且所述兩個晶體管的兩個源極中的每一個連接到單獨的電源節(jié)點； 以及連接到每個源極的去耦合電容器。另 一示范性輸出驅(qū)動器還包括連接到兩個晶體管的漏極并且連接到第三 電源節(jié)點的第三晶體管。再一個示范性輸出驅(qū)動器包括連接到兩個晶體管的 源極的單獨電源節(jié)點，所述單獨電源節(jié)點適于連接到公共電源。仍一個示范 性輸出驅(qū)動器包括連接到兩個晶體管的源極的單獨電源節(jié)點，所述單獨電源 節(jié)點適于連接到公共電源，其中所述第三電源節(jié)點適于連接到第二電源。在 又一個示范性輸出驅(qū)動器中，兩個晶體管是PMOS晶體管。在另一個示范性 輸出驅(qū)動器中，第三晶體管是NMOS晶體管。在仍然另一個示范性輸出驅(qū)動 器中，所述公共電源提供比所述第二電源更高的正電壓。在另一個示范性輸 出驅(qū)動器中，所述兩個晶體管是NMOS晶體管。另一個示范性輸出驅(qū)動器電路包括多個相連的驅(qū)動器，每個驅(qū)動器具 有連接到第二類型的晶體管的第一類型的晶體管，用于在其間提供輸出驅(qū)動 信號；以及至少一個去耦合電容器，所述輸出驅(qū)動器電路包括適于連接到第 一電源電壓的多個第一電源電壓節(jié)點和適于連接到第二電源電壓的多個第二 電源電壓節(jié)點，并且在每個奇數(shù)驅(qū)動器上，第一類型的晶體管由在與第二類 型的晶體管的連接處共同連接、但是分別連接到不同的第 一 電源電壓節(jié)點的 兩個晶體管組成。在另 一個示范性輸出驅(qū)動器中，在每個偶數(shù)驅(qū)動器上的第二類型的晶體 管由在與第 一類型的晶體管的連接處共同連接、但是分別連接到不同的第二 電源電壓節(jié)點的兩個晶體管組成。在仍一個示范性輸出驅(qū)動器中，第一類型 的晶體管是PMOS,而第二類型的晶體管是NMOS。又一個示范性輸出驅(qū)動 器在每個驅(qū)動器中包括兩個去耦合電容器， 一個在上游，而一個在下游。在 進一步的示范性輸出驅(qū)動器中，在奇數(shù)驅(qū)動器上的兩個晶體管中的每一個晶 體管的尺寸大約是第一類型的晶體管的一半尺寸。另一個示范性輸出驅(qū)動器 中，在偶數(shù)驅(qū)動器上的兩個晶體管中的每一個晶體管的尺寸大約是第二類型
的晶體管的一半尺寸。在另一個示范性輸出驅(qū)動器中，組成第一類型的晶體 管的兩個晶體管中的 一個晶體管連接到與奇數(shù)驅(qū)動器的下游連接的第 一 電源 電壓節(jié)點，而所述兩個晶體管中的另一個晶體管連接到與奇數(shù)驅(qū)動器的上游 連接的第一電源電壓節(jié)點。在再一個示范性輸出驅(qū)動器中，組成第二類型的 晶體管的兩個晶體管中的 一個晶體管連接到與偶數(shù)驅(qū)動器的下游連接的第二 電源電壓節(jié)點，而所述兩個晶體管中的另 一個晶體管連接到與偶數(shù)驅(qū)動器的 上游連接的第二電源電壓節(jié)點。在仍然另一個示范性輸出驅(qū)動器中，兩個晶 體管的合計電流驅(qū)動與第 一類型的晶體管的電流驅(qū)動相同。又一個示范性輸 出驅(qū)動器包括連接到每個奇數(shù)驅(qū)動器下游的第 一 電源電壓節(jié)點，和連接到每 個偶數(shù)驅(qū)動器下游的第二電源電壓節(jié)點。
驅(qū)動半導體存儲器件的輸出的示范性方法包括，切換與第二類型的晶體 管相連的第一類型的晶體管以在其間提供輸出驅(qū)動信號，利用與第一和第二 晶體管實質(zhì)上并聯(lián)連接的至少一個電容器對所述輸出驅(qū)動信號進行去耦合， 并且通過提供適于連接到第一電源電壓的多個第一電源電壓節(jié)點和適于連接 到第二電源電壓的多個第二電源電壓節(jié)點來減小切換噪聲，并且在第 一多個 第一類型或第二類型的晶體管處分別地設置第一類型或第二類型的另一個晶 體管，分別地共同連接在與第二類型或第一類型的晶體管的連接處，但是分 別地單獨連接到不同的第一電源電壓節(jié)點或第二電源電壓節(jié)點。
另一個示范性方法也包括通過在第二多個第二類型或第一類型的晶體管 處分別地設置第二類型或第 一類型的另 一個晶體管來減少切換噪聲，分別地 共同連接在與第 一類型或第二類型的晶體管的連接處，但是分別地單獨連接 到不同的第二電源電壓節(jié)點或第一電源電壓節(jié)點。
從結(jié)合附圖閱讀的、下面對示范性實施例的描述，可以更好地理解本公開。


根據(jù)隨后的示范性附圖，本公開提供了輸出驅(qū)動器電路和具有所述輸出驅(qū)動器電路的半導體存儲器件，其中圖1示出了被提供作為背景技術材料的半導體存儲器件的輸出驅(qū)動器電 路的示意電路圖；圖2示出了用于減小存儲器件中的切換噪聲的輸出驅(qū)動器電路的示意電
路圖；圖3示出了用于減小存儲器件中的噪聲耦合的輸出驅(qū)動器電路的示意電 路圖。圖4示出了根據(jù)本公開一個優(yōu)選實施例的、用于進一步減小切換噪聲和 噪聲耦合的輸出驅(qū)動器電路的示意電路圖；圖5示出了根據(jù)本公開一個示范性實施例的、帶有噪聲耦合的輸出驅(qū)動 器電路的示意電路圖；圖6示出了根據(jù)本公開一個示范性實施例的、不具備實際線路電阻的輸 出驅(qū)動器電路的示意電路圖；圖7示出了根據(jù)本公開一個示范性實施例的仿真結(jié)果的表；以及圖8示出了根據(jù)本公開一個示范性實施例的、用于驅(qū)動輸出電路的方法 的示意流程圖。
具體實施方式
本公開提供了 一種可用在半導體存儲器件中的改進的輸出驅(qū)動器電路。 所述改進的輸出驅(qū)動器電路能夠減小切換噪聲和噪聲耦合，以及穩(wěn)定輸出數(shù) 據(jù)。轉(zhuǎn)到圖2，用附圖標記200整體指示用于減小存儲器件中的切換噪聲的 第一輸出驅(qū)動器電路。所述輸出驅(qū)動器電路200包括具有多個串聯(lián)連接的等 效電阻器R的相對高電壓線VDDQ、以及具有多個串聯(lián)連接的等效電阻器R 的相對低電壓線VSSQ。電容器Cll連接在VDDQ線上的第一電阻器R和VSSQ線上的第一電 阻器R之間。包括一連接到下拉NMOS晶體管MN11的上拉PMOS晶體管 MP11的第一驅(qū)動晶體管對被連接在VDDQ線上的第二電阻器R和VSSQ線 上的第二電阻器R之間。PMOS晶體管MP11的源極端連接到VDDQ， MP11的漏極端連接到 NMOS晶體管MN11的漏極端，并且MNll的源極端連接到VSSQ。向PMOS 晶體管MP 11的柵極施加信號DPI,而向NMOS晶體管MN1的柵極施加信 號DN1,以及在MP11的漏極和MN11的漏極相交的地方產(chǎn)生輸出信號DQ1 。電容器C12連接在VDDQ線上的第三電阻器R和VSSQ線上的第三電 阻器R之間。另一個電容器C13連接在VDDQ線上的第四電阻器R和VSSQ
線上的第四電阻器R之間。包括一連接到下拉NMOS晶體管MN12的上拉 PMOS晶體管MP12的第二驅(qū)動晶體管對被連接在VDDQ線上的第五電阻器 R和VSSQ線上的第五電阻器R之間。第二驅(qū)動晶體管對具有與上述的第一 驅(qū)動晶體管對相同的結(jié)構(gòu)，但是PMOS柵極接收信號DP2,而NMOS柵極接 收信號DN2，以及輸出被表示為DQ2。電容器C14連接在VDDQ線上的第六電阻器R和VSSQ線上的第六電 阻器R之間。另 一個電容器C15連接在VDDQ線上的第七電阻器R和VSSQ 線上的第七電阻器R之間。包括一連接到下拉NMOS晶體管MN13的上拉 PMOS晶體管MP13的第三驅(qū)動晶體管對被連接在VDDQ線上的第八電阻器 R和VSSQ線上的第八電阻器R之間。第三驅(qū)動晶體管對具有與上述的第一 驅(qū)動晶體管對和第二驅(qū)動晶體管對相同的結(jié)構(gòu)，但是PMOS柵極接收信號DP3，而NMOS柵極接收信號DN3，并且輸出被表示為DQ3。電容器C16 連接在VDDQ線上的第九電阻器R和VSSQ線上的第九電阻器R之間。在這里，信號DP1、 DP2和DP3、或DPn(通常的)以及信號DNl、 DN2、 DN3、或DNn(通常的)是被施加來產(chǎn)生輸出信號DQ1、DQ2和DQ3、或DQn(通 常的)的內(nèi)部輸入信號。輸出驅(qū)動器連接到VDDQ/VSSQ線。電阻器R可以 是VDDQ/VSSQ金屬線的一部分的阻抗而不是分立的組件。當被連接到VDDQ線和VSSQ線之間時，去耦合電容器Cll至C16可 以減小切換噪聲。較大電容的電容器減小切換噪聲的功效比較小電容器更好， 但是由于半導體存儲器件內(nèi)部空間的限制，所以電容器的尺寸受到限制。至電容器Cl 1和C12 ^皮分配給具有晶體管MP11和MN11的第一輸出驅(qū)動器， 而去耦合電容器C13和C14被分配給具有晶體管MP12和MN12的第二輸出 驅(qū)動器。在工作中，通過共享分配給其它輸出驅(qū)動器的去耦合電容器可以進一步 減小切換噪聲。例如，用于提供DQ2的MP12/MN12的輸出驅(qū)動器被用于從 分配給另 一個輸出驅(qū)動器的去耦合電容器提供所需的電流。由于存在 VDDQ/VSSQ線的阻抗所引起的電流損失，所以遠離工作的輸出驅(qū)動器的去 耦合電容器比距離較近的去耦合電容器效果差。此外，當大部分或全部輸出 驅(qū)動器都在工作時，鄰近輸出驅(qū)動器上的噪聲會影響相鄰的輸出驅(qū)動器。換 言之，在該例子中可能出現(xiàn)噪聲耦合。
現(xiàn)在轉(zhuǎn)到圖3，用附圖標記300整體指示用于減小存儲器件中的噪聲耦合的輸出驅(qū)動器電路。所述輸出驅(qū)動器電路300與圖2的輸出驅(qū)動器電路200 有些類似。電容器C21連接在VDDQ線上的第一電阻器R和VSSQ線上的第一電 阻器R之間，但是VSSQ線在第一電阻器處分開(split)。包括一連接到下拉 NMOS晶體管MN21的上拉PMOS晶體管MP21的第一驅(qū)動晶體管對被連接 在VDDQ線上的第二電阻器R和VSSQ線上的第二電阻器R之間。PMOS晶體管MP21的源極端連接到VDDQ， MP21的漏極端連接到 NMOS晶體管MN21的漏極端，并且MN21的源極端連接到VSSQ。向PMOS 晶體管MP21的柵極施加信號DPI,而向NMOS晶體管MN21的柵極施加信 號DN1,在MP21的漏極和MN21的漏極相交的地方產(chǎn)生輸出信號DQ1 。電容器C22連接在VDDQ線上的第三電阻器R和VSSQ線上的第三電 阻器R之間。另 一個電容器C23連接在VDDQ線上的第四電阻器R和VSSQ 線上的第四電阻器R之間，但是VDDQ線在第四電阻器處分開。包括一連接 到下拉NMOS晶體管MN22的上拉PMOS晶體管MP22的第二驅(qū)動晶體管對 被連接在VDDQ線上的第五電阻器R和VSSQ線上的第五電阻器R之間。 第二驅(qū)動晶體管對具有與上述的第一驅(qū)動晶體管對相同的結(jié)構(gòu)，但是PMOS柵極接收信號DP2，而NMOS柵極接收信號DN2，并且輸出被表示為DQ2。 電容器C24連接在VDDQ線上的第六電阻器R和VSSQ線上的第六電 阻器R之間。另 一個電容器C25連接在VDDQ線上的第七電阻器R和VSSQ 線上的第七電阻器R之間，但是VSSQ線在第七電阻器處分開。包括一連接 到下拉NMOS晶體管MN23的上拉PMOS晶體管MP23的第三驅(qū)動晶體管對 被連接在VDDQ線上的第八電阻器R和VSSQ線上的第八電阻器R之間。 第三驅(qū)動晶體管對具有與上述的第一驅(qū)動晶體管對和第二驅(qū)動晶體管對相同 的結(jié)構(gòu)，但是PMOS柵極接收信號DP3，而NMOS柵極接收信號DN3,并 且輸出被表示為DQ3。電容器C26連接在VDDQ線上的第九電阻器R和 VSSQ線上的第九電阻器R之間。在這里，根據(jù)每個輸出驅(qū)動器，VDDQ或者VSSQ線中的一個將會分開。 例如，VDDQ線在用于DQ1的輸出驅(qū)動器(晶體管MP21和MN21)和用于 DQ2的輸出驅(qū)動器(晶體管MP22和MN22 )之間分開。VSSQ線在用于DQ2 的輸出驅(qū)動器(晶體管MP22和MN2)和用于DQ3的輸出驅(qū)動器(晶體管MP23和MN23 )之間分開。在工作中，該實施例的輸出驅(qū)動器電路有效地減 小了噪聲耦合的不利影響，但是與圖2的輸出驅(qū)動器電路相比，所共享的去 耦合電容器的數(shù)量減小。如圖4中所示，以附圖標記400整體指示本公開的一個特定的優(yōu)選輸出 驅(qū)動器電路。所述輸出驅(qū)動器電路400包括具有多個實際上串聯(lián)連接的等效 電阻器R的相對高電壓線VDDQ，以及具有多個串聯(lián)連接的等效電阻器R的 相對低電壓線VSSQ。電容器C31連接在VDDQ線上的第一電阻器R的尾部 和VSSQ線上的第一電阻器R的尾部之間。第一驅(qū)動器晶體管三件組(trio) 410包括連接到下拉晶體管N31的兩個 上拉晶體管P31和P32,并且被連接在VDDQ線上的第二電阻器R的尾部和 VSSQ線上的第二電阻器R的尾部之間。晶體管P31的源極端連接到VDDQ 線上的第二電阻器R的尾部上，P31的漏極端連接到晶體管N31的漏極端和 晶體管P32的漏極端。P32的源極端僅僅連接到VDDQ線上的第三電阻器R 的頭部，并且N31的源極端連接到VSSQ線上的第二電阻器的尾部和第三電 阻器的頭部。向晶體管P31和P32的柵極施加信號DPI,向晶體管N31的柵 才及施加信號DN1，并且在P31、 N31和P32的漏極共同相交的地方產(chǎn)生輸出 信號DQ1。電容器C32連接在VDDQ線上的第三電阻器R的尾部和VSSQ 線上的第三電阻器R的尾部之間。另一個電容器C33連接在VDDQ線上的 第四電阻器R的尾部和VSSQ線上的第四電阻器R的尾部之間。第二驅(qū)動器晶體管三件組420包括連接到兩個下拉晶體管N32和N33的 上拉晶體管P33，并且被連接在VDDQ線上的第五電阻器R的尾部和VSSQ 線上的第五電阻器R的尾部之間。第二驅(qū)動器晶體管三件組具有與上述的第 一驅(qū)動器晶體管三件組相反的結(jié)構(gòu)。這就是說，晶體管P33的源極端連接到 VDDQ線上的第五電阻器R的尾部上，P33的漏極端連接到晶體管N32和 N33的漏極端。N32的源極端僅僅連接到VSSQ線上的第五電阻器的尾部， 而N33的源極端僅僅連接到VSSQ線上的第六電阻器的頭部。此外，P33的 柵極接收信號DP2，晶體管N32和N33的柵極接收信號DN2,而輸出被表示 為DQ2。電容器C34連接在VDDQ線上的第六電組器R的尾部和VSSQ線 上的第六電組器R的尾部之間。另一個電容器C35連接在VDDQ線上的第 七電組器R的尾部和VSSQ線上的第七電組器R的尾部之間。第三驅(qū)動器晶體管三件組430包括連接到下拉晶體管N34的兩個上拉晶 體管P34和P35,并且纟皮連接在VDDQ線上的第八電阻器R的尾部和VSSQ 線上的第八電阻器R的尾部之間。第三驅(qū)動器晶體管三件組430具有與上述 的第一驅(qū)動器晶體管三件組410相同的結(jié)構(gòu)，但是P34和P35的柵極接收信 號DP3, N34的柵極接收信號DN3并且輸出被表示為DQ3。電容器C36連 接在VDDQ線上的第九電阻器R的尾部和VSSQ線上的第九電阻器R的尾 部之間。該實施例分別與圖2和圖3中示出的驅(qū)動電路200和300相比減小了切 換噪聲。例如，考慮驅(qū)動器電路400的DQ2驅(qū)動器何時輸出數(shù)據(jù)。并聯(lián)設置 的晶體管N32和N33的每一個都僅僅承載晶體管P33的一半電流，并且因而 可以只是P33或者在前的驅(qū)動器電路中的晶體管的一半尺寸。同樣，也是并 聯(lián)設置的晶體管P31和P32只是N31或在前的驅(qū)動器電路中的晶體管的一半 尺寸。當輸出驅(qū)動器420轉(zhuǎn)為高電平時，都響應于輸入信號DP2和DN2，晶 體管P33 #1導通，而晶體管N32和N33 #皮截止。在這里，當DQ2驅(qū)動器工作時，去耦合電容器C32和C35被共享。該 輸出驅(qū)動器電路因此可以減小切換噪聲，這是因為它使用共享的去耦合電容 器而提供了足夠的電流。它甚至比圖3的分開VDDQ/VSSQ線的電路300減 小了更多的切換噪聲。所共享的去耦合電容器的數(shù)量比圖2的不分開 VDDQ/VSSQ線的電路200少。由于VDDQ/VSSQ線具有阻抗，所以提供給 遠離工作中的輸出驅(qū)動器的去耦合電容器的電流較小。因此，共享的電流電容與圖2的電路200幾乎相同并且很充足。轉(zhuǎn)到圖5，以附圖標記500整體指示帶有噪聲耦合的輸出驅(qū)動器電路。 電路500基本與圖4的電路400相似，因此省略重復的描述。對于噪聲耦合， 如果在輸出驅(qū)動器DQ1或DQ3出現(xiàn)噪聲，則它試圖影響驅(qū)動器DQ2的輸出。 這就是噪聲耦合的定義。本公開的、分別包括圖4的驅(qū)動器電路400和圖5 的驅(qū)動器電路500的優(yōu)選實施例基本上消除了來自其它輸出驅(qū)動器的噪聲耦 合的不利影響，除了緊接在輸出驅(qū)動器附近出現(xiàn)的噪聲之外。因此，這些驅(qū) 動器電路可以充分地減小噪聲耦合的不利影響?，F(xiàn)在轉(zhuǎn)到圖6,以框圖的形式示出了不具有實際的線路電阻的輸出驅(qū)動 器電路，并且以附圖標記600整體指示該電路。在這里，第一輸出驅(qū)動器610 通過管腳1被提供VDDQ,通過管腳2被提供VSSQ。第二輸出驅(qū)動器620 與第一輸出驅(qū)動器共享管腳2并且通過管腳3 ^皮提供VDDQ。第三輸出驅(qū)動 器630與第二輸出驅(qū)動器共享管腳3并且通過管腳4被提供VSSQ。第一和 第三或者奇數(shù)編號的輸出驅(qū)動器610和630具有同樣的結(jié)構(gòu)，而第二或者偶 數(shù)編號的輸出驅(qū)動器具有相反的結(jié)構(gòu)。如圖7中所示，以附圖標記700整體指示本公開的實施例的仿真結(jié)果。 仿真條件包括溫度25。C、電壓1.8V、以及本領域公知的典型晶體管類型。應 當理解本^Hf的替換實施例不為晶體管類型所限制。在結(jié)果中，驅(qū)動器# 1是具有不分開的VDDQ/VSSQ線的輸出驅(qū)動器電 路，諸如圖2的驅(qū)動器電路200。驅(qū)動器#2是具有分開的VDDQ/VSSQ線 的輸出驅(qū)動器電路，諸如圖3的驅(qū)動器電路300。最佳模式是具有受控 VDDQ/VSSQ線的輸出驅(qū)動器電路，諸如圖4中的驅(qū)動器電路400。當只有 一個輸出驅(qū)動器工作時，由于噪聲耦合的影響被忽略，所以驅(qū)動器#1具有 最小的噪聲。另一方面，當多個輸出驅(qū)動器工作時，由于噪聲耦合和來自每 個驅(qū)動器自身的內(nèi)部噪聲都減小，所以最佳模式具有最小的噪聲。轉(zhuǎn)到圖8,以附圖標記800整體指示驅(qū)動半導體存儲器件的輸出的方法。 該方法包括指向功能塊812的啟動塊810。功能塊812切換連接到一對具有 一半尺寸的NMOS下拉晶體管的具有完全尺寸的PMOS上拉晶體管以在其間 提供輸出驅(qū)動信號，并且進到功能塊814。功能塊814使用與晶體管實質(zhì)上 并聯(lián)連接的電容器對輸出驅(qū)動信號去耦合，并且進到功能塊816。功能塊816 通過提供適于連接到低電源電壓VSSQ的多個電源電壓節(jié)點來基本上消除來 自非鄰近驅(qū)動器的切換噪聲，并且將控制傳遞到功能塊818。接著，功能塊818對連接到完全尺寸的NMOS下拉晶體管的一對具有一 半尺寸的PMOS上拉晶體管進行切換以在其之間提供輸出驅(qū)動信號并且進到 功能塊820。功能塊820利用與這些晶體管實質(zhì)上并聯(lián)連接的電容對輸出驅(qū) 動信號去耦合，并且進到功能塊822。功能塊822通過提供多個適于連接到 較高電源電壓VDDQ的電源電壓節(jié)點而基本上消除了來自非鄰近驅(qū)動器的切 換噪聲，并且將控制傳遞給決定塊824。決定塊824確定輸出是否完成，如果未完成，則其將控制回傳給功能塊 812。如果已經(jīng)完成，則其將控制傳遞給結(jié)束塊826。重新回到圖5,進一步描述圖8的用于驅(qū)動半導體存儲器件的輸出的相 應方法800。該方法可以包括對連接到第二類型的晶體管N33的第一類型的 晶體管P33進行切換以在其之間提供輸出驅(qū)動信號，用與第一晶體管和第二 晶體管實質(zhì)上并聯(lián)連接的至少一個電容器C33對輸出驅(qū)動信號進行去耦合，并且通過提供適于連接到第一電源電壓VDDQ的多個第一電源電壓節(jié)點和適 于連接到第二電源電壓VSSQ的多個第二電源電壓節(jié)點來減小切換噪聲，并 且在第一多個第一類型或第二類型的晶體管N33處分別提供第一類型或第二 類型的另一個晶體管N32，所述晶體管N32和N33分別共同地連接在與第二 類型或第一類型的晶體管P33的連接處，但是分別單獨地連接到VSSQ的不 同第一電源電壓節(jié)點或第二電源電壓節(jié)點。這樣，就為非鄰近驅(qū)動器消除了 噪聲耦合，并且通過將從即時電源電壓節(jié)點流向鄰近驅(qū)動器的電流減半也為 鄰近驅(qū)動器充分地減小了噪聲耦合。許多替換實施例是可能的。例如，輸出驅(qū)動器可以包括兩個晶體管，所 述兩個晶體管的漏極共同相連在一起并且所述兩個晶體管的兩個源極的每一個連接到單獨的電源節(jié)點，所述驅(qū)動器還包括連接到每個源極的去耦合電容 器。另 一個驅(qū)動器可能包括連接到兩個晶體管的漏極并且連接到第三電源節(jié) 點的第三晶體管。不同的驅(qū)動器還可以包括連接到兩個晶體管的源極、適于連接到共同電 源的單獨電源節(jié)點。另 一個驅(qū)動器可以包括連接到兩個晶體管的源極并且適 于連接到共同電源的單獨電源節(jié)點，以及第三電源節(jié)點適于連接到第二電源。 一些輸出驅(qū)動器可以使用PMOS晶體管作為前兩個晶體管，而使用NMOS作 為第三晶體管。所述公共電源可以提供比第二電源更高的正電壓。在其它的 輸出驅(qū)動器中，前兩個晶體管可以是NMOS晶體管。此外，輸出驅(qū)動器電路可以具有多個相連的驅(qū)動器，每個驅(qū)動器具有連 接到第二類型的晶體管的第 一類型的晶體管以在其之間提供輸出驅(qū)動信號， 并且還具有至少一個去耦合電容器，所述輸出驅(qū)動器電路包括適于與第一電 源電壓相連的多個第一電源電壓節(jié)點和適于與第二電源電壓相連的多個第二 電源電壓節(jié)點，其中在每個奇數(shù)驅(qū)動器，第一類型的晶體管由共同連接在與 第二類型的晶體管的相連位置、但是分別連接到不同的第 一電源電壓節(jié)點的 兩個晶體管組成。另一個驅(qū)動器可以在每個偶數(shù)驅(qū)動器上具有第二類型的晶 體管，所述第二類型的晶體管由共同連接在與第一類型的晶體管的相連位置、 但是分別連接到不同的第二電源電壓節(jié)點的兩個晶體管組成。驅(qū)動器還可以具有以PMOS為第 一類型的晶體管和以NMOS為第二類型 的晶體管。每個驅(qū)動器可以包括兩個去耦合電容器，例如一個在下游一個在 上游。在每個奇數(shù)驅(qū)動器處的兩個晶體管可以大約是第一類型的晶體管的尺 寸的一半。此外，在每個偶數(shù)驅(qū)動器的兩個晶體管的每一個的尺寸可以大約 是第二類型的晶體管的尺寸的 一半。仍一個輸出驅(qū)動器電路可以包括組成第一類型的晶體管的兩個晶體管中的、連接到奇數(shù)驅(qū)動器下游的第一電源電壓節(jié)點的一個晶體管；以及所述兩個晶體管中的、連接到奇數(shù)驅(qū)動器上游的第 一 電源電壓節(jié)點的另 一 個晶體 管。此處，組成第二類型的晶體管的兩個晶體管中的一個晶體管可以連接到 連接偶數(shù)驅(qū)動器的下游的第二電源電壓節(jié)點，而所述兩個晶體管中的另一個 晶體管可以連接到連接偶數(shù)驅(qū)動器的上游的第二電源電壓節(jié)點。第二類型的兩個晶體管的合計電流驅(qū)動與第 一類型的 一個晶體管的電流 驅(qū)動相同。第一電源電壓節(jié)點可以連接在每個偶數(shù)驅(qū)動器的下游，而第二電 源電壓節(jié)點連接在每個偶數(shù)驅(qū)動器的下游。盡管在此已參照附圖描述了多個例證性實施例，但是應當理解本公開并 不局限于這些具體的實施例，并且，本領域技術人員可以在不偏離本公開的 范圍或精神的情況下做出各種變化和改變。所有這些變化和改變都被包含在 由所附權(quán)利要求闡述的本公開的范圍內(nèi)。
權(quán)利要求
1. 一種輸出驅(qū)動器，包括兩個晶體管，所述兩個晶體管的漏極共同連接到 一起并且所述兩個晶體 管的兩個源極的每一個連接到單獨電源節(jié)點；以及 連接到每個源極的去耦合電容器。
2. 如權(quán)利要求1所述的驅(qū)動器，還包括連接到所述兩個晶體管的漏極并 且連接到第三電源節(jié)點的第三晶體管。
3. 如權(quán)利要求l所述的驅(qū)動器，其中連接到所述兩個晶體管的所述源極 的單獨電源節(jié)點適于被連接到公共電源。
4. 如權(quán)利要求2所述的驅(qū)動器，其中連接到所述兩個晶體管的所述源極 的單獨電源節(jié)點適于被連接到公共電源，并且所述第三電源節(jié)點適于被連接 到第二電源。
5. 如權(quán)利要求l所述的驅(qū)動器，其中所述兩個晶體管是PMOS晶體管。
6. 如權(quán)利要求2所述的驅(qū)動器，其中所述第三晶體管是NMOS晶體管。
7. 如權(quán)利要求4所述的驅(qū)動器，其中所述公共電源提供比所述第二電源 更高的正電壓。
8. 如權(quán)利要求1所述的驅(qū)動器，其中所述兩個晶體管是NMOS晶體管。
9. 一種輸出驅(qū)動器電路，其具有多個相連的驅(qū)動器，每個驅(qū)動器具有 連接到第二類型的晶體管的第一類型的晶體管，用于在其間提供輸出驅(qū)動信 號；以及至少一個去耦合電容器，所述輸出驅(qū)動器電路包括適于連接到第一電源電壓的多個第一電源電壓節(jié)點和適于連接到第二電 源電壓的多個第二電源電壓節(jié)點；以及在每個奇數(shù)驅(qū)動器上，所述第一類型的晶體管由在與所述第二類型的晶 體管的連接處公共相連、但是分別連接到不同的第 一 電源電壓節(jié)點的兩個晶 體管組成。
10. 如權(quán)利要求9所述的電路，其中在每個偶數(shù)驅(qū)動器上，所述第二類 型的晶體管由在與所述第一類型的晶體管的連接處公共相連、但是分別地連 接到不同的第二電源電壓節(jié)點的兩個晶體管組成。
11. 如權(quán)利要求9所述的電路，其中所述第一類型的晶體管是PMOS, 而所述第二類型的晶體管是NMOS。
12. 如權(quán)利要求9所述的電路，其中每個驅(qū)動器包括兩個去耦合電容器，一個在上游， 一個在下游。
13. 如權(quán)利要求9所述的電路，其中在每個奇數(shù)驅(qū)動器上的兩個晶體管的每一個晶體管的尺寸大約是所述第一類型的晶體管的尺寸的一半。
14. 如權(quán)利要求IO所述的電路，其中在每個偶數(shù)驅(qū)動器上的兩個晶體管 的每一個晶體管的尺寸大約是所述第二類型的晶體管的尺寸的一半。
15. 如權(quán)利要求9所述的電路，其中組成所述第一類型的晶體管的兩個 晶體管中的 一個晶體管連接到與所述奇數(shù)驅(qū)動器的下游連接的第 一 電源電壓 節(jié)點，而所述兩個晶體管中的另一個晶體管連接到與所述奇數(shù)驅(qū)動器的上游 連接的第一電源電壓節(jié)點。
16. 如權(quán)利要求IO所述的電路，其中組成所述第二類型的晶體管的兩個 晶體管中的 一個晶體管連接到與所述偶數(shù)驅(qū)動器的下游連接的第二電源電壓 節(jié)點，而所述兩個晶體管中的另 一個晶體管連接到與所述偶數(shù)驅(qū)動器的上游 連接的第二電源電壓節(jié)點。
17. 如權(quán)利要求9所述的電路，其中所述兩個晶體管的合計電流驅(qū)動與 所述第 一類型的晶體管的電流驅(qū)動相同。
18. 如權(quán)利要求9所述的電路，其中第一電源電壓節(jié)點連接到每個奇數(shù) 驅(qū)動器的下游，而第二電源電壓節(jié)點連接到每個偶數(shù)驅(qū)動器的下游。
19. 一種驅(qū)動半導體存儲器件的輸出的方法，所述方法包括 對連接到 一對第二類型的晶體管的第 一類型的晶體管進行切換，以在其間提供輸出驅(qū)動信號；利用與第一類型的晶體管和一對第二晶體管實質(zhì)上并聯(lián)連接的至少一個 電容器來去耦合所述輸出驅(qū)動信號；以及通過設置多個電源電壓節(jié)點來減小切換噪聲，所述多個電源電壓節(jié)點的 每一個適于連接到所述一對第二類型的晶體管中的一個。
20. 如權(quán)利要求19所述的方法，還包括對連接到第二類型的晶體管的一對第 一類型的晶體管進行切換，以在其 間提供輸出驅(qū)動信號；利用與所述一對第一晶體管和第二晶體管實質(zhì)上并聯(lián)連接的至少一個電 容器來去耦合所述輸出驅(qū)動信號；以及通過設置多個電源電壓節(jié)點來減小切換噪聲，所述多個電源電壓節(jié)點的 每一個適于連接到所述一對第一類型的晶體管中的一個。
全文摘要
提供一種輸出驅(qū)動器、存儲器件及相應方法。輸出驅(qū)動器具有兩個晶體管，其漏極共同連接在一起，而兩個晶體管的兩個源極的每一個連接到單獨的相同極性電源的電源節(jié)點，該輸出驅(qū)動器還具有連接到每個源極的去耦合電容器；所述存儲器件具有帶有多個相連的驅(qū)動器的輸出驅(qū)動器，每個驅(qū)動器具有連接到第二類型的晶體管的第一類型的晶體管以在其間提供輸出驅(qū)動信號、以及至少一個去耦合電容器，輸出驅(qū)動器電路具有適于連接到第一電源電壓的多個第一電源電壓節(jié)點和適于連接到第二電源電壓的多個第二電源電壓節(jié)點，并且在每個奇數(shù)驅(qū)動器，第一類型的晶體管由在與第二類型的晶體管的連接處共同相連、但是分別連接到不同的第一電源電壓節(jié)點的兩個晶體管組成。
文檔編號G11C7/16GK101145388SQ20071015431
公開日2008年3月19日 申請日期2007年9月17日 優(yōu)先權(quán)日2006年9月15日
發(fā)明者鄭有喆 申請人:三星電子株式會社