專利名稱：自參考讀出放大器電路和讀出方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)裝置。更具體地，本發(fā)明涉及具有自參考并能夠 與閃存裝置合并的讀出放大器電路、以及相關(guān)讀出方法。
本申請(qǐng)根據(jù)35 U. S. C. § 119要求2006年11月3日提交的韓國(guó)專利申 請(qǐng)10-2006-0108305的優(yōu)先權(quán)，通過引用而因此合并其全部主題。
背景技術(shù)：
例如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、 閃存等的半導(dǎo)體存儲(chǔ)裝置全部根據(jù)某些基本操作(名義上稱為讀取和寫入操 作)而工作。在這些不同存儲(chǔ)器中寫入數(shù)據(jù)的方案變化很大。從這些不同存 儲(chǔ)器中讀取數(shù)據(jù)的方案也在許多方面變化。然而，大多數(shù)讀取操作利用專用 輸出電路，據(jù)說這些專用輸出電路一般執(zhí)行與讀出放大器電路相關(guān)聯(lián)的功能。
具體來說，閃存裝置使用在讀取、編程、驗(yàn)證、和擦除驗(yàn)證操作中工作 的讀出放大器電路。在許多(如果不是全部)這些操作中涉及組成(constituent) 讀出放大器電路(或讀出放大器類似電路)。傳統(tǒng)閃存裝置經(jīng)常在利用電流鏡 (例如差分讀出放大器)或單端讀出放大器實(shí)現(xiàn)的讀出電路中合并讀出放大 器功能。盡管傳統(tǒng)讀出放大器電路具有廣泛用途，但是其經(jīng)受一些突出問題。
圖1是一般性圖示了傳統(tǒng)讀出放大器的方框圖。參考圖1,讀出放大器 電路S/A10連接在參考電壓發(fā)生器12和存儲(chǔ)單元14之間。
讀出放大器電路10是其中在讀取和驗(yàn)證操作期間將位線電壓BL和參考 電壓Vref作比較的電流鏡類型電路。在該電壓比較期間，電流流向電流鏡電 路中具有相對(duì)高電壓的晶體管。根據(jù)該比較，讀出放大器電路IO提供差分輸 出信號(hào)(Vout、 /Vout)。這種類型的電流鏡讀出放大器電路傳統(tǒng)上是很好理解 的。
如通常實(shí)現(xiàn)的，參考電壓發(fā)生器12與包含存儲(chǔ)單元14的存儲(chǔ)單元陣列 被分離提供在組成基板的不同部分上。
存儲(chǔ)單元12在假定示例中是閃存單元。為了通過讀出放大器電路10獲
得讀出和放大操作，必須首先選擇與存儲(chǔ)單元14的柵極耦接的字線，也必須
選擇與存儲(chǔ)單元14的漏極或源極關(guān)聯(lián)的位線。
圖2是圖示了讀出放大器的另一傳統(tǒng)示例的方框圖。該傳統(tǒng)實(shí)施例包括 讀出放大器電路20、偽(dummy)單元22、和存儲(chǔ)單元24。與圖1相比， 添加了圖2的偽單元22,以生成讀出放大器電路20所需的參考電壓Vref。
通常將偽單元22安排在其上構(gòu)造了讀出放大器電路20的基板的區(qū)域中， 該區(qū)域與其中安排了存儲(chǔ)單元24的區(qū)域不同。
無論實(shí)現(xiàn)參考電壓發(fā)生器還是偽單元，傳統(tǒng)閃存裝置的總體尺寸都不幸 地很大。參考電壓源的分離提供(即，位于下層基板的不同部分處)是該尺 寸問題的一個(gè)原因。
此外，閃存裝置的操作錯(cuò)誤可能是由位線之間的無效電連接和生成參考 電壓的周圍布置電路導(dǎo)致的。
此外，各種與處理有關(guān)的變量可導(dǎo)致主存儲(chǔ)單元和關(guān)聯(lián)偽單元之間的耐 久性和/或閾值電壓Vt的差別。這樣的差別可導(dǎo)致偽單元產(chǎn)生參考電壓，該 偽單元比主存儲(chǔ)單元具有低電流驅(qū)動(dòng)能力。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例提供了 一種具有穩(wěn)定讀出操作的讀出放大器。本發(fā)明的 實(shí)施例還提供了產(chǎn)生位于基板的主存儲(chǔ)陣列區(qū)域中的晶體管的電流驅(qū)動(dòng)能力 或耐久性特性與位于基板的外圍區(qū)域中的晶體管的電流驅(qū)動(dòng)能力或耐久性特 性之間的失配的、基本降低的可能性。
在一個(gè)實(shí)施例中，本發(fā)明提供了一種讀出放大器電路，包括第一晶體 管，由經(jīng)由已選擇位線施加的第一電壓控制，和第二晶體管，由經(jīng)由未選擇 位線施加的第二電壓控制，該第二晶體管具有比第一晶體管的電流驅(qū)動(dòng)能力 低的電流驅(qū)動(dòng)能力，其中已選擇位線從閃存中的多個(gè)非易失性存儲(chǔ)單元中選 擇非易失性存儲(chǔ)單元。
在另一實(shí)施例中，本發(fā)明提供了一種閃存裝置，包括電流4竟類型讀出 放大器電路；第一和第二副陣列，各自具有與多個(gè)位線和多個(gè)字線相關(guān)選擇 的多個(gè)存儲(chǔ)單元；第一開關(guān)單元，由第一控制信號(hào)控制，以將第一副陣列中 的多個(gè)位線中的任一個(gè)選擇性地耦接到讀出放大器電路；和第二開關(guān)單元， 由第二控制信號(hào)控制 > 以將第二副陣列中的多個(gè)位線中的任一個(gè)選擇性地耦接到讀出放大器電路，其中第一副陣列中的已選擇位線經(jīng)由第一晶體管與讀 出放大器相連，而第二副陣列中的未選擇位線經(jīng)由第二晶體管與讀出放大器
籌禺^妻。
在另 一 實(shí)施例中，本發(fā)明提供了 一種在閃存裝置中利用電流鏡類型讀出
放大器電路讀出已選擇非易失性存儲(chǔ)單元中的數(shù)據(jù)的方法，該方法包括經(jīng) 由未選擇位線將參考電壓提供給讀出放大器，并利用讀出放大器內(nèi)的第 一和 第二晶體管的不同電流驅(qū)動(dòng)能力，來讀出與參考電壓相關(guān)的數(shù)據(jù)。


圖l是一般性圖示了傳統(tǒng)讀出放大器的方框圖； 圖2是圖示了傳統(tǒng)讀出放大器的另一示例的方框圖； 圖3和4是圖示了根據(jù)本發(fā)明實(shí)施例的適于在閃存中使用的讀出放大器 電3各的電3各圖5是圖示了根據(jù)本發(fā)明實(shí)施例的包括讀出放大器電路的閃存裝置的一 個(gè)可能配置的方框圖；和
圖6和7是圖示了根據(jù)本發(fā)明實(shí)施例的讀出放大器電路和傳統(tǒng)讀出放大 器電路的性能效果的相關(guān)時(shí)序圖。
具體實(shí)施例方式
現(xiàn)在將參考圖3到7以一些補(bǔ)充細(xì)節(jié)來描述本發(fā)明的實(shí)施例。然而，本 發(fā)明可以以許多不同形式實(shí)施，并不應(yīng)被解釋為僅限于圖示的實(shí)施例。相反， 這些實(shí)施例被呈現(xiàn)為教義示例。
圖3和4是圖示了易于在例如閃存裝置的半導(dǎo)體存儲(chǔ)裝置中合并的讀出 放大器電路的電路圖。實(shí)際上，圖示的示例假設(shè)閃存配置有位線和存儲(chǔ)單元。 與假設(shè)"ON (導(dǎo)通)"狀態(tài)的圖4的實(shí)施例形成對(duì)比的是，圖3的實(shí)施例假 設(shè)已選擇存儲(chǔ)單元的"OFF (關(guān)斷)"狀態(tài)。
參考圖3，讀出放大器電路130包括第一 NMOS晶體管NM12、第二 NMOS晶體管NM13、第一 PMOS晶體管PM1和第二 PMOS晶體管PM2。
第一 NMOS晶體管NM12的柵極與已選擇位線BL1相連，而第二 NMOS 晶體管NM13的柵極與未選擇位線BL1，相連。第一 NMOS晶體管NM12由 已選擇位線BL1所施加的電壓控制，而第二 NMOS晶體管NM13由未選擇
位線BL1，所施加的電壓控制。在圖示實(shí)施例中，第一 NMOS晶體管NM12 的電流驅(qū)動(dòng)能力比第二NMOS晶體管NM13的電流驅(qū)動(dòng)能力高。
讀出放大器電路130也包括在地和所述第一NMOS晶體管NM12與第二 晶體管NM13的共同連接的源極之間安排的控制晶體管NM15?？刂凭w管 NM15的柵極與控制讀出點(diǎn)的讀出放大器使能信號(hào)SAE相連。
將電源電壓V2施加到第一 PMOS晶體管PM1和第二 PMOS晶體管PM2 的共同連接的源極。第一 PMOS晶體管PM1和第二 PMOS晶體管PM2的柵 極連接到第一 PMOS晶體管PM1的漏極。
第二PMOS晶體管PM2的漏極與第二NMOS晶體管NM13的漏極相連， 而第一PMOS晶體管PM1的漏極與第一NMOS晶體管NM12的漏極相連。
第一和第二NMOS晶體管NM12和NM13的漏極形成輸出差分輸出節(jié)點(diǎn) /Vout和Vout
當(dāng)在預(yù)充電操作期間在讀出放大器電路130和位線BL1、 BL1，之間提供 預(yù)充電電壓時(shí)，均衡器120均衡位線BL1和BL1'。
在圖示實(shí)施例中，均衡器120包括由預(yù)充電使能信號(hào)PEQ控制的三個(gè) NMOS晶體管NM9、 NM10和NM11。均衡器120在預(yù)充電期間用預(yù)充電電 壓VI均衡位線BL1和BL1，。預(yù)充電電壓VI可以是電源電壓VCC。
對(duì)于根據(jù)圖3和4圖示的實(shí)施例的與已選擇字線和已選擇位線相連的存 儲(chǔ)單元分別被假設(shè)為OFF狀態(tài)和ON狀態(tài)的情況，現(xiàn)在將描述讀出放大器電 路130的讀出操作。
首先參考圖3，假設(shè)選擇了字線WL1、位線BL1和存儲(chǔ)單元100。在這 些假設(shè)下，沒有選擇字線WL2、 WL1，和WL2，以及位線BL1，。(應(yīng)注意，為 了筒明的目的，這些實(shí)施例僅示出了有限數(shù)目的存儲(chǔ)單元、字線和位線)。
在利用讀出放大器電路130進(jìn)行讀出操作之前，用預(yù)充電電壓對(duì)位線BL1 和BL1，進(jìn)行預(yù)充電。這時(shí)，施加到第一晶體管NM12和第二晶體管NM13的 柵極的電壓相同。
當(dāng)通過字線WL1和位線BL1選擇了存儲(chǔ)單元100并通過讀出放大器電 路130開始讀出操作時(shí)，單元晶體管Ctrl具有OFF狀態(tài)，并且同樣的電流通 過位線BL1放電到地，并且該OFF位線電流Ioff變?yōu)?。由此，讀出放大器 電路130的第一NMOS晶體管NM12和第二NMOS晶體管NM13全部由施 加到它們的相應(yīng)柵極的預(yù)充電電壓控制。
由于第一NMOS晶體管NM12的電流驅(qū)動(dòng)能力大于第二NMOS晶體管 NM13的電流驅(qū)動(dòng)能力，所以通過第一 NMOS晶體管NM12旁路到地的電流 大于通過第二NMOS晶體管NM13旁路到地的電流。也就是說，與第一NMOS 晶體管NM12關(guān)聯(lián)的漏電壓/Vout變得小于與第二NMOS晶體管NM13關(guān)聯(lián) 的漏電壓Vout，并且OFF單元被讀出。
參考圖4,假設(shè)選擇了字線WL1和位線BL1,單元晶體管Ctrl具有ON 狀態(tài)，并且在讀出操作期間，位線BL1的電壓(初始充電為預(yù)充電電壓)變 得更低。
晶體管的漏電流一般與其溝道尺寸和所施加的柵壓的平方成正比。由此， 當(dāng)?shù)谝籒MOS晶體管NM32的柵壓比第二NMOS晶體管NM33的柵壓低時(shí)， 通過第二 NMOS晶體管NM33旁路的電流比通過第一 NMOS晶體管NM32 旁路的電流大。
當(dāng)在ON位線電流(Ion)的影響下、已選擇位線BL1上的電壓下降時(shí)， 并且當(dāng)讀出使能信號(hào)SAE被使能以導(dǎo)通控制晶體管NM35時(shí)，與第一NMOS 晶體管NM32關(guān)聯(lián)的漏電壓/Vout變得高于與第二NMOS晶體管NM33關(guān)聯(lián) 的漏電壓Vout,并且ON單元狀態(tài)被讀出。
在前述實(shí)施例中，讀出放大器電路、由已選擇位線控制的第一晶體管的 電流驅(qū)動(dòng)能力、和由未選擇位線控制的第二晶體管的電流驅(qū)動(dòng)能力不同。所 以，不象傳統(tǒng)讀出放大器配置一樣單獨(dú)需要偽單元或參考電壓發(fā)生器來生成
"自參考"用于標(biāo)識(shí)這類讀出放大器電路。
圖5是圖示了根據(jù)本發(fā)明實(shí)施例的合并多個(gè)讀出放大器電路的閃存裝置 的一個(gè)可能配置的方框圖。
參考圖5，閃存裝置包括多個(gè)副陣列301 - 304、 311-314、多個(gè)開關(guān)電 路321 -324、 331 -334、和對(duì)應(yīng)多個(gè)讀出放大器電路341 - 344。
作為示例，描述了第 一 副陣列Sub—array 1 、 3 01 、第丄副陣列Sub—array 11 、 311、第一開關(guān)電路SW1、 321、第二開關(guān)電路SWll、 331、和讀出放大器電 路S/A1、 341。
第一副陣列301和第二副陣列311包括由位線和字線選擇的多個(gè)存儲(chǔ)單 元。第一開關(guān)電路321由第一控制信號(hào)CS1控制，并因此選擇性地將第一副 陣列301中的任何一個(gè)位線連接到讀出放大器電路341。第二開關(guān)電路331
由第二控制信號(hào)CS2控制，并因此選擇性地將第二副陣列311中的任何一個(gè)
位線連接到讀出放大器電路。
當(dāng)?shù)谝桓标嚵?01具有已選擇字線和已選擇位線時(shí)，將第二副陣列311 中的任何 一 個(gè)位線連接到讀出放大器電路。
如圖3或4所示，讀出放大器電路包括其柵極與。選擇位線相連的第一 NMOS晶體管NM12、 NM32,并包括其柵極與第二副陣列311中的任何一個(gè) 位線相連的第二NMOS晶體管NM13、 NM33。
第一 NMOS晶體管NM12、 NM32的電流驅(qū)動(dòng)能力應(yīng)該大于上述第二 NMOS晶體管NM13、 NM33的電流驅(qū)動(dòng)能力。
將參考圖3到5描述根據(jù)本發(fā)明實(shí)施例的從讀出放大器電路所選擇的存 儲(chǔ)單元中讀出數(shù)據(jù)的方法。
根據(jù)本發(fā)明的實(shí)施例，讀出閃存裝置中的數(shù)據(jù)的方法包括利用未選擇 位線BL1，提供參考電壓，其中讀出放大器電路130、 230、 341 -344中作為 輸入終端的第一NMOS晶體管NM12、 NM32和第二NMOS晶體管NM13、 NM33的電流驅(qū)動(dòng)能力彼此不同，并且由與已選4奪存j諸單元100、 200耦接的 已選擇位線BL1控制的第一NMOS晶體管NM12、 NM32的電流驅(qū)動(dòng)能力大 于由未選4奪位線BL1，控制的第二 NMOS晶體管NM13、 NM33的電流驅(qū)動(dòng) 能力。
當(dāng)如圖3所示已選擇存儲(chǔ)單元100處于OFF狀態(tài)時(shí)，在已選擇存儲(chǔ)單元 的讀出操作中，第二NMOS晶體管NM13的漏極的電壓(Vout)電平變得高 于第一 NMOS晶體管NM12的漏極的電壓電平。
當(dāng)如圖4所示已選擇存儲(chǔ)單元200處于ON狀態(tài)時(shí)，在已選擇存儲(chǔ)單元 200的讀出操作中，第一 NMOS晶體管NM32的漏極的電壓(/Vout)電平變 得高于第二NMOS晶體管NM33的漏極的電壓(Vout)電平。
如上所述，在根據(jù)本發(fā)明實(shí)施例的在閃存裝置中讀出數(shù)據(jù)的方法中，作 為輸入終端的兩個(gè)晶體管的電流驅(qū)動(dòng)能力彼此不同，并且將未選擇位線的預(yù) 充電電壓用作參考電壓，由此傳統(tǒng)技術(shù)中參考電壓所需的偽單元或附加電路 是不必要的。
圖6和7是圖示了比較根據(jù)本發(fā)明實(shí)施例的讀出放大器電路和傳統(tǒng)讀出 放大器電路的效果的時(shí)序圖。圖6是與傳統(tǒng)讀出放大器電路的操作相關(guān)的時(shí) 序圖，而圖7是與根據(jù)本發(fā)明實(shí)施例的讀出放大器電路的操作相關(guān)的時(shí)序圖。
參考圖6和7,gl和gll表明針對(duì)具有OFF狀態(tài)的存儲(chǔ)單元的讀出操作， 而g2和gl2表明針對(duì)具有ON狀態(tài)的存儲(chǔ)單元的讀出操作。在傳統(tǒng)讀出放大 器中，需要VI的電壓容限來讀出OFF存儲(chǔ)單元，并需要V2的電壓容限來 讀出ON存儲(chǔ)單元，VI和V2兩者都是與參考電壓Vref相關(guān)地確定的。
在根據(jù)本發(fā)明實(shí)施例的讀出放大器中，來自未選擇位線的自參考預(yù)充電 電壓用作參考電壓，由此允許使用單一電壓容限V3,來讀出OFF和ON存 儲(chǔ)單元兩者。
另外，讀出時(shí)間tll比傳統(tǒng)讀出時(shí)間tl短。該能力允許改善工作速度。 對(duì)于本領(lǐng)域普通技術(shù)人員來說顯而易見的是，可以對(duì)前述實(shí)施例進(jìn)行各 種修改和改動(dòng)，而不脫離由所附權(quán)利要求限定的本發(fā)明的范圍。例如，可以 顛倒前述實(shí)施例中的NMOS和PMOS的指派、以及關(guān)聯(lián)電路的邏輯電平。
權(quán)利要求
1.一種讀出放大器電路，包括第一晶體管，由經(jīng)由已選擇位線施加的第一電壓控制；和第二晶體管，由經(jīng)由未選擇位線施加的第二電壓控制，該第二晶體管具有比第一晶體管的電流驅(qū)動(dòng)能力低的電流驅(qū)動(dòng)能力；其中所述已選擇位線從閃存中的多個(gè)非易失性存儲(chǔ)單元中選擇非易失性存儲(chǔ)單元。
2. 根據(jù)權(quán)利要求l的電路，其中所述經(jīng)由未選擇位線施加的第二電壓是 預(yù)充電電壓。
3. 根據(jù)權(quán)利要求l的電路，其中該讀出放大器電路還包括控制晶體管，安排在地和所述第 一與第二晶體管的共同連接的源極之間， 并由讀出放大器使能信號(hào)控制。
4. 根據(jù)權(quán)利要求l的電路，其中所述第一和第二晶體管是NMOS晶體管。
5. 根據(jù)權(quán)利要求4的電路，其中該讀出放大器電路還包括 第一PMOS晶體管，具有與所施加的電源電壓相連的源極、與該第一晶體管的漏極耦接的漏極、和與該漏極耦接的柵極；和第二PMOS晶體管，具有與所施加的電源電壓相連的源極、與該第二晶 體管的漏極耦接的漏極、和與該漏極耦接的柵極；其中所述第一和第二晶體管的漏極形成該讀出放大器輸出的差分信號(hào)的 相應(yīng)輸出節(jié)點(diǎn)。
6. 根據(jù)權(quán)利要求5的電路，其中如果施加到該第一晶體管的柵壓低于施 加到該第二晶體管的柵壓，則通過該第二晶體管旁路到地的電流大于通過該 第 一 晶體管旁路到地的電流。
7. 根據(jù)權(quán)利要求l的電路，其中如果該已選擇存儲(chǔ)單元處于OFF狀態(tài)， 則在與該已選擇存儲(chǔ)單元關(guān)聯(lián)的讀出操作期間，該第二晶體管的漏極的電壓 電平變得高于該第一晶體管的漏極的電壓電平。
8. 根據(jù)權(quán)利要求l的電路，其中如果該已選擇存儲(chǔ)單元處于ON狀態(tài)， 則在與該已選擇存儲(chǔ)單元關(guān)聯(lián)的讀出操作期間，該第一晶體管的漏極的電壓 電平變得高于該第二晶體管的漏極的電壓電平。
9. 一種閃存裝置，包括 電流鏡類型讀出放大器電路；第一和第二副陣列，各自具有與多個(gè)位線和多個(gè)字線相關(guān)選擇的多個(gè)存 儲(chǔ)單元；第一開關(guān)電路，由第一控制信號(hào)控制，以將第一副陣列中的多個(gè)位線中 的任一個(gè)選擇性地耦接到讀出放大器電路；和第二開關(guān)電路，由第二控制信號(hào)控制，以將第二副陣列中的多個(gè)位線中 的任一 個(gè)選擇性地耦接到讀出放大器電路，其中第一副陣列中的已選擇位線經(jīng)由第 一晶體管與讀出放大器相連，而 第二副陣列中的未選擇位線經(jīng)由第二晶體管與讀出放大器耦接。
10. 根據(jù)權(quán)利要求9的閃存裝置，其中該第一晶體管由經(jīng)由已選擇位線 施加的第一電壓控制；和該第二晶體管由經(jīng)由未選擇位線施加的第二電壓控制，該第二晶體管具有比第 一 晶體管的電流驅(qū)動(dòng)能力低的電流驅(qū)動(dòng)能力。
11. 根據(jù)權(quán)利要求10的閃存裝置，其中所述經(jīng)由未選擇位線施加的第二 電壓是預(yù)充電電壓。
12. 根據(jù)權(quán)利要求IO的閃存裝置，其中該讀出放大器電路還包括 控制晶體管，安排在地和所述第 一與第二晶體管的共同連接的源極之間，并由讀出放大器使能信號(hào)控制。 .
13. 根據(jù)權(quán)利要求IO的閃存裝置，其中所述第一和第二晶體管是NMOS 晶體管。
14. 根據(jù)權(quán)利要求13的閃存裝置，其中該讀出放大器電路還包括 第一PMOS晶體管，具有與所施加的電源電壓相連的源極、與該第一晶體管的漏極耦接的漏極、和與該漏4及耦接的柵極；和第二PMOS晶體管，具有與所施加的電源電壓相連的源極、與該第二晶 體管的漏極耦接的漏極、和與該漏極耦接的柵極；其中所述第 一和第二晶體管的漏極形成由該讀出放大器輸出的差分信號(hào) 的相應(yīng)輸出節(jié)點(diǎn)。
15. 根據(jù)權(quán)利要求14的閃存裝置，其中如果施加到該第一晶體管的柵壓 低于施加到該第二晶體管的柵壓，則通過該第二晶體管旁路到地的電流大于 通過該第 一 晶體管旁路到地的電流。
16. 根據(jù)權(quán)利要求10的閃存裝置，其中該已選擇位線與處于OFF狀態(tài) 的已選擇存儲(chǔ)單元關(guān)聯(lián)，并且在與該已選擇存儲(chǔ)單元關(guān)聯(lián)的讀出操作期間， 該第二晶體管的漏極的電壓電平變得高于該第一晶體管的漏極的電壓電平。
17. 根據(jù)權(quán)利要求10的閃存裝置，其中該已選擇位線與處于ON狀態(tài)的已選擇存儲(chǔ)單元關(guān)聯(lián)，并且在與該已選擇存儲(chǔ)單元關(guān)聯(lián)的讀出操作期間，該 第一晶體管的漏極的電壓電平變得高于該第二晶體管的漏極的電壓電平。
18. —種在閃存裝置中利用電流鏡類型讀出放大器電路讀出已選擇非易 失性存儲(chǔ)單元中的數(shù)據(jù)的方法，該方法包括經(jīng)由未選擇位線將參考電壓提供給讀出放大器；并 利用讀出放大器內(nèi)的第 一和第二晶體管的不同電漆驅(qū)動(dòng)能力，來讀出與 參考電壓相關(guān)的數(shù)據(jù)。
19. 根據(jù)權(quán)利要求18的方法，其中如果該已選擇存儲(chǔ)單元處于OFF狀 態(tài)，則在與該已選擇存儲(chǔ)單元關(guān)聯(lián)的讀出操作期間，該第二晶體管的漏極的 電壓電平變得高于該第一晶體管的漏極的電壓電平。
20. 根據(jù)權(quán)利要求18的方法，其中如果該已選擇存儲(chǔ)單元處于ON狀態(tài)， 則在與該已選擇存儲(chǔ)單元關(guān)聯(lián)的讀出操作期間，該第 一晶體管的漏極的電壓 電平變得高于該第二晶體管的漏極的電壓電平。
全文摘要
公開了一種用于閃存裝置的讀出放大器電路。該讀出放大器包括第一晶體管，由經(jīng)由已選擇位線施加的第一電壓控制；和第二晶體管，由經(jīng)由未選擇位線施加的第二電壓控制。該第二晶體管具有比第一晶體管的電流驅(qū)動(dòng)能力低的電流驅(qū)動(dòng)能力。
文檔編號(hào)G11C16/06GK101174467SQ20071011029
公開日2008年5月7日 申請(qǐng)日期2007年6月8日 優(yōu)先權(quán)日2006年11月3日
發(fā)明者崔潤(rùn)浩, 曹成奎 申請(qǐng)人:三星電子株式會(huì)社