專利名稱：錯誤更正系統(tǒng)及其方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于錯誤更正系統(tǒng)，特別有關(guān)于光驅(qū)的錯誤更正系統(tǒng)及其方法。
背景技術(shù)：
隨著科技的進步，光盤的種類以及儲存于其上的數(shù)據(jù)種類亦隨之增加，因此光驅(qū)需要錯誤檢測以及更正機制確定讀取到正確的數(shù)據(jù)。
圖1繪示了相關(guān)技術(shù)的錯誤更正系統(tǒng)100。如圖1所示，錯誤更正系統(tǒng)100包含一數(shù)據(jù)緩沖器101，一解調(diào)器103，一征狀值產(chǎn)生器105(syndromegenerator)、一征狀值存儲器107、一糾錯碼(ECCerror correction code)解碼器109、一線性檢錯碼(EDCerror detection code)確認元件111、一EDC存儲器113以及一EDC更正器115。在此例中，當儲存在數(shù)據(jù)緩沖器101中的數(shù)據(jù)量足夠解碼時，儲存在數(shù)據(jù)區(qū)域緩沖器101中的ECC區(qū)塊(ECC block)被讀出以執(zhí)行PI/PO征狀值計算以及線性EDC。同時，若發(fā)現(xiàn)錯誤，則施行PI ECC動作以修正儲存在數(shù)據(jù)緩沖器101中的錯誤數(shù)據(jù)，而儲存在征狀值存儲器107中的征狀值亦被更新。而且，下一方向的ECC動作(此例中為PO)直接讀取儲存在征狀值存儲器107中的征狀值，而不是根據(jù)數(shù)據(jù)緩沖器101中的數(shù)據(jù)計算征狀值。然而，此類結(jié)構(gòu)缺乏PI方向的ECC，因此其具有較差的效能。而且，這樣的結(jié)構(gòu)缺乏能克服幀鎖定同步偏移(frame sync shift)的問題。
除了前述的相關(guān)技術(shù)，還有其它的相關(guān)技術(shù)亦被發(fā)展出來，但亦因為其它因素而具有其它缺點，這些缺點可簡述如下。若系統(tǒng)僅具有預先(on the fly)PO征狀值計算，其無法克服幀鎖定同步偏移。而且，若系統(tǒng)具有預先EDC機制，其亦無法克服幀鎖定同步偏移。若系統(tǒng)具有最后EDC機制，其亦具有較差的表現(xiàn)。若系統(tǒng)具有預先征狀值計算，其具有較高的成本。若系統(tǒng)在解調(diào)器和預先PI ECC元件之間不具有存儲元件，系統(tǒng)無法克服因為同步數(shù)據(jù)遺失而引起的幀鎖定同步偏移問題，且會因為數(shù)據(jù)緩沖器上的更正周期而具有較差的帶寬。預先(on the fly)表示數(shù)據(jù)在進入數(shù)據(jù)緩沖器之前便做處理。

發(fā)明內(nèi)容
因此，本發(fā)明的目的為提供一種錯誤更正系統(tǒng)，其可避免上述的缺點并維持上述的優(yōu)點。
本發(fā)明的實施例揭露了一種錯誤更正系統(tǒng)，包含一解調(diào)器，用以接收并解調(diào)原始數(shù)據(jù)以產(chǎn)生一ECC區(qū)塊；一預先PI征狀值產(chǎn)生器，耦接至所述的解調(diào)器，根據(jù)來自所述的解調(diào)器的所述的ECC區(qū)塊產(chǎn)生一PI征狀值；一數(shù)據(jù)緩沖器，用以儲存所述的ECC區(qū)塊；一PO征狀值產(chǎn)生器，用以根據(jù)所述的數(shù)據(jù)緩沖器中的所述的ECC區(qū)塊產(chǎn)生一PO征狀值；一EDC確認元件，用以根據(jù)所述的數(shù)據(jù)緩沖器內(nèi)的所述的ECC區(qū)塊產(chǎn)生一EDC結(jié)果；一ECC解碼器，用以根據(jù)所述的PI征狀值和所述的PO征狀值其中至少其一施行一ECC動作；以及一EDC更正器，用以根據(jù)所述的ECC動作的結(jié)果更正所述的EDC結(jié)果。
本發(fā)明的實施例亦揭露了一種對應此系統(tǒng)的錯誤更正方法，包含(a)接收并解調(diào)原始數(shù)據(jù)以產(chǎn)生一ECC區(qū)塊；(b)根據(jù)來自所述的步驟(a)的所述的ECC區(qū)塊產(chǎn)生一征狀值；(c)儲存所述的ECC區(qū)塊；(d)根據(jù)所述的步驟(c)中儲存的所述的ECC區(qū)塊之PO碼字產(chǎn)生一PO征狀值；(e)根據(jù)所述的步驟(c)中儲存的所述的ECC區(qū)塊產(chǎn)生一EDC結(jié)果；(f)根據(jù)所述的PI征狀值和所述的PO征狀值其中至少其一施行一ECC動作；以及(g)根據(jù)所述的ECC動作的結(jié)果更正所述的EDC結(jié)果。


圖1繪示了相關(guān)技術(shù)的錯誤更正系統(tǒng)的方塊圖。
圖2繪示了根據(jù)本發(fā)明的第一實施例的錯誤更正系統(tǒng)的方塊圖。
圖3繪示了根據(jù)本發(fā)明的第二實施例的錯誤更正系統(tǒng)的方塊圖。
圖4繪示了根據(jù)本發(fā)明的第三實施例的錯誤更正系統(tǒng)的方塊圖。
圖5繪示了根據(jù)本發(fā)明的第四實施例的錯誤更正系統(tǒng)的方塊圖。
圖6繪示了根據(jù)本發(fā)明的第五實施例的錯誤更正系統(tǒng)的方塊圖。
圖7繪示了根據(jù)本發(fā)明的第六實施例的錯誤更正系統(tǒng)的方塊圖。
圖8繪示了根據(jù)本發(fā)明的第七實施例的錯誤更正系統(tǒng)的方塊圖。
圖9繪示了根據(jù)本發(fā)明的第八實施例的錯誤更正系統(tǒng)的方塊圖。
圖10繪示了根據(jù)本發(fā)明的第九實施例的錯誤更正系統(tǒng)的方塊圖。
圖11繪示了根據(jù)本發(fā)明的第十實施例的錯誤更正系統(tǒng)的方塊圖。
圖12繪示了根據(jù)本發(fā)明的第十一實施例的錯誤更正系統(tǒng)的方塊圖。
圖13繪示了根據(jù)本發(fā)明的第十二實施例的錯誤更正系統(tǒng)的方塊圖。
圖14繪示了根據(jù)本發(fā)明的第十三實施例的錯誤更正系統(tǒng)的方塊圖。
圖15繪示了根據(jù)本發(fā)明的第十四實施例的錯誤更正系統(tǒng)的方塊圖。
圖16繪示了根據(jù)本發(fā)明的第十五實施例的錯誤更正系統(tǒng)的方塊圖。
圖17繪示了根據(jù)本發(fā)明的第十六實施例的錯誤更正系統(tǒng)的方塊圖。
圖18繪示了根據(jù)本發(fā)明的第十七實施例的錯誤更正系統(tǒng)的方塊圖。
圖19繪示了根據(jù)本發(fā)明的第十八實施例的錯誤更正系統(tǒng)的方塊圖。
圖20繪示了根據(jù)本發(fā)明的第十九實施例的錯誤更正系統(tǒng)的方塊圖。
圖21繪示了對應圖2的錯誤更正系統(tǒng)的錯誤更正方法的流程圖。
圖22繪示了對應圖5的錯誤更正系統(tǒng)的錯誤更正方法的流程圖。
圖23繪示了對應圖6的錯誤更正系統(tǒng)的錯誤更正方法的流程圖。
圖24繪示了對應圖8的錯誤更正系統(tǒng)的錯誤更正方法的流程圖。
圖25繪示了對應圖9～圖25的錯誤更正系統(tǒng)的錯誤更正方法的流程圖。
附圖標號錯誤更正系統(tǒng)100，700，1100，1200，1300，1400，1500，1600，1700，1800，1900，2000，2100，2200，2300，2400，2500，2600，2700，2800。
數(shù)據(jù)緩沖器101，501，1101，1801，2201，2501。
解調(diào)器103，503，1103，1803，2203，2503。
征狀值產(chǎn)生器105，1107。
預先征狀值產(chǎn)生器2507。
征狀值存儲器107，1109，2509，2511。
存儲器2509，2511。
ECC解碼器109，513，1111，1405，1813，2215，2513。
線性EDC確認元件111。
EDC存儲器113，605，1113，1411，1817，2217，2515。
EDC更正器115，603，1115，1413，1819，2219，2517。
預先EDC確認元件601，1105，2205，2505。
預先PI ECC解碼器1201。
預先PI ECC征狀值產(chǎn)生器2001，2301，2701。
存儲器元件1301，1401，1203。
PI征狀值存儲器505，1409，1807，2209。
PI征狀值產(chǎn)生器1407。
預先PI征狀值產(chǎn)生器507，1805，2207。
PO征狀值產(chǎn)生器509，1403，1805，1809，2211。
非線性EDC確認元件1501，1601，1701，1815。
PO征狀值存儲器1811，511，2213。
光盤1102。
具體實施例方式
在說明書及權(quán)利要求書當中使用了某些詞匯來指稱特定的元件。所屬領(lǐng)域中具有通常知識者應可理解，硬件制造商可能會用不同的名詞來稱呼同一個元件。本說明書及權(quán)利要求書并不以名稱的差異來作為區(qū)分元件的方式，而是以元件在功能上的差異來作為區(qū)分的準則。在通篇說明書及權(quán)利要求書當中所提及的“包含”為一開放式的用語，故應解釋成“包含但不限定于”。以外，“耦接”一詞在此包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接于一第二裝置，則代表所述的第一裝置可直接電氣連接于所述的第二裝置，或透過其它裝置或連接手段間接地電氣連接至所述的第二裝置。
圖2繪示了根據(jù)本發(fā)明的第一實施例的錯誤更正系統(tǒng)的方塊圖。如圖2所示，錯誤更正系統(tǒng)1100包含一數(shù)據(jù)緩沖器1101、一解調(diào)器1103、一預先(onthe fly)EDC確認元件1105(如上所述，預先表示數(shù)據(jù)在進入數(shù)據(jù)緩沖器之前被處理)、一征狀值產(chǎn)生器1107、一征狀值存儲器1109、一ECC解碼器1111、一EDC存儲器1113以及一EDC更正器1115。解調(diào)器1103用以接收并解調(diào)來自光盤1102的原始數(shù)據(jù)以產(chǎn)生包含數(shù)據(jù)、PI碼字(PI codeword)和PO碼字(PO codeword)的ECC區(qū)塊。預先EDC確認元件1105用以根據(jù)來自解調(diào)器1105的數(shù)據(jù)施行EDC操作以產(chǎn)生一EDC結(jié)果。數(shù)據(jù)緩沖器1101被用以儲存ECC區(qū)塊以及EDC結(jié)果。征狀值產(chǎn)生器1107根據(jù)儲存在數(shù)據(jù)緩沖器1101內(nèi)的PI碼字和PO碼字產(chǎn)生PI和PO征狀值。征狀值存儲器1109用以儲存PI征狀值和PO征狀值。ECC解碼器111用以根據(jù)征狀值存儲器1109中的PI征狀值和PO征狀值對數(shù)據(jù)緩沖器1101中的ECC區(qū)塊的數(shù)據(jù)施行錯誤更正，并根據(jù)勘誤結(jié)果(errata result)修正征狀值存儲器1109中的PI征狀值和PO征狀值。EDC存儲器1113用以緩沖EDC結(jié)果。EDC更正器1115根據(jù)來自ECC解碼器1111的勘誤結(jié)果修正EDC結(jié)果。
在此例中，下一方向的ECC動作(即錯誤更正動作)是直接讀取來自征狀值存儲器1109。此外，征狀值存儲器1109和EDC存儲器1113可整合至數(shù)據(jù)緩沖器1101，此類的變化亦應在本發(fā)明的范圍之內(nèi)。
錯誤更正系統(tǒng)1100的動作可簡述如下解調(diào)器1103所解調(diào)的數(shù)據(jù)被傳送至預先EDC確認元件1105以及數(shù)據(jù)緩沖器1101，且EDC結(jié)果被儲存至數(shù)據(jù)緩沖器1101。接著當足夠解碼的數(shù)據(jù)被儲存至數(shù)據(jù)緩沖器1101后，開始執(zhí)行以下的動作數(shù)據(jù)緩沖器1101儲存的EDC結(jié)果被讀取并儲存至EDC存儲器1113。數(shù)據(jù)緩沖器1101內(nèi)具有數(shù)據(jù)、PI、PO碼字的ECC區(qū)塊被讀取，PI、PO征狀值根據(jù)PI、PO碼字被產(chǎn)生并被儲存至征狀值存儲器1109，且第一方向的ECC動作被施行。若在數(shù)據(jù)緩沖器1101內(nèi)發(fā)現(xiàn)錯誤數(shù)據(jù)，便更正錯誤，同時ECC解碼器1111內(nèi)的征狀值更正電路(未繪示)更新相對應的征狀值，同時EDC存儲器1113內(nèi)的EDC結(jié)果亦透過EDC更正器1115被更新。接著，下一方向的ECC動作直接讀取征狀值存儲器1109的征狀值，而不會讀取數(shù)據(jù)緩沖器1101中的ECC區(qū)塊而重新計算。兩個方向的ECC動作持續(xù)的交替進行，直到達到預定動作次數(shù)或不再有錯誤數(shù)據(jù)存在為止。
圖3繪示了根據(jù)本發(fā)明的第二實施例的錯誤更正系統(tǒng)1200的方塊圖。與錯誤更正系統(tǒng)1100比較起來，錯誤更正系統(tǒng)1200還包含一預先PI ECC解碼器1201(如前所述，預先是指數(shù)據(jù)在進入數(shù)據(jù)緩沖器之前便被處理)，用以直接對來自解調(diào)器1103的數(shù)據(jù)施行PI ECC動作并根據(jù)勘誤結(jié)果修正數(shù)據(jù)緩沖器1101內(nèi)的ECC結(jié)果。因此，錯誤更正系統(tǒng)1200的動作和錯誤更正系統(tǒng)1100有部份不同。對錯誤更正系統(tǒng)1200而言，來自解調(diào)器1103的數(shù)據(jù)除了上述的元件之外還被送到預先PI ECC解碼器1201，且EDC結(jié)果被儲存在數(shù)據(jù)緩沖器1101中。預先PI ECC解碼器1201對儲存在數(shù)據(jù)緩沖器1101中的數(shù)據(jù)施行預先PI ECC動作，且預先EDC確認元件1105直接對來自解調(diào)器1103的數(shù)據(jù)施行EDC動作。當足夠解碼的數(shù)據(jù)被儲存至數(shù)據(jù)緩沖器1101后的詳細動作與圖2類似，且可由上述說明中輕易推得，故在此不再贅述。
圖4繪示了根據(jù)本發(fā)明的第三實施例的錯誤更正系統(tǒng)1300的方塊圖。與錯誤更正系統(tǒng)1200比較起來，錯誤更正系統(tǒng)1300還包含位于預先EDC確認元件1105以及預先PI ECC解碼器1201之間的存儲元件1301。因此，來自解調(diào)器1103的解調(diào)數(shù)據(jù)的一部份列被儲存于存儲元件1301中。預先PI ECC解碼器1201對存儲元件1301中的ECC區(qū)塊施行一PI ECC動作。而且，預先EDC確認元件1105還耦接至存儲器元件1301以對ECC區(qū)塊中的主數(shù)據(jù)施行EDC動作以產(chǎn)生EDC結(jié)果。錯誤更正系統(tǒng)1300的其它動作和錯誤更正系統(tǒng)1200相同，故在此不再贅述。
圖5繪示了根據(jù)本發(fā)明的第四實施例的錯誤更正系統(tǒng)1400的方塊圖。類似于錯誤更正系統(tǒng)1200，錯誤更正系統(tǒng)1400包含一數(shù)據(jù)緩沖器1101、一解調(diào)器1103、一預先EDC確認元件1105以及一預先PI ECC解碼器1201。然而，錯誤更正系統(tǒng)1400還包含一存儲元件1401、一PO征狀值1403、一ECC解碼器1405、一PI征狀值產(chǎn)生器1407、一PI征狀值存儲器1409、一EDC存儲器1411以及一EDC更正器1413。解調(diào)器1103用以接收并解調(diào)原始數(shù)據(jù)(raw data)以產(chǎn)生ECC區(qū)塊。預先EDC確認元件1105用以對ECC區(qū)塊的主數(shù)據(jù)施行EDC動作以產(chǎn)生EDC結(jié)果。數(shù)據(jù)緩沖器1101用以儲存ECC區(qū)塊和EDC結(jié)果。預先PI ECC解碼器1201用以直接對來自解調(diào)器1103的ECC區(qū)塊的數(shù)據(jù)施行一預先PI ECC動作，并根據(jù)預先PI ECC動作所產(chǎn)生的勘誤結(jié)果修正數(shù)據(jù)緩沖器1101中的EDC結(jié)果。存儲元件1401用以暫時儲存來自數(shù)據(jù)緩沖器1101的ECC區(qū)塊的部份行。PO征狀值產(chǎn)生器1403用以根據(jù)存儲元件1401中的PO碼字產(chǎn)生PO征狀值。PI征狀值存儲器1409用以儲存來自PI征狀值產(chǎn)生器1407的部份PI征狀值。ECC解碼器1405根據(jù)PI征狀值或PO征狀值施行錯誤更正。PI征狀值產(chǎn)生器1407用以根據(jù)存儲元件1401中的ECC區(qū)塊產(chǎn)生PI征狀值。EDC存儲器1411用以儲存EDC結(jié)果。EDC更正器1413用以根據(jù)來自ECC解碼器1405的勘誤結(jié)果更正EDC結(jié)果。
錯誤更正系統(tǒng)1400的動作可簡述如下來自解調(diào)器1103的解調(diào)數(shù)據(jù)被傳送至實時EDC確認元件1105、預先PI ECC解碼器1201以及數(shù)據(jù)緩沖器1101。預先PI ECC解碼器1201直接對來自解調(diào)器1103的ECC區(qū)塊的數(shù)據(jù)施行一預先PI ECC動作，預先EDC確認元件1105計算EDC結(jié)果，其中EDC結(jié)果被儲存至數(shù)據(jù)緩沖器1101，且預先EDC確認元件1105根據(jù)預先PI ECC勘誤結(jié)果更新EDC結(jié)果。接著當足夠解碼的數(shù)據(jù)被儲存至數(shù)據(jù)緩沖器1101后，開始執(zhí)行以下的動作EDC結(jié)果從數(shù)據(jù)緩沖器1101中被讀出并儲存在EDC存儲器1411內(nèi)。ECC區(qū)塊的一部份列被儲存在存儲元件1401中，且PO ECC動作被施行于存儲元件1401的列數(shù)據(jù)上以產(chǎn)生勘誤結(jié)果。接著，數(shù)據(jù)緩沖器1101中的錯誤數(shù)據(jù)被更正且EDC更正器1413根據(jù)勘誤數(shù)據(jù)更新EDC存儲器1411中的EDC結(jié)果。然后，PI征狀值產(chǎn)生器1407自存儲元件1401讀取行已經(jīng)更正的數(shù)據(jù)以產(chǎn)生PI征狀值，其中PI征狀值被儲存在PI征狀值存儲器1409中，在所有的數(shù)據(jù)被PO ECC動作處理后，PI征狀值從PI征狀值存儲器1409中被讀取且PI ECC動作被施行。
接著，存儲元件1401以及數(shù)據(jù)緩沖器1101中的錯誤數(shù)據(jù)被讀取且EDC存儲器中的EDC結(jié)果透過EDC更正器1413被更新。PI和PO ECC動作會持續(xù)交替執(zhí)行直到執(zhí)行次數(shù)達到一預定數(shù)目或沒有錯誤數(shù)據(jù)存在為止。而且，錯誤更正系統(tǒng)1400還可包含一存儲器元件，其位于預先EDC確認元件1105以及預先PI ECC解碼器1201之間。
圖6至圖8所示的實施例與圖3至圖5的實施例相同，其差異在于圖3至圖5所示的EDC確認元件為預先EDC確認元件，也就是EDC確認元件位于數(shù)據(jù)緩沖器之前，但在圖6至圖8所示的實施例中，EDC確認元件位于數(shù)據(jù)緩沖器之后。因此，圖6至圖8所示的實施例與圖3至圖5的實施例在動作上有所不同。
圖6繪示了根據(jù)本發(fā)明的第五實施例的錯誤更正系統(tǒng)1500的方塊圖。請參考圖3和圖6，圖3和圖6的結(jié)構(gòu)相類似，但錯誤更正系統(tǒng)1500具有位于數(shù)據(jù)緩沖器1101之后的非線性EDC確認元件1501，而不是位于數(shù)據(jù)緩沖器1101之前的預先EDC確認元件1105，因此錯誤更正系統(tǒng)1200和錯誤更正系統(tǒng)1500具有不同的動作。
對錯誤更正系統(tǒng)1500而言，解調(diào)器1103所解調(diào)的數(shù)據(jù)被傳送至數(shù)據(jù)緩沖器1101以及預先PI ECC解碼器1201。然后預先PI ECC解碼器1201直接對來自解調(diào)器1103的數(shù)據(jù)施行PI ECC動作。接著當足夠解碼的數(shù)據(jù)被儲存至數(shù)據(jù)緩沖器1101后，開始執(zhí)行以下的動作數(shù)據(jù)緩沖器1101中包含數(shù)據(jù)、以及PI/PO碼字的ECC區(qū)塊被讀取，同時PI、PO征狀值根據(jù)PI、PO碼字被產(chǎn)生并被儲存至征狀值存儲器1109。且第一方向的ECC動作被施行。與ECC區(qū)塊從數(shù)據(jù)緩沖器1101被讀取的同時，非線性EDC確認元件1501對ECC區(qū)塊施行一非線性EDC動作以產(chǎn)生一EDC結(jié)果，且EDC結(jié)果被儲存在EDC存儲器1113中。若發(fā)覺數(shù)據(jù)緩沖器1101中有錯誤數(shù)據(jù)便予以更正，同時相對應的征狀值透過ECC解碼器1111中的一征狀值更正電路(未繪示)被更新，且EDC存儲器1113中的EDC結(jié)果透過EDC更正器1115被更新。接著，下一方向的ECC動作(此例中為PO)直接讀取儲存在征狀值存儲器1109中的征狀值，而不是根據(jù)數(shù)據(jù)緩沖器1101中的數(shù)據(jù)計算征狀值。兩方向的ECC動作會持續(xù)交替執(zhí)行直到執(zhí)行次數(shù)達到一預定數(shù)目或沒有錯誤數(shù)據(jù)存在為止。
須注意的是，關(guān)于線性和非線性EDC動作的詳細描述，可參考美國專利申請?zhí)柕?1/531280的專利，此專利由相同申請人以及相同發(fā)明人所申請。
圖7繪示了根據(jù)本發(fā)明的第六實施例的錯誤更正系統(tǒng)1600的方塊圖。圖4和圖7的結(jié)構(gòu)相類似，但錯誤更正系統(tǒng)1600具有位于數(shù)據(jù)緩沖器1101之后的非線性EDC確認元件1601，而不是位于數(shù)據(jù)緩沖器1101之前的預先EDC確認元件1105，因此錯誤更正系統(tǒng)1300和錯誤更正系統(tǒng)1600具有不同的動作。解調(diào)器1103所解調(diào)的數(shù)據(jù)被儲存至存儲器元件1203。存儲器元件1203用以儲存ECC區(qū)塊的一部份列，然后預先PI ECC解碼器1201用以對存儲器元件1203中的ECC區(qū)塊施行PI ECC動作以產(chǎn)生更正后的ECC區(qū)塊。圖7所示的錯誤更正系統(tǒng)1600接下來的動作和圖6所示的錯誤更正系統(tǒng)1500類似，故在此不再贅述。與圖1所示的現(xiàn)有技術(shù)比較起來，圖7所示的錯誤更正系統(tǒng)1600還包含一預先PI ECC解碼器1201以及存儲器元件1203。而且，圖7所示的錯誤更正系統(tǒng)1600中的EDC確認元件為非線性EDC確認元件而不是線性EDC確認元件。因此，錯誤更正系統(tǒng)1600因為預先PI ECC解碼器1201具有較佳的效能，并可因為存儲器元件1203減少帶寬。而且，非線性EDC確認元件1601的使用亦可協(xié)助克服幀鎖定同步偏移的問題。
圖8繪示了根據(jù)本發(fā)明的第七實施例的錯誤更正系統(tǒng)1700的方塊圖。請參考圖5和圖8，圖5和圖8的結(jié)構(gòu)相類似，但錯誤更正系統(tǒng)1700具有位于數(shù)據(jù)緩沖器1101之后的非線性EDC確認元件1701，而不是位于數(shù)據(jù)緩沖器1101之前的預先EDC確認元件1105，因此錯誤更正系統(tǒng)1400和錯誤更正系統(tǒng)1700具有不同的動作。
對錯誤更正系統(tǒng)1700而言，解調(diào)器1103所解調(diào)的數(shù)據(jù)被傳送至數(shù)據(jù)緩沖器1101以及預先PI ECC解碼器1201。然后預先PI ECC解碼器1201直接對來自解調(diào)器1103的數(shù)據(jù)施行PI ECC動作。接著當足夠解碼的數(shù)據(jù)被儲存至數(shù)據(jù)緩沖器1101后，開始執(zhí)行以下的動作ECC區(qū)塊自數(shù)據(jù)緩沖器1101被讀取，且非線性EDC確認元件1701對ECC區(qū)塊施行非線性EDC動作以產(chǎn)生一EDC結(jié)果，此EDC結(jié)果被儲存至EDC存儲器1411中。
數(shù)據(jù)緩沖器1101中的ECC區(qū)塊的部份行被讀取并儲存至存儲器元件1401，且一PO ECC動作被施行在存儲器元件1401的行數(shù)據(jù)中以產(chǎn)生勘誤結(jié)果。然后EDC存儲器1411中的EDC結(jié)果透過EDC更正器1413根據(jù)勘誤結(jié)果被更新。然后，PI征狀值產(chǎn)生器自存儲器元件1401讀取行被更正的數(shù)據(jù)以產(chǎn)生PI征狀值，且此PI征狀值被儲存在PI征狀值存儲器1409中。在所有行數(shù)據(jù)皆被PO ECC動作處理后，PI征狀值自PI征狀值存儲器1409被讀取且PI ECC動作被執(zhí)行。接著，存儲器元件1401以及數(shù)據(jù)緩沖器1101中的錯誤數(shù)據(jù)被更正且EDC存儲器1411中的EDC結(jié)果透過EDC更正器1413被相對應的更新。
圖9至圖12繪示了根據(jù)本發(fā)明的其它實施例，其亦具有數(shù)據(jù)緩沖器之后的EDC確認元件。圖9繪示了根據(jù)本發(fā)明的第八實施例的錯誤更正系統(tǒng)1800。如圖9所示，錯誤更正系統(tǒng)1800包含一數(shù)據(jù)緩沖器1801、一解調(diào)器1803、一預先PI征狀值產(chǎn)生器1805、一PI征狀值存儲器1807、一PO征狀值產(chǎn)生器1809、一PO征狀值存儲器1811、一ECC解碼器1813、一非線性EDC確認元件1815、一EDC存儲器1817以及一EDC更正器1819。解調(diào)器1803用以接收并解調(diào)來自光盤的原始數(shù)據(jù)以產(chǎn)生包含數(shù)據(jù)、PI碼字以及PO碼字的的ECC區(qū)塊。數(shù)據(jù)緩沖器1801用以儲存ECC區(qū)塊。預先PI征狀值產(chǎn)生器1805用以根據(jù)ECC區(qū)塊的PI碼字產(chǎn)生PI征狀值。PI征狀值存儲器1807用以儲存PI征狀值。PO征狀值產(chǎn)生器1805用以根據(jù)ECC區(qū)塊的PO碼字產(chǎn)生PO征狀值。非線性EDC確認元件1815用以對ECC區(qū)塊的主數(shù)據(jù)施行非線性EDC動作以產(chǎn)生EDC結(jié)果。
PO征狀值存儲器1811用以儲存PO征狀值。ECC解碼器1813根據(jù)PI征狀值存儲器1807中的PI征狀值對ECC區(qū)塊施行PI ECC動作以產(chǎn)生PIECC勘誤結(jié)果，以及根據(jù)PO征狀值存儲器1811中的PO征狀值對ECC區(qū)塊施行POI ECC動作以產(chǎn)生PO ECC勘誤結(jié)果。EDC存儲器1817用以儲存EDC結(jié)果。EDC更正器1819根據(jù)來自ECC解碼器1813的PI ECC勘誤結(jié)果或PO ECC勘誤結(jié)果更正EDC結(jié)果。
錯誤更正系統(tǒng)1800的動作可簡述如下來自解調(diào)器1803的數(shù)據(jù)被傳送至預先PI征狀值產(chǎn)生器1805以及數(shù)據(jù)緩沖器1801，且PI征狀值被儲存在PI征狀值存儲器1807中。接著當足夠解碼的數(shù)據(jù)被儲存至數(shù)據(jù)緩沖器1801后，開始執(zhí)行以下的動作。ECC解碼器1813根據(jù)PI征狀值存儲器1807中的PI征狀值對數(shù)據(jù)緩沖器1801內(nèi)的數(shù)據(jù)施行一PI ECC動作，同時ECC解碼器1813內(nèi)一征狀值更正電路相對應的更新PI征狀值存儲器1807中的征狀值，且同時EDC更正器1819相對應的更新EDC存儲器1817中的EDC結(jié)果。
而且，ECC區(qū)塊自數(shù)據(jù)緩沖器1801被讀取，且PO征狀值產(chǎn)生器1809產(chǎn)生PO征狀值，其被儲存在PO征狀值存儲器1811內(nèi)，且ECC解碼器1813和非線性EDC確認元件1815分別根據(jù)征狀值結(jié)果施行PO ECC動作以及對數(shù)據(jù)緩沖器1801中的主數(shù)據(jù)施行非線性EDC動作，其中非線性EDC動作的結(jié)果被儲存在EDC存儲器1817中。ECC解碼器1813更正數(shù)據(jù)緩沖器1801中的錯誤數(shù)據(jù)，同時ECC解碼器1813內(nèi)一征狀值更正電路相對應的更新征狀值存儲器1807中的征狀值，且同時EDC更正器1819相對應的更新EDC存儲器1817中的EDC結(jié)果。
下一方向的ECC動作直接讀取儲存在征狀值存儲器1811中的征狀值，而不是根據(jù)數(shù)據(jù)緩沖器1801中的數(shù)據(jù)計算征狀值。PI和PO ECC動作會持續(xù)交替執(zhí)行直到執(zhí)行次數(shù)達到一預定數(shù)目或沒有錯誤數(shù)據(jù)存在為止。
PI征狀值存儲器1807可被整合至數(shù)據(jù)緩沖器1801，如圖10所示。圖10繪示了根據(jù)本發(fā)明的第九實施例的錯誤更正系統(tǒng)1900的方塊圖。除了PI征狀值存儲器1807外，圖10所示的錯誤更正系統(tǒng)1900與圖9繪示的錯誤更正系統(tǒng)1800大致相同，因此錯誤更正系統(tǒng)1900的元件的連接方式以及動作會和錯誤更正系統(tǒng)1800不同。
錯誤更正系統(tǒng)1900的動作可簡述如下。來自解調(diào)器1803的解調(diào)數(shù)據(jù)被傳送至預先PI征狀值產(chǎn)生器1805以及數(shù)據(jù)緩沖器1801，且PI征狀值被儲存在數(shù)據(jù)緩沖器1801中。接著當足夠解碼的數(shù)據(jù)被儲存至數(shù)據(jù)緩沖器1801后，開始執(zhí)行以下的動作ECC解碼器1813根據(jù)儲存在數(shù)據(jù)緩沖器1801內(nèi)的PI征狀值施行一PI ECC動作并更正數(shù)據(jù)緩沖器1801內(nèi)的數(shù)據(jù)，同時ECC解碼器1813內(nèi)的征狀值更正電路(未繪示)更新相對應的征狀值，同時EDC存儲器1817內(nèi)的EDC結(jié)果亦透過EDC更正器1819被更新。接著ECC區(qū)塊從數(shù)據(jù)緩沖器1801被讀出且PO征狀值產(chǎn)生器1809根據(jù)ECC區(qū)塊產(chǎn)生PO征狀值，PO征狀值被儲存在PO征狀值存儲器1811內(nèi)。在PO征狀值產(chǎn)生器1809計算PO征狀值后，PO ECC動作被執(zhí)行。ECC解碼器1813和非線性EDC確認元件1815分別根據(jù)征狀值結(jié)果施行POECC動作以及對數(shù)據(jù)緩沖器1801中的數(shù)據(jù)施行非線性EDC動作，其中非線性EDC動作的結(jié)果被儲存在EDC存儲器1817中。ECC解碼器1813更正數(shù)據(jù)緩沖器1801中的錯誤數(shù)據(jù)，同時ECC解碼器1813內(nèi)一征狀值更正電路相對應的更新PO征狀值存儲器1811中的PO征狀值以及數(shù)據(jù)緩沖器1801中的PI征狀值，且同時EDC更正器1819相對應的更新EDC存儲器1817中的EDC結(jié)果。
下一方向的ECC動作直接讀取儲存在PO征狀值存儲器1811中或數(shù)據(jù)緩沖器1801中的征狀值，而不是根據(jù)數(shù)據(jù)緩沖器1801中的數(shù)據(jù)計算征狀值。PI和PO ECC動作會持續(xù)交替執(zhí)行直到執(zhí)行次數(shù)達到一預定數(shù)目或沒有錯誤數(shù)據(jù)存在為止。
預先PI征狀值產(chǎn)生器1805可被整合至預先PI ECC解碼器中，如圖11所示。圖11繪示了根據(jù)本發(fā)明的第十實施例的錯誤更正系統(tǒng)2000的方塊圖。在此實施例中，來自解調(diào)頻器1803的解調(diào)頻數(shù)據(jù)被傳送至預先PI ECC征狀值產(chǎn)生器2001以及數(shù)據(jù)緩沖器1801，且預先PI ECC征狀值產(chǎn)生器2001中的征狀值產(chǎn)生器產(chǎn)生PI征狀值并儲存在PI征狀值存儲器1807之內(nèi)。預先PI ECC征狀值產(chǎn)生器2001直接對來自解調(diào)器1803的數(shù)據(jù)施行PI ECC動作，且預先PI ECC征狀值產(chǎn)生器2001中的征狀值更正電路相對應的修正PI征狀值存儲器1807內(nèi)的PI征狀值。
接著當足夠解碼的數(shù)據(jù)被儲存至數(shù)據(jù)緩沖器1801后，開始執(zhí)行以下的動作。ECC區(qū)塊從數(shù)據(jù)緩沖器1801被讀取，PO征狀值產(chǎn)生器1809產(chǎn)生PO征狀值并儲存在PO征狀值1811中。ECC解碼器1813以及非線性EDC確認元件1815分別在數(shù)據(jù)緩沖器1801中的數(shù)據(jù)上根據(jù)征狀值結(jié)果施行第一方向的ECC動作以及非線性EDC動作。其中非線性EDC動作的結(jié)果被儲存在EDC存儲器1817中。然后，ECC解碼器1813更正數(shù)據(jù)緩沖器1801中的錯誤數(shù)據(jù)，ECC解碼器1813中的征狀值更正電路相對應的更正PI征狀值存儲器1807和PO征狀值存儲器1811中的PI和PO征狀值，EDC存儲器1817內(nèi)的EDC結(jié)果亦透過EDC更正器1819被更新。下一方向的ECC動作直接讀取儲存在征狀值存儲器1807中的征狀值，而不是根據(jù)數(shù)據(jù)緩沖器1801中的數(shù)據(jù)計算征狀值。PI和PO ECC動作會持續(xù)交替執(zhí)行直到執(zhí)行次數(shù)達到一預定數(shù)目或沒有錯誤數(shù)據(jù)存在為止。
圖11中的PI征狀值存儲器1807可被整合至數(shù)據(jù)緩沖器1801，如圖12所示。圖12繪示了根據(jù)本發(fā)明的第十一實施例的錯誤更正系統(tǒng)2100的方塊圖。在此實施例中，PI征狀值被儲存在數(shù)據(jù)緩沖器1801中而不是PI征狀值存儲器1807。其它動作與錯誤更正系統(tǒng)2000的動作相同，故在此不再贅述。
圖13至圖15繪示了本發(fā)明的其它實施例的方塊圖。這些實施例在數(shù)據(jù)緩沖器前具有預先EDC確認元件，征狀值產(chǎn)生器或是一預先ECC元件，且在數(shù)據(jù)緩沖器之后具有相同的元件。
圖13繪示了根據(jù)本發(fā)明的第十二實施例的錯誤更正系統(tǒng)2200的方塊圖。如圖13所示，錯誤更正系統(tǒng)2200包含一數(shù)據(jù)緩沖器2201、一解調(diào)器2203、一預先EDC確認元件2205、一預先PI征狀值產(chǎn)生器2207、一PI征狀值存儲器2209、一PO征狀值產(chǎn)生器2211、一PO征狀值存儲器2213、一ECC解碼器2215、一EDC存儲器2217、以及一EDC更正器2219。解調(diào)器2213用以接收應解調(diào)來自光盤的原始數(shù)據(jù)以產(chǎn)生包含數(shù)據(jù)、PI碼字以及PO碼字的ECC區(qū)塊。預先EDC確認元件2205用以施行一EDC動作在來自解調(diào)器2203的主數(shù)據(jù)上以產(chǎn)生一EDC結(jié)果。數(shù)據(jù)緩沖器2203用以儲存ECC區(qū)塊和EDC結(jié)果。預先PI征狀值產(chǎn)生器2207用以根據(jù)來自解調(diào)器2201的ECC區(qū)塊產(chǎn)生PI征狀值。PO征狀值存儲器2209用以儲存來自PO征狀值產(chǎn)生器2213的PO征狀值。ECC解碼器2215根據(jù)PI或PO征狀值執(zhí)行ECC動作以產(chǎn)生勘誤結(jié)果。EDC存儲器2217用以儲存EDC結(jié)果。EDC更正器2219用以根據(jù)來自ECC解碼器2215的勘誤結(jié)果更正EDC結(jié)果。
錯誤更正系統(tǒng)2200的動作可如下所述。來自解調(diào)器2203的解調(diào)數(shù)據(jù)被傳送到PI征狀值產(chǎn)生電路2207、預先EDC確認元件2205以及數(shù)據(jù)緩沖器2201，其中PI征狀值被儲存在PI征狀值存儲器2209內(nèi)且EDC結(jié)果被儲存在數(shù)據(jù)緩沖器2201內(nèi)。接著當足夠解碼的數(shù)據(jù)被儲存至數(shù)據(jù)緩沖器2201后，開始執(zhí)行以下的動作。
數(shù)據(jù)緩沖器2201內(nèi)的EDC結(jié)果被讀取且儲存在EDC存儲器2217內(nèi)。ECC解碼器2215根據(jù)儲存在PI征狀值存儲器2209內(nèi)的PI征狀值施行一方向的ECC動作，同時ECC解碼器2215內(nèi)的征狀值更正電路(未繪示)更新PI征狀值存儲器2209和PO征狀值存儲器2213內(nèi)的PI和PO征狀值，同時EDC存儲器2217內(nèi)的EDC結(jié)果亦透過EDC更正器2219被更新。數(shù)據(jù)緩沖器2201中的ECC區(qū)塊被讀取且PO征狀值產(chǎn)生器2211計算PO征狀值并儲存在PO征狀值存儲器2213內(nèi)。當一方向的ECC動作被完成后，下一方向的ECC動作直接讀取儲存在征狀值存儲器2209和2211中的征狀值，而不是根據(jù)數(shù)據(jù)緩沖器2201中的數(shù)據(jù)計算征狀值。兩方向的ECC動作會持續(xù)交替執(zhí)行直到執(zhí)行次數(shù)達到一預定數(shù)目或沒有錯誤數(shù)據(jù)存在為止。
圖14繪示了根據(jù)本發(fā)明之第十三實施例的錯誤更正系統(tǒng)700的方塊圖。如圖14所示，錯誤更正系統(tǒng)700包含一數(shù)據(jù)緩沖器501、一解調(diào)器503、一預先EDC確認元件601、一預先PI征狀值產(chǎn)生器507、一PI征狀值存儲器505、一PO征狀值產(chǎn)生器509、一PO征狀值存儲器511、一ECC解碼器513、一EDC存儲器605、以及一EDC更正器603。ECC解碼器513根據(jù)PI或PO征狀值執(zhí)行ECC動作以產(chǎn)生勘誤結(jié)果。EDC存儲器605用以儲存EDC結(jié)果。EDC更正器603用以根據(jù)來自ECC解碼器513的勘誤結(jié)果更正EDC結(jié)果。
錯誤更正系統(tǒng)700的動作可如下所述。來自解調(diào)器503的解調(diào)數(shù)據(jù)被傳送到PI征狀值產(chǎn)生電路507、預先EDC確認元件601以及數(shù)據(jù)緩沖器501，其中PI征狀值被儲存在PI征狀值存儲器505內(nèi)且EDC結(jié)果被儲存在數(shù)據(jù)緩沖器501內(nèi)。接著當足夠解碼的數(shù)據(jù)被儲存至數(shù)據(jù)緩沖器501后，開始執(zhí)行以下的動作。
數(shù)據(jù)緩沖器501內(nèi)的EDC結(jié)果被讀取且儲存在EDC存儲器605內(nèi)。ECC解碼器513根據(jù)儲存在數(shù)據(jù)緩沖器501內(nèi)的PI征狀值施行一方向的ECC動作，同時ECC解碼器513內(nèi)的征狀值更正電路(未繪示)更新征狀值存儲器511內(nèi)的PI和PO征狀值，同時EDC存儲器605內(nèi)的EDC結(jié)果亦透過EDC更正器603被更新。數(shù)據(jù)緩沖器501中的ECC區(qū)塊被讀取且PO征狀值產(chǎn)生器509計算PO征狀值并儲存征狀值存儲器511內(nèi)。當一方向的ECC動作被完成后，下一方向的ECC動作直接讀取儲存在征狀值存儲器511中的征狀值，而不是根據(jù)數(shù)據(jù)緩沖器501中的數(shù)據(jù)計算征狀值。兩方向的ECC動作會持續(xù)交替執(zhí)行直到執(zhí)行次數(shù)達到一預定數(shù)目或沒有錯誤數(shù)據(jù)存在為止。
圖15繪示了根據(jù)本發(fā)明的第十四實施例的錯誤更正系統(tǒng)2300的方塊圖。與圖13中所示的錯誤更正系統(tǒng)2200比較起來，錯誤更正系統(tǒng)2300更具有一預先PI ECC征狀值產(chǎn)生器2301，且預先PI征狀值產(chǎn)生器2207被整合至預先PI ECC征狀值產(chǎn)生器2301中。因此錯誤更正系統(tǒng)2200和2300的連接關(guān)系和動作有所不同。
錯誤更正系統(tǒng)2300的動作可如下所示來自解調(diào)器2203的解調(diào)數(shù)據(jù)被傳送到預先PI ECC征狀值產(chǎn)生器2301、預先EDC確認元件2205以及數(shù)據(jù)緩沖器2201，其中PI征狀值被儲存在PI征狀值存儲器2209內(nèi)且EDC結(jié)果被儲存在數(shù)據(jù)緩沖器2201內(nèi)。接著當足夠解碼的數(shù)據(jù)被儲存至數(shù)據(jù)緩沖器2201后，開始執(zhí)行以下的動作。數(shù)據(jù)緩沖器2201內(nèi)的EDC結(jié)果被讀取并被儲存在EDC存儲器2217中，且PO征狀值產(chǎn)生器2211計算PO征狀值并儲存在PO征狀值存儲器中。ECC解碼器2215根據(jù)PO征狀值施行一方向的ECC動作，同時ECC解碼器2215內(nèi)的征狀值更正電路(未繪示)更新PO征狀值存儲器2213內(nèi)相對應的PO征狀值，同時EDC存儲器2217內(nèi)的EDC結(jié)果亦透過EDC更正器2219被更新。
接著ECC解碼器2215根據(jù)PI征狀值施行另一方向的ECC動作，同時ECC解碼器2215內(nèi)的征狀值更正電路(未繪示)更新征狀值存儲器2213內(nèi)相對應的征狀值，同時EDC存儲器2217內(nèi)的EDC結(jié)果亦透過EDC更正器2219被更新。下一方向的ECC動作直接讀取儲存在PI征狀值存儲器2209和PO征狀值存儲器2211中的征狀值。兩方向的ECC動作會持續(xù)交替執(zhí)行直到執(zhí)行次數(shù)達到一預定數(shù)目或沒有錯誤數(shù)據(jù)存在為止。
錯誤更正系統(tǒng)2300中的PI征狀值存儲器2209可被整合于數(shù)據(jù)緩沖器中，如圖16所示。圖16繪示了根據(jù)本發(fā)明的第十五實施例的錯誤更正系統(tǒng)2400的方塊圖。在錯誤更正系統(tǒng)2400中，來自預先PI ECC征狀值產(chǎn)生器2301的PI征狀值被儲存至數(shù)據(jù)緩沖器2201中，而不是PI征狀值存儲器2209。由于錯誤更正系統(tǒng)2400的動作可由錯誤更正系統(tǒng)2300的描述以及錯誤更正系統(tǒng)2400的結(jié)構(gòu)輕易推得，故在此不再贅述。
圖17至圖20繪示了本發(fā)明的其它實施例的方塊圖。這些實施例在數(shù)據(jù)緩沖器前具有預先EDC確認元件，征狀值產(chǎn)生器或是一征狀值存儲器，且在數(shù)據(jù)緩沖器之后具有相同的元件。
圖17繪示了根據(jù)本發(fā)明的第十六實施例的錯誤更正系統(tǒng)的方塊圖。如圖17所示，錯誤更正系統(tǒng)2500包含一數(shù)據(jù)緩沖器2501、一解調(diào)器2503、一預先EDC確認裝置2505、一預先征狀值產(chǎn)生器2507、存儲器2509和2511、一ECC解碼器2513、一EDC存儲器2515、以及一EDC更正器2517。解調(diào)器2503用以接收應解調(diào)來自光盤的原始數(shù)據(jù)以產(chǎn)生包含數(shù)據(jù)、PI碼字以及PO碼字的ECC區(qū)塊。數(shù)據(jù)緩沖器2501用以儲存ECC區(qū)塊。預先征狀值產(chǎn)生器2507用以根據(jù)PI碼字或PO碼字產(chǎn)生征狀值。存儲器2509用以儲存來自預先征狀值產(chǎn)生器2507的征狀值。存儲器2511用以儲存來自數(shù)據(jù)緩沖器2511的征狀值。ECC解碼器2513用以根據(jù)儲存在存儲器2511內(nèi)的征狀值施行PI或PO ECC動作以產(chǎn)生PI或PO勘誤結(jié)果。EDC存儲器2515用以儲存來自數(shù)據(jù)緩沖器2501的EDC結(jié)果。EDC更正器2517用以根據(jù)來自ECC解碼器2517的PI或PO戡誤結(jié)果更正EDC結(jié)果。
錯誤更正系統(tǒng)2500的動作可簡述如下。來自解調(diào)器2503的解調(diào)數(shù)據(jù)被傳送至數(shù)據(jù)緩沖器2501、預先EDC確認裝置2505、預先征狀值產(chǎn)生器2507。征狀值結(jié)果以及EDC結(jié)果被儲存在數(shù)據(jù)緩沖器2501中。
接著當足夠解碼的數(shù)據(jù)被儲存至數(shù)據(jù)緩沖器2501后，開始執(zhí)行以下的動作。EDC結(jié)果被讀取至EDC存儲器2515。征狀值結(jié)果被讀取至存儲器2511，ECC解碼器2513施行一方向的ECC動作，同時ECC解碼器2513內(nèi)的征狀值更正電路(未繪示)更新相對應的征狀值，同時EDC存儲器2515內(nèi)的EDC結(jié)果亦透過EDC更正器2517被更新。此種動作將持續(xù)到每一列都被更新為止。
在所有列都被更正完后，ECC解碼器2513根據(jù)PO征狀值結(jié)果施行另一方向的ECC動作，同時ECC解碼器2513內(nèi)的征狀值更正電路(未繪示)更新相對應的征狀值，同時EDC存儲器2515內(nèi)的EDC結(jié)果亦透過EDC更正器2517被更新。此種動作將持續(xù)到每一行都被更新為止。
在所有行都被處理完后，下一方向的ECC動作直接讀取儲存在存儲器2511中的征狀值，而不是根據(jù)數(shù)據(jù)緩沖器2501中的數(shù)據(jù)計算征狀值。兩方向的ECC動作會持續(xù)交替執(zhí)行直到執(zhí)行次數(shù)達到一預定數(shù)目或沒有錯誤數(shù)據(jù)存在為止。
錯誤更正系統(tǒng)2500所示的存儲器2511的征狀值結(jié)果并不限定于儲存至數(shù)據(jù)緩沖器2501，如圖18所示，因此錯誤更正系統(tǒng)2500和2600的連接關(guān)系和動作會有所不同。圖18繪示了根據(jù)本發(fā)明的第十七實施例的錯誤更正系統(tǒng)的方塊圖。錯誤更正系統(tǒng)2500的動作可簡述如下。來自解調(diào)器2503的解調(diào)數(shù)據(jù)被傳送至數(shù)據(jù)緩沖器2501、預先EDC確認裝置2505、預先征狀值產(chǎn)生器2507。征狀值結(jié)果被儲存在存儲器2509，而EDC結(jié)果被儲存在數(shù)據(jù)緩沖器2501中。
接著當足夠解碼的數(shù)據(jù)被儲存至數(shù)據(jù)緩沖器2501后，開始執(zhí)行以下的動作。EDC結(jié)果被讀取至EDC存儲器2515。ECC解碼器2513根據(jù)存儲器2509內(nèi)的征狀值施行一方向的ECC動作，同時ECC解碼器2513內(nèi)的征狀值更正電路(未繪示)更新存儲器2509內(nèi)相對應的征狀值，同時EDC存儲器2515內(nèi)的EDC結(jié)果亦透過EDC更正器2517被更新。此種動作將持續(xù)到每一列都被更新為止。
在所有列都被更正完后，ECC解碼器2513根據(jù)PO征狀值結(jié)果施行另一方向的ECC動作，同時ECC解碼器2513內(nèi)的征狀值更正電路(未繪示)更新相對應的征狀值，同時EDC存儲器2515內(nèi)的EDC結(jié)果亦透過EDC更正器2517被更新。此種動作將持續(xù)到每一行都被更新為止。
在所有行都被處理完后，下一方向的ECC動作直接讀取儲存在存儲器2511中的征狀值，而不是根據(jù)數(shù)據(jù)緩沖器2501中的數(shù)據(jù)計算征狀值。兩方向的ECC動作會持續(xù)交替執(zhí)行直到執(zhí)行次數(shù)達到一預定數(shù)目或沒有錯誤數(shù)據(jù)存在為止。
錯誤更正系統(tǒng)2500還可包含一預先PI ECC征狀值產(chǎn)生器2701，如圖19所示。圖19繪示了根據(jù)本發(fā)明的第十八實施例的錯誤更正系統(tǒng)2700的方塊圖，其動作如下所示。來自解調(diào)器2503的解調(diào)數(shù)據(jù)被傳送至數(shù)據(jù)緩沖器2501、預先EDC確認裝置2505以及預先征狀值產(chǎn)生器2507。征狀值結(jié)果以及EDC結(jié)果被儲存在數(shù)據(jù)緩沖器2501中。
預先PI ECC征狀值產(chǎn)生器2701根據(jù)征狀值產(chǎn)生器的征狀值對數(shù)據(jù)緩沖器2501中的ECC區(qū)塊施行一PI ECC動作以產(chǎn)生征狀值結(jié)果以及EDC結(jié)果，都被儲存在數(shù)據(jù)緩沖器2501中。同時ECC解碼器2513內(nèi)的征狀值更正電路(未繪示)更新征狀值存儲器內(nèi)相對應的征狀值，同時數(shù)據(jù)緩沖器2501內(nèi)的EDC結(jié)果亦透過EDC更正器2517被更新。
接著當足夠解碼的數(shù)據(jù)被儲存至數(shù)據(jù)緩沖器2501后，開始執(zhí)行以下的動作。征狀值結(jié)果被讀取至存儲器2511，ECC解碼器2513施行一方向的ECC動作，同時ECC解碼器2513內(nèi)的征狀值更正電路(未繪示)更新相對應的征狀值，同時EDC存儲器2515內(nèi)的EDC結(jié)果亦透過EDC更正器2517被更新。
然后PI征狀值結(jié)果被讀取至存儲器2511，ECC解碼器2513施行另一方向的ECC動作，同時ECC解碼器2513內(nèi)的征狀值更正電路(未繪示)更新相對應的征狀值，同時EDC存儲器2515內(nèi)的EDC結(jié)果亦透過EDC更正器2517被更新。
下一方向的ECC動作直接讀取儲存在存儲器2511中的征狀值，而不是根據(jù)數(shù)據(jù)緩沖器2501中的數(shù)據(jù)計算征狀值。兩方向的ECC動作會持續(xù)交替執(zhí)行直到執(zhí)行次數(shù)達到一預定數(shù)目或沒有錯誤數(shù)據(jù)存在為止。
存儲器2511的征狀值結(jié)果并不限定于儲存至數(shù)據(jù)緩沖器2501，如圖20所示，因此錯誤更正系統(tǒng)2700和2800的動作和連接關(guān)系有所不同。圖20繪示了根據(jù)本發(fā)明的第十九實施例的錯誤更正系統(tǒng)2800的方塊圖，其動作可如下所述。來自解調(diào)器2503的解調(diào)數(shù)據(jù)被傳送至數(shù)據(jù)緩沖器2501、預先EDC確認裝置2505以及預先征狀值產(chǎn)生器2507。
預先PI ECC征狀值產(chǎn)生器2701根據(jù)征狀值產(chǎn)生器的征狀值對數(shù)據(jù)緩沖器2501中的ECC區(qū)塊施行一PI ECC動作以更新存儲器2509內(nèi)的征狀值。征狀值結(jié)果被儲存在存儲器2509以及EDC結(jié)果儲存在數(shù)據(jù)緩沖器2501內(nèi)。同時ECC解碼器2513內(nèi)的征狀值更正電路(未繪示)更新存儲器2509內(nèi)相對應的征狀值，同時EDC存儲器內(nèi)2515的EDC結(jié)果亦透過EDC更正器2517被更新。
接著當足夠解碼的數(shù)據(jù)被儲存至數(shù)據(jù)緩沖器2501后，開始執(zhí)行以下的動作。EDC結(jié)果被讀取至EDC存儲器2515。ECC解碼器2513根據(jù)存儲器2509內(nèi)的征狀值施行另一方向的ECC動作，同時ECC解碼器2513內(nèi)的征狀值更正電路(未繪示)更新相對應的征狀值，同時EDC存儲器2515內(nèi)的EDC結(jié)果亦透過EDC更正器2517被更新。
然后PI征狀值結(jié)果被讀取至存儲器2509，ECC解碼器2513施行一方向的ECC動作，同時ECC解碼器2513內(nèi)的征狀值更正電路(未繪示)更新相對應的征狀值，同時EDC存儲器2515內(nèi)的EDC結(jié)果亦透過EDC更正器2517被更新。
下一方向的ECC動作直接讀取儲存在存儲器2509中的征狀值，而不是根據(jù)數(shù)據(jù)緩沖器2501中的數(shù)據(jù)計算征狀值。兩方向的ECC動作會持續(xù)交替執(zhí)行直到執(zhí)行次數(shù)達到一預定數(shù)目或沒有錯誤數(shù)據(jù)存在為止。
圖21繪示了圖2所示的錯誤更正系統(tǒng)1100的錯誤更正方法。此方法包含
步驟3001接收并解調(diào)原始數(shù)據(jù)以產(chǎn)生一ECC區(qū)塊；步驟3003根據(jù)所述的ECC區(qū)塊的數(shù)據(jù)施行一EDC動作以產(chǎn)生一EDC結(jié)果；步驟3005儲存所述的ECC區(qū)塊和所述的EDC結(jié)果；步驟3007根據(jù)儲存的所述的ECC區(qū)塊的一PI碼字和一PO碼字產(chǎn)生至少一征狀值；步驟3009根據(jù)所述的征狀值施行一ECC動作；步驟3011根據(jù)所述的ECC動作的結(jié)果以更正所述的EDC結(jié)果。
根據(jù)PI或PO征狀值的ECC動作將不斷交替重復直到重復的數(shù)量到一預定值或沒有錯誤數(shù)據(jù)存在為止。
若此方法對應于圖3所示的錯誤更正系統(tǒng)1200，其更包含對來自步驟3001的ECC區(qū)塊施行一PI ECC動作，以更正錯誤數(shù)據(jù)并根據(jù)PI ECC動作的結(jié)果修正EDC結(jié)果。
若此方法對應于圖4所示的錯誤更正系統(tǒng)，其更包含儲存來自步驟3001的ECC區(qū)塊，并施行一PI ECC動作在儲存的ECC區(qū)塊上。而且，步驟3003更在PI ECC動作之后施行EDC動作以產(chǎn)生EDC結(jié)果。
其它詳細特征已揭露于圖2至圖4的描述當中，故在此不再贅述。
圖22繪示了對應圖5所示的錯誤更正系統(tǒng)1400的錯誤更正方法，其包含步驟3101接收并解調(diào)原始數(shù)據(jù)以產(chǎn)生一ECC區(qū)塊；步驟3103根據(jù)所述的ECC區(qū)塊的數(shù)據(jù)施行一EDC動作以產(chǎn)生一EDC結(jié)果；步驟3105儲存ECC區(qū)塊和所述的EDC結(jié)果；步驟3107對所述的ECC區(qū)塊施行一PI ECC動作，以更正所述的ECC區(qū)塊，并用以根據(jù)所述的PI ECC動作的一結(jié)果更正所述的EDC結(jié)果；步驟3109儲存一部份的所述的儲存ECC區(qū)塊；
步驟3111根據(jù)步驟3109中儲存的所述的ECC區(qū)塊的一PO碼字產(chǎn)生一PO征狀值；步驟3113根據(jù)所述的ECC區(qū)塊的一PI碼字產(chǎn)生一PI征狀值；步驟3115根據(jù)所述的PI征狀值以及所述的PO征狀值至少其一施行一ECC動作；以及步驟3117根據(jù)所述的ECC動作的一結(jié)果更正所述的EDC結(jié)果。
根據(jù)PI或PO征狀值的ECC動作將不斷交替重復直到重復的數(shù)量到一預定值或沒有錯誤數(shù)據(jù)存在為止。
此外其它細節(jié)已揭示在圖5的描述中，故于此省略。
圖23繪示了對應圖6所示的錯誤更正系統(tǒng)1500的錯誤更正方法，其包含步驟3201接收并解調(diào)原始數(shù)據(jù)以產(chǎn)生一ECC區(qū)塊；步驟3203對來自步驟3201的ECC區(qū)塊施行一PI ECC動作以產(chǎn)生更正后ECC區(qū)塊；步驟3205儲存ECC區(qū)塊以及更正后ECC區(qū)塊；步驟3207對步驟3205中儲存的ECC區(qū)塊施行一非線性EDC動作以產(chǎn)生EDC結(jié)果；步驟3209根據(jù)步驟3205中儲存的ECC區(qū)塊的PI碼字和PO碼字產(chǎn)生至少一征狀值；步驟3211根據(jù)征狀值施行一ECC動作；步驟3213根據(jù)ECC動作的結(jié)果更正EDC結(jié)果。
此方法的征狀值包含PI征狀值和PO征狀值至少其一。根據(jù)PI或PO征狀值的ECC動作將不斷交替重復直到重復的數(shù)量到一預定值或沒有錯誤數(shù)據(jù)存在為止。
若圖21所示的方法對應于圖7所示的錯誤更正系統(tǒng)1600，其更包含儲存來自步驟3201中的部份ECC區(qū)塊。其它變化可由前述說明中得知。
若圖21所示的方法對應于圖12所示的錯誤更正系統(tǒng)2100，步驟3209產(chǎn)生欲儲存的PO征狀值，步驟3203產(chǎn)生PI征狀值，且PI和PO征狀值被儲存至不同的儲存元件。此外若圖21所示的方法對應于第12圖所示的錯誤更正系統(tǒng)2100，此方法還包含為步驟3011儲存步驟3203所產(chǎn)生的PI征狀值。
其它詳細特征已揭露于圖6、圖7、圖11以及圖12的描述當中，故在此不再贅述。
圖24繪示了對應圖8所示的錯誤更正系統(tǒng)1700的錯誤更正方法，其包含步驟3301接收并解調(diào)原始數(shù)據(jù)以產(chǎn)生一ECC區(qū)塊；步驟3303儲存ECC區(qū)塊以及更正后ECC區(qū)塊；步驟3305在來自步驟3301的ECC區(qū)塊上施行一PI ECC動作以產(chǎn)生更正后ECC區(qū)塊；步驟3307根據(jù)步驟3303中的ECC區(qū)塊施行非線性EDC動作以產(chǎn)生EDC結(jié)果；步驟3309根據(jù)步驟3303中的ECC區(qū)塊的PO碼字產(chǎn)生一PO征狀值；步驟3311對步驟3303中的ECC區(qū)塊根據(jù)PI征狀值或PO征狀值施行ECC動作；步驟3313根據(jù)步驟3303中的ECC區(qū)塊的PI碼字產(chǎn)生一PI征狀值；步驟3315根據(jù)所述的ECC動作的一結(jié)果更正所述的EDC結(jié)果。
其它詳細特征已揭露于圖8的描述當中，故在此不再贅述。
圖25繪示了對應圖9～圖20所示的錯誤更正系統(tǒng)1800與1900的錯誤更正方法。
步驟3401接收并解調(diào)原始數(shù)據(jù)以產(chǎn)生一ECC區(qū)塊；步驟3403根據(jù)步驟3401中的ECC區(qū)塊的PI碼字產(chǎn)生一PI征狀值；步驟3405儲存ECC區(qū)塊；
步驟3407根據(jù)步驟3405中的ECC區(qū)塊的PO碼字產(chǎn)生一PO征狀值；步驟3409根據(jù)步驟3405中的ECC區(qū)塊施行非線性EDC動作以產(chǎn)生EDC結(jié)果；步驟3411根據(jù)PI征狀值和PO征狀值至少其一施行一ECC動作；步驟3413根據(jù)ECC動作的結(jié)果更正EDC結(jié)果。
此方法的征狀值包含PI征狀值和PO征狀值至少其一。根據(jù)PI或PO征狀值的ECC動作將不斷交替重復直到重復的數(shù)量到一預定值或沒有錯誤數(shù)據(jù)存在為止。
若圖25所示的方法對應于第13和14圖所示的錯誤更正系統(tǒng)。此方法更根據(jù)步驟3405中儲存的ECC區(qū)塊產(chǎn)生PO征狀值，且步驟3403更用以產(chǎn)生PI征狀值。
此外若圖25所示的方法對應于第15和16圖所示的錯誤更正系統(tǒng)，步驟3403更施行一PI ECC動作。
若圖25所示的方法對應于圖17所示的錯誤更正系統(tǒng)，更包含儲存征狀值并提供征狀值給步驟3409。
若圖25所示的方法對應于圖19所示的錯誤更正系統(tǒng)，更包含儲存征狀值并提供征狀值給步驟3409。
若圖25所示的方法對應于圖20所示的錯誤更正系統(tǒng)，更包含更正步驟3405中儲存的ECC區(qū)塊的數(shù)據(jù)以及EDC結(jié)果，并更正儲存的征狀值。
前述的系統(tǒng)具有不同的結(jié)構(gòu)以及不同的好處。舉例來說，征狀值存儲器和征狀值更正電路的使用可以降低數(shù)據(jù)緩沖器的帶寬消耗，EDC存儲器和EDC更正器的使用亦可以降低數(shù)據(jù)緩沖器的帶寬消耗。而且，本發(fā)明提供了使用征狀值存儲器、征狀值更正電路、EDC存儲器和EDC更正器、以及PI、PO ECC以提供不同型態(tài)的錯誤更正系統(tǒng)。因此本發(fā)明可以符合不同的需求。
以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明申請專利范圍所做的均等變化與修飾，皆應屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種錯誤更正系統(tǒng)，其特征在于，所述的錯誤更正系統(tǒng)包含一解調(diào)器，用以接收并解調(diào)原始數(shù)據(jù)以產(chǎn)生一ECC區(qū)塊；一預先PI征狀值產(chǎn)生器，耦接至所述的解調(diào)器，根據(jù)來自所述的解調(diào)器的所述的ECC區(qū)塊產(chǎn)生一PI征狀值；一數(shù)據(jù)緩沖器，用以儲存所述的ECC區(qū)塊；一PO征狀值產(chǎn)生器，用以根據(jù)所述的數(shù)據(jù)緩沖器中的所述的ECC區(qū)塊產(chǎn)生一PO征狀值；一EDC確認元件，用以根據(jù)所述的數(shù)據(jù)緩沖器內(nèi)的所述的ECC區(qū)塊產(chǎn)生一EDC結(jié)果；一ECC解碼器，用以根據(jù)所述的PI征狀值和所述的PO征狀值其中至少之一施行一ECC動作；以及一EDC更正器，用以根據(jù)所述的ECC動作的一結(jié)果更正所述的EDC結(jié)果。
2.根據(jù)權(quán)利要求1所述的錯誤更正系統(tǒng)，其特征在于，所述的錯誤更正系統(tǒng)還包含一PI征狀值存儲器以儲存所述的PI征狀值。
3.根據(jù)權(quán)利要求1所述的錯誤更正系統(tǒng)，其特征在于，其中所述的EDC存儲器整合至所述的數(shù)據(jù)緩沖器。
4.根據(jù)權(quán)利要求1所述的錯誤更正系統(tǒng)，其特征在于，其中所述的預先PI征狀值產(chǎn)生器被整合至施行一PI ECC動作的一預先PI ECC解碼器。
5.根據(jù)權(quán)利要求4所述的錯誤更正系統(tǒng)，其特征在于，所述的錯誤更正系統(tǒng)還包含一存儲器，耦接至所述的ECC解碼器和所述的數(shù)據(jù)緩沖器之間，以儲存來自所述的數(shù)據(jù)緩沖器的所述的PI征狀值并提供所述的PI征狀值給所述的ECC解碼器。
6.根據(jù)權(quán)利要求1所述的錯誤更正系統(tǒng)，其特征在于，其中所述的原始數(shù)據(jù)儲存在一光盤片內(nèi)。
7.根據(jù)權(quán)利要求1所述的錯誤更正系統(tǒng)，其特征在于，所述的錯誤更正系統(tǒng)還包含一預先PI ECC解碼器，用以更正儲存在所述的數(shù)據(jù)緩沖器內(nèi)的所述的ECC區(qū)塊和所述的EDC結(jié)果，并用以更正儲存在所述的征狀值存儲器內(nèi)的所述的征狀值。
8.根據(jù)權(quán)利要求7所述的錯誤更正系統(tǒng)，其特征在于，所述的錯誤更正系統(tǒng)還包含一存儲器，耦接至所述的ECC解碼器和所述的數(shù)據(jù)緩沖器之間，以儲存來自所述的數(shù)據(jù)緩沖器的所述的PI征狀值并提供所述的PI征狀值給所述的ECC解碼器。
9.根據(jù)權(quán)利要求1所述的錯誤更正系統(tǒng)，其特征在于，其中所述的征狀值存儲器被整合至所述的數(shù)據(jù)緩沖器。
10.根據(jù)權(quán)利要求1所述的錯誤更正系統(tǒng)，其特征在于，其中所述的EDC確認元件耦接至所述的解調(diào)器以施行一EDC動作。
11.一種錯誤更正方法，包含(a)接收并解調(diào)原始數(shù)據(jù)以產(chǎn)生一ECC區(qū)塊；(b)根據(jù)來自所述的步驟(a)的所述的ECC區(qū)塊產(chǎn)生一PI征狀值；(c)儲存所述的ECC區(qū)塊；(d)根據(jù)所述的步驟(c)中儲存的所述的ECC區(qū)塊的一PO碼字產(chǎn)生一PO征狀值；(e)根據(jù)所述的步驟(c)中儲存的所述的ECC區(qū)塊產(chǎn)生一EDC結(jié)果；(f)根據(jù)所述的PI征狀值和所述的PO征狀值其中至少之一施行一ECC動作；以及(g)根據(jù)所述的ECC動作的結(jié)果更正所述的EDC結(jié)果。
12.根據(jù)權(quán)利要求11所述的錯誤更正方法，還包含儲存所述的步驟(b)所產(chǎn)生的所述的征狀值。
13.根據(jù)權(quán)利要求11所述的錯誤更正方法，還包含儲存所述的EDC結(jié)果。
14.根據(jù)權(quán)利要求11所述的錯誤更正方法，其中所述的原始數(shù)據(jù)儲存在一光盤片內(nèi)。
15.根據(jù)權(quán)利要求11所述的錯誤更正方法，其中所述的錯誤更正方法還包含根據(jù)儲存在所述的步驟(c)內(nèi)的所述的ECC區(qū)塊產(chǎn)生所述的PO征狀值，且所述的步驟(b)用以產(chǎn)生所述的PI征狀值。
16.根據(jù)權(quán)利要求15所述的錯誤更正方法，還包含儲存所述的PO征狀值。
17.根據(jù)權(quán)利要求11所述的錯誤更正方法，其中所述的步驟(b)更施行一PI ECC動作。
18.根據(jù)權(quán)利要求17所述的錯誤更正方法，還包含儲存所述的征狀值并提供所述的征狀值給所述的步驟(e)。
19.根據(jù)權(quán)利要求11所述的錯誤更正方法，還包含更正儲存在所述的步驟(c)中儲存的所述的ECC區(qū)塊和所述的EDC結(jié)果，并用以更正所儲存的所述的征狀值。
20.根據(jù)權(quán)利要求11所述的錯誤更正方法，還包含儲存所述的征狀值并提供所述的征狀值給所述的步驟(e)。
全文摘要
一種錯誤更正系統(tǒng)，包含一解調(diào)器，用以接收并解調(diào)原始數(shù)據(jù)以產(chǎn)生一ECC區(qū)塊；一預先PI征狀值產(chǎn)生器，耦接至所述的解調(diào)器，根據(jù)來自所述的解調(diào)器的所述的ECC區(qū)塊產(chǎn)生一PI征狀值；一數(shù)據(jù)緩沖器，用以儲存所述的ECC區(qū)塊；一PO征狀值產(chǎn)生器，用以根據(jù)所述的數(shù)據(jù)緩沖器中的所述的ECC區(qū)塊產(chǎn)生一PO征狀值；一EDC確認元件，用以根據(jù)所述的數(shù)據(jù)緩沖器內(nèi)的所述的ECC區(qū)塊產(chǎn)生一EDC結(jié)果；一ECC解碼器，用以根據(jù)所述的PI征狀值和所述的PO征狀值其中至少其一施行一ECC動作；以及一EDC更正器，用以根據(jù)所述的ECC動作的結(jié)果更正所述的EDC結(jié)果。
文檔編號G11B20/18GK101075468SQ20071010260
公開日2007年11月21日 申請日期2007年4月23日 優(yōu)先權(quán)日2006年4月21日
發(fā)明者簡國龍 申請人:聯(lián)發(fā)科技股份有限公司