專利名稱：存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲器，尤其涉及一種具備位線和字線的存儲器。
背景技術(shù)：
以往，公知的有在以相互交叉的方式配置了位線及字線的交叉位置上、設(shè)置有包括鐵電體電容器的存儲器單元的存儲器(鐵電體存儲器)。該存儲器在讀出存儲器單元的數(shù)據(jù)時，進(jìn)行完讀出動作后進(jìn)行再寫入動作。
圖9是用于說明現(xiàn)有的鐵電體存儲器的動作的電壓波形圖。另外，圖9中的位線(H)是輸出對應(yīng)于數(shù)據(jù)“H”的讀出電壓的位線，圖9中的位線(L)是輸出對應(yīng)于數(shù)據(jù)“L”的讀出電壓的位線。參照圖9，作為現(xiàn)有的鐵電體存儲器的讀出動作及再寫入動作，在T101～T103的期間(1周期)內(nèi)完成。
具體而言，T101期間是進(jìn)行讀出動作的期間。該T101期間中，選擇字線的電位為Vcc，非選擇字線的電位為0V。另外，位線(H)及位線(L)處于浮置狀態(tài)。由此，位線(H)上讀出數(shù)據(jù)“H”，并且位線(L)上讀出數(shù)據(jù)“L”。另外，通過讀出動作而使對應(yīng)位線(H)及位線(L)的存儲器單位都處于寫入有數(shù)據(jù)“L”的狀態(tài)。另外，T102期間是進(jìn)行第一再寫入動作的期間。該T102期間中，選擇字線的電位為Vcc，并且非選擇字線的電位為1/3Vcc。而且，位線(H)的電位為0V并且位線(L)的電位為2/3Vcc。由此，在對應(yīng)位線(H)的存儲器單元上再寫入數(shù)據(jù)(L)，并且在對應(yīng)位線(L)的存儲器單元上什么也未寫入。另外，T103期間是進(jìn)行第二再寫入動作的期間。該T103期間中，選擇字線的電位為0V并且非選擇字線的電位為2/3Vcc。還有，位線(H)的電位為Vcc并且位線(L)的電位為1/3Vcc。由此，在對應(yīng)位線(H)的存儲器單元上寫入數(shù)據(jù)“H”，并且在對應(yīng)位線(L)的存儲器單元上什么也未寫入。
現(xiàn)有的鐵電體存儲器中，按照上述方式對位線及字線的各自的電位進(jìn)行控制，由此，在T101期間進(jìn)行數(shù)據(jù)的讀出，并且在T102及T103期間進(jìn)行數(shù)據(jù)的再寫入。
但是，特開2005-38573號公報所公開的現(xiàn)有的鐵電體存儲器中，如圖9所示，在T101期間(讀出動作)及T102期間(第一再寫入動作)之間，設(shè)置有將讀出動作及第一再寫入動作所對應(yīng)的電壓以外的其他電壓(0V)施加到選擇字線及位線(L)的期間。在T102期間(第一再寫入動作)及T103期間(第二再寫入動作)之間，設(shè)置有將第一再寫入動作及第二再寫入動作所對應(yīng)的電壓以外的其他電壓(0V)施加到非選擇字線及位線(L)的期間。為此，特開2005-38573號公報中，具有包括讀出動作、第一再寫入動作及第二再寫入動作各一次的1周期所需時間變長的不便。其結(jié)果，存在鐵電體存儲器高速運(yùn)作變得困難的問題。

發(fā)明內(nèi)容
本發(fā)明是為了解決上述的問題而作成的，該發(fā)明的一個目的在于提供一種可高速運(yùn)作的存儲器。
為了達(dá)成上述目的，基于本發(fā)明的一側(cè)面的存儲器具備以相互交叉的方式配置的位線及字線、和在位線及字線的交叉位置上配置的存儲器單元。因而，在讀出存儲器單元的數(shù)據(jù)時，進(jìn)行讀出動作以及由多個動作構(gòu)成的再寫入動作，在讀出存儲器單元的數(shù)據(jù)時所進(jìn)行的讀出動作以及由多個動作構(gòu)成的再寫入動作，通過針對位線及字線的施加電壓轉(zhuǎn)變?yōu)閷?yīng)于各動作的施加電壓來使其開始，在讀出存儲器單元的數(shù)據(jù)之際所進(jìn)行的各動作在轉(zhuǎn)移時，將針對位線及字線的施加電壓從轉(zhuǎn)移前的動作所對應(yīng)的施加電壓直接轉(zhuǎn)變?yōu)檗D(zhuǎn)移后的動作所對應(yīng)的施加電壓。


圖1是用于說明本發(fā)明的第一實(shí)施方式相關(guān)的鐵電體存儲器的全體結(jié)構(gòu)的框圖。
圖2是表示圖1所示的第一實(shí)施方式相關(guān)的鐵電體存儲器的讀出放大器的內(nèi)部結(jié)構(gòu)的電路圖。
圖3是用于說明本發(fā)明的第一實(shí)施方式相關(guān)的鐵電體存儲器的動作的電壓波形圖。
圖4是用于說明本發(fā)明的第一實(shí)施方式相關(guān)的鐵電體存儲器的動作的電壓波形圖。
圖5是用于對為了確認(rèn)第一實(shí)施方式的效果所施行的實(shí)驗(yàn)進(jìn)行說明的電壓波形圖。
圖6是表示為了確認(rèn)第一實(shí)施方式的效果所施行的實(shí)驗(yàn)的測量結(jié)果(分極反相電荷量的變化)的圖表。
圖7是用于說明本發(fā)明的第二實(shí)施方式相關(guān)的鐵電體存儲器的動作的電壓波形圖。
圖8是用于說明本發(fā)明的第二實(shí)施方式相關(guān)的鐵電體存儲器的動作的電壓波形圖。
圖9是用于說明現(xiàn)有的鐵電體存儲器的動作的電壓波形圖。
具體實(shí)施例方式
以下，基于附圖對本發(fā)明的實(shí)施方式進(jìn)行說明。
(第一實(shí)施方式)首先，參照圖1及圖2，對第一實(shí)施方式相關(guān)的鐵電體存儲器的結(jié)構(gòu)進(jìn)行說明。
如圖1所示，第一實(shí)施方式相關(guān)的鐵電體存儲器具備存儲器單元陣列1、讀出放大器2、列譯碼器3、行譯碼器4、位線源驅(qū)動器5、字線源驅(qū)動器6、電壓生成電路7、列地址緩存器8、行地址緩存器9、光放大器10、讀出放大器11、輸入緩沖器12、輸出緩沖器13、和動作控制電路14。還有，讀出放大器是本發(fā)明的“保持部”的一例。
在存儲器單元陣列1上交叉地配置有多根位線BL和多根字線WL。位線BL介由讀出放大器2與列譯碼器3連接，并且字線WL與行譯碼器4連接。另外，在多根位線BL和多根字線WL的各交叉位置上設(shè)置有鐵電體電容器15a或15b。該鐵電體電容器15a(15b)由位線BL、字線WL、和在位線BL及字線WL之間配置的鐵電體膜(未圖示)構(gòu)成。因而，第一實(shí)施方式中，由兩個鐵電體電容器15a及15b構(gòu)成一個存儲器單元16。
另外，對保護(hù)數(shù)據(jù)“H”的存儲器單元16而言，在一方的鐵電體電容器15a上保持?jǐn)?shù)據(jù)“H”，并且在另一方的鐵電體電容器15b上保持?jǐn)?shù)據(jù)“L”。另一方面，對保護(hù)數(shù)據(jù)“L”的存儲器單元16而言，在一方的鐵電體電容器15a上保持?jǐn)?shù)據(jù)“L”，并且在另一方的鐵電體電容器15b上保持?jǐn)?shù)據(jù)“H”。
另外，位線源驅(qū)動器5及字線源驅(qū)動器6分別與讀出放大器2及行譯碼器4連接。另外，向位線源驅(qū)動器5及字線源驅(qū)動器6供給具有由電壓生成電路7生成的規(guī)定電位(Vcc、1/3Vcc或2/3Vcc)的信號。另外，列地址緩存器8及行地址緩存器9分別與列譯碼器3及行譯碼器4連接。另外，光放大器10及讀出放大器11與讀出放大器2連接，并且輸入緩沖器12及輸出緩沖器13分別與光放大器10及讀出放大器11連接。另外，動作控制電路14與列譯碼器3、位線源驅(qū)動器5、字線源驅(qū)動器6、列地址緩存器8、行地址緩存器9、光放大器10及讀出放大器11連接。
另外，如圖2所示，讀出放大器2包括用于控制位線BL的電位的位線控制部17、和用于對從存儲器單元16輸出到位線BL的讀出電壓進(jìn)行保持及放大的放大部18。還有，圖2中，與鐵電體電容器15a連接的位線BL設(shè)為位線BLT，與鐵電體電容器15b連接的位線BL設(shè)為位線BLB。
位線控制部17包括6個n溝道晶體管21～26、和4個p溝道晶體管27～30。n溝道晶體管21及22的源極與位線BLT連接，并且n溝道晶體管23及24的源極與位線BLB連接。另外，向n溝道晶體管21及23的漏極供給來自位線源驅(qū)動器5(參照圖1)的位線源信號HSYN，并且向n溝道晶體管22及24的漏極供給來自位線源驅(qū)動器5的位線源信號LSYN。另外，n溝道晶體管21及24的柵極與放大部18的節(jié)點(diǎn)SNT連接，并且n溝道晶體管22及23的柵極與放大部18的節(jié)點(diǎn)SNB連接。
另外，p溝道晶體管27及28的漏極與位線BLT連接，并且p溝道晶體管29及30的漏極與位線BLB連接。還有，向p溝道晶體管27及29的源極供給來自位線源驅(qū)動器5(參照圖1)的位線源信號HSYP，并且向p溝道晶體管28及30的漏極供給來自位線源驅(qū)動器5的位線源信號LSYP。另外，p溝道晶體管27及30的柵極與放大部18的節(jié)點(diǎn)SNB連接，并且p溝道晶體管28及29的柵極與放大部18的節(jié)點(diǎn)SNT連接。
另外，n溝道晶體管25的漏極與位線BLT連接，并且其源極與放大部18的節(jié)點(diǎn)SNT連接。還有，n溝道晶體管26的漏極與位線BLB連接，并且其源極與放大部18的節(jié)點(diǎn)SNB連接。而且，向n溝道晶體管25及26的柵極供給來自位線源驅(qū)動器5(參照圖1)的鎖存信號BLTG。
另外，放大部18包括兩個反相電路31及32。反相電路31由p溝道晶體管31a及n溝道晶體管31b構(gòu)成，反相電路32由p溝道晶體管32a及n溝道晶體管32b構(gòu)成。另外，反相電路31的輸出端子(節(jié)點(diǎn)SNT)與反相電路32的輸入端子(p溝道晶體管32a及n溝道晶體管32b的柵極)連接。并且，反相電路32的輸出端子(節(jié)點(diǎn)SNB)與反相電路31的輸入端子(p溝道晶體管31a及n溝道晶體管31b的柵極)連接。另外，向p溝道晶體管31a及32a的元件供給來自位線源驅(qū)動器5(參照圖1)的信號VSP，并且向n溝道晶體管31b及32b的源極供給來自位線源驅(qū)動器5的信號VSN。還有，信號VSP(信號VSN)隨著未圖示的讀出放大器激活信號的電位變?yōu)閂cc而為Vcc(Vss)，并且隨著讀出放大器激活信號變?yōu)閂ss而為Vss(Vcc)。
接著，參照圖1～圖4，對第一實(shí)施方式相關(guān)的鐵電體存儲器的讀出動作及在寫入動作進(jìn)行說明。以下，為了簡化說明，對一個讀出放大器2及與其連接的存儲器單元16中的動作進(jìn)行說明。還有，以下的動作說明中，假設(shè)所選擇的存儲器單元16上保持?jǐn)?shù)據(jù)“H”。也就是，假設(shè)在構(gòu)成所選擇的存儲器單元16的鐵電體電容器15a及15b上分別保持?jǐn)?shù)據(jù)“H”及數(shù)據(jù)“L”。另外，以下的動作說明中，將所選擇的存儲器單元16稱為選擇存儲器單元16，并且將非選擇的存儲器單元16稱為非選擇存儲器單元16。另外，將所選擇的字線WL稱為選擇字線WL，并且將非選擇的字線WL稱為非選擇字線WL。
如圖3所示，第一實(shí)施方式相關(guān)的鐵電體存儲器的讀出動作及在再寫入動作在T1～T6期間(1周期)內(nèi)進(jìn)行。該第一實(shí)施方式中，在T1至T4的中途為止的期間進(jìn)行讀出動作。還有，第一實(shí)施方式的讀出動作包括對輸出到位線BL的讀出電壓進(jìn)行保持的保持動作、和對所保持的讀出電壓進(jìn)行放大的放大動作。
另外，在T3及T4期間進(jìn)行第一再寫入動作，并且在T5及T6期間進(jìn)行第二再寫入動作。也就是，第一實(shí)施方式中，在進(jìn)行讀出動作的T3期間開始第一再寫入動作。還有，第一實(shí)施方式的第一再寫入動作(T3及T4期間)不僅是用于再寫入數(shù)據(jù)的動作，并且是用于抑制非選擇存儲器單元16的干擾(disturb)的動作。也就是，第一實(shí)施方式中，通過第二再寫入動作(T5及T6的期間)進(jìn)行數(shù)據(jù)的再寫入。以下，對T1～T6期間的各動作進(jìn)行具體的說明。
(T1期間)首先，如圖3所示，T1期間中，將針對選擇字線WL及非選擇字線EL的施加電壓保持為Vss。另外，將位線BLT及位線BLB保持為浮置狀態(tài)。并且，將鎖存信號BLTG的電位保持為Vcc。還有，將讀出放大器激活信號SA的電位保護(hù)為Vss，并且將信號VSP及VSN的各自的電位保持為Vss及Vcc。將位線源信HSYP及LSYP的電位保持為Vcc，并且將位線源信號HSYN及LSYN的電位保持為Vss。另外，T1期間(初始狀態(tài))中，由于鎖存信號BLTG的電位為Vcc，所以圖2所示的用于連接位線BLT和放大部18(節(jié)點(diǎn)SNT)的位線控制部17的n溝道晶體管25處于導(dǎo)通狀態(tài)，并且用于連接位線BLB和放大部18(節(jié)點(diǎn)SNB)的位線控制部17的n溝道晶體管26處于導(dǎo)通狀態(tài)。
(T2期間)該T2期間，如圖3所示，通過針對選擇字線WL的施加電壓從Vss轉(zhuǎn)變(shift)為Vcc，從而在位線BLT及BLB上產(chǎn)生讀出電壓。還有，在位線BLT及BLB上產(chǎn)生的讀出電壓比2/3Vcc小得多。此時，如圖2所示，位線BLT上產(chǎn)生的讀出電壓介由位線控制部17的導(dǎo)通狀態(tài)的n溝道晶體管25傳遞給放大部18的節(jié)點(diǎn)SNT。另外，位線BLB上產(chǎn)生的讀出電壓介由位線控制部17的導(dǎo)通狀態(tài)的n溝道晶體管26傳遞給放大部18的節(jié)點(diǎn)SNB。然后，通過將鎖存信號BLTG從Vcc下降為Vss(參照圖3)，而使n溝道晶體管25及26處于截止?fàn)顟B(tài)。由此，位線BLT及BLB和放大部18電氣分離。其結(jié)果，在放大部18的節(jié)點(diǎn)SNT上保持位線BLT所產(chǎn)生的讀出電壓，并且在放大部18的節(jié)點(diǎn)SNB上保持位線BLB所產(chǎn)生的讀出電壓。
然后，將位線BLT上產(chǎn)生的讀出電壓從放大部18(節(jié)點(diǎn)SNT)供給位線控制部17的n溝道晶體管21及24的柵極和p溝道晶體管28及29的柵極。另外，將位線BLB上產(chǎn)生的讀出電壓從放大部18(節(jié)點(diǎn)SNB)供給位線控制部17的n溝道晶體管22及23的柵極和p溝道晶體管27及30的柵極。
還有，通過實(shí)施上述的讀出動作，使選擇存儲器單元16所包括的鐵電體電容器15a上保持的數(shù)據(jù)“H”破壞。具體而言，在選擇存儲器單元16所包括的鐵電體電容器15a中寫入數(shù)據(jù)“L”。另一方面，在選擇存儲器單元16所包括的鐵電體電容器15b中寫入數(shù)據(jù)“L”。
(T3期間)該T3期間中，如圖3所示，將針對選擇字線WL的施加電壓從對應(yīng)讀出動作的施加電壓(Vcc)直接轉(zhuǎn)變?yōu)閷?yīng)第一再寫入動作的施加電壓(Vcc)。另外，將針對非選擇字線WL的施加電壓從對應(yīng)讀出動作的施加電壓(Vss)直接轉(zhuǎn)變?yōu)閷?yīng)第一再寫入動作的施加電壓(1/3Vcc)。并且，將位線源信號HSYP及LSYP的電位從Vcc下降為2/3Vcc，同時將位線源信號HSYN及LSYN的電位從Vss上升為2/3Vcc。
由此，如圖2所示，位線控制部17中，2/3Vcc的位線源信號HSYP及位線源信號LSYP的任一個被供給源極的p溝道晶體管27～30中，供給柵極的讀出電壓比2/3Vcc小得多，由此柵極和源極間的電壓差的絕對值變得比閾值電壓的絕對值大。為此，p溝道晶體管27～30處于導(dǎo)通狀態(tài)。因而，介由導(dǎo)通狀態(tài)的p溝道晶體管27及28，將2/3Vcc的位線源信號HSYP及LSYP供給位線BLT。并且，介由導(dǎo)通狀態(tài)的p溝道晶體管29及30，將2/3Vcc的位線源信號HSYP及LSYP供給位線BLB。此時，位線控制部17的n溝道晶體管21～24處于截止?fàn)顟B(tài)。其結(jié)果，如圖3所示，針對位線BLT及BLB的施加電壓從對應(yīng)讀出動作的施加電壓(讀出電壓)直接轉(zhuǎn)變?yōu)閷?yīng)第一再寫入動作的施加電壓(2/3Vcc)。由此，在選擇存儲器單元16所包括的鐵電體電容器15a及15b中，在基于所放大的讀出電壓進(jìn)行的數(shù)據(jù)判斷結(jié)束為止，未進(jìn)行任何寫入。
并且，T3期間中，讀出放大器激活信號SA的電位從Vss上升到Vcc。由此，如圖2所示，向放大部18的p溝道晶體管31a及32a的源極所供給的信號VSP(參照圖3)的電位從Vss上升到Vcc。另外，向放大部18的n溝道晶體管31b及32b的源極所供給的信號VSN(參照圖3)的電位從Vcc下降到Vss。此時，放大部18中，p溝道晶體管31a的柵極源極間的電壓差的絕對值比閾值電壓的絕對值大，而使p溝道晶體管31a處于導(dǎo)通狀態(tài)。并且，n溝道晶體管32b的柵極源極間的電壓差的絕對值比閾值電壓的絕對值大，而使n溝道晶體管32b處于導(dǎo)通狀態(tài)。也就是，放大部18被激活。
由此，介由導(dǎo)通狀態(tài)的p溝道晶體管31a向放大部18的節(jié)點(diǎn)SNT供給Vcc的信號VSP，并且介由導(dǎo)通狀態(tài)的n溝道晶體管32b向放大部18的節(jié)點(diǎn)SNB供給Vss的信號VSN。其結(jié)果，放大部18的節(jié)點(diǎn)SNT所保持的對應(yīng)位線BLT的讀出電壓上升為Vcc，并且放大部18的節(jié)點(diǎn)SNB所保持的對應(yīng)位線BLB的讀出電壓下降為Vss。也就是，放大部18中，對應(yīng)位線BLT的讀出電壓和對應(yīng)位線BLB的讀出電壓之間的差被放大。該放大部18的放大動作從T3期間開始持續(xù)至T5期間(參照圖3)結(jié)束為止。因而，在基于所放大的讀出電壓進(jìn)行完數(shù)據(jù)判斷后，介由圖1所示的讀出放大器11及輸出緩沖器13，將對應(yīng)讀出電壓的信號向外部輸出。
另外，如圖2所示，將所放大的對應(yīng)位線BLT的Vcc的讀出電壓從放大部18(節(jié)點(diǎn)SNT)供給位線控制部17的n溝道晶體管21及24的柵極和p溝道晶體管28及29的柵極。并且，將所放大的對應(yīng)位線BLB的Vss的讀出電壓從放大部18(節(jié)點(diǎn)SNB)供給位線控制部17的n溝道晶體管22及23的柵極和p溝道晶體管27及30的柵極。由此，n溝道晶體管21及24處于導(dǎo)通狀態(tài)，并且n溝道晶體管22及23處于截止?fàn)顟B(tài)。另外，p溝道晶體管27及30處于導(dǎo)通狀態(tài)，并且p溝道晶體管28及29處于截止?fàn)顟B(tài)。
另外，在上述T3期間中，如圖4所示，向與位線BLT連接的選擇存儲器單元16所包括的鐵電體電容器15a(參照圖2)施加+1/3Vcc的電壓。并且，向與位線BLB連接的選擇存儲器單元16所包括的鐵電體電容器15b(參照圖2)也施加+1/3Vcc的電壓。另外，向與位線BLT連接的非選擇存儲器單元16所包括的鐵電體電容器15a施加-1/3Vcc的電壓。并且，向與位線BLB連接的非選擇存儲器單元16所包括的鐵電體電容器15b也施加-1/3Vcc的電壓。
(T4期間)該T4期間中，如圖3所示，將位線源信號HSYP及HSYN的電位從2/3Vcc下降為Vss，并且將位線源信號LSYP及LSYN的電位保持為2/3Vcc。
此時，如圖2所示，位線控制部17中，介由導(dǎo)通狀態(tài)的n溝道晶體管21將Vss的位線源信號HSYN供給位線BLT，并且介由導(dǎo)通狀態(tài)的n溝道晶體管24將2/3Vcc的位線源信號LSYN供給位線BLB。還有，介由導(dǎo)通狀態(tài)的p溝道晶體管27，向位線BLT也供給Vss的位線源信號HSYP，并且介由導(dǎo)通狀態(tài)的p溝道晶體管30向位線BLB也供給2/3Vcc的位線源信號LSYP。其結(jié)果，如圖3所示，針對位線BLT的施加電壓從2/3Vcc轉(zhuǎn)變?yōu)閂ss，并且針對位線BLB的施加電壓保持為2/3Vcc。
還有，在上述T4期間中，在選擇存儲器單元16所包括的鐵電體電容器15a中再寫入數(shù)據(jù)“L”。另一方面，在選擇存儲器單元所包括的鐵電體電容器15b中未進(jìn)行任何再寫。
另外，上述T4期間中，如圖4所示，向與位線BLT連接的選擇存儲器單元16所包括的鐵電體電容器15a(參照圖2)施加+Vcc的電壓。并且，向與位線BLB連接的選擇存儲器單元16所包括的鐵電體電容器15b(參照圖2)施加+1/3Vcc的電壓。另外，向與位線BLT連接的非選擇存儲器單元16所包括的鐵電體電容器15a施加+1/3Vcc的電壓。并且，向與位線BLB連接的非選擇存儲器單元16所包括的鐵電體電容器15b施加-1/3Vcc的電壓。
(T5期間)該T5期間中，如圖3所示，將針對選擇字線WL的施加電壓從對應(yīng)第一再寫入動作的施加電壓(Vcc)直接轉(zhuǎn)變?yōu)閷?yīng)第二再寫入動作的施加電壓(Vss)。另外，將針對非選擇字線WL的施加電壓從對應(yīng)第一再寫入動作的施加電壓(1/3Vcc)直接轉(zhuǎn)變?yōu)閷?yīng)第二再寫入動作的施加電壓(2/3Vcc)。并且，將位線源信號HSYP及LSYP的電位從Vss增加為Vcc，同時將位線源信號HSYN及LSYN的電位從2/3Vcc下降為1/3Vcc。
此時，如圖2所示，位線控制部17中，介由導(dǎo)通狀態(tài)的n溝道晶體管21將Vcc的位線源信號HSYN供給位線BLT，并且介由導(dǎo)通狀態(tài)的p溝道晶體管27將Vcc的位線源信號HSYP供給位線BLT。還有，介由導(dǎo)通狀態(tài)的n溝道晶體管24，向位線BLB供給1/3Vcc的位線源信號LSYN，并且介由導(dǎo)通狀態(tài)的p溝道晶體管30向位線BLB供給1/3Vcc的位線源信號LSYP。其結(jié)果，如圖3所示，針對位線BLT的施加電壓從對應(yīng)第一再寫入動作的施加電壓(Vss)直接轉(zhuǎn)變?yōu)閷?yīng)第二再寫入動作的施加電壓(Vcc)。并且針對位線BLB的施加電壓，從對應(yīng)第一再寫入動作的施加電壓(2/3Vcc)直接轉(zhuǎn)變?yōu)閷?yīng)第二再寫入動作的施加電壓(1/3Vcc)。
另外，T5期間中，讀出放大器激活信號SA從Vcc下降為Vss。由此，如圖2所示，向放大部18的p溝道晶體管31a及32a的源極所供給的信號VSP(參照圖3)的電位從Vcc下降為Vss。另外，向放大部18的n溝道晶體管31b及32b的源極所供給的信號VSN(參照圖3)從Vss上升為Vcc。由此，放大部18所包括的所有的晶體管處于截止?fàn)顟B(tài)，而使放大部18處于非激活狀態(tài)。因而，基于放大部18的讀出電壓的放大動作結(jié)束。
另外，上述T5期間中，如圖4所示，向與位線BLT連接的選擇存儲器單元16所包括的鐵電體電容器15a(參照圖2)施加-Vcc的電壓。并且，向與位線BLB連接的選擇存儲器單元16所包括的鐵電體電容器15b(參照圖2)施加-1/3Vcc的電壓。另外，向與位線BLT連接的非選擇存儲器單元16所包括的鐵電體電容器15a(參照圖2)施加-1/3Vcc的電壓。并且，向與位線BLB連接的非選擇存儲器單元16所包括的鐵電體電容器15b(參照圖2)施加+1/3Vcc的電壓。
(T6期間)該T6期間中，如圖3所示，針對非選擇字線WL的施加電壓從2/3Vcc轉(zhuǎn)變?yōu)閂ss。并且，位線源信號HSYP、LSYP、HSYN及LSYN的各自的電位返回初始狀態(tài)。也就是，位線源信號HSYP的電位保持為Vcc，且位線源信號LSYP的電位從1/3Vcc上升為Vcc。另外，位線源信號HSYN的電位從Vcc下降為Vss，且位線源信號LSYN的電位從1/3Vcc下降為Vss。從而，通過將鎖存信號BLTG從Vss上升為Vcc，而使位線控制部17的n溝道晶體管25及26(參照圖2)處于截止?fàn)顟B(tài)。該狀態(tài)下，通過未圖示的預(yù)充電電路，將位線BLT及BLB(放大部18的節(jié)點(diǎn)SNT及SNB)的電位預(yù)充電為Vss。
另外，上述T6期間中，如圖4所示，針對選擇存儲器單元16及非選擇存儲器單元16所包括的全部的鐵電體電容器15a及15b(參照圖2)的施加電壓為0V。由此，在選擇存儲器單元16所包括的鐵電體電容器15a中寫入由上述讀出動作破壞的數(shù)據(jù)“H”。另一方面，在選擇存儲器單元16所包括的鐵電體電容器15b中未進(jìn)行任何寫入。
還有，第一實(shí)施方式中，經(jīng)由進(jìn)行讀出動作及再寫入動作的T1～T6期間(1周期)，通過對針對位線BL及非選擇字線WL的施加電壓進(jìn)行如上那樣的控制，由此在1周期的期間中，向非選擇存儲器單元16的保持有數(shù)據(jù)“H”的鐵電體電容器15a施加-1/3Vcc的電壓(第一電壓脈沖)兩次且施加+1/3Vcc的電壓(第二電壓脈沖)一次。另外，向非選擇存儲器單元16的保持有數(shù)據(jù)“L”的鐵電體電容器15b施加-1/3Vcc的電壓(第一電壓脈沖)和+1/3Vcc的電壓(第二電壓脈沖)各相同次數(shù)(一次)。
第一實(shí)施方式中，如上所述，在讀出選擇存儲器單元16的數(shù)據(jù)時所進(jìn)行的各動作(讀出動作、第一再寫入動作及第二再寫入動作)的轉(zhuǎn)移中，通過將針對位線BL及字線WL的施加電壓從轉(zhuǎn)移前的動作所對應(yīng)的施加電壓直接轉(zhuǎn)變?yōu)檗D(zhuǎn)移后的動作所對應(yīng)的施加電壓，從而與在施加轉(zhuǎn)移前的動作所對應(yīng)的電壓的期間和施加轉(zhuǎn)移后的動作所對應(yīng)的電壓的期間之間設(shè)置施加不同于轉(zhuǎn)移前及轉(zhuǎn)移后的各自的動作所對應(yīng)的電壓的其他的電壓的期間的情況相比，能夠在1周期(讀出動作、第一再寫入動作及第二再寫入動作各進(jìn)行一次的期間)中縮短必要的時間。其結(jié)果，能夠使鐵電體存儲器高速動作。
另外，第一實(shí)施方式中，如上所述，與對輸出到位線BL的讀出電壓進(jìn)行放大的期間并行，對位線BL及字線WL施加對應(yīng)于再寫入動作(第一再寫入動作及第二再寫入動作)的電壓，由此能夠使基于放大后的讀出電壓的信號輸出到外部的動作和第一再寫入動作及第二再寫入動作以并行方式進(jìn)行，從而能夠使鐵電體存儲器的動作更高速化。另外，通過設(shè)置用于保持從選擇存儲器單元16輸出到位線BL的讀出電壓的讀出放大器2，即使在對讀出電壓進(jìn)行放大的期間以并行方式向位線BL施加再寫入動作(第一再寫入動作及第二再寫入動作)所對應(yīng)的電壓，由讀出放大器2對輸出到位線BL的讀出電壓進(jìn)行保持，從而能夠抑制讀出電壓變?yōu)榉瞧谕闹怠?br> 另外，第一實(shí)施方式中，如上述那樣，在對位線BL施加對應(yīng)于再寫入動作的電壓時，在使輸出到位線BL的讀出電壓放大后，基于所放大的讀出電壓對針對位線BL的施加電壓進(jìn)行切換，從而即使與讀出動作并行地進(jìn)行再寫入動作，也能夠容易地在再寫入動作之際向位線BL施加對應(yīng)于讀出電壓的電壓。
另外，第一實(shí)施方式中，如上述那樣，按照在第一再寫入動作時將與第二再寫入動作時所施加的電壓相反極性的電壓向非選擇存儲器單元16(保持有數(shù)據(jù)“H”的鐵電體電容器15a)進(jìn)行施加的方式，對針對與該非選擇存儲器單元16連接的位線BLT的施加電壓進(jìn)行切換，而使非選擇存儲器單元16(保持有數(shù)據(jù)“H”的鐵電體電容器15a)的分極狀態(tài)的劣化及改善交替產(chǎn)生，從而能夠?qū)υ摲沁x擇存儲器單元16的分極狀態(tài)劣化進(jìn)行抑制。另外，通過在輸出到位線BLT的讀出電壓被放大后將針對位線BLT的第一再寫入動作所對應(yīng)的施加電壓進(jìn)行切換，能夠容易地判斷輸出到位線BLT的讀出電壓的種類。
另外，第一實(shí)施方式中，如上述那樣，經(jīng)由1周期(T1～T6的期間)，對非選擇存儲器單元16的保持有數(shù)據(jù)“H”的鐵電體電容器15a施加-1/3Vcc的電壓(第一電壓脈沖)兩次且施加+1/3Vcc的電壓(第二電壓脈沖)一次，從而容易對非選擇存儲器單元16的保持有數(shù)據(jù)“H”的鐵電體電容器的放大狀態(tài)劣化進(jìn)行抑制。還有，關(guān)于非選擇存儲器單元16的保持有數(shù)據(jù)“L”的鐵電體電容器15b，由于施加-1/3Vcc的電壓(第一電壓脈沖)及+1/3Vcc的電壓(第二電壓脈沖)各相同次數(shù)(一次)，從而更能夠抑制分極狀態(tài)劣化。
接著，參照圖5及圖6，對用于確認(rèn)上述第一實(shí)施方式的非選擇存儲器單元的分極狀態(tài)相關(guān)的效果所進(jìn)行的實(shí)驗(yàn)進(jìn)行說明。
該確認(rèn)實(shí)驗(yàn)中，首先，準(zhǔn)備具有圖1及圖2所示的第一實(shí)施方式相同的結(jié)構(gòu)的鐵電體存儲器。因而，如圖5所示，對規(guī)定的存儲器單元通過施加-3V(-Vcc)的電壓脈沖及+3V(Vcc)的電壓脈沖各一次來進(jìn)行數(shù)據(jù)的寫入。其后，測量向規(guī)定的存儲器電壓施加脈沖序列A時的分極反相電荷量、施加脈沖序列B時的分極反相電荷量、和施加脈沖序列C時的附加反相電荷量。
還有，脈沖序列A包含-1V(-1/3Vcc)的第一電壓脈沖和+1V(+1/3Vcc)的第二電壓脈沖各一個。也就是，脈沖序列A中，第一電壓脈沖及第二電壓脈沖的施加次數(shù)之差為0。另外，脈沖序列B包含兩個第一電壓脈沖(-1V)和一個第二電壓脈沖(+1V)。也就是，脈沖序列B中，第一電壓脈沖及第二電壓脈沖的施加次數(shù)之差為1。另外，脈沖序列C僅包含第一電壓脈沖(-1V)一個。上述脈沖序列B及C是在存儲器單元所包括的鐵電體電容器上保持有數(shù)據(jù)“L”時使用的脈沖序列，在存儲器單元所包括的鐵電體電容器上保持有數(shù)據(jù)“H”時，使用包含一個第一電壓脈沖(-1V)及兩個第二電壓脈沖(+1V)的脈沖序列B和僅包含一個第二電壓脈沖(+1V)的脈沖序列C。
另外，針對規(guī)定存儲器單元的脈沖序列A～C的施加次數(shù)為10000000次(107次)。還有，該確認(rèn)實(shí)驗(yàn)中，將脈沖序列A～C向存儲器單元施加一次的期間為1周期。并且，第一電壓脈沖及第二電壓脈沖的脈沖寬度為50ns。另外，對如上述那樣測量的分極反相電荷量以施加次數(shù)一次時的分極反相電荷量為“1”來進(jìn)行標(biāo)準(zhǔn)化。
因而，可清楚脈沖序列A～C各被施加10000000次后各存儲器單元的分極反相電荷量如圖6所示那樣變化。具體而言，施加包含第一電壓脈沖(-1V)及第二電壓脈沖(+1V)各一個的脈沖序列A的存儲器單元，與施加其他的脈沖序列B及C的存儲器單元相比，可知能夠抑制分極反相電荷量的減少。由此，在向存儲器單元施加極性相互不同的第一電壓脈沖(-1V)及第二電壓脈沖(+1V)各相同次數(shù)的情況下，由于存儲器單元的分極狀態(tài)的劣化及改善分別各進(jìn)行了相同的次數(shù)，所以可認(rèn)為抑制了分極狀態(tài)劣化。
另外，施加包含兩個第一電壓脈沖(-1V)及一個第二電壓脈沖(+1V)的脈沖序列B的存儲器單元，在與施加包含第一電壓脈沖(-1V)及第二電壓脈沖(+1V)各一個的脈沖序列A的存儲器單元相比時，可知分極反相電荷量的減少率增高一些。另一方面，在與施加僅包含一個第一電壓脈沖(-1V)的脈沖序列C的存儲器單元相比時，可知抑制了分極反相電荷量的減少。由此，在1周期中，如果向存儲器單元施加極性相互不同的第一電壓脈沖(-1V)及第二電壓脈沖(+1V)一次以上，并且第一電壓脈沖(-1V)及第二電壓脈沖(+1V)的施加次數(shù)之差為一次以下，則即使未向存儲器單元施加極性相互不同的第一電壓脈沖(-1V)及第二電壓脈沖(+1V)各相同次數(shù)，可認(rèn)為也能夠抑制分極狀態(tài)劣化。
根據(jù)該結(jié)果，上述第一實(shí)施方式中，在1周期的期間中，向與位線BLT連接的非選擇存儲器單元16的鐵電體電容器15a施加-1/3Vcc的電壓(第一電壓脈沖)兩次，且施加+1/3Vcc的電壓(第二電壓脈沖)一次，從而可以說抑制了非選擇存儲器單元16(鐵電體電容器15a)的分極狀態(tài)劣化。還有，關(guān)于與位線BLB連接的非選擇存儲器單元16的鐵電體電容器15b，由于施加-1/3Vcc的電壓(第一電壓脈沖)及+1/3Vcc的電壓(第二電壓脈沖)各相同次數(shù)(一次)，從而可以說更抑制了分極狀態(tài)劣化。
(第二實(shí)施方式)參照圖2、圖7及圖8，對該第二實(shí)施方式中在上述第一實(shí)施方式的鐵電體存儲器的結(jié)構(gòu)上在1周期的期間內(nèi)向非選擇存儲器單元施加-1/3Vcc的電壓(第一電壓脈沖)及+1/3Vcc的電壓(第二電壓脈沖)各相同次數(shù)(一次)的情況進(jìn)行說明。還有，以下的動作說明中，假設(shè)在選擇存儲器單元16上保持有數(shù)據(jù)“L”。也就是，假設(shè)在構(gòu)成選擇存儲器單元16的鐵電體電容器15a及15b上分別保持有數(shù)據(jù)“L”及數(shù)據(jù)“H”。
如圖7所示，第二實(shí)施方式相關(guān)的鐵電體存儲器的讀出動作及再寫入動作在T11～T17期間(1周期)內(nèi)進(jìn)行。該第二實(shí)施方式中，在從T11至T14的中途為止的期間內(nèi)進(jìn)行讀出動作。另外，在T13及T14期間內(nèi)進(jìn)行第一再寫入動作，并且在T15～T17的期間內(nèi)進(jìn)行第二再寫入動作。也就是，第二實(shí)施方式中，在進(jìn)行讀出動作的T13期間內(nèi)開始第一再寫入動作。以下，對T11～T17的期間內(nèi)的各動作進(jìn)行具體的說明。
(T11的期間)首先，如圖7所示，T11期間(初始狀態(tài))中，與上述第一實(shí)施方式的T1期間(初始狀態(tài))同樣，將針對選擇字線WL及非選擇字線EL的施加電壓保持為Vss，并且將位線BLT及位線BLB保持為浮置狀態(tài)。另外，將各信號保持為與上述第一實(shí)施方式的T1期間(初始期間)中的各信號的電位相同的電位。
(T12期間)圖7所示的T12期間中，實(shí)施與上述第一實(shí)施方式的T2期間內(nèi)所進(jìn)行的動作相同的動作。也就是，T12期間中，如圖2所示，介由位線控制部17的導(dǎo)通狀態(tài)的n溝道晶體管25位線，將位線BLT上產(chǎn)生的讀出電壓傳遞給放大部18的節(jié)點(diǎn)SNT。另外，介由位線控制部17的導(dǎo)通狀態(tài)的n溝道晶體管26，將位線BLB上產(chǎn)生的讀出電壓傳送到放大部18的節(jié)點(diǎn)SNB。然后，通過n溝道晶體管25及26處于截止?fàn)顟B(tài)，在放大部18的節(jié)點(diǎn)SNT上保持位線BLT所產(chǎn)生的讀出電壓，并且在放大部18的節(jié)點(diǎn)SNB上保持位線BLB所產(chǎn)生的讀出電壓。
(T13期間)圖7所示的T13期間中，實(shí)施與上述第一實(shí)施方式的T3期間內(nèi)所進(jìn)行的動作相同的動作。也就是，T13期間中，如圖2所示，介由導(dǎo)通狀態(tài)的p溝道晶體管27及28，將2/3Vcc的位線源信號HSYP及LSYP供給位線BLT。另外，介由導(dǎo)通狀態(tài)的p溝道晶體管29及30，將2/3Vcc的位線源信號HSYP及LSYP供給位線BLB。其結(jié)果，如圖7所示，將針對位線BLT及BLT的施加電壓從對應(yīng)于讀出動作的施加電壓(讀出電壓)直接轉(zhuǎn)變?yōu)閷?yīng)第一再寫入動作的施加電壓(2/3Vcc)。
另外，T13期間中，通過激活放大部18(參照圖2)而使基于放大部18的放大動作開始進(jìn)行。還有，第二實(shí)施方式中，如圖2所示，通過使n溝道晶體管31b及p溝道晶體管32a處于導(dǎo)通狀態(tài)，來激活放大部18。由此，第二實(shí)施方式中，放大部18的節(jié)點(diǎn)SNT上保持有的對應(yīng)位線BLT的讀出電壓下降為Vss，并且放大部18的節(jié)點(diǎn)SNB上保持有的對應(yīng)位線BLB的讀出電壓上升為Vcc，由此使對應(yīng)位線BLT的讀出電壓和對應(yīng)位線BLB的讀出電壓之差放大。該放大部18中的放大動作持續(xù)進(jìn)行至T16期間(參照圖7)結(jié)束為止。然后，通過進(jìn)行與上述第一實(shí)施方式相同的動作，將基于所放大的讀出電壓的信號輸出到外部。
另外，如圖2所示，將所放大的對應(yīng)位線BLT的Vss的讀出電壓從放大部18(節(jié)點(diǎn)SNT)供給位線控制部17的n溝道晶體管21及24的柵極和p溝道晶體管28及29的柵極。并且，將所放大的對應(yīng)位線BLB的Vcc的讀出電壓從放大部18(節(jié)點(diǎn)SNB)供給位線控制部17的n溝道晶體管22及23的柵極和p溝道晶體管27及30的柵極。由此，n溝道晶體管21及24處于截止?fàn)顟B(tài)，并且n溝道晶體管22及23處于導(dǎo)通狀態(tài)。另外，p溝道晶體管27及30處于截止?fàn)顟B(tài)，并且p溝道晶體管28及29處于導(dǎo)通狀態(tài)。
另外，在上述T3期間中，如圖8所示，向與位線BLT連接的選擇存儲器單元16所包括的鐵電體電容器15a(參照圖2)施加+1/3Vcc的電壓。并且，向與位線BLB連接的選擇存儲器單元16所包括的鐵電體電容器15b(參照圖2)也施加+1/3Vcc的電壓。另外，向與位線BLT連接的非選擇存儲器單元16所包括的鐵電體電容器15a施加-1/3Vcc的電壓。并且，向與位線BLB連接的非選擇存儲器單元16所包括的鐵電體電容器15b也施加-1/3Vcc的電壓。
(T14期間)該T14期間中，如圖7所示，，將位線源信號HSYP及HSYN的電位從2/3Vcc下降為Vss，并且將位線源信號LSYP及LSYN的電位保持為2/3Vcc。
此時，如圖2所示，位線控制部17中，介由導(dǎo)通狀態(tài)的n溝道晶體管22將2/3Vcc的位線源信號LSYN供給位線BLT，并且介由導(dǎo)通狀態(tài)的n溝道晶體管23將Vss的位線源信號HSYN供給位線BLB。還有，介由導(dǎo)通狀態(tài)的p溝道晶體管28，向位線BLT也供給2/3Vcc的位線源信號LSYP，并且介由導(dǎo)通狀態(tài)的p溝道晶體管29向位線BLB也供給Vss的位線源信號HSYP。其結(jié)果，如圖7所示，針對位線BLT的施加電壓保持為2/3Vcc，并且針對位線BLB的施加電壓從2/3Vcc轉(zhuǎn)變?yōu)閂ss。
還有，在上述T14期間中，如圖8所示，向與位線BLT連接的選擇存儲器單元16所包括的鐵電體電容器15a(參照圖2)施加+1/3Vcc的電壓。并且，向與位線BLB連接的選擇存儲器單元16所包括的鐵電體電容器15b(參照圖2)施加+Vcc的電壓。另外，向與位線BLT連接的非選擇存儲器單元16所包括的鐵電體電容器15a施加-1/3Vcc的電壓。并且，向與位線BLB連接的非選擇存儲器單元16所包括的鐵電體電容器15b施加+1/3Vcc的電壓。
(T15期間)
該T15期間中，如圖7所示，將針對選擇字線WL的施加電壓從對應(yīng)第一再寫入動作的施加電壓(Vcc)直接轉(zhuǎn)變?yōu)閷?yīng)第二再寫入動作的施加電壓(Vss)。另外，將針對非選擇字線WL的施加電壓從對應(yīng)第一再寫入動作的施加電壓(1/3Vcc)直接轉(zhuǎn)變?yōu)閷?yīng)第二再寫入動作的施加電壓(2/3Vcc)。并且，將位線源信號HSYN及LSYN的電位從Vss上升為Vcc，同時將位線源信號HSYP及LSYP的電位從2/3Vcc下降為1/3Vcc。
此時，如圖2所示，位線控制部17中，介由導(dǎo)通狀態(tài)的n溝道晶體管22將1/3Vcc的位線源信號LSYN供給位線BLT，并且介由導(dǎo)通狀態(tài)的p溝道晶體管28將1/3Vcc的位線源信號LSYP供給位線BLT。還有，介由導(dǎo)通狀態(tài)的n溝道晶體管23，向位線BLB供給Vcc的位線源信號HSYN，并且介由導(dǎo)通狀態(tài)的p溝道晶體管29向位線BLB供給Vcc的位線源信號HSYP。其結(jié)果，如圖7所示，針對位線BLT的施加電壓從對應(yīng)第一再寫入動作的施加電壓(2/3Vcc)直接轉(zhuǎn)變?yōu)閷?yīng)第二再寫入動作的施加電壓(1/3Vcc)，并且針對位線BLB的施加電壓，從對應(yīng)第一再寫入動作的施加電壓(Vss)直接轉(zhuǎn)變?yōu)閷?yīng)第二再寫入動作的施加電壓(Vcc)。
另外，上述T15期間中，如圖8所示，向與位線BLT連接的選擇存儲器單元16所包括的鐵電體電容器15a(參照圖2)施加-1/3Vcc的電壓。并且，向與位線BLB連接的選擇存儲器單元16所包括的鐵電體電容器15b(參照圖2)施加-Vcc的電壓。另外，向與位線BLT連接的非選擇存儲器單元16所包括的鐵電體電容器15a(參照圖2)施加+1/3Vcc的電壓。并且，向與位線BLB連接的非選擇存儲器單元16所包括的鐵電體電容器15b(參照圖2)施加-1/3Vcc的電壓。
(T16期間)該T16期間中，如圖7所示，位線源信號HSYP的電位從Vcc下降為1/3Vcc，且位線源信號LSYP的電位保持為1/3Vcc。另外，位線源信號HSYN的電位從Vcc下降為1/3Vcc，且位線源信號LSYN的電位保持為1/3Vcc。
此時，如圖2所示，位線控制部17中，介由導(dǎo)通狀態(tài)的n溝道晶體管22將1/3Vcc的位線源信號LSYN供給位線BLT，并且介由導(dǎo)通狀態(tài)的p溝道晶體管28將1/3Vcc的位線源信號LSYP供給位線BLT。還有，介由導(dǎo)通狀態(tài)的n溝道晶體管23，向位線BLB供給1/3Vcc的位線源信號HSYN，并且介由導(dǎo)通狀態(tài)的p溝道晶體管29向位線BLB供給1/3Vcc的位線源信號HSYP。其結(jié)果，如圖7所示，針對位線BLT的施加電壓保持為1/3Vcc，并且針對位線BLB的施加電壓Vcc轉(zhuǎn)變?yōu)?/3Vcc。
另外，T16期間中，通過將讀出放大器激活信號SA從Vcc下降為Vss，而使放大部18(參照圖2)處于非激活狀態(tài)。由此，結(jié)束基于放大部18的讀出電壓的放大動作。
另外，上述T16期間中，如圖8所示，向與位線BLT連接的選擇存儲器單元16所包括的鐵電體電容器15a(參照圖2)施加-1/3Vcc的電壓。并且，向與位線BLB連接的選擇存儲器單元16所包括的鐵電體電容器15b(參照圖2)也施加-1/3Vcc的電壓。另外，向與位線BLT連接的非選擇存儲器單元16所包括的鐵電體電容器15a(參照圖2)施加+1/3Vcc的電壓。并且，向與位線BLB連接的非選擇存儲器單元16所包括的鐵電體電容器15b(參照圖2)也施加+1/3Vcc的電壓。
(T17期間)如圖7所示，該T17期間中，針對非選擇字線WL的施加電壓從2/3Vcc轉(zhuǎn)變?yōu)閂ss。并且，位線源信號HSYP、LSYP、HSYN及LSYN的各自的電位返回初始狀態(tài)。也就是，位線源信號HSYP的電位及位線源信號LSYP的電位從1/3Vcc上升為Vcc。另外，位線源信號HSYN的電位及位線源信號LSYN的電位從1/3Vcc下降為Vss。從而，通過將鎖存信號BLTG從Vss上升為Vcc，而使位線控制部17的n溝道晶體管25及26(參照圖2)處于導(dǎo)通狀態(tài)。該狀態(tài)下，通過未圖示的預(yù)充電電路，將位線BLT及BLB(放大部18的節(jié)點(diǎn)SNT及SNB)的電位預(yù)充電為Vss。
另外，上述T17期間中，如圖8所示，針對選擇存儲器單元16及非選擇存儲器單元16所包括的全部的鐵電體電容器15a及15b(參照圖2)的施加電壓為0V。
還有，第二實(shí)施方式中，經(jīng)由進(jìn)行讀出動作及再寫入動作的T11～T17期間(1周期)，通過對針對位線BL及非選擇字線WL的施加電壓進(jìn)行如上那樣的控制，由此在1周期的期間中，向保持有數(shù)據(jù)“H”的非選擇存儲器單元16的鐵電體電容器15b施加-1/3Vcc的電壓(第一電壓脈沖)及+1/3Vcc的電壓(第二電壓脈沖)各相同次數(shù)(兩次)。另外，向保持有數(shù)據(jù)“L”的非選擇存儲器單元16的鐵電體電容器15a施加-1/3Vcc的電壓(第一電壓脈沖)和+1/3Vcc的電壓(第二電壓脈沖)各相同次數(shù)(一次)。
第二實(shí)施方式中，如上所述，經(jīng)由1周期(T11～T17期間)，向非選擇存儲器單元16的保持有數(shù)據(jù)“H”的鐵電體電容器15b施加-1/3Vcc的電壓脈沖(第一電壓脈沖)及+1/3Vcc的電壓脈沖(第二電壓脈沖)各相同次數(shù)(兩次)，從而非選擇存儲器單元16的保持有數(shù)據(jù)“H”的鐵電體電容器15b的分極狀態(tài)的劣化及改善各產(chǎn)生相同次數(shù)，從而能夠?qū)Ψ沁x擇存儲器單元16的保持有數(shù)據(jù)“H”的鐵電體電容器15b的分極狀態(tài)劣化進(jìn)行抑制。
還有，第二實(shí)施方式的其他效果與上述第一實(shí)施方式相同。
還有，此次公開的實(shí)施方式，應(yīng)當(dāng)認(rèn)為所有的僅是示例并非限定所用。本發(fā)明的范圍并非是上述實(shí)施方式的說明，而由權(quán)利要求的范圍進(jìn)行表示，并且也包括與權(quán)利要求的范圍均等的意思及范圍內(nèi)所有的變更。
例如，上述第一及第二實(shí)施方式中，對本發(fā)明適用于鐵電體存儲器的示例進(jìn)行了說明，但本發(fā)明并非限定于此，也可適用于鐵電體存儲器以外的非易失性存儲器。
另外，上述第一及第二實(shí)施方式中，其結(jié)構(gòu)為在進(jìn)行讀出動作的期間開始再寫入動作，但是本發(fā)明并非限定于此，也可以在讀出動作結(jié)束后，將針對位線及字線的施加電壓從對應(yīng)于讀出動作的施加電壓直接轉(zhuǎn)變?yōu)閷?yīng)于再寫入動作的施加電壓。
另外，上述第一實(shí)施方式中，在1周期的期間中，向非選擇存儲器單元的保持有數(shù)據(jù)“H”的鐵電體電容器施加第一電壓脈沖(-1/3Vcc)兩次且施加第二電壓脈沖(+1/3Vcc)一次，但本發(fā)明并非限定于此，也可以將第一電壓脈沖在1周期內(nèi)的施加次數(shù)設(shè)為三次以上，將第二電壓脈沖的1周期內(nèi)的施加次數(shù)設(shè)為兩次以上。此時，也可以將第一電壓脈沖及第二電壓脈沖在1周期內(nèi)的施加次數(shù)之差設(shè)為兩次以上。另外，也可以第一電壓脈沖在1周期內(nèi)的施加次數(shù)少于第二電壓脈沖在1周期內(nèi)的施加次數(shù)。
權(quán)利要求
1.一種存儲器，具備位線及字線，以相互交叉的方式被配置；和存儲器單元，在上述位線及上述字線交叉的位置上被配置；在讀出上述存儲器單元的數(shù)據(jù)時，進(jìn)行讀出動作以及由多個動作構(gòu)成的再寫入動作，在讀出上述存儲器單元的數(shù)據(jù)時所進(jìn)行的上述讀出動作以及上述由多個動作構(gòu)成的再寫入動作，通過將針對上述位線及上述字線的施加電壓轉(zhuǎn)變?yōu)楦鲃幼魉鶎?yīng)的施加電壓來開始進(jìn)行，在讀出上述存儲器單元的數(shù)據(jù)之際所進(jìn)行的各動作在轉(zhuǎn)移時，將針對上述位線及上述字線的施加電壓從轉(zhuǎn)移前的動作所對應(yīng)的施加電壓直接轉(zhuǎn)變?yōu)檗D(zhuǎn)移后的動作所對應(yīng)的施加電壓。
2.根據(jù)權(quán)利要求1所述的存儲器，其特征在于，還具備保持部，用于保持從上述存儲器單元輸出到上述位線的讀出電壓，上述讀出電壓，通過將針對上述位線及上述字線的施加電壓轉(zhuǎn)變?yōu)樯鲜鲎x出動作所對應(yīng)的施加電壓，從上述存儲器單元輸出到上述位線，并且在由上述保持部保持之后被放大，與對上述讀出電壓進(jìn)行放大的期間并行，對上述位線及上述字線施加上述再寫入動作所對應(yīng)的電壓。
3.根據(jù)權(quán)利要求2所述的存儲器，其特征在于，在對上述位線施加上述再寫入動作所對應(yīng)的電壓時，在對輸出到上述位線的上述讀出電壓進(jìn)行放大之后，基于所放大的上述讀出電壓將針對上述位線的施加電壓進(jìn)行切換。
4.根據(jù)權(quán)利要求1所述的存儲器，其特征在于，通過讀出上述存儲器單元的數(shù)據(jù)時所進(jìn)行的上述讀出動作及上述由多個動作構(gòu)成的再寫入動作，至少對非選擇的上述存儲器單元施加賦予第一方向的電場的第一電壓脈沖、和賦予與所述第一方向相反方向的電場的第二電壓脈沖。
5.根據(jù)權(quán)利要求4所述的存儲器，其特征在于，上述第一電壓脈沖及上述第二電壓脈沖在1周期中的施加次數(shù)為一次以上，并且上述第一電壓脈沖及上述第二電壓脈沖在1周期中的施加次數(shù)之差為一次以下。
6.根據(jù)權(quán)利要求5所述的存儲器，其特征在于，上述第一電壓脈沖及上述第二電壓脈沖在1周期中的施加次數(shù)分別為一次及兩次。
7.根據(jù)權(quán)利要求5所述的存儲器，其特征在于，上述第一電壓脈沖及上述第二電壓脈沖在1周期中的施加次數(shù)相同。
8.根據(jù)權(quán)利要求1所述的存儲器，其特征在于，上述再寫入動作由第一再寫入動作及第二再寫入動作構(gòu)成，并且構(gòu)成為從第一再寫入動作所對應(yīng)的電壓直接轉(zhuǎn)變?yōu)榈诙賹懭雱幼魉鶎?yīng)的電壓。
9.根據(jù)權(quán)利要求8所述的存儲器，其特征在于，從上述讀出動作轉(zhuǎn)移為上述第一再寫入動作后，輸出到上述位線的讀出電壓被放大。
10.根據(jù)權(quán)利要求9所述的存儲器，其特征在于，在上述第一再寫入動作的期間中的、輸出到上述位線的讀出電壓被放大的期間，上述位線被調(diào)整為對上述存儲器單元未寫入數(shù)據(jù)的電位。
11.根據(jù)權(quán)利要求9所述的存儲器，其特征在于，在上述第一再寫入動作中，在輸出到上述位線的讀出電壓被放大的期間之后，在寫入有第一數(shù)據(jù)的上述存儲器單元中再寫入不同于上述第一數(shù)據(jù)的第二數(shù)據(jù)，而在寫入有上述第二數(shù)據(jù)的上述存儲器單元中不再寫入數(shù)據(jù)。
12.根據(jù)權(quán)利要求8所述的存儲器，其特征在于，在上述第二再寫入動作中，在寫入有第一數(shù)據(jù)的上述存儲器單元中再寫入上述第一數(shù)據(jù)，而在寫入有第二數(shù)據(jù)的上述存儲器單元中不再寫入數(shù)據(jù)。
13.根據(jù)權(quán)利要求12所述的存儲器，其特征在于，在上述第二再寫入動作中，在寫入有上述第一數(shù)據(jù)的上述存儲器單元中再寫入上述第一數(shù)據(jù)，或在寫入有第二數(shù)據(jù)的上述存儲器單元中不再寫入數(shù)據(jù)的動作之后，將針對上述位線及上述字線的施加電壓直接轉(zhuǎn)變?yōu)樯鲜鲎x出動作所對應(yīng)的施加電壓。
14.根據(jù)權(quán)利要求8所述的存儲器，其特征在于，在第二再寫入動作中，至少對一部分的非選擇的上述存儲器單元施加賦予第一方向的電場的第一電壓脈沖、和賦予與上述第一方向相反方向的電場的第二電壓脈沖。
15.根據(jù)權(quán)利要求14所述的存儲器，其特征在于，上述第一電壓脈沖及上述第二電壓脈沖在1周期中的施加次數(shù)均為兩次。
16.根據(jù)權(quán)利要求2所述的存儲器，其特征在于，還具備位線控制部，設(shè)置在上述存儲器單元及所述保持部之間，用于控制上述位線的電位。
17.根據(jù)權(quán)利要求16所述的存儲器，其特征在于，上述位線控制部包括多個信號線，在上述由多個動作構(gòu)成的再寫入動作的期間，供給用于將上述位線調(diào)整為各動作所對應(yīng)的施加電壓的電壓。
18.根據(jù)權(quán)利要求16所述的存儲器，其特征在于，在上述位線控制部和上述保持部之間設(shè)置有晶體管，用于將上述位線控制部和上述保持部進(jìn)行電分離。
19.根據(jù)權(quán)利要求1所述的存儲器，其特征在于，上述存儲器單元包括鐵電體電容器。
20.根據(jù)權(quán)利要求19所述的存儲器，其特征在于，各上述存儲器單元分別包括寫入有第一數(shù)據(jù)的第一鐵電體電容器、和寫入有不同于上述第一數(shù)據(jù)的第二數(shù)據(jù)的第二鐵電體電容器。
全文摘要
本發(fā)明提供一種存儲器，該存儲器具備在位線及字線的交叉位置上配置的存儲器單元。因而，讀出存儲器單元的數(shù)據(jù)時所進(jìn)行的讀出動作、第一再寫入動作及第二再寫入動作，通過將針對位線及字線的施加電壓轉(zhuǎn)變?yōu)閷?yīng)于各動作的施加電壓來使其開始，在讀出存儲器單元的數(shù)據(jù)之際所進(jìn)行的各動作在轉(zhuǎn)移時，將針對位線及字線的施加電壓從轉(zhuǎn)移前的動作所對應(yīng)的施加電壓直接轉(zhuǎn)變?yōu)檗D(zhuǎn)移后的動作所對應(yīng)的施加電壓。從而可獲得能夠高速動作(運(yùn)作)的存儲器。
文檔編號G11C7/00GK101047024SQ200710088480
公開日2007年10月3日 申請日期2007年3月27日 優(yōu)先權(quán)日2006年3月27日
發(fā)明者宮本英明 申請人:三洋電機(jī)株式會社