專利名稱：實現(xiàn)磁隧道結(jié)電流傳感器的方法
技術(shù)領域：
本發(fā)明通常涉及電子器件。更具體地，本發(fā)明涉及一種包括感測 能力的集成電路器件，并且更具體地，涉及實現(xiàn)磁隧道結(jié)的電流傳感器。
背景技術(shù)：
MRAM是一種非易失存儲器技術(shù)，與使用電荷存儲數(shù)據(jù)的其他 RAM技術(shù)不同，其使用磁極化存儲數(shù)據(jù)。MRAM的一個主要益處在于， 其在未施加系統(tǒng)電源的情況下仍保持存儲的數(shù)據(jù)，因此其是非易失存 儲器。通常，MRAM包括在半導體基板上形成的大量的磁單元，其中 每個單元表示一個數(shù)據(jù)比特。通過改變單元中的磁自由層的磁化方向， 將信息寫入到單元中，并且通過測量單元的電阻來讀取比特(低電阻 典型地表示"0"比特，而高電阻典型地表示"1"比特)。
MRAM器件通常包括單元陣列，其使用傳導比特線、傳導數(shù)字線、 和/或局部互連等進行互連。實際的MRAM器件是使用已知的半導體工 藝技術(shù)制造的。例如，比特線和數(shù)字線由不同的金屬層形成，其由一 個或多個絕緣和/或另外的金屬層隔開。傳統(tǒng)的制造工藝允許在專用基 板上容易地制造不同的MRAM器件。
智能(smart)功率集成電路是能夠以受控和智能的方式生成和提 供操作功率的單個芯片器件。智能功率集成電路典型地包括功率電路 部件、模擬控制部件、和數(shù)字邏輯部件。智能功率集成電路還可以包 括一個或多個傳感器，其可用于測量或檢測物理參數(shù)，諸如位置、運 動、力、加速度、溫度、壓力等。該傳感器可用于例如，響應于改變 操作條件來控制輸出功率。例如，在蜂窩電話中，智能功率產(chǎn)品可被設計為調(diào)整功率消耗、放大音頻信號，以及向彩色屏幕供電。在噴墨 打印機中，智能功率產(chǎn)品可以協(xié)助驅(qū)動電機并且激發(fā)噴嘴用于油墨遞 送。在汽車中，智能功率產(chǎn)品可以協(xié)助控制引擎和制動系統(tǒng)、氣囊配 置和座椅布置。
對于實現(xiàn)智能功率和磁隨機存取存儲器(MRAM)設計的集成電 路(IC)，電流感測是功率IC設計的一個重要元素，用于保護電路、
器件或系統(tǒng)。
用于測量諸如上文提及的參數(shù)的現(xiàn)有傳感器受到本領域中公知的 多種限制的困擾。該限制的示例包括過度的尺寸和重量、不足的靈敏 度和/或動態(tài)范圍、成本、可靠性和其他因素。因此，繼續(xù)存在對改進 的傳感器(特別是可以容易地與半導體器件和集成電路進行集成的傳 感器)以及其制造方法的需要。
許多現(xiàn)代應用的小型化使得所希望的是，縮小電子器件的物理尺 寸，將多個部件或器件集成到單個芯片中，并且/或者提高電路布局的 效率。理想地，該傳感器應以成本有效的方式制造，該方式減少了傳
感器耗用的額外的布局面積或空間。所希望的是，使包括MRAM架構(gòu) 的基于半導體的器件與包括傳感器部件的智能功率架構(gòu)集成在單個基 板上，特別是在使用相同的工藝技術(shù)制造MRAM架構(gòu)和智能功率架構(gòu) 的情況中，由此傳感器與半導體器件和集成電路結(jié)構(gòu)和制造方法兼容。
因此，所希望的是，提供一種改進的傳感器和方法，可適用于測 量多種物理參數(shù)。進一步所希望的是，改進的傳感器和方法將正在測 量的物理參數(shù)轉(zhuǎn)換為電信號。所希望的是，提供呈現(xiàn)改善的測量性能 并且可以集成在三維架構(gòu)中的傳感器。通過隨后的詳細描述和后附權(quán) 利要求，結(jié)合附圖以及前面的技術(shù)領域和背景，本發(fā)明的其他所希望 特征和特性將是顯而易見的。附圖簡述
通過參考詳細描述和權(quán)利要求，結(jié)合考慮附圖，可以得到對本發(fā) 明的更加完整的理解，在附圖通篇中相同的參考數(shù)字表示相似的元件。 圖1是根據(jù)示例性實施例配置的MRAM單元的示意性透視圖； 圖2是簡化的智能功率集成電路架構(gòu)的示意性剖視圖； 圖3是根據(jù)示例性實施例配置的集成電路器件的示意性圖示； 圖4是圖3中示出的集成電路器件的示意性截面圖示； 圖5是根據(jù)示例性實施例配置的集成電路器件的示意性截面圖
示；
圖6是根據(jù)示例性實施例配置的集成電路器件的部件和元件的簡 化示圖7是根據(jù)示例性實施例配置的集成電路器件的部件和元件的簡 化示圖8是說明了根據(jù)示例性實施例的MTJ內(nèi)核電流傳感器的實現(xiàn)方 案的電路圖，其用于感測相關(guān)聯(lián)的有源電路(或"智能功率")部件 中的電流改變；
圖9是根據(jù)本發(fā)明的實施例的MTJ的電極的分解平面視圖，其中 至少一個電極是正方形的；
圖10是根據(jù)本發(fā)明的實施例的MTJ的電極的分解平面視圖，其 中任一或者兩個電極具有多種示例性的非正方形的形狀；
圖11是MTJ的電極的平面視圖，其中至少一個電極具有相對于 其他電極的多種角度配置；并且
圖12是示出了根據(jù)示例性實施例的制造MTJ內(nèi)核電流傳感器的 方法的流程圖。
具體實施例方式
下面的詳細描述在本質(zhì)上僅是說明性的，并非限制本發(fā)明或者本 發(fā)明的應用和用途。而且，前面的技術(shù)領域、背景技術(shù)、發(fā)明內(nèi)容或 者下面的具體實施方式
中明確表述或者間接暗示的任何理論沒有限制 的目的。為了簡短起見，此處將不再詳細描述與MRAM設計、MRAM操 作、半導體器件制造以及集成電路器件的其它方面相關(guān)的傳統(tǒng)技術(shù)和 特征。而且，此處包含的附圖中示出的電路/部件布局和配置用于表示 本發(fā)明的示例性實施例。應當注意，實際的實施例中可以存在許多可 替換的或者額外的電路/部件布局。
下面的描述可能提到"連接"或"耦合"在一起的元件或特征。 如此處使用的，除非另外明確說明，否則"連接"意指一個元件/特征 直接接合到(或者直接連通)另一元件/特征，并且沒有必要是機械連 接。同樣地，除非明確說明，否則"耦合"意指一個元件/特征直接或 間接接合到(或者直接或間接連通)另一元件/特征，并且沒有必要是 機械耦合。
為了說明的簡化和清楚起見，


了通常的構(gòu)造方式，并且 公知特征和技術(shù)的描述和細節(jié)可被省略，以避免不必要地使本發(fā)明模 糊不清。此外，附圖中的元件沒有必要依比例繪制。例如，圖中某些 元件或區(qū)域的尺寸可能相對于其他元件或區(qū)域被放大，以協(xié)助改善對 本發(fā)明的實施例的理解。
描述和權(quán)利要求中的術(shù)語"第一"、"第二"、"第三"、"第 四"等如果有的話可用于區(qū)分相似的元件，沒有必要用于描述特定的 有序或時間次序。應當理解，如此使用的術(shù)語在適當?shù)沫h(huán)境下可以互 換，由此此處描述的本發(fā)明的實施例例如，能夠在不同于此處說明或 另外描述的順序下操作。而且，術(shù)語"包括"、"包含"、"具有" 及其任何變化形式用于涵蓋非排他性的含有，由此包括一系列元素的
過程、方法、物體或裝置沒有必要限于這些元素，而是可以包括未明 確列出的或者對于該過程、方法、物體或裝置是固有的其他元素。
描述和權(quán)利要求中的術(shù)語"左"、"由"、"內(nèi)"、"外"、"前"、"后"、"上"、"下"、"頂"、"底"、"上面"、"下面"、 "上方"、"下方"等用于描述的目的，沒有必要用于描述永久的相 對位置。應當理解，如此使用的術(shù)語在適當?shù)沫h(huán)境下可以互換，由此 此處描述的本發(fā)明的實施例例如，能夠在不同于此處說明或另外描述 的取向下操作。如此處使用的術(shù)語"耦合"被定義為使用電氣或非電 氣方式的直接的或間接的連接。
實際的MRAM架構(gòu)可以使用適當?shù)陌雽w制造工藝在基板上形 成。實際上，此處描述的MRAM結(jié)構(gòu)可以使用傳統(tǒng)的MRAM制造工 藝形成。實際的MRAM器件典型地包括數(shù)百萬個單元。通常，MRAM 架構(gòu)包括由一個金屬層形成的至少一個數(shù)字線、由另一金屬層形成的 至少一個比特線、和在這兩個金屬層之間形成的磁隧道結(jié)(MTJ)內(nèi)核。 MTJ內(nèi)核包括形成MRAM架構(gòu)的存儲器位置陣列的單元。
圖1是根據(jù)示例性實施例配置的MRAM單元200的示意性透視 圖。MRAM架構(gòu)中的每個單元可以如圖1中所示配置。MRAM單元 200通常包括上鐵磁層或合成反鐵磁(SAF)層202、或者下鐵磁層或 SAF層204、以及兩個鐵磁層之間的隧道阻擋層206。在該示例中，上 鐵磁層或SAF層202組成了自由磁層，這是因為其磁化方向可被切換 以改變單元200的比特狀態(tài)。然而，下鐵磁層或SAF層204是固定磁 層，這是因為其磁化方向釘扎(pinned)在一個方向中并且在正常操作 條件過程中不會改變極化方向。當上鐵磁層或SAF層202中的磁化平 行于下鐵磁層或SAF層204中的磁化時，跨越單元200的電阻處于其 低電阻狀態(tài)。當上鐵磁層或SAF層202中的磁化與下鐵磁層或SAF層 204中的磁化反平行時，跨越單元200的電阻處于其高電阻狀態(tài)。通過 測量給定單元200的電阻，讀取給定單元200中的數(shù)據(jù)("0"或"1")。 對MRAM單元200讀取和寫入數(shù)據(jù)所利用的技術(shù)對于本領域的技術(shù)人 員是公知的，并且因此此處將不再詳細描述。
圖1還示出了對應于單元200的比特線208和數(shù)字線210 (此處獨立地和共同地稱為"編程線")。對于跳變應用(toggle application)， 自由磁層202中的磁化取向響應于來自數(shù)字和比特線的施加的電流脈 沖而旋轉(zhuǎn)，并且對于單個磁自由層的(或傳統(tǒng)的)應用，當同時施加 數(shù)字和比特線脈沖時，完全反轉(zhuǎn)180度。在典型的非跳變MRAM中， 通過使比特線208中的電流極性反轉(zhuǎn)來切換比特的取向，同時使數(shù)字 線210中的電流保持恒定的極性。在實際配置中，比特線208可以連 接到任何數(shù)目的相似的MRAM單元(例如，單元列)以向每個連接單 元提供公共的寫入電流。相似地，數(shù)字線210可以與任何數(shù)目的相似 的MRAM單元(例如，單元行)相關(guān)聯(lián)以向每個單元提供公共的數(shù)字 電流。
在圖1中示出的優(yōu)選實施例中，可以提供磁覆層(cladding)或屏 蔽層214、 218,以提高效率、穩(wěn)定性并且減少由于與MRAM單元相鄰 的電流路由引起的信號噪聲/干擾。在該示例中，數(shù)字線210包括傳導 數(shù)字元件212和由軟磁材料形成的滲透覆層材料214。在該示例中，覆 層214部分環(huán)繞傳導元件212。特別地，覆層214是圍繞傳導元件212 的三面形成的，由此傳導元件212的面向上方的表面保持未被覆蓋。 在圖1中示出的優(yōu)選實施例中，線208包括傳導比特元件216和由透 磁材料形成的覆層218。在該示例中，覆層218部分環(huán)繞傳導元件216。 特別地，覆層218是圍繞傳導元件216的三面形成的，由此傳導元件 216的面向下方的表面保持未被覆蓋。覆層214/218可用于使磁通量朝 向MTJ集中以提高編程效率。覆層具有減少對近鄰比特的寫入干擾的 額外益處。在實際的實施例中，磁覆層是MRAM工藝中使用的銅編程 線制造過程中使用的阻擋層的完整部分。
在實際的實施例中，傳導元件212和傳導元件216是由電傳導材 料形成的，諸如銅，并且覆層214/218是由軟的透磁材料形成的，諸如 NiFe、鎳-鐵-鈷合金、鈷-鐵合金等。在一個示例性實施例中，覆層214/218 約為200埃厚度(覆層214/218的側(cè)壁可以稍薄)。盡管傳導元件和覆 層是由不同材料形成的，但是傳導元件212和覆層214被視為在一個公共的金屬層(例如，金屬四層)處制造，并且傳導元件216和覆層
218被視為在另一公共的金屬層(例如，金屬五層)處制造。
術(shù)語"第一金屬層"和"第二金屬層"在此處可用于區(qū)分任何兩 個不同的金屬層，并且"第一金屬層"和"第二金屬層"不需要分別 指出金屬一層和金屬二層。換言之，"第一金屬層"意指所描述的集 成電路器件中的任何金屬層，而不考慮任何任意的層編號方案，并且 "第二金屬層"意指所描述的集成電路器件中的任何其他的金屬層， 而不考慮任何任意的層編號方案。
智能功率集成電路可以使用組合CMOS工藝制造，其集成了高精 度模擬電路、功率器件、和邏輯電路或者該模塊的子集。智能功率集 成電路可以減少多種部件并且將所有這些功能組合到單個成本有效的 IC中，包括電壓調(diào)整、功率MOSFET、輸入信號調(diào)理、瞬態(tài)保護、系 統(tǒng)診斷和控制。使用智能功率集成電路的IC包含多種功能，諸如功率 IC、通信、功率管理、安全和傳感器、和許多其他特殊功能。智能功 率集成電路的特征在于豐富的混合信號構(gòu)建模塊，其包括A/D和D/A 轉(zhuǎn)換器、軌到軌運算放大器、比較器、電荷泵和門級驅(qū)動(gate drive)、 電壓調(diào)整器、精度參考、數(shù)字邏輯電路、和非易失存儲器。為了驅(qū)動 負載，存在具有感應能量箝位、獨立熱管理、短路保護和診斷負載感 測的功率MOSFET器件。
圖2是簡化的智能功率集成電路架構(gòu)250的示意性視圖，作為示 例，使用適當?shù)陌雽w制造工藝在具有n外延層254的基板252上形 成該架構(gòu)250。智能功率集成電路可以在具有和/或不具有外延層的多 種類型的基板上形成，該外延層使用n型或p型。實際上，智能功率 集成電路架構(gòu)250和此處描述的其他結(jié)構(gòu)可以使用任何適當?shù)募呻?路制造工藝形成。盡管智能功率集成電路架構(gòu)250被示為具有功率 MOSFET 256、 CMOS (n陽MOSFET 258和p-MOSFET 260)、和雙極 型器件262，但是實際的智能功率集成電路將典型地包括多種有源和無源部件，諸如二極管、電阻器、電容器、電感器、熔絲、反熔絲和存 儲器器件。通常，智能功率集成電路架構(gòu)250包括至少一個金屬層， 并且添加額外的金屬層以增加電路密度和增強電路性能。使用公知的
半導體工藝，諸如注入和擴散，來形成多種n型和p型阱。使用適當 的氧化和/或溝槽工藝，可以實現(xiàn)隔離部件264。
本發(fā)明的實施例涉及一種集成電路器件，其是在公共基板上形成 的并且具有與智能功率架構(gòu)組合的MRAM架構(gòu)，其中至少一部分 MRAM架構(gòu)和至少一部分智能功率架構(gòu)由相同的制造工藝同時形成。 如此處使用的，智能功率架構(gòu)包括被配置為管理電功率的功率電路部 件和被配置為控制、調(diào)整、監(jiān)視、影響功率電路的操作或?qū)β孰娐?的操作做出反應的至少一個額外的部件。實際上，功率電路部件可以 包括功率晶體管，并且至少一個額外的部件可以包括且不限于傳感
器(例如，環(huán)境條件傳感器、電磁傳感器、電機械傳感器、電屬性傳 感器、換能器等)；功率控制部件；模擬部件；數(shù)字邏輯部件；或者 其任何組合。使用智能功率集成電路，設計人員可以減少實際應用的 模擬部分和數(shù)字邏輯電路的尺寸，以實現(xiàn)密集電路。這使得設計人員 能夠經(jīng)濟地將更多的特征和能力封裝到芯片中，導致了減少的管芯
(die)面積、減少的成本、和提高的性能。此集成有助于汽車系統(tǒng)、 工業(yè)控制和消費類電子產(chǎn)品的設計人員簡化系統(tǒng)設計、降低系統(tǒng)成本 和提高可靠性。
圖3是根據(jù)示例性實施例配置的集成電路器件300的示意性圖示。 集成電路器件300通常包括基板302，許多功能部件形成在該基板302 上?；?02可以是任何適當?shù)陌雽w材料，諸如基于硅的材料。為 易于說明，功能部件在圖3中被示意性地示為模塊。在該示例中，這 些功能部件包括功率電路部件304、數(shù)字邏輯部件306、傳感器架構(gòu)308、 MRAM架構(gòu)310、和模擬功率控制部件312。盡管圖3中沒有示出，但 是集成電路器件300可以包括所需用于滿足特定應用需要的額外的部 件。實際上，某些該功能部件可以耦合到一起以實現(xiàn)協(xié)同操作。例如，功率電路部件304、數(shù)字邏輯部件306、傳感器架構(gòu)308、和模擬功率 控制部件312可以協(xié)同操作以形成集成電路器件300的智能功率架構(gòu)。 在這一點上，這些部件(單獨地或者以任何組合地)在此處還被稱為 "智能功率部件"。然而，MRAM架構(gòu)310不需要耦合到其它部件， 并且MRAM架構(gòu)310可被配置為用作集成電路器件300的獨立子系統(tǒng)。 以該方式將MRAM架構(gòu)310嵌入到智能功率集成電路中導致了物理空 間的有效率的使用，同時能夠通過傳統(tǒng)上僅與MRAM的MTJ內(nèi)核結(jié) 合使用的層來制造傳感器。
在本發(fā)明的一個實際的實施例中，功率電路部件304包括一個或 多個功率MOSFET器件，其被配置為在高電壓或高電流操作。對于功 率電路部件304，可替換的實施例可以使用不同的功率器件和技術(shù)。數(shù) 字邏輯部件306可以通過CMOS晶體管或者任何適當?shù)臄?shù)字邏輯配置 實現(xiàn)。數(shù)字邏輯部件306被配置為執(zhí)行數(shù)字操作，其支持集成電路器 件300的智能功率架構(gòu)。模擬功率控制部件312包括模擬電路部件， 其被配置為支持集成電路器件300的智能功率架構(gòu)。模擬功率控制部 件312可以包括例如，電阻器、電容器、電感器、MOSFET、雙極型器 件、和/或其他模擬電路元件。
傳感器架構(gòu)308通常被配置為感測集成電路器件300的一個或多 個物理、電、磁、環(huán)境、或者其他條件。在該示例中，集成電路器件 300使用傳感器架構(gòu)308檢測的數(shù)量、特性、參數(shù)或現(xiàn)象，來調(diào)整、控 制、管理或監(jiān)視功率電路部件304生成的輸出功率。在這一點上，傳 感器架構(gòu)308可以使用一個或多個傳感器或傳感器部件，包括且不限 于環(huán)境條件傳感器，諸如溫度傳感器、濕度傳感器、光傳感器、輻 射傳感器等；電磁傳感器；電機械傳感器，諸如換能器；機械傳感器， 諸如振動傳感器、加速度計、應力/張力傳感器等；磁場傳感器等；或 者電屬性傳感器，諸如電壓傳感器、電流傳感器、阻抗或電阻傳感器、 溫度傳感器、電容傳感器、電感傳感器等。MRAM架構(gòu)310通?？扇缟衔慕Y(jié)合圖1和2描述的進行配置。事 實上，集成電路器件300可以使用傳統(tǒng)的MRAM設計和技術(shù)用于 MRAM架構(gòu)310，并且此處將不詳細描述該傳統(tǒng)特征。通常，MRAM 架構(gòu)310包括MRAM電路部件314和耦合到MRAM電路部件314的 MRAM單元陣列316 (參看圖4，其是集成電路器件300的示意性截面 圖示)。MRAM電路部件314可以包括支持MRAM架構(gòu)310操作的 任何數(shù)目的元件或特征，包括且不限于開關(guān)晶體管；輸入/輸出電路； 解碼器；比較器；感測放大器等。
圖4是通常示出了集成電路器件300的功能部件的拓撲配置的簡 化的示圖。在這一點上，圖4說明了， MRAM架構(gòu)310形成在基板302 上，并且智能功率架構(gòu)(在該示例中包括功率電路部件304、數(shù)字邏輯 部件316、傳感器架構(gòu)308、和模擬功率控制部件312)形成在基板302 上。圖4還說明了 MRAM單元陣列316是在MRAM電路部件314上 方形成的。
在本發(fā)明的一個示例性實施例中，集成電路器件300是使用具有 前端制造工藝和后端制造工藝的模塊化工藝技術(shù)制造的。在該背景下， 前端制造工藝在時間上首先執(zhí)行并且在后端制造工藝開始之前完成。 如此處使用的，前端制造工藝與使用"前端層"的元件或特征的形成 相關(guān)聯(lián)，該"前端層"可以是半導體基板302中的N和/或P摻雜區(qū)域、 電介質(zhì)層、或者其他的層，而后端制造工藝與使用"后端層"的元件 或特征的形成相關(guān)聯(lián)，該"后端層"可以是金屬或傳導層、電介質(zhì)層、 MTJ內(nèi)核層、或者其他的層。因此，前端層位于基板302中或基板302 上，而后端層位于前端層上方。實際上，前端和后端制造工藝可以利 用公知的掩蔽、反應性離子刻蝕、物理濺射、大馬士革構(gòu)圖、物理氣 相淀積、電鍍、化學氣相、和/或等離子體增強化學氣相淀積技術(shù)。例 如，使用可以支持CMOS、雙極型或其他適當?shù)闹圃旃に嚨墓に嚰夹g(shù)， 可以制造如此處描述的集成電路。圖4是根據(jù)示例性實施例配置的集成電路器件300的部件和元件
的簡化的示圖。除了圖4中示出的以外，集成電路器件300的實際的 實施例可以包括額外的層(例如，金屬層、電介質(zhì)層、禾口/或地平面)。 在該示例中，功率電路部件304、模擬功率控制部件312、數(shù)字邏輯部 件306、和MRAM電路部件314是通過前端制造工藝由前端層適當形 成的。某些或所有該前端部件可通過前端制造工藝同時形成。相反地， 傳感器架構(gòu)308 (其可以包括一個或多個傳感器)和MRAM單元陣列 316是通過后端制造工藝由后端層適當形成的。某些或所有該后端部件 可通過后端制造工藝同時形成。實際上，前端和后端制造工藝是用于 創(chuàng)建MRAM架構(gòu)310的MRAM制造工藝中的模塊。因此，集成電路 器件300的制造支持用于智能功率架構(gòu)的現(xiàn)有的MRAM制造工藝。通 過該方式，至少一部分智能功率架構(gòu)和至少一部分MRAM架構(gòu)310可 由所選擇的MRAM制造工藝同時形成。
圖5是根據(jù)示例性實施例配置的集成電路器件500的示意性截面 圖示。集成電路器件300可以使用圖5中示出的一般結(jié)構(gòu)。集成電路 器件500表示以此處描述的方式制造的示例性的嵌入MRAM的智能功 率集成電路。集成電路器件500通常包括基板502、在基板502中或基 板502上形成的前端層503、和在前端層503上方形成的第一后端層 504和第二后端層506。圖5中的虛線508表示第一后端制造工藝和第 二后端制造工藝之間的想象的劃分線。
在本發(fā)明的一個實際的實施例中，集成電路器件500的第一后端 層503可以包括金屬一層510、金屬二層512、金屬三層514、中間電 介質(zhì)層(在圖5中未分立示出)、在層之間布線的傳導通孔516等， 而集成電路器件500的第二后端層506可以包括金屬四層518、金屬五 層520、 MTJ內(nèi)核"層"522、中間電介質(zhì)層(在圖5中未分立示出)、 在層之間布線的傳導通孔524等。如上文所描述的，MTJ內(nèi)核可由不 止一個材料層實現(xiàn)。然而，為了簡化起見，圖5將MTJ內(nèi)核示為單個 "層"522。在本發(fā)明的其他實施例中，集成電路器件500可以包括更多或更少的前端層和/或更多或更少的后端層。
在示例性實施例中，使用通過金屬一層510、金屬二層512、和/ 或金屬三層514創(chuàng)建的元件，來形成功率電路部件304、模擬功率控制 部件312、數(shù)字邏輯部件306、和MRAM電路部件314，而使用通過金 屬四層518、金屬五層520、和/或MTJ層522創(chuàng)建的元件，來形成傳 感器架構(gòu)308和MRAM單元陣列316。 MRAM單元陣列316包括在金 屬五層520上形成的多個比特線、在金屬四層518上形成的多個數(shù)字 線、和在金屬四層518和金屬五層520之間形成MTJ單元陣列(MTJ 內(nèi)核層522形成MTJ單元)。在該示例中，傳感器架構(gòu)308包括傳感 器部件，其也是通過MTJ內(nèi)核層522形成的。實際上，該傳感器部件 是通過與用于創(chuàng)建MRAM單元陣列316相同的后端制造工藝創(chuàng)建的。 傳感器架構(gòu)308還可以包括額外的傳感器部件(未示出)，其由金屬 四層528和/或金屬五層520形成。該額外的傳感器部件可以表示傳導 跡線、控制電路、偏置電路等。
傳感器架構(gòu)308中的傳感器(如果必要，與協(xié)同操作的電路或特 征一起)適當?shù)乇慌渲脼闈M足特定應用的需要。通過MTJ內(nèi)核層522 制造的傳感器被設計為使得特定操作條件的變化引起傳感器的電、磁、 電磁、電機械、和/或其他特性的相關(guān)改變。作為示例，其將在下文參 考圖6 11描述，基于MTJ的器件可被配置為，通過導體對電流生成的 磁場的反應，感測流過附近導體的電流。
MTJ電流傳感器實現(xiàn)方案
與用于感測電流的傳統(tǒng)的實踐方案不同，現(xiàn)將描述將磁隧道結(jié) (MTJ)用作電流傳感器的技術(shù)。
MTJ包括自由磁層和釘扎磁層(pinned magnetic layer)。在釘扎 磁層中，磁化或"磁化向量"的取向典型地是恒定的或者固定在一個 方向中，而自由磁層中的磁化取向可以改變量值和方向，例如，從0°到180° 。自由磁層和釘扎磁層之間的相互角度取決于自由磁層相對于 釘扎磁層的磁化取向。隨著自由磁層和釘扎磁層之間的相互角度的旋
轉(zhuǎn)，該旋轉(zhuǎn)可用于感測MTJ的隧道磁阻(TMR)的改變。
在一個實現(xiàn)方案中，MTJ可以操作于平行狀態(tài)，當自由層和釘扎 層的磁化或磁向量的取向處于相同方向中并且自由層和釘扎層之間的 相互角度是0。時，出現(xiàn)該平行狀態(tài)，或者MTJ可以操作于反平行狀 態(tài)，當自由層和釘扎層的磁化或磁向量的取向處于相反的方向并且自 由層和釘扎層之間的相互角度是180°時，出現(xiàn)該反平行狀態(tài)。在平行 狀態(tài)中，MTJ內(nèi)核的TMR呈現(xiàn)相對低的電阻。在反平行狀態(tài)中，MTJ 內(nèi)核的TMR呈現(xiàn)相對高的電阻。
比特線和數(shù)字線均可以傳導電流。在比特線和/或數(shù)字線中流動的 電流引起或生成了對應的磁場。由比特線和/或數(shù)字線生成的磁場可以 通過使自由層的磁化向量隨著磁場改變而旋轉(zhuǎn)、由此改變自由層相對 于釘扎層的相互角度，來更改或改變自由磁層和釘扎磁層之間的相互 角度。相互角度的改變可用于感測MTJ的輸出TMR的改變。
這樣，比特線和/或數(shù)字線中流動的電流的改變將影響MTJ的相互 角度，其使MTJ的輸出TMR改變。因此，磁隧道結(jié)內(nèi)核可以感測由 比特線和/數(shù)字線引起的磁場并且將由比特線和/數(shù)字線引起的磁場轉(zhuǎn) 換為MTJ的輸出隧道磁阻(TMR)。通過監(jiān)視MTJ內(nèi)核的輸出TMR， 還可以監(jiān)視電流波動。
磁隧道結(jié)器件可用于感測電路電流，用于多種電路監(jiān)視目的，諸 如反饋控制、過流保護、和電路操作停止。由于MTJ的性質(zhì)，MTJ電 流傳感器可以呈現(xiàn)出高精度的電流監(jiān)視能力。MTJ電流傳感器與 MRAM單元共享相同的部件，由此允許將MRAM單元的部件用作電 流傳感器以及非易失存儲器(NVM)。此外，此處描述的MTJ電流傳 感器提供了優(yōu)秀的設計靈活性，這是因為，MTJ電流傳感器可以被三維集成，即它們可以垂直或橫向安置在典型地在集成電路的基板中制 造的有源電路或者"智能功率"部件上。例如，MTJ電流傳感器可被 安置在有源電路或"智能功率"部件附近基板上方的(一個或多個) 絕緣層中的任何位置。這可以允許節(jié)約布局面積。這些性質(zhì)可以允許 以成本有效的方式進行處理并且提高了電流傳感器的整體性能。
圖6是根據(jù)示例性實施例配置的集成電路器件600的部件和元件 的簡化示圖。除了圖6中示出的以外，集成電路器件600的實際的實 施例可以包括額外的層(例如，金屬層、電介質(zhì)層、和/或地平面)。
如圖6中所示，集成電路器件600包括偽MRAM單元602和有源 電路部件604。有源電路部件604可以在基板層601中形成或制造，而 偽MRAM單元602可以在(一個或多個)絕緣層608中形成，絕緣層 608被安置在基板層601上方并且使偽MRAM單元602與有源電路部 件604隔開。重要地，在該實現(xiàn)方案中，偽MRAM單元602被安置在 有源電路部件604上方，其可以允許顯著地節(jié)約布局面積。此處使用 的術(shù)語"偽"意指用于感測應用的MRAM單元，并且該術(shù)語用于使該 用于感測應用的MRAM單元區(qū)分于用于信息存儲應用的傳統(tǒng)MRAM 單元。
在該示例中，有源電路部件604可以包括例如，功率電路部件、 模擬功率控制部件、或者通過前端制造工藝由前端層形成的數(shù)字邏輯 部件。有源電路部件604通常可以是受益于其輸入/輸出電流監(jiān)視的任 何集成器件，包括但不限于，"智能功率"部件。
相反地，偽MRAM單元602通過后端制造工藝由后端層形成。實 際上，前端和后端制造工藝是用于創(chuàng)建MRAM架構(gòu)(未示出)的MRAM 制造工藝的子工藝。因此，集成電路器件600的制造支持現(xiàn)有的用于 智能功率架構(gòu)目的的MRAM制造工藝。在該實施例中，偽MRAM單元602可以用作三維集成"電流傳感 器(CS)"，這是因為其可用于感測來自有源電路部件604的電流。 盡管圖6中為了簡化說明沒有示出，但是偽MRAM單元602通常包括 數(shù)字線、比特線、和安置在所述數(shù)字線和所述比特線之間的磁隧道結(jié) (MTJ)內(nèi)核，諸如圖1中示出的。有源電路部件604生成電路電流 (Ickt)并且被電氣耦合在數(shù)字線和比特線之間。偽MRAM單元602， 特別是其磁隧道結(jié)內(nèi)核，被電磁耦合到所述有源電路部件604。這允許 磁隧道結(jié)內(nèi)核感測電路電流(Ickt)，并且隨后基于電路電流(Ickt) 生成或產(chǎn)生感測電流(Isense)。
圖7是根據(jù)本發(fā)明的示例性實施例配置的集成電路器件700的部 件和元件的簡化的示圖。在該實施例中，許多個磁隧道結(jié)(MTJ)電流 傳感器708可以結(jié)合"智能功率"IC 704、 706、 712和MRAM電路714、 716實現(xiàn)。除了圖7中示出的以外，集成電路器件700的實際的實施例 可以包括額外的層(例如，金屬層、電介質(zhì)層、和/或地平面)。
集成電路器件700包括基板702、在所述基板702上形成的磁隨 機存取存儲器(MRAM)架構(gòu)710、包括在所述基板702上形成的可用 作電流傳感器(CS)的偽MRAM單元708的傳感器架構(gòu)、和在基板中 形成的有源電路部件704、 706、 712。 MRAM架構(gòu)710可以包括MRAM 邏輯電路714和MRAM單元陣列716。
如上文提及的，MRAM單元陣列716包括多個MRAM單元。多 個MRAM單元中的每一個可以包括許多個部件，為了簡化說明而未在 圖7中示出這些部件。例如，如上文參考圖l描述的，每個MRAM單 元可以包括通過所述第一金屬層形成的數(shù)字線；通過所述第二金屬 層形成的比特線；和在所述第一金屬層和所述第二金屬層之間形成的 磁隧道結(jié)(MTJ)內(nèi)核。
在本描述中，術(shù)語"特定的"用于區(qū)分偽MRAM單元的部件和常規(guī)MRAM單元的對應部件。每個偽MRAM單元708或電流傳感器(CS) 可以包括與MRAM單元相同的部件并且與MRAM單元同時制造。再 —次地，為了簡化說明，圖7中沒有示出偽MRAM單元的這些部件， 然而，每個特定的偽MRAM單元可以包括通過第一金屬層形成的特 定的數(shù)字線；通過第二金屬層形成的特定的比特線；和安置在在所述 第一金屬層和所述第二金屬層之間的特定的磁隧道結(jié)(MTJ)內(nèi)核。
有源電路部件有時被稱為"智能功率"部件，并且可以包括例如， 功率電路部件704、模擬功率控制部件712、數(shù)字邏輯部件706。每個 有源電路部件可以在基板702中形成，并且每個特定的磁隧道結(jié)內(nèi)核 或者電流傳感器(CS)708可以例如，在對應的有源電路部件704、 706、 712上方或上面形成，以節(jié)約布局面積?？商鎿Q地，每個特定的磁隧道 結(jié)內(nèi)核或者電流傳感器(CS) 708可以例如，被形成為與對應的有源 電路部件704、 706、 712相鄰。
在圖7中示出的示例性實施例中，功率電路部件704、模擬功率 控制部件712、數(shù)字邏輯部件706、和MRAM電路部件714適當?shù)赝?過前端制造工藝由前端層形成。某些或所有該前端部件可通過前端制 造工藝同時形成。
相反地，傳感器架構(gòu)708 (其可以包括一個或多個傳感器)和 MRAM單元陣列716通過后端制造工藝由后端層形成。如上文所描述 的，"后端"層是在"前端"層之后形成的層。某些或所有該后端部 件可通過后端制造工藝同時形成。實際上，前端和后端制造工藝是用 于創(chuàng)建MRAM架構(gòu)的MRAM制造工藝的子工藝。因此，集成電路器 件700的制造支持現(xiàn)有的用于智能功率架構(gòu)目的的MRAM制造工藝。 通過該方式，至少一部分智能功率架構(gòu)和至少一部分MRAM架構(gòu)可由 所選擇的MRAM制造工藝同時形成。
圖8是說明了用于感測相關(guān)聯(lián)的有源電路(或者"智能功率")部件804中的電流改變的MTJ內(nèi)核電流傳感器802的實現(xiàn)方案的電路 框圖。
如圖8中所示，有源電路部件804可以被電氣耦合在特定的數(shù)字 線210中的一個和特定的比特線208中的一個之間。有源電路部件804、 特定的比特線208和特定的數(shù)字線210形成了承載由有源電路部件804 生成的電路電流(Ickt)的電路。與有源電路部件804相關(guān)聯(lián)的磁隧道 結(jié)內(nèi)核電流傳感器802被電磁耦合到該有源電路部件。磁隧道結(jié)內(nèi)核 電流傳感器802對電路電流(Ickt)的改變作出響應。特別地，磁隧道 結(jié)內(nèi)核802的TMR作為由有源電路部件804生成的電路電流(Ickt) 的函數(shù)而變化。這樣，磁隧道結(jié)內(nèi)核電流傳感器802可以感測電路電 流(Ickt)并且響應于電路電流(Ickt)生成感測電流。
如上文參考圖1提及的，MRAM單元的MTJ內(nèi)核典型地包括可 由上鐵磁層或合成反鐵磁(SAF)層202形成的第一電極、可由下鐵磁 層或SAF層204形成的第二電極、和兩個鐵磁層之間的隧道阻擋層 206。自由磁層202和釘扎磁層204由磁材料制成，諸如NiFe。在存在 磁場的情況下通過組合特定的材料進行處理的過程中，發(fā)生了磁化。 在釘扎磁層204中，磁化取向典型地是恒定的或者固定在一個方向中。 例如，在圖8中，釘扎磁層204的磁化取向被示出為指向右側(cè)。相反 地，自由磁層202中的磁化取向的量值和方向均可以改變，例如，從0° 變?yōu)?80° 。
自由磁層202和釘扎磁層204之間的相互角度可被定義為自由層 202相對于釘扎層204的磁化取向，反之亦然。自由磁層202和釘扎磁 層204之間的相互角度取決于自由磁層202相對于釘扎磁層204的磁 化取向。基于該相互角度，MTJ內(nèi)核802可以在至少兩個不同的狀態(tài) 下操作。
當自由層202和釘扎層204的磁化被取向為處于相同的方向中并且自由層202和釘扎層204之間的相互角度是0。時，出現(xiàn)一個狀態(tài)， 有時被稱為平行狀態(tài)。在平行狀態(tài)下，MTJ內(nèi)核802的TMR呈現(xiàn)出相 對低的電阻。相反地，當自由層202和釘扎層204的磁化被取向為處 于相反的方向中并且自由層202和釘扎層204之間的相互角度是180° 時，出現(xiàn)另一狀態(tài)，有時被稱為反平行狀態(tài)。例如，當自由層202的 磁化指向左側(cè)而釘扎層204的磁化指向右側(cè)時，該狀態(tài)出現(xiàn)。在反平 行狀態(tài)下，MTJ內(nèi)核802的TMR呈現(xiàn)出相對高的電阻。
比特線206和數(shù)字線210均可以傳導電流。在圖8中示出的非限 制性示例中，比特線206承載從右側(cè)到左側(cè)的電流(反之亦然)，而 數(shù)字線210承載流入或流出紙面的電流。在比特線206和/或數(shù)字線210 中流動的電流引起或生成對應的磁場。
比特線206和/或數(shù)字線210生成的磁場可以更改或改變自由磁層 202和釘扎磁層204之間的相互角度。這樣，比特線206禾口/或數(shù)字線 210中流動的電流的改變將影響MTJ內(nèi)核802的相互角度。如上文提 及的，改變MTJ內(nèi)核802的相互角度更改或改變了 MTJ內(nèi)核802的輸 出TMR。換言之，因此MTJ內(nèi)核802感測的磁場可以影響MTJ內(nèi)核 802的輸出隧道磁阻(TMR)。因此磁隧道結(jié)內(nèi)核802可用于將比特線 206和/或數(shù)字線210引起的磁場轉(zhuǎn)換為輸出隧道磁阻(TMR)。相反 地，通過監(jiān)視MTJ內(nèi)核802的輸出TMR，也可以監(jiān)視電流波動。
MTJ內(nèi)核802經(jīng)歷的磁場強度取決于流過比特線206和/或數(shù)字線 210的電流以及MTJ內(nèi)核802同比特線206和/或數(shù)字線210之間的距 離。MTJ內(nèi)核802同比特線206禾口/或數(shù)字線210之間的距離可以在制 造工藝過程中控制。通過修改MTJ內(nèi)核802同比特線206和/或數(shù)字線 210之間的距離，可以調(diào)節(jié)電流傳感器的靈敏度以配合設計需要。
此外，可以在覆層218上面提供額外的厚的(一個或多個)磁屏 蔽層820。厚的磁屏蔽層被安放在MTJ電流傳感器上方以保護MTJ電流傳感器，防止外部噪聲，由此MTJ電流傳感器僅感測與待感測的電 路或器件相關(guān)聯(lián)的特定電流。額外的厚的磁屏蔽層820可以包括待感 測的電流信號，防止外部源引起的噪聲。這可以允許更高精度的測量。
如將參考圖9 11描述的，并且參考圖l，在實現(xiàn)MTJ內(nèi)核電流傳 感器202、 204、 206時，通過修改或變化MTJ內(nèi)核電流傳感器202、 204、 206的電極202、 204的幾何特征，可以進一步提高電流傳感器的 穩(wěn)定性。例如，可以使諸如MTJ內(nèi)核電流傳感器202、 204、 206的電 極202、 204的縱橫比、相對取向、尺寸和形狀的變量發(fā)生變化，如下 文在圖9 11中描述的。
圖9示出了根據(jù)本發(fā)明的實施例的MTJ內(nèi)核電流傳感器202、204、 206的電極202、 204的分解平面視圖900，其中至少一個電極是正方 形的。電極202、 204在圖9中被示出為橫向安置，由此可以更加容易 地觀察它們的相對形狀和尺寸。然而，在被組裝以形成MTJ內(nèi)核電流 傳感器202、 204、 206時，它們是一個放置在另一個上方，即電極204 放置在電極202上方。電極202-1、 204-1被示出為基本上是正方形的，
即具有X和Y尺度Y2。2-尸X2Q2-產(chǎn)Y204-尸X204-,。為了便于解釋，這是目
前大部分部件所采用的情況，但這不是基本的。電極202-2、 204-2是 不同的，電極202-2是矩形的，其中Y202-^X202-2并且Y2Q4-2=X2Q4-2。再 一次地，這僅用于說明電極的多種可能的形狀，并非是詳盡的或限制 性的。
圖10示出了根據(jù)本發(fā)明的實施例的MTJ的電極202、 204的平面 視圖1000，其中任一或兩個電極202、 204具有多種示例性的非正方形 的形狀。例如，在310-1中，任一或兩個電極202、 204是矩形的并且 X尺度是延長的顯著大于Y，在310-2中，任一或兩個電極202、 204 是延長的，乂>〉￥并且具有三角形的端部，并且在310-3中，任一或兩 個電極202、 204是延長的，乂》￥并且具有圓形的端部。當一個電極 安放在另一個上方以形成MTJ內(nèi)核電流傳感器202、 204、 206時，它們的較長的尺度可以實現(xiàn)相互之間的多種角度，如圖11中示意性說明 的。在特定的環(huán)境下使用明顯非對稱的電極形狀是有用的，這是因為
薄的電極中的平面視圖的非對稱性影響電子轉(zhuǎn)軸(spin axes)旋轉(zhuǎn)的易 度或難度。例如，盡管在本領域中已知，通過在存在磁場的情況下進 行熱處理，釘扎第一電極中的電子轉(zhuǎn)軸，但是另一種方案是使電極形 狀是高度非對稱的，例如，平面視圖是長的和窄的，這是因為，使電 子轉(zhuǎn)軸旋轉(zhuǎn)遠離該非對稱形狀的縱向方向是非常困難的。然而，可以 使用用于釘扎轉(zhuǎn)軸的上述兩種配置中的任一種配置。
此外，通過優(yōu)化或變化多種變量，還可以進一步提高MTJ內(nèi)核電 流傳感器202、 204、 206的性能，該變量諸如MTJ內(nèi)核電流傳感器202、 204、 206的電極202、 204相對于待感測的電流線的接近度、MTJ內(nèi)核 電流傳感器202、 204、 206的電極相對于待感測的電流線的角度/取向、 和M17內(nèi)核電流傳感器202、 204、 206的電極相對于待感測的電流線 的覆蓋范圍。
圖11示出了根據(jù)本發(fā)明的實施例的MTJ的電極202、 204的平面 視圖，其中至少一個電極202、 204具有相對于另一電極的多種角度配 置。為了便于說明，第一電極202-4被示出為單個連續(xù)電極，多種分段 第二電極204-4-204-4-4以不同的角度跨越第一電極202-4。但是這 并非是限制性的，并且電極202-4可由分立的片段組成，每個片段在第 二電極204-4-204-4-4中的單個電極下面。第二電極204-4-1被取向 為，其縱向尺度基本上與第一電極202-4的縱向尺度正交(/33)。第二 電極204-4-2被取向為，其縱向尺度基本上與第一電極202-4的縱向尺 度平行(或反平行)。第二電極204-4-3被取向為，其縱向尺度相對于 第一電極202-4的縱向尺度成角度(j81)，并且第二電極204-4-4被取 向為，其縱向尺度相對于第一電極202-4的縱向尺度成角度(/32)。因 此，對于第一和第二電極202、 204，可以使用廣泛的多種不同的相對 角度取向。圖12是示出了根據(jù)示例性實施例制造MTJ內(nèi)核電流傳感器的方
法的流程圖。在步驟1202中，提供基板702，其具有嵌入于其中的有 源電路部件或器件704、 706、 712，諸如智能功率或模擬集成電路。然 后在步驟1206中，使用已知的半導體處理技術(shù)，安置具有磁覆層214 的數(shù)字線(DL) 210。例如，這可以通過使用物理氣相淀積和電鍍淀積 例如銅材料而進行。然后在步驟1208中，可以使用已知的半導體處理 技術(shù)，安置傳導MTJ電極層201或者底部MTJ電極201。底部MTJ 電極201可以包括，例如，Ta金屬。在步驟1210中，使用已知的半導 體處理技術(shù)移除MTJ器件的多個層，留下內(nèi)核MTJ結(jié)構(gòu)，其包括自由 層202、隧道阻擋206和釘扎層204。在步驟1212中，使用傳統(tǒng)的光 刻技術(shù)對MTJ電流傳感器802構(gòu)圖。在步驟1214中，使用己知的半導 體處理技術(shù)安置頂部MTJ電極。在步驟1216中，將層間(interlevel) 電介質(zhì)層安置在頂部MTJ電極上面。然后在步驟1218中，使用已知的 半導體處理技術(shù)，安置具有磁覆層的層或磁屏蔽層或此兩者的傳導比 特線(BL) 208。在步驟1220中，DL 210和/或BL 208可以連接到需 要被感測電流的有源電路部件或器件804。
盡管在前面的詳細描述中呈現(xiàn)了至少一個示例性實施例，但是應 當認識到，存在許多變化方案。還應當認識到，此處描述的示例性實 施例的目的并非是以任何方式限制本發(fā)明的范圍、適用性、或配置。 相反地，前面的詳細描述將向本領域的技術(shù)人員提供用于實現(xiàn)所描述 的實施例的便利的路線圖。應當理解，在不偏離后附權(quán)利要求及其合 法等效物闡述的本發(fā)明的范圍的前提下，可以進行元件功能和配置上 的多種改變。
權(quán)利要求
1.一種產(chǎn)生集成電路的方法，所述集成電路用于感測由安置在基板中的有源電路部件產(chǎn)生的第一電流，所述方法包括提供傳導數(shù)字線；在所述有源電路部件和所述傳導數(shù)字線上面提供磁隧道結(jié)(MTJ)電流傳感器，其中所述MTJ電流傳感器包括MTJ內(nèi)核；在所述MTJ電流傳感器上面提供傳導比特線，使得所述MTJ電流傳感器安置在所述傳導數(shù)字線和所述傳導比特線之間；以及將所述傳導數(shù)字線和所述傳導比特線耦合到所述有源電路部件，使得所述MTJ內(nèi)核被配置為感測所述第一電流并且基于所述第一電流產(chǎn)生第二電流。
2. 如權(quán)利要求1所述的方法，其中所述MTJ內(nèi)核被配置為電磁耦 合到所述有源電路部件。
3. 如權(quán)利要求l所述的方法，其中所述有源電路部件安置在基板 中，并且通過前端制造工藝由前端層形成，并且其中在所述前端制造 工藝之后，通過后端制造工藝由后端層在所述有源電路部件上方形成 所述MTJ內(nèi)核。
4. 如權(quán)利要求l所述的方法，其中在所述有源電路部件上面提供 所述MTJ電流傳感器的步驟進一步包括淀積第一傳導MTJ電極層；在所述第一傳導MTJ電極層上，淀積自由層、隧道阻擋層和釘扎 層；以及對所述自由層、所述隧道阻擋層和所述釘扎層進行構(gòu)圖，其中經(jīng) 過構(gòu)圖的自由層、經(jīng)過構(gòu)圖的隧道阻擋層和經(jīng)過構(gòu)圖的釘扎層包括 MTJ內(nèi)核。
5. 如權(quán)利要求4所述的方法，所述方法進一步包括 在所述MTJ內(nèi)核上淀積第二傳導MTJ電極層；以及在所述第二傳導MTJ電極層上面淀積層間電介質(zhì)層。
6. 如權(quán)利要求5所述的方法，所述方法進一步包括在所述層間電介質(zhì)層上面淀積所述傳導比特線。
7. —種制造包括磁隧道結(jié)(MTJ)電流傳感器的集成電路的方法，所述方法包括提供基板，該基板具有嵌入于其中的有源電路部件，其中所述有源電路部件產(chǎn)生第一電流；在所述有源電路部件上面提供MTJ電流傳感器；以及將數(shù)字線和比特線耦合到所述有源電路部件，其中所述MTJ電流傳感器被安置在所述數(shù)字線和所述比特線之 間，并且被配置為感測所述第一電流以及基于由所述MTJ電流傳感器 感測的所述第一電流來產(chǎn)生第二電流。
8. 如權(quán)利要求7所述的方法，其中在所述有源電路部件上面提供 所述MTJ電流傳感器的步驟包括淀積第一傳導MTJ電極層；在所述第一傳導MTJ電極層上淀積自由層、隧道阻擋層和釘扎層；對所述自由層、所述隧道阻擋層和所述釘扎層進行構(gòu)圖，其中經(jīng) 過構(gòu)圖的自由層、經(jīng)過構(gòu)圖的隧道阻擋層和經(jīng)過構(gòu)圖的釘扎層包括MTJ內(nèi)核；以及在所述MTJ內(nèi)核上淀積第二傳導MTJ電極層。
9. 如權(quán)利要求8所述的方法，所述方法進一步包括 淀積所述數(shù)字線；在所述第二傳導MTJ電極層上面淀積層間電介質(zhì)層；以及 在所述層間電介質(zhì)層上面淀積所述比特線。
10. 如權(quán)利要求7所述的方法，其中所述MTJ電流傳感器包括偽MRAM單元，該偽MRAM單元包括 所述數(shù)字線； 所述比特線，和特定的磁隧道結(jié)(MTJ)內(nèi)核，其中所述特定的MTJ內(nèi)核對所述 第一電流的改變作出響應。
11. 如權(quán)利要求IO所述的方法，其中在所述有源電路部件上面提 供所述MTJ電流傳感器的步驟包括-在所述基板上形成磁隨機存取存儲器(MRAM)架構(gòu)，所述MRAM 架構(gòu)包括MRAM單元陣列和所述偽MRAM單元。
12. 如權(quán)利要求ll所述的方法，其中將數(shù)字線和比特線耦合到所 述有源電路部件的步驟包括將所述有源電路部件電氣耦合在所述數(shù)字線和所述比特線之間， 使得所述特定的MTJ內(nèi)核被電磁耦合到所述有源電路部件，以感測所 述第一電流并且響應于所述第一電流產(chǎn)生所述第二電流。
13. 如權(quán)利要求7所述的方法，其中在所述有源電路部件上面提 供所述MTJ電流傳感器的步驟包括提供偽MRAM單元，該偽MRAM單元包括所述數(shù)字線、所述比 特線、和磁隧道結(jié)(MTJ)內(nèi)核，其中所述有源電路部件被電氣耦合在 所述數(shù)字線和所述比特線之間。
14. 如權(quán)利要求13所述的方法，其中將所述數(shù)字線和所述比特線 耦合到所述有源電路部件的步驟包括將所述MTJ內(nèi)核電磁耦合到所述有源電路部件，使得所述MTJ 內(nèi)核被配置為感測所述第一電流并且基于所述第一電流產(chǎn)生所述第二 電流。
15. —種感測集成電路中的電流的方法，所述集成電路包括在基板中形成的有源電路部件、和偽MRAM單元，所述偽MRAM單元包 括第一傳導層、第二傳導層、和安置在所述第一傳導層和所述第二傳 導層之間的特定的磁隧道結(jié)(MTJ)內(nèi)核，所述方法包括經(jīng)由包括所述有源電路部件、所述第二傳導層和所述第一傳導層 的電路產(chǎn)生所述第一電流，其中所述有源電路部件被電氣耦合在所述 第一傳導層和所述第二傳導層之間；經(jīng)由所述特定的MTJ內(nèi)核感測所述第一電流，其中所述特定的 MTJ內(nèi)核對由所述有源電路部件產(chǎn)生的所述第一電流的改變作出響 應；以及響應于所述第一電流產(chǎn)生第二電流。
16. 如權(quán)利要求15所述的方法，其中所述特定的MTJ內(nèi)核的電阻 作為由所述有源電路部件產(chǎn)生的所述第一電流的函數(shù)而變化。
17. 如權(quán)利要求15所述的方法，其中所述特定的MTJ內(nèi)核進一步包括第一傳導MTJ電極層； 第二傳導MTJ電極層；和安置在所述第一傳導MTJ電極層和所述第二傳導MTJ電極層之 間的自由層、隧道阻擋層和釘扎層。
18. 如權(quán)利要求17所述的方法，其中所述集成電路進一步包括 MRAM單元陣列，該MRAM單元陣列包括在所述基板上形成的多個 MRAM單元，其中所述偽MRAM單元是所述MRAM單元陣列中的所 述單元中的一個。
全文摘要
提供了一種集成電路器件(800)，其包括基板(801)、被配置為經(jīng)歷壓力的傳導線(807)、和在基板和電流線之間形成的磁隧道結(jié)(MTJ)內(nèi)核(802)。傳導線(807)被配置為響應于壓力而移動，并且承載生成磁場的電流。MTJ內(nèi)核(802)具有基于磁場而進行變化的電阻值。因此MTJ內(nèi)核(802)的電阻相對于壓力改變而變化。MTJ內(nèi)核(802)被配置為產(chǎn)生電輸出信號，其作為壓力的函數(shù)而變化。
文檔編號G11C11/14GK101300640SQ200680040479
公開日2008年11月5日 申請日期2006年10月20日 優(yōu)先權(quán)日2005年10月28日
發(fā)明者羅伯特·W·貝爾德, 鄭永瑞, 馬克·A·迪爾拉姆 申請人:飛思卡爾半導體公司