專利名稱：帶有共享電流線路的磁存儲器體系結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種磁或磁阻隨機(jī)訪問存儲器(MRAMs)，并且更具體地涉及一種以最大電流密度產(chǎn)生更高磁場的方法和裝置。
背景技術(shù)：
當(dāng)前許多公司考慮將磁或磁阻隨機(jī)訪問存儲器(MRAM)作為閃速存儲器的接替者。其有能力替代除了最快的靜態(tài)RAM(SRAM)存儲器之外的所有存儲器。其是非易失性存儲器件，這意味著不需要電源來維持所存儲的信息。這是其優(yōu)于大多數(shù)其它類型的存儲器的優(yōu)勢。
MRAM概念最初由Honeywell Corp.USA開發(fā)，并且使用磁多層器件中的磁化方向作為信息存儲，并且所得到的阻抗差用于信息讀出。與所有的存儲器件相同的是，MRAM陣列中的每一單元必須能夠存儲表示“1”或“0”的至少兩個狀態(tài)。
存在不同種類的磁阻(MR)效應(yīng)，其中當(dāng)前最重要的是巨磁阻(GMR)和隧道磁阻(TMR)。GMR效應(yīng)和TMR或磁隧道結(jié)(MTJ)或自旋相關(guān)隧道(SDT)效應(yīng)使得有可能實(shí)現(xiàn)非易失性磁存儲器等。這些器件包括薄膜堆，其中至少兩個薄膜是鐵磁或亞鐵磁，并且其通過非磁性隔層分開。GMR是用于帶有導(dǎo)體隔層的結(jié)構(gòu)的磁阻，而TMR是用于帶有電介隔層的結(jié)構(gòu)的磁阻。如果在兩個鐵磁或亞鐵磁薄膜之間放置非常薄的導(dǎo)體，那么當(dāng)薄膜的磁化方向平行時，該復(fù)合多層結(jié)構(gòu)的有效面內(nèi)阻抗最小，并且當(dāng)薄膜的磁化方向逆平行時最大。如果將薄膜電介隔層放置在兩個鐵磁或亞鐵磁薄膜之間，觀察發(fā)現(xiàn)當(dāng)薄膜的磁化方向平行時，薄膜之間的隧道電流最大(或者于是阻抗最小)，并且當(dāng)薄膜的磁化方向逆平行時，薄膜之間的隧道電流最小(或者于是阻抗最大)。
磁阻通常測量為從平行磁化狀態(tài)變?yōu)槟嫫叫写呕癄顟B(tài)的上述結(jié)構(gòu)的阻抗的百分比增加。TMR器件比GMR結(jié)構(gòu)具有更高的百分比磁阻，并從而能夠用于更高的信號和更高的速度。最近的結(jié)果表明，隧道具有超過40％的磁阻，相比之下良好的GMR單元中的磁阻為6-9％。
MRAM包括多個設(shè)置成陣列的多個磁阻存儲單元1。圖1中所示為一個這種現(xiàn)有技術(shù)的存儲單元1。每一存儲單元1包括磁阻存儲器元件2、數(shù)字線4和位線6的第一交點(diǎn)、位線6和字線8的第二交點(diǎn)。該存儲單元1通過位線6串聯(lián)耦合成列并通過數(shù)字線4和字線8串聯(lián)耦合成行，從而形成陣列。所使用的磁阻存儲器元件2例如可以是磁隧道結(jié)(MTJs)，但并不限于此。
如圖2中所示，該MTJ存儲器元件2通常包括分層結(jié)構(gòu)，其具有固定層或釘扎層10、自由層12以及位于中間的電介阻擋層14。該MTJ存儲器元件2而且包括在該磁性自由層12上形成下電觸點(diǎn)22和上電觸點(diǎn)16的非磁性導(dǎo)體。該磁性釘扎層10和磁性自由層12例如都可以由NiFe組成，并且該電介阻擋層14例如可以由AlOx形成。通過在其中具有電介層14的鐵磁或亞鐵磁層10、12的該包層上施加較小的電壓，電子可以隧道穿透該電介阻擋層14。
磁性材料的釘扎層10具有通常指向相同方向的磁向量。自由層12的磁向量是自由的，但是受到該層物理大小的限制，而可能指向兩個方向與該釘扎層10的磁化方向平行或逆平行。
通過將MTJ存儲器元件2連接到電路中使用，使得從電流從一個磁性層垂直的流經(jīng)通過元件2到達(dá)另一層。該MTJ單元1可以通過與諸如晶體管T的開關(guān)元件串聯(lián)的電阻R電學(xué)地表示，如圖1中所示。電阻R的阻抗大小取決于存儲器元件2的磁性自由層和釘扎層的磁向量的方向。當(dāng)該磁向量指向相反方向時，MTJ元件2具有相對較高的阻抗(HiRes)，并且當(dāng)該磁向量指向相同的方向時，MTJ元件2具有相對較低的阻抗(LoRes)。
圖2中所示的示意立視圖為2×2陣列的現(xiàn)有技術(shù)存儲單元。在包括多個MRAM單元的MRAM陣列中，垂直的導(dǎo)電線4、6在每一位或存儲單元2的下面和上面通過，攜帶產(chǎn)生切換磁場的電流。每一位的設(shè)計，使得當(dāng)電流僅僅施加到一個線上時其不會切換，但是當(dāng)電流通過在所選擇的位交叉的兩個線4、6時才切換(只有當(dāng)自由層的磁向量與切換磁場的方向不一致時，才會出現(xiàn)切換)。
在MTJ存儲單元和單元1的陣列中設(shè)置有數(shù)字線4和位線6，其中數(shù)字線4在該存儲器元件2的一側(cè)沿著陣列的行布置，并且位線6在該存儲器元件2的另一側(cè)沿著陣列的列布置。為了清楚，圖2中的結(jié)構(gòu)需要部分反向數(shù)字線4物理地在該MTJ元件2的下面穿過(在該MTJ元件2朝向其中設(shè)置有晶體管T的基層的側(cè)邊)，并且位線6物理地在該MTJ元件2的上面穿過(在該MTJ元件2背向其中設(shè)置有晶體管T的基層的側(cè)邊)。然而，如果那樣畫，位線6就會擋住磁阻元件2，其是該附圖更相關(guān)的部件。
該存儲器元件12通過互連層16以及多個金屬化層18并經(jīng)由20與晶體管T連接。該存儲器元件12與該位線6之間存在電連接22。每一存儲單元1的晶體管T與地線24連接。
在寫和編程模式中，所需的電流流經(jīng)通過所選擇的數(shù)字線4和位線6，使得在它們的交點(diǎn)產(chǎn)生峰值磁場，足以將該MTJ元件2的自由層12的極性切換，從而將該MTJ元件2的阻抗從LoRes(低阻抗)狀態(tài)切換到HiRes(高阻抗)狀態(tài)，或者相反(取決于電流通過位線6的方向)。此時，所選擇的存儲單元1(位于所選擇的數(shù)字線4與所選擇的位線6的交點(diǎn)處的存儲單元)中的諸如晶體管T的開關(guān)元件處于截斷狀態(tài)，例如通過保持該字線8上的電壓為高(在開關(guān)元件是晶體管T的情況下為0伏特)。所選擇的數(shù)字線4和所選擇的位線6中的電流是這樣的它們一起提供的磁場可以改變所選擇的存儲器元件的自由層的磁向量的方向，但是任何一條線中的電流都不能改變存儲狀態(tài)。因此，只寫入所選擇的存儲器元件，而不寫與所選擇的數(shù)字線4或位線6相同線上的任何其它存儲器元件。
圖3示意性的描述了用于現(xiàn)有技術(shù)的高密度MRAM單元1的集成方案。通過發(fā)送電流通過位線6和數(shù)字線4在芯片上產(chǎn)生磁場，它們通常稱為電流線，并且所產(chǎn)生的磁場與通過電流線的電流成比例。為了得到更高的磁場，需要使用更高的電流。然而，低功率應(yīng)用要求低電流。這些是相矛盾的要求。最好能夠?qū)RAM技術(shù)縮小到低于100nm以下的區(qū)域，以得到更小的存儲器，但并不容易。也將定標(biāo)規(guī)則應(yīng)用于電流線，特別是它們的交點(diǎn)。電流線中的電流密度限制到約107A/cm2，典型地是用于Cu的電遷移。在更高的電流密度就發(fā)生電遷移，即金屬原子遷移到電流線中，導(dǎo)致金屬線的斷線。上述限制將Cu電流線中的電流上限設(shè)置為每100nm×100nm部分1mA。換言之，當(dāng)按比例縮小現(xiàn)有技術(shù)的磁阻存儲器件時，可以產(chǎn)生的磁場幅度受到限制。由于按比例縮小并結(jié)合固定的電遷移限制時得到更小的橫截面電流線，磁場產(chǎn)生并不成比例的縮小。從圖3可以看到，數(shù)字線具有并不理想的幾何尺寸(寬度小于高度)。
而且，為了長時保持該數(shù)據(jù)位的熱穩(wěn)定性，當(dāng)按比例縮小MRAM器件時，切換磁場典型地增加。磁元件典型地具有某一縱橫比，以通過形狀各向異性穩(wěn)定合適的磁化方向。然而，更小的尺寸就導(dǎo)致固定縱橫比的切換磁場增加。因此，更小的器件的縱橫比應(yīng)該減小。另一方面長時熱穩(wěn)定性，即數(shù)據(jù)保留要求抵抗切換的某一最小的能量勢壘(KuV)，其基本上設(shè)置為該切換磁場的最小值(約Ku)。
在US2002/0057593中，公開了一種具有高集成存儲器陣列的薄膜存儲器件。圖9中所示分別為頂視圖和截面圖。對應(yīng)于各個存儲單元行設(shè)置有讀字線和寫字線80，并且對應(yīng)于各個存儲單元列設(shè)置有位線81和參考電壓線。相鄰的存儲單元82至少共享這些信號線中的一個，例如位線81。結(jié)果，設(shè)置在整個存儲器陣列中的信號線的間距變寬。于是，可以有效地設(shè)置存儲單元，得到改進(jìn)集成度的存儲器陣列。然而，為了正常地進(jìn)行數(shù)據(jù)讀和寫操作，通過該單個位線81同時選擇的多個存儲單元82不必從該寫字線80同時接收數(shù)據(jù)寫磁場。相應(yīng)地，可替換地設(shè)置單元82。圖9描述了該存儲器矩陣的替換裝填。該實(shí)施例的缺點(diǎn)是密度損失明顯。通過將存儲單元82移位靠得更近，例如通過將觸點(diǎn)與晶體管對齊有可能得到某種密度改進(jìn)，如圖10中所示。圖10的截面圖中虛線內(nèi)所示的為相鄰的寫字線80上的元件。當(dāng)信號線(位線81下面)工作時，位線81的寬度只能夠得到較小的改進(jìn)。該實(shí)施例還具有的缺點(diǎn)就是丟失了大量的存儲器密度。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種用于改進(jìn)磁場產(chǎn)生的器件和方法。改進(jìn)的磁場產(chǎn)生包括對于給定的電流密度產(chǎn)生更高的磁場和/或減少與相鄰的、未選擇的存儲單元的串?dāng)_，和/或在整個存儲器件產(chǎn)生均勻性更好的磁場。
根據(jù)本發(fā)明的方法和器件實(shí)現(xiàn)上述目的。
本發(fā)明提供一種具有設(shè)置成邏輯組織的行和列的磁阻存儲單元的陣列，每一存儲單元包括磁阻元件。該矩陣包括一組列線，列線是連續(xù)的導(dǎo)電帶，其可以與列的每一存儲單元的磁阻元件磁耦合。兩個相鄰的列共享列線，該共享列線的區(qū)域基本上在共享該列線的兩個相鄰列的磁阻元件上延伸。根據(jù)本發(fā)明，該陣列而且每列包括至少一個輔助列線，用于在共享該列線的其中一個相鄰列的磁阻元件中產(chǎn)生局部磁場。本發(fā)明的優(yōu)點(diǎn)是，存儲單元的密度相比于帶有共享列線的現(xiàn)有技術(shù)的存儲器件可以得到提高，從而減少了制造MRAM存儲器所需要的空間。
根據(jù)本發(fā)明的實(shí)施例，輔助列線可以形成用于列線所攜帶的電流的返回電流路徑。根據(jù)流經(jīng)通過該返回電流路徑的電流產(chǎn)生的磁場用來增加所選列的存儲器元件中的磁場。該增加的磁場例如可以更好地寫存儲器元件。
該陣列而且可以包括一組行線，每一行線是連續(xù)的導(dǎo)電帶，其可以與行的每一存儲單元的磁阻元件磁耦合。流經(jīng)通過對應(yīng)于所選存儲單元的行線的電流、通過對應(yīng)于所選存儲單元的列線的電流、以及通過對應(yīng)于所選存儲單元的返回列線的電流所產(chǎn)生的復(fù)合磁場足夠高，可以切換(取決于該存儲單元的內(nèi)容)所選存儲單元的磁阻元件的磁狀態(tài)。流經(jīng)通過任何一個所提到的電流線的電流所產(chǎn)生的磁場、或者不是通過所提到的全部電流線的電流所產(chǎn)生的磁場的組合優(yōu)選地不夠高，不能提供切換磁場。本發(fā)明的優(yōu)點(diǎn)是，較低的電流級可以發(fā)送通過行線、列線以及返回線，同時還可以產(chǎn)生切換磁場。
在本發(fā)明的實(shí)施例中，在磁阻元件的列的相對側(cè)設(shè)置有列線和輔助列線。
可以在行方向上關(guān)于輔助列線的中心偏移地放置一列磁阻元件。
該列線和/或輔助列線和/或行線可以設(shè)置有磁導(dǎo)(fluxguiding)包層。這種包層的優(yōu)點(diǎn)就是，該列線中的磁場更加集中，并且減少了串?dāng)_，因此避免了對相鄰位進(jìn)行不想要的編程。
本發(fā)明也提供一種非易失性存儲器，包括具有如上所述的磁阻存儲單元的陣列，即如上所述的陣列，其中設(shè)置有適當(dāng)?shù)男泻土序?qū)動器。
本發(fā)明而且還提供操作陣列的方法，該陣列具有設(shè)置成邏輯組織的行和列的磁阻存儲單元，每一單元包括磁阻元件。該方法包括將電流施加到行線上，將電流施加到兩個列線共享的列線上，以及將電流施加到至少一個輔助列線上，用于在該列線上的一個存儲器元件中產(chǎn)生局部磁場。
本發(fā)明也提供一種制造具有磁阻存儲單元的陣列的方法。該方法包括提供設(shè)置成邏輯組織的行和列的磁阻存儲單元，每一單元包括磁阻元件，提供一組列線，列線是連續(xù)的導(dǎo)電帶，其可以與列的每一存儲單元的磁阻元件磁耦合，兩個相鄰的列共享列線，該共享列線的區(qū)域基本上在共享該列線的兩個相鄰列的磁阻元件上延伸，并且每列提供至少一個輔助列線，用于在共享該列線的其中一個相鄰列的磁阻元件中產(chǎn)生局部磁場。


根據(jù)下面的詳細(xì)描述并結(jié)合附圖可以明顯看到本發(fā)明的這些和其它特征、特點(diǎn)和優(yōu)點(diǎn)，其中附圖通過范例的形式描述本發(fā)明的原理。該說明僅僅是用于示范，而不限制本發(fā)明的范圍。下面所引用的參考附圖稱為附圖。
圖1是用于連接在根據(jù)現(xiàn)有技術(shù)的陣列中的MRAM單元的電學(xué)表示。
圖2的示意立視圖是根據(jù)現(xiàn)有技術(shù)的MTJ單元的2×2陣列。
圖3的頂視圖和截面圖是根據(jù)現(xiàn)有技術(shù)的用于1T-1MTJ MRAM的典型集成布局。
圖4的頂視圖和截面圖是根據(jù)本發(fā)明實(shí)施例的帶有共享列線的集成布局，該截面圖所示為根據(jù)本發(fā)明的輔助列線，其在頂視圖中被除去。
圖5所示為在1T-1MTJ MRAM中本發(fā)明的共享列線概念。
圖6的圖形為對于所選擇的和未選擇的共享列線的列所計算的磁場分量輪廓。第一種情況表示其中通過在所選擇的列上影響磁場的輔助列線形成返回路徑。第二種情況表示其中通過在所選擇的列上影響磁場的第一輔助列線形成、以及在未選擇的列上影響磁場的第二輔助列線形成返回路徑。
圖7的圖形所示為考慮了行線、列線、在所選擇的列上影響磁場的輔助列線以及在未選擇的列上影響磁場的輔助列線，所計算的三維磁場幅度。
圖8所述為根據(jù)進(jìn)一步的實(shí)施例帶有電流線包層的本發(fā)明的概念。
圖9的頂視圖和截面圖是根據(jù)現(xiàn)有技術(shù)的帶有共享列線的集成布局。
圖10的頂視圖和截面圖是根據(jù)現(xiàn)有技術(shù)的帶有共享列線的集成布局，并帶有密度改進(jìn)。
圖11的示意說明是不同電流路徑的創(chuàng)建。
圖12的示意圖是根據(jù)本發(fā)明，用于字并行寫操作的MRAM結(jié)構(gòu)。
圖13的示意圖是本發(fā)明進(jìn)一步的實(shí)施例，帶有單個電流源，用于向字中不同的位同時提供相等分布的電流。
圖14示意性地描述了一系列單個電流源的字并行MRAM。
在不同的附圖中，相同的附圖標(biāo)記表示相同的或類似的元件。
具體實(shí)施例方式
現(xiàn)在參照特定的實(shí)施例并結(jié)合特定附圖描述本發(fā)明，但本發(fā)明并不限于此，而是通過權(quán)利要求書來限制。所描述的附圖僅是示意性和非限制性的。在附圖中，某些元件的尺寸可能被擴(kuò)大，并且為了說明而沒有按比例描繪。其中在本說明和權(quán)利要求中所使用的詞語“包括”并不排除其它元件或步驟。當(dāng)指代單數(shù)名詞所使用的不定冠詞和定冠詞，例如“一”或“一個”、“該”可以包括多個該名詞，除非另外有特定的說明。
而且，在說明和權(quán)利要求中所使用的詞語第一、第二和第三等用于在類似的元件之間區(qū)分，并且不必用于描述順序或次序。應(yīng)該理解的是，這樣使用的詞語在適當(dāng)?shù)臈l件下可以互換，并且此處所描述的本發(fā)明的實(shí)施例能夠以除了此處所描述或說明之外的其它順序操作。
根據(jù)本發(fā)明的實(shí)施例，如圖4中所示，磁阻存儲單元31的矩陣30被邏輯組織成行和列，每一存儲單元31包括磁阻存儲器元件32。在整個說明中，所使用的詞語“水平”和“垂直”用來提供坐標(biāo)系，并僅僅為了簡化說明。它們并不必須指的是該器件的實(shí)際物理方向，但是也可以是。而且，使用詞語“列”和“行”用來描述鏈接到一起的陣列元件的設(shè)置。該鏈接可以是行和列的笛卡兒陣列，但本發(fā)明并不限于此。本領(lǐng)域的熟練技術(shù)人員會理解的是，列和行可以簡單的互換，并且這些詞語在本公開文件中也可以互換。而且，也可以構(gòu)建非笛卡兒陣列，并且其包括在本發(fā)明的范圍內(nèi)。相應(yīng)地，詞語“行”和“列”應(yīng)該廣義地解釋。為了在這種廣義解釋中簡化，權(quán)利要求參照邏輯組織的行和列。通過這樣就意味著，存儲器元件的組以拓?fù)涞木€性交叉方式鏈接起來，但是物理或拓?fù)浣Y(jié)構(gòu)并不必如此。例如，行可以是環(huán)形的，而列是半徑，并且在本發(fā)明中這些環(huán)和半徑描述為“邏輯組織”的行和列。詞語“行”和“列”可以互換。而且各種線的名稱，例如位線和字線、或行線和列線表示的是用來簡化說明和指代特定功能的類屬名，并且該字的特定選擇并不意欲對本發(fā)明做任何限制。應(yīng)該理解的是，所有這些所使用的詞語只是便于更好地理解所描述的特定結(jié)構(gòu)，并不意欲對本發(fā)明做任何限制。
根據(jù)本發(fā)明，設(shè)置列線34，其是連續(xù)的導(dǎo)電帶，例如是銅線，其可以與陣列30中列的磁阻元件32磁耦合。每一個這些列線34都被陣列30中磁阻元件32的兩個相鄰列35A、35B共享。列線34的區(qū)域是這樣的，其基本上至少在共享該列線34的兩個相鄰列35A、35B的磁阻元件32上延伸，如圖4中所示，并且對于每一行都是這樣的。該列線34的區(qū)域可以使得其基本上在兩個列35A、35B的全部寬度上延伸，但是其并不必須如此。根據(jù)本發(fā)明，通過在兩個相鄰列35A、35B上共享該列線34，所創(chuàng)建的單個電流線具有比現(xiàn)有技術(shù)的MRAM器件中相鄰列的每一電流線4大的多的橫截面，如比較圖3和圖4可以看到。與現(xiàn)有技術(shù)相反的是，共享一個并且相同列線34的兩個不同列35A、35B中的兩個存儲器元件32設(shè)置在一個單獨(dú)的行上。
使用如圖3和圖4中所表示的存儲器元件32的交織鏡像結(jié)構(gòu)，通過共享相鄰晶體管(在圖3和圖4中未示出)之間的一個觸點(diǎn)來節(jié)省晶體管觸點(diǎn)。
如圖4中所示，并且更加示意性地如圖5中所示，即使當(dāng)按比例縮小磁阻存儲器元件時，甚至在低于100nm的設(shè)計中，矩形電流線、列線34具有的高度H可以小于寬度W。使用高度H小于寬度W的列線34使得所產(chǎn)生的磁場更均勻。而且根據(jù)本發(fā)明的共享列線34的橫截面大概是三倍，這就表明通過該列線34的峰值電流可以顯著地增加，而沒有電遷移的危險。
為了在該共享列線34上的一個位或存儲器元件32中，例如在存儲器元件32B中產(chǎn)生局部磁場，不僅必須通過發(fā)送電流通過適當(dāng)?shù)男芯€37產(chǎn)生磁場，而且根據(jù)本發(fā)明，進(jìn)一步必須通過發(fā)送電流通過適當(dāng)?shù)妮o助列線36B產(chǎn)生磁場。行線37是連續(xù)的導(dǎo)電帶，例如是銅線，其可以與陣列30中行的磁阻元件32磁耦合。輔助列線36、36A、36B是連續(xù)的導(dǎo)電帶，例如是銅線，其可以與陣列30中列35A、35B的磁阻元件32磁耦合。該輔助列線36和共享列線34優(yōu)地分別位于存儲器元件32的列的相對側(cè)上。該輔助列線36可以是單獨(dú)并獨(dú)立驅(qū)動的列線，其磁場至少影響共享該列線34的列35A、35B的所選列35B的存儲器元件32，以在所選列35B的存儲器元件32增加所產(chǎn)生的磁場。該輔助列線36而且可以影響共享該列線34的列35A、35B的未選列35A的存儲器元件32，以在未選列35A的存儲器元件32降低所產(chǎn)生的磁場?？商鎿Q地，通過該輔助列線36所產(chǎn)生的磁場對共享該列線34的列35A、35B的所選列35B的存儲器元件32的影響可以多于對未選列35A的存儲器元件32的影響。根據(jù)實(shí)施例，該輔助列線36可以是來自列線34的返回路徑線。該輔助列線36可以是單個電流線，或者其可以包括多個電流線。例如在該輔助列線36由多個電流線組成的情況下，輔助列線36中的部分電流可以用來在未選列35A的位或存儲器元件32的位置產(chǎn)生相反的磁場，以減少或消除列線34在那里所產(chǎn)生的磁場。輔助列線36的其它部分的電流可以用來在所選列35B的位存儲器元件32的位置增加磁場?？梢躁P(guān)于存儲器元件32的對應(yīng)列35A、35B在行方向上偏移地放置輔助列線36A、36B?？商鎿Q地，可以關(guān)于存儲器元件32的對應(yīng)列35A、35B在行方向上對稱地放置輔助列線36A、36B。
可以在半導(dǎo)體處理中的標(biāo)準(zhǔn)金屬層中創(chuàng)建輔助列線36，并于是可以包括在現(xiàn)存的磁存儲器生產(chǎn)工藝，諸如CMOS處理工藝。
下面，使用典型地用于CMOS090工藝的電流線幾何說明本發(fā)明的概念。用于計算的幾何歸納在表1中。線34、37、36A和36B分別是列線34、行線37、以及第一和第二輔助列線36A、36B。作為范例，列35B中的存儲單元32B必須寫有兩個二進(jìn)制值例如“0”或“1”。

表1“距離”是最靠近相關(guān)線34、37、36A、36B的存儲器元件32、32A、32B的自由層、以及最靠近存儲器元件32、32A、32B的線34、37、36A、36B的表面之間的距離。“偏移”是列線34的中心分別與輔助列線36A、36B的中心之間的距離。
作為范例，在表1的實(shí)施例中，輔助列線36B的電流級等于列線34的電流級與輔助列線36A的電流級之和。因此可以設(shè)計系統(tǒng)，其中輔助列線36B形成用于列線34和輔助列線36A的返回電流路徑?？梢栽O(shè)置單個電流源，其可以產(chǎn)生所包含的所有電流。
通過將電流引入共享列線34以及其中一個輔助列線36A、36B，并通過另一輔助列線將其返回，或者通過將其發(fā)送通過一個輔助列線36A、36B，并通過共享列線34和另一輔助列線將其返回，可以使用單極電流源40。根據(jù)輔助列線36A、36B用于功能返回路徑的選擇，選擇列35A、35B其中一列用于產(chǎn)生更高的磁場。根據(jù)該共享列線34中電流的方向，建立將哪一個二進(jìn)制值，例如“0”或“1”寫入所選擇的存儲器元件32。所選擇的在適當(dāng)?shù)墓蚕砹芯€34、適當(dāng)?shù)妮o助列線36B以及適當(dāng)?shù)男芯€37中產(chǎn)生的磁場的磁阻元件32B的組合提供的磁場能夠改變該所選存儲器元件32B的自由層的磁向量的方向。任何一個磁場本身、或者不是全部這些磁場的組合都不能改變該存儲狀態(tài)。因此，即使通過共享列線在兩個相鄰列35A、35B的存儲器元件32中提供磁場，也只寫所選的存儲單元31。供電電源(未示出)提供產(chǎn)生行電流、列電流以及輔助列電流所需要的功率。圖4中所示只有有限數(shù)目的存儲單元31，但實(shí)際上存儲器陣列30可以是任何大小。
如圖11中所示，為了選擇列線34和輔助列線36A、36B中的電流方向，設(shè)置有一對電流方向開關(guān)SL1、SL1、SL2、SL2，諸如半導(dǎo)體開關(guān)或晶體管，以及切換該電流方向開關(guān)的切換機(jī)構(gòu)(在圖11中未示出)。根據(jù)值是需要寫入存儲器元件32A中還是需要寫入存儲器元件32B中，并根據(jù)所要寫的值，通過切換機(jī)構(gòu)將該電流方向開關(guān)置于適當(dāng)?shù)臓顟B(tài)(開或關(guān))。
如果第一二進(jìn)制值，例如“0”需要寫入例如存儲器元件32B中，作為范例其例如需要輔助列線36A中的-1mA電流、共享列線34中的-1mA電流以及輔助列線36B中的2mA電流。供電電源41提供產(chǎn)生所需電流而需要的功率。開關(guān)SL1和SL2所處于的狀態(tài)能夠?qū)щ?，例如它們閉合，并且開關(guān)SL1和SL2所處的狀態(tài)能夠阻擋電流，例如它們開路。電流源40提供的電流2.I在輔助列線36A和共享列線34被分流，并重新合并返回到輔助列線36B。需要注意，在圖11所示的實(shí)施例中，所有的電流線34、36A、36B在該存儲器矩陣的一側(cè)通過簡單的短路連接。
在下面的表中所示為開關(guān)SL1、SL1、SL2和SL2的全部邏輯功能，即在兩個元件32A、32B中寫邏輯值。SL1和SL1分別是相反的狀態(tài)，即如果一個導(dǎo)通，則另一個關(guān)閉，并且SL2和SL2分別是相反的狀態(tài)。


開關(guān)SL1、SL1、SL2、SL2并不簡單地確定所選擇的電流線32A、32B、34中的電流極性。根據(jù)所要寫入的是左還是右元件32A、32B，開關(guān)SL1、SL1的功能相反?？赡艿奶鎿Q形式會使用不同的磁化狀態(tài)來在左和右元件中存儲邏輯值，即對于左元件32A，第一存儲器狀態(tài)，例如“0”將意味著例如“向左磁化”，而對于右元件32B，第一存儲器狀態(tài)將意味著“向右磁化”。
開關(guān)SL2和SL2分別在寫入共享列線34上的左和右元件32A、32B之間區(qū)分。
不同位特定的電流源/宿電流單元可以組合成為用于字并行寫的更大整體。其示意性地如圖12中所示。該電流驅(qū)動器然后以下面的方式簡單地響應(yīng)于所要寫的數(shù)據(jù)。例如在8位版中，當(dāng)接收到字10000110時，開關(guān)SL1、SL1、SL2、SL2按照位的順序以適當(dāng)?shù)姆绞介]合，從而能夠在順序位中寫入順序1-0-0-0-0-1-1-0。由于共享電流線上的左和右位不能同時寫，可以兩個步驟執(zhí)行該寫操作，首先寫入該字的奇數(shù)位(左元件＝1-0-0-1)，然后寫入偶數(shù)位(右元件＝0-0-1-0)。然后可以使用整個矩陣的單個信號線，例如奇/偶控制所有開關(guān)SL2、SL2。
根據(jù)本發(fā)明的實(shí)施例，利用不同通道中固有電阻相等，可以使用單個電流源(具有的級別約為n.I)，而不是n/2個不同的小電流源(級別約為2.I)。該原理如圖13中所述。關(guān)于最終實(shí)施方式的決定應(yīng)該基于更小變化的電流線阻抗值，而不是不同的電流源級。換言之，當(dāng)不同電流環(huán)路的阻抗中的靜態(tài)變化非常小時，環(huán)繞放大門極晶體管建造的單個電流源可以更好的控制不同環(huán)路中的電流級。
圖14所示為一系列將第一對位的電流宿送入第二對的電流源等中的方法。如果適當(dāng)?shù)厍袚Q每一開關(guān)SL1、SL1、SL2、SL2，右邊的內(nèi)容可以同時寫到每一對位的一位中。因此，可以證明更小的電流源40就足夠，于是節(jié)省了基層面積，例如硅面積。通過這種方式，更小功率消耗的優(yōu)點(diǎn)結(jié)合有更快的寫時間和低峰值電流。在用于MRAM的模塊方式中，可以使用更小的存儲器組或塊，以減少電流線的整體阻抗。這樣做典型地可以減少電流線上的電壓損失。
可以引入用于字并行寫入的其它寫數(shù)據(jù)的方法。在這種情況下，首先寫所有的奇數(shù)位，即每一共享列線的左位32A，接著寫偶數(shù)位，即右位32B。然后可以使用整個矩陣的單個信號線，例如奇/偶控制所有開關(guān)SL2、SL2。
在這種情況下，由于奇和偶位的寫必須分開，兩個字可以交織。存儲器組然后由字中兩倍數(shù)目的位組成。假設(shè)所使用的是8位字，可以在一根線上寫兩個不同的字，因此總共是16位。
例如字1的左位01101100字2的左位11110000交織后如下0111110110100000
然后開關(guān)順序的功能時間可以是字1的寫入字2的寫入SL1-01101100-00001111-SL1 -10010011-11110000-SL2-0- -1-SL2 -1- -0-圖6所示為磁場分量的輪廓，垂直于所選的電流線34、36A、36B，對于圖5的實(shí)施例，電流值如表1中所給出。通過適當(dāng)?shù)剡x擇電流線尺寸，如上表1中，磁場極限值可以局限于一個裝置32A、32B，在該范例中給出在裝置32B中。曲線50是在通過該共享列線34的電流通過對應(yīng)于所選列35B的輔助列線36B簡單地返回情況下的曲線。需要注意，在所選的存儲器元件32B處產(chǎn)生高磁場。不幸的是，在該配置中相鄰的、未選位或存儲器元件32A的磁場也相當(dāng)高。良好估計就是，那里的磁場大約是所選位或存儲器元件32B的一半大小，如從圖6的曲線50中可以看到?？梢酝ㄟ^使用對應(yīng)于未選列35A的輔助列線36A降低未選存儲器元件32A的磁場。將電流發(fā)送通過該共享列線34以及對應(yīng)于未選列35A的輔助列線36A，于是有效地在未選存儲器元件32A產(chǎn)生反向磁場，從而抑制了串?dāng)_，并且返回到對應(yīng)于所選列35B的輔助列線36B。通過這種方式，未選元件32A的磁場大約可以減少到最大磁場的25％，如圖6的曲線51所示。通過幾何，即電流、寬度、高度、偏移、交疊等的適當(dāng)選擇，并同時考慮預(yù)先的半導(dǎo)體設(shè)計所具有的幾何限制，可以進(jìn)一步改善磁場輪廓。
圖7所示為在沒有電流發(fā)送通過未選列35A的輔助列線36A的情況下的三維磁場輪廓，即幅度是位置和方向的函數(shù)。在所給的該范例中，選擇列線37中的電流使得用于寫的兩個磁化分量相等，得到最優(yōu)的噪聲容限?？梢郧逦乜吹皆?0％的最大二維磁場幅度處的可能干擾的半選磁場60，即只包括一個磁場分量。
分析功率消耗。假設(shè)原始電流線4(對應(yīng)于圖5中列線34的陰影部分)具有阻抗R，根據(jù)本發(fā)明可以假定更寬的電流線34的阻抗大約為R/2.5。
如果將電流I發(fā)送通過具有阻抗R的電流線，該電流線具有與存儲器元件相同寬度并關(guān)于該存儲器元件對稱放置，那么在存儲器元件中產(chǎn)生磁場H所需要的功率是R×I2。如果將功率效率定義為產(chǎn)生磁場的功率消耗與所產(chǎn)生的磁場本身之間的比，這種情況下的功率效率為(R×I2)/H。使用這種配置為了得到2H的磁場，可以發(fā)送電流2I通過該電流線。然后所需要的功率是R×(2I)2，并且該功率效率是2R×I2/H。然而，如果發(fā)送電流I通過列線，并且將對應(yīng)的返回電流發(fā)送通過返回路徑、存儲器元件、列線和具有相同寬度并彼此相互對稱放置的返回路徑，在該存儲器元件中產(chǎn)生磁場2H所需要的功率為(R×I2+R×I2)，并且功率效率為(R×I2+R×I2)/(2H)，或者為(R×I2)/H。這意味著通過使用功能返回路徑，即在所選存儲單元中產(chǎn)生磁場產(chǎn)生實(shí)質(zhì)貢獻(xiàn)的返回路徑，同樣的功能消耗可以在該磁存儲單元中產(chǎn)生雙倍的磁場。
或者于是，通過發(fā)送電流通過該共享列線34和對應(yīng)于所選列35B的輔助列線36B(如圖6中的曲線50)，相同的電流產(chǎn)生的磁場可以增加40％，而功率消耗減少了20％(2(R/2.5)I2比RI2)。對于同樣對全部磁場有貢獻(xiàn)的返回路徑，可以得到的增加磁場更高。然而，對于相同的功率消耗，通過標(biāo)定電流級，磁場增加了50％。
當(dāng)使用在所選列35B中增加磁場的第一輔助列線36B和在相鄰的未選列35A中減少磁場的第二輔助列線36A，可以選擇電流級使得所有電流都發(fā)送通過列線36B并然后以并行方式分布到34和36A上。對于從表1得到的電流級，功率消耗隨著關(guān)于原始數(shù)字線設(shè)計而增加3倍，其得到的有效磁場增益為1.9。為了實(shí)現(xiàn)原始設(shè)計中的該增益，線性電流標(biāo)定會導(dǎo)致功耗增加3.6倍，其超出了電遷移極限。再次對于相同的功耗，其還是會產(chǎn)生21.5％的有效磁場增加。

通過線性標(biāo)定所得到的結(jié)果，考慮到最大電流密度應(yīng)該不超過107A/cm2，或者換言之，1mA每(100nm)2的線路段，按照計算使用該共享數(shù)字線可得到的最大磁場可以上至10kA/m。在所給定的該范例中，列線36B中的該最大電流因此限制為12mA。
根據(jù)本發(fā)明進(jìn)一步的實(shí)施例，可以在該列線34、輔助列線36A、36B和/或行線37設(shè)置磁導(dǎo)包層70、71(圖8)。這些磁導(dǎo)包層70、71諸如是高導(dǎo)磁率和磁性軟(低矯頑磁性)鎳鐵(NiFe)。這些磁導(dǎo)包層70、71將磁場更好的限制在所選的單元區(qū)域中。通過這種方式可以在磁場中實(shí)現(xiàn)2倍的增益。而且，增強(qiáng)了相鄰存儲器元件32的選擇性，并于是通過使用這些磁導(dǎo)包層70、71減少了相鄰存儲器元件32的串?dāng)_。這些磁導(dǎo)包層70、71可以只覆蓋行線37、列線34或輔助列線36A、36B的一側(cè)，優(yōu)選地覆蓋遠(yuǎn)離存儲器元件32的一側(cè)，或者其可以覆蓋其三個側(cè)邊(如圖8中所示)，以得到最大效率。磁引導(dǎo)包層70、71的使用增加了磁場級。而且提高了該磁場的均勻性，同時大大降低了對相鄰位的串?dāng)_。在該實(shí)施例中，這就意味著在未選位或存儲器元件32A減少磁場的輔助列線36A中的電流可以選擇的更小，或者甚至可以省略。
如在本發(fā)明的公開中所描述的電流線中的磁引導(dǎo)包層70、71的實(shí)施方式相比于前面的集成方案從技術(shù)上就更加簡單。由于大大地增加了電流線橫截面，通過實(shí)施引導(dǎo)包層70、71的橫截面的有效損失就更加有限，這是更加有利的。
應(yīng)該理解的是，雖然此處已經(jīng)描述了根據(jù)本發(fā)明器件的優(yōu)選實(shí)施例、特定限制和結(jié)構(gòu)以及材料，但是不脫離本發(fā)明的精神和范圍可以在形式上和細(xì)節(jié)做出各種改變和修改。
權(quán)利要求
1.一種具有設(shè)置成邏輯組織的行和列的磁阻存儲單元的陣列，每一存儲單元包括磁阻元件，該矩陣包括一組列線，列線是連續(xù)的導(dǎo)電帶，其可以與一列的每一存儲單元的磁阻元件磁耦合，兩個相鄰的列共享一個列線，該共享列線的區(qū)域基本上在共享該列線的兩個相鄰列的磁阻元件上方延伸，該陣列進(jìn)一步包括每列至少一個輔助列線，用于在共享該列線的其中一個相鄰列的磁阻元件中產(chǎn)生局部磁場。
2.根據(jù)權(quán)利要求1的陣列，其中輔助列線形成用于列線所攜帶的電流的返回電流路徑。
3.根據(jù)前述任一權(quán)利要求的陣列，進(jìn)一步包括一組行線，每一個行線是連續(xù)的導(dǎo)電帶，其可以與一行的每一存儲單元的磁阻元件磁耦合。
4.根據(jù)前述任一權(quán)利要求的陣列，其中列線和輔助列線設(shè)置在一列磁阻元件的相對側(cè)上。
5.根據(jù)前述任一權(quán)利要求的陣列，其中一列磁阻元件關(guān)于輔助列線的中心在行方向上偏移地放置。
6.根據(jù)前述任一權(quán)利要求的陣列，其中該列線設(shè)置有磁導(dǎo)包層。
7.根據(jù)前述任一權(quán)利要求的陣列，其中該輔助列線設(shè)置有磁導(dǎo)包層。
8.根據(jù)權(quán)利要求3-7中任一的陣列，其中該行線設(shè)置有磁導(dǎo)包層。
9.一種包括具有權(quán)利要求1的磁阻存儲單元的陣列的非易失性存儲器。
10.一種寫陣列的方法，該陣列其具有設(shè)置成邏輯組織的行和列的磁阻存儲單元，每一單元包括磁阻元件，該方法包括將電流施加到行線上，將電流施加到由兩個列線所共享的列線上，和將電流施加到至少一個輔助列線上，用于在該列線上的其中一個存儲器元件中產(chǎn)生局部磁場。
11.一種制造具有磁阻存儲單元的陣列的方法，包括提供設(shè)置成邏輯組織的行和列的磁阻存儲單元，每一單元包括磁阻元件，提供一組列線，列線是連續(xù)的導(dǎo)電帶，其可以與一列的每一存儲單元的磁阻元件磁耦合，兩個相鄰的列共享一個列線，該共享列線的區(qū)域基本上在共享該列線的兩個相鄰列的磁阻元件上方延伸，提供每列至少一個輔助列線，用于在共享該列線的其中一個相鄰列的磁阻元件中產(chǎn)生局部磁場。
全文摘要
本發(fā)明涉及一種磁或磁阻隨機(jī)訪問存儲器(MRAMs)。本發(fā)明提供一種具有設(shè)置成邏輯組織的行和列的磁阻存儲單元的陣列，每一存儲單元包括磁阻元件(32A，32B)。該矩陣包括一組列線(34)，列線(34)是連續(xù)的導(dǎo)電帶，其可以與列的每一存儲單元的磁阻元件(32A，32B)磁耦合。兩個相鄰的列共享列線(34)，該共享列線(34)的區(qū)域基本上在共享該列線的兩個相鄰列的磁阻元件上延伸。根據(jù)本發(fā)明，該陣列而且每列包括至少一個輔助列線(36A，36B)，用于在共享該列線的其中一個相鄰列的磁阻元件(32A，32B)中產(chǎn)生局部磁場。本發(fā)明的優(yōu)點(diǎn)是，存儲單元的密度相比于帶有共享列線的現(xiàn)有技術(shù)的存儲器件可以得到提高，從而減少了制造MRAM存儲器所需要的空間。
文檔編號G11C11/16GK1717745SQ200380104340
公開日2006年1月4日 申請日期2003年11月6日 優(yōu)先權(quán)日2002年11月28日
發(fā)明者H·M·B·博伊維 申請人:皇家飛利浦電子股份有限公司