專利名稱：用于串行編程mram的電流重新路由方案的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及磁性或磁阻隨機存取存儲器(MRAM)，更具體而言，涉及一種對這類存儲器進行編程時節(jié)省電流消耗的方法和設(shè)備。
目前，許多公司都把磁性或磁阻隨機存取存儲器(MRAM)視為快閃存儲器的后繼者。它具備替代除最快速的靜態(tài)RAM(SRAM)之外的所有存儲器的潛能。它是非易失性存儲器裝置，這意味著不需要電力來維持已存儲的信息。這被視為優(yōu)于大多數(shù)其它的存儲器類型。
MRAM概念最初是在美國Honeywell公司提出的，它使用磁性多層裝置中的磁化方向作為信息存儲器，并且使用合成電阻差用于信息讀出。正如所有存儲裝置一樣，MRAM陣列中的每個單元都必須能至少存儲表示″1″或″0″的兩種狀態(tài)。
存在各種磁阻(MR)效應(yīng)，其中巨磁阻(GMR)和隧道磁阻(TMR)是目前最重要的兩種。GMR效應(yīng)和TMR或磁性隧道結(jié)(MTJ)或自旋相關(guān)隧道(SDT)效應(yīng)提供了實現(xiàn)非易失性磁性存儲器的可能。這些裝置包括大量薄膜，其中至少有兩個為鐵磁質(zhì)或者強磁物質(zhì)，并且它們被非磁性的中間層隔開。GMR是用于具有導(dǎo)體中間層結(jié)構(gòu)的磁阻，而TMR是用于具有電介質(zhì)中間層結(jié)構(gòu)的磁阻。如果將非常薄的導(dǎo)體置于兩個鐵磁性或者強磁性薄膜之間，那么當(dāng)薄膜的磁化方向平行時，復(fù)合的多層結(jié)構(gòu)的有效平面內(nèi)電阻最小，而當(dāng)薄膜的磁化方向反平行時最大。如果將薄的電介質(zhì)中間層置于兩個鐵磁性或者強磁性薄膜之間，則觀察到當(dāng)薄膜的磁化方向平行時這些薄膜之間的隧道電流將為最大(或由此電阻將為最小)，而當(dāng)薄膜的磁化方向反平行時薄膜之間的隧道電流為最小。
通常，將磁阻測定為上述結(jié)構(gòu)從平行到反平行的磁化狀態(tài)電阻增長的百分率。TMR裝置比GMR結(jié)構(gòu)提供了更高百分率的磁阻，由此具備更高的信號和更高的速度的潛能。最近的結(jié)果表明，與良好GMR單元中的6-9％的磁阻相比，隧道給予了超過40％的磁阻。
MRAM包括以陣列排列的多個磁阻存儲單元1。在

圖1中示出了一種這樣的現(xiàn)有技術(shù)的存儲單元1。每個存儲單元1都包括磁阻存儲元件2、數(shù)字線4和位線6的第一交叉、以及位線6和字線8的第二交叉。存儲單元1通過位線6串聯(lián)地成列耦合，并且通過數(shù)字線4和字線8串聯(lián)地成行耦合，由此形成陣列。例如，所使用的磁阻存儲元件2可能是磁性隧道結(jié)(MTJ)，然而并非限制于此。
MTJ存儲元件2通常包括形成較低電接觸22的非磁性導(dǎo)體、插腳式(pinned)磁性層10、位于插腳式層10上的電介質(zhì)阻擋層14、和位于電介質(zhì)阻擋層14上的自由磁性層12，其中在自由磁性層12上有一個上接觸16。插腳式磁性層10和自由磁性層12兩者都可以由例如鎳鐵制成，而電介質(zhì)阻擋層14可以由例如氧化鋁制成。
磁性材料的插腳式層10具有總是指向相同方向的磁向量。自由層12的磁向量自由地指向兩個方向中的任一方向，但是受該層的實際尺寸的約束與插腳式層10的磁化方向是平行的或是反平行的。
通過在電路中連接MTJ存儲元件2來使用它，以便電流能夠經(jīng)元件2垂直地從其中一個磁性層流到另一個磁性層。所述MTJ單元1在電學(xué)上可以用與諸如晶體管T之類的開關(guān)元件串聯(lián)的電阻器R來表示，如圖1所示。電阻器R的電阻大小取決于存儲元件2的自由磁性層和插腳式磁性層的磁向量的方向性。所述MTJ元件2在磁向量指向反方向時具有比較高的電阻(HiRes)，而在磁向量指向相同方向時具有比較低的電阻(LoRes)。
在圖2中示出了現(xiàn)有技術(shù)的存儲單元2×2陣列的圖解正視圖。在包含多個MRAM單元的MRAM陣列中，正交的導(dǎo)電線4、6從每個位或存儲元件2的下面和上面通過，攜載產(chǎn)生反轉(zhuǎn)磁場的電流。對每一位進行設(shè)計，以便將電流施加到僅僅一條線上時它不會切換，而是當(dāng)電流流過在所選位上交叉的這兩條線時才會切換(只有當(dāng)自由層的磁向量與反轉(zhuǎn)磁場的方向不一致時，才會發(fā)生切換)。
在MTJ存儲器單元1的陣列中提供數(shù)字線4和位線6，其中數(shù)字線4沿存儲元件2一側(cè)上陣列的行進行延伸，而位線6沿存儲元件2的相對一側(cè)上陣列的列延伸下去。為了清楚起見，局部反轉(zhuǎn)圖2中的結(jié)構(gòu)數(shù)字線4實際上在MTJ元件2的下面通過(在面向襯底的MTJ元件2的那一側(cè)，在襯底中設(shè)有晶體管T)，而位線6實際上在MTJ元件2上通過(在背離襯底方向的MTJ元件2的那一側(cè)，在襯底中設(shè)有晶體管T)。然而，如果按此方式繪制，位線6將遮住磁阻元件2，而這個磁阻元件是該圖很相關(guān)的部分。
每個存儲元件2都是分層結(jié)構(gòu)，該結(jié)構(gòu)包含固定式或插腳式層10，自由層12，以及位于兩層之間的電介質(zhì)阻擋層14。通過在鐵磁性或者強磁性層10、12和其間的電介質(zhì)阻擋層14的夾層結(jié)構(gòu)上施加微小的電壓，電子能夠隧穿通過該電介質(zhì)阻擋層14。
存儲元件2通過互連層16以及多個金屬化層18和通路20連接到晶體管T。在存儲元件2和位線6之間存在電的連接22。每個存儲單元1的晶體管T都連接于地線24。
在寫模式或編程模式下，需要電流流過所選數(shù)字線4和位線6，以便在它們的交叉上產(chǎn)生峰值磁場，該磁場足夠轉(zhuǎn)換MTJ元件2的自由層12的極化，以便將MTJ單元2的電阻從LoRes(低電阻)狀態(tài)轉(zhuǎn)換到HiRes(高電阻)狀態(tài)或者反之亦然(取決于流過位線6的電流的方向)。同時，所選的存儲單元1(位于所選數(shù)字線4和所選位線6的交叉上的存儲單元)中諸如晶體管T之類的開關(guān)元件處于截止?fàn)顟B(tài)，例如通過保持字線8上的電壓為低(假如開關(guān)元件是晶體管T，則為0伏)。所選數(shù)字線4和所選位線6中的電流是這樣的，以便它們共同提供一種能夠改變所選存儲元件自由層磁向量方向的磁場，但是任一條中的電流都不能單獨改變存儲狀態(tài)。因此，只有所選的存儲元件被寫入，而不對同一條所選數(shù)字線4或位線6上的任何其它存儲元件寫入。
利用MRAM的缺點就在于由于需要在磁阻材料附近感應(yīng)出兩個足夠高磁場，因而所需的編程電流是很高的。
為了對一種典型的MRAM進行寫入或編程，例如，需要位線電流為3毫安，而數(shù)字線電流為4毫安。上述所給數(shù)值只是作為示例，且可以是不同的。當(dāng)設(shè)計16位字長的MRAM時，寫入一個字會導(dǎo)致16×3+4＝52毫安的電流損耗。對于許多的應(yīng)用而言，特別是對于由電池供電的板上存儲器而言，這種電流損耗太大了。
由于MRAM編程時間比FLASH(閃存)更快(例如MRAM在30納秒內(nèi)編程，而Fowler-Nordheim編程的FLASH則需要毫秒范圍內(nèi)的時間)，因而可以犧牲MRAM的一些編程速度以實現(xiàn)更低的編程電流，正如在下文中所解釋的那樣。如果MRAM不是被并行地寫入，那么所有的16位不是被同時寫入，而是一次一個串聯(lián)地寫入，那么編程時間變得更長(16×30ns＝0.48μs，這仍然比FLASH快)，但是編程電流明顯變得更低它降到3+4＝7毫安。
本發(fā)明的一個目的是，當(dāng)對MRAM的位進行串行編程時能更多地減少電流消耗。
上述目的是通過根據(jù)本發(fā)明的一種方法和裝置來實現(xiàn)的。
本發(fā)明提供了一種用于以低電流消耗來對磁阻存儲元件或磁性隨機存取存儲器元件進行編程的方法。該方法包括經(jīng)第一和第二導(dǎo)電條提供電流，所述第一和第二導(dǎo)電條在存儲元件上彼此交叉，其中使流過第一導(dǎo)電條的電流臨時流過第二導(dǎo)電條。用這種方法，在存儲器元件上產(chǎn)生具有不同方向的兩個磁場。當(dāng)產(chǎn)生這些磁場的電流被共用時，總功耗能夠降低。
本發(fā)明還提供了一種磁性隨機存取存儲器單元，包括-一磁性隨機存取存儲器元件或磁阻存儲元件，該元件包括用非磁性層分隔的第一磁性層和第二磁性層，-一可磁耦合于第一磁性層的第一導(dǎo)電條和一可磁耦合于第二磁性層的第二導(dǎo)電條，所述第一和第二導(dǎo)電條被排列以便在存儲元件上彼此交叉，和-用于將第一導(dǎo)電條臨時電連接于第二導(dǎo)電條的連接裝置。
所述連接裝置還可以包括電流方向轉(zhuǎn)換裝置，用于轉(zhuǎn)換流經(jīng)第二導(dǎo)電條的電流的方向。依據(jù)將要被寫入存儲元件中的數(shù)據(jù)，這些電流方向轉(zhuǎn)換裝置被轉(zhuǎn)換為兩種狀態(tài)中的任何一種狀態(tài)，每一種狀態(tài)都對應(yīng)于電流流過第二導(dǎo)電條的不同方向，并由此對應(yīng)于由該電流產(chǎn)生的磁場的不同方向?？梢蕴峁┮粋€控制單元來控制電流方向轉(zhuǎn)換裝置的轉(zhuǎn)換，其對將要寫入存儲元件中的數(shù)據(jù)起作用。
所述連接裝置可以包含至少一個開關(guān)。該開關(guān)可以是由諸如晶體管之類的半導(dǎo)體器件形成的?？梢蕴峁┮粋€控制單元來提供適當(dāng)信號，該信號用于控制至少一個開關(guān)，以便將指定的第一導(dǎo)電條連接到指定的第二導(dǎo)電條。
第一導(dǎo)電條可以裝配一線驅(qū)動器。所述線驅(qū)動器可以是三態(tài)驅(qū)動器。
所述磁阻元件可以包含一個磁性隧道結(jié)(MTJ)。
本發(fā)明還提供了一種按邏輯上編組的行和列排列的磁阻存儲單元矩陣，每個存儲單元都包括一個諸如MTJ之類的磁阻元件，所述矩陣配有至少一個第一導(dǎo)電條和至少一個第二導(dǎo)電條，同一行上的所有存儲單元可磁耦合于至少一個第一導(dǎo)電條的其中之一，同一列上的所有存儲單元可被磁耦合于至少一個第二導(dǎo)電條的其中之一，其中所述矩陣包括連接裝置，用于臨時將至少一個第一導(dǎo)電條的其中之一電連接于至少一個第二導(dǎo)電條的其中之一。
所述矩陣可以裝配有多個第一導(dǎo)電條和/或多個第二導(dǎo)電條。第一導(dǎo)電條的數(shù)目可以與第二導(dǎo)電條的數(shù)目相同，或兩者可以不同。在舉例說明的實施例中僅僅描述了有限數(shù)量的第一和第二導(dǎo)電條，但是所述矩陣可以是任意尺寸的。
結(jié)合附圖閱讀下文的詳細(xì)說明，本發(fā)明的上述及其它特性、特征和優(yōu)點將變得顯而易見，所述附圖按舉例的方式說明了本發(fā)明的原理。僅僅為了舉例而給出了這一說明，但不限制本發(fā)明的范圍。下文引用的參考圖是指附圖。
圖1是用于根據(jù)現(xiàn)有技術(shù)的陣列中連接的MRAM單元的電表示。
圖2是根據(jù)現(xiàn)有技術(shù)的MTJ單元2×2陣列的圖示正視圖。
圖3是根據(jù)本發(fā)明一個實施例的電流重新路由方案的符號電路圖。
圖4是可以用在圖3的重新路由方案中的電路圖或數(shù)字線驅(qū)動器。
圖5是可以用在圖3的重新路由方案中的數(shù)字線驅(qū)動器的另一個實施例的電路圖。
在不同的圖中，相同的參考數(shù)字指相同或類似的元件。
將針對特定的實施例并參照某些附圖來描述本發(fā)明，但是本發(fā)明并不限制于此而是僅由權(quán)利要求加以限定。所描述的附圖僅僅是示意性的而非限制性的。在附圖中，為便于說明，某些元件的尺寸可能被放大，并未按比例繪制。其中在當(dāng)前說明書和權(quán)利要求中使用了術(shù)語″包括″，它不排除其它元件或步驟。其中當(dāng)指代單數(shù)名詞時使用了不定冠詞或定冠詞，例如″一個″或“這個”，除非特別說明，它包括多個那種名詞。
在圖3中給出了用于在MRAM存儲器中從數(shù)字線到位線重新路由電流的電路的一般方案。
正如已經(jīng)提到的那樣，可以通過兩個磁場來對MRAM存儲元件進行寫或編程。這些磁場是受電流感應(yīng)而產(chǎn)生，更具體而言，是受流過位線的電流和流過數(shù)字線的電流感應(yīng)而產(chǎn)生，其中所述位線和數(shù)字線在存儲元件上彼此交叉。如果能夠共用感應(yīng)這些磁場的電流，則能夠?qū)崿F(xiàn)總電流消耗的降低。
根據(jù)本發(fā)明，將數(shù)字線電流重定向到所選的位線上，以使得只需要產(chǎn)生該數(shù)字線電流。在典型的mRAM中，這將電流消耗節(jié)省到4毫安。
圖3僅僅示出了存儲元件2中n×m矩陣的一部分。完整的矩陣包括按n行R1，...，Ri，...，Rj，...，Rn和按m列C1，...，Ck，...，C1，...，Cm編組的存儲元件2。在圖3中僅僅示出了第Ri和Rj行以及第Ck和Cs列。為每一行R提供了一條數(shù)字線4，并且將所述數(shù)字線磁耦合于行R的存儲元件2。具體來講，在圖3中只示出了數(shù)字線4i和4j。為每一列C提供了一條位線6，并且將所述位線磁耦合于列C的存儲元件2。具體來講，在圖3中僅僅示出了位線6k和6l。在圖3中僅僅示出了位于各個數(shù)字線4i、4j和位線6k、6l的交叉點上的存儲元件2i，k、2i，l、2j，k和2j，l。
電路工作如下。
當(dāng)例如需要對存儲元件2i，k進行編程時，需要選擇第Ri行的數(shù)字線4i和第Ck列的位線6k。根據(jù)本發(fā)明，位線6k需要連接于數(shù)字線4i，以使電流能夠從數(shù)字線4j經(jīng)位線6k重新路由。因此，提供了諸如連接分支30之類的連接裝置，所述連接分支30裝配有位于分支30和數(shù)字線41，...4i，...，4j，...，4n之間的一組諸如開關(guān)32i、32j之類的連接開關(guān)元件，還裝配有位于分支30和位線6l，...，6k，...，6l，...，6m之間的一組諸如開關(guān)34、36之類的位線選擇開關(guān)元件。正如圖3所表示的那樣，如果需要對存儲元件2i，k編程，則取決于需要被寫入存儲元件2i，k中的數(shù)據(jù)，需要位于數(shù)字線4i與分支30之間的連接開關(guān)元件32i和位于位線6k與分支30之間的至少其中一個位線選擇開關(guān)元件34、36都處于導(dǎo)通狀態(tài)(連接狀態(tài))，取決于需要被寫入存儲元件2i，k中的數(shù)據(jù)，電流必須在兩個方向的任何一個方向(圖3中從下到上或從上到下)上流過位線6k。
舉例來說，假設(shè)電流需要從下到上流。在那種情況下，諸如開關(guān)38kBT和40kBT之類的電流方向開關(guān)元件需要處于導(dǎo)通狀態(tài)(在導(dǎo)線之間有物理連接)，而諸如開關(guān)38kTB和40kTB之類的電流方向開關(guān)元件處于斷開狀態(tài)(在導(dǎo)線之間沒有物理連接以便電流無法流過)。在圖3中表示了這種情況。
現(xiàn)在當(dāng)電流從數(shù)字線驅(qū)動器40i經(jīng)存儲元件2i，k下面的數(shù)字線4i流經(jīng)連接開關(guān)元件32i時，它也流過位線選擇開關(guān)元件36，流經(jīng)存儲元件2i，k上方的電流方向開關(guān)元件38kBT，流經(jīng)電流方向開關(guān)40kBT到達(dá)地。
當(dāng)電流需要被反向時，也就是當(dāng)它需要經(jīng)位線6k從上向下流時，為了寫入具有相反值(″1″而不是″0″，或反之亦然)的數(shù)據(jù)，連接開關(guān)元件32i再次處于導(dǎo)通狀態(tài)，而其它連接開關(guān)元件處于斷開狀態(tài)。位線選擇開關(guān)元件34處于導(dǎo)通狀態(tài)，以便將分支30連接到位線6k的頂部。電流方向開關(guān)元件38kBT和40kBT處于斷開狀態(tài)，而電流方向開關(guān)元件38kTB和40kTB處于導(dǎo)通狀態(tài)。
現(xiàn)在，電流從數(shù)字線驅(qū)動器40s開始流經(jīng)存儲元件2i，k下面的數(shù)字線4i，流經(jīng)連接開關(guān)元件32i，流經(jīng)分支30，流經(jīng)位線選擇開關(guān)元件34，流經(jīng)在存儲元件2i，k上電流方向開關(guān)元件40kTB，流經(jīng)電流方向開關(guān)元件38kTB到達(dá)地。
正如上面所解釋的，按所選方向(從上到下或從下到上)將流經(jīng)所選數(shù)字線的電流重新路由到所選的位線。數(shù)字線4、位線6和流經(jīng)位線6的電流方向的選擇是通過把適當(dāng)?shù)倪B接開關(guān)元件、位線選擇開關(guān)元件和電流方向開關(guān)元件置于導(dǎo)通狀態(tài)來實現(xiàn)的。提供了用于控制不同開關(guān)元件切換的裝置。在理解本發(fā)明的基礎(chǔ)上，熟練的技術(shù)人員能夠以不同的方法來實現(xiàn)這些裝置。例如，為了控制連接開關(guān)元件32i、32j，正如本領(lǐng)域的技術(shù)人員所知的那樣，可以使用常規(guī)的行譯碼電路。本領(lǐng)域技術(shù)人員能夠設(shè)計的行譯碼電路通過使開關(guān)32i處于連接狀態(tài)或閉合狀態(tài)并且通過使所有其它開關(guān)32都處于非連接狀態(tài)或打開狀態(tài)來選擇例如第Ri行?？梢蕴峁┮粋€定時電路來控制處于閉合或打開狀態(tài)的每一個開關(guān)的定時?？梢耘c列選擇并行地選擇位線選擇開關(guān)元件34、36。如果控制列選擇電路以便選擇第Ck列，那么這個電路將啟用位線選擇開關(guān)元件34和36。電流方向開關(guān)元件38和40的選擇取決于什么需要被寫入到該單元。施加到存儲裝置輸入上的數(shù)據(jù)將為第一種二進制狀態(tài)或第二種二進制狀態(tài)，例如″0″或″1″。電流方向開關(guān)元件38、40的選擇取決于這個內(nèi)容。
通過使所產(chǎn)生的電流重新路由以流過數(shù)字線，以便讓它也流過位線，僅僅需要產(chǎn)生一個電流，以便對存儲元件中的一位進行編程，這就是數(shù)字線電流。因此，當(dāng)串行編程MRAM存儲器時，達(dá)到了電流消耗上的節(jié)省。
典型地，晶體管將被用于不同的開關(guān)元件，盡管本發(fā)明不限制于此。
與連接開關(guān)元件32i、32j結(jié)合的數(shù)字線驅(qū)動器40i、40j能夠以不同的結(jié)構(gòu)加以實現(xiàn)。
這類結(jié)構(gòu)的第一種實施例類似于結(jié)合圖1的布局來使用的實施例數(shù)字線驅(qū)動器40i、40j和連接開關(guān)元件32i、32j都是獨立的元件。在圖4中示意性地示出了數(shù)字線驅(qū)動器40i的實施方式。它包括串聯(lián)耦合的兩個CMOS反相器50、51。每一個CMOS反相器50或51都包括在地24和電源電壓Vdd之間串聯(lián)連接的n溝道MOSFET 41、43和p溝道MOSFET42、44。n溝道MOSFET 41和43以及p溝道MOSFET 42和44兩者各自的柵極彼此連接。CMOS反相器50的n溝道MOSFET 41和p溝道MOSFET42的柵極連接于輸入信號IN(入)。CMOS反相器51的n溝道MOSFET 43和p溝道MOSFET 44的柵極連接于CMOS反相器50的輸出OUT1，這是由n溝道MOSFET41和p溝道MOSFET 42之間的連接構(gòu)成的。CMOS反相器51的輸出OUT(出)是n溝道MOSFET 43和p溝道MOSFET 44之間的那個點，它被連接到由數(shù)字線驅(qū)動器40i驅(qū)動的數(shù)字線4i。
如果輸入信號IN為高，則p溝道MOSFET 42處于斷開狀態(tài)，并且n溝道MOSFET 41處于導(dǎo)通狀態(tài)。第一CMOS反相器50的輸出信號繼而為低，并且這個低信號是第二CMOS反相器51的輸入。P溝道MOSFET 44處于導(dǎo)通狀態(tài)，而n溝道MOSFET 43處于斷開狀態(tài)。CMOS反相器51的輸出OUT，它也是數(shù)字線驅(qū)動器40i的輸出，繼而為高。反之，如果輸入信號為低，則同樣數(shù)字線驅(qū)動器40i的輸出OUT也為低。
在圖5中表示了數(shù)字線驅(qū)動器配置結(jié)構(gòu)的第二種實施例，在圖中，同一條數(shù)字線4上的數(shù)字線驅(qū)動器40及對應(yīng)的連接開關(guān)32都是作為三態(tài)驅(qū)動器60來加以實現(xiàn)的。數(shù)字線4的取消選擇可以通過以三態(tài)模式設(shè)置三態(tài)驅(qū)動器60來實現(xiàn)。圖5中所示的三態(tài)數(shù)字線驅(qū)動器60包括第一CMOS反相器52。第一CMOS反相器52包括在地24和電源電壓Vdd之間串聯(lián)連接的n溝道MOSFET 45和p溝道MOSFET 46。n溝道MOSFET 45和p溝道MOSFET 46兩者的柵極共同連接于輸入信號IN。在n溝道MOSFET45和p溝道MOSFET 46之間的連接點上獲得第一CMOS反相器52的輸出信號OUT1。輸出信號OUT1是第二CMOS反相器53的輸入信號。這個第二CMOS反相器53包括串聯(lián)連接的n溝道MOSFET 54和p溝道MOSFET55。n溝道MOSFET 54和p溝道MOSFET 55兩者的柵極共同連接于第一CMOS反相器52的輸出信號OUT1。n溝道MOSFET 54的漏極連接于另一個n溝道MOSFET 56的源極，所述另一個n溝道MOSFET的漏極連接于地24。p溝道MOSFET 55的源極連接于另一個p溝道MOSFET 57的漏極，所述另一個p溝道MOSFET的源極連接于電源電壓Vdd。n溝道MOSFET 56的柵極和p溝道MOSFET 57的柵極都連接于逆向偏壓的三態(tài)信號，即如果到n溝道MOSFET 56的柵極的信號為高的話，則到p溝道MOSFET 57的柵極的信號就為低，反之亦然。
如果輸入信號IN為低，則n溝道MOSFET 45就處于斷開狀態(tài)，而p溝道MOSFET 46處于導(dǎo)通狀態(tài)。第一CMOS反相器52的輸出信號OUT1為高。n溝道MOSFET 54處于導(dǎo)通狀態(tài)，而p溝道MOSFET處于斷開狀態(tài)。如果施加到p溝道MOSFET 57的柵極上的信號TRISTATE(三態(tài))為高的話，則施加到n溝道MOSFET 56的柵極上的信號TRISTATE就為低，并且MOSFET 56、57兩者都處于斷開狀態(tài)。
將會認(rèn)識到的是，在理解上述說明書的基礎(chǔ)上，本領(lǐng)域的技術(shù)人員能夠提供其它布局的實施例，這些實施例具體化了本發(fā)明，實現(xiàn)了通過所選的位線重新路由數(shù)字線電流的目標(biāo)。
將要理解的是，盡管在這里已經(jīng)針對根據(jù)本發(fā)明的裝置論述了優(yōu)選實施例以及特定構(gòu)造和結(jié)構(gòu)，但是在不背離本發(fā)明的范圍和精神的情況下，可以作出形式和細(xì)節(jié)上的各種變更或修改。例如，可以使用任何種類的MRAM存儲元件。
權(quán)利要求
1.一種以減少的電流消耗來對磁阻存儲元件進行編程的方法，包括經(jīng)第一導(dǎo)電條和經(jīng)第二導(dǎo)電條提供電流，所述第一和第二導(dǎo)電條在存儲元件上彼此交叉，在那里流過第一導(dǎo)電條的電流被臨時路由通過第二導(dǎo)電條。
2.一種磁阻存儲單元，包括-一磁阻存儲元件，該元件包括用非磁性層分隔的第一磁性層和第二磁性層，-一可磁耦合于第一磁性層的第一導(dǎo)電條和一可磁合于第二磁性層的第二導(dǎo)電條，所述第一和第二導(dǎo)電條被排列以便在磁阻存儲元件上彼此交叉，和-用于將第一導(dǎo)電條臨時電連接于第二導(dǎo)電條的連接裝置。
3.根據(jù)權(quán)利要求2的存儲單元，其中所述連接裝置還包括電流方向轉(zhuǎn)換裝置，該電流方向轉(zhuǎn)換裝置用于轉(zhuǎn)換流過第二導(dǎo)電條的電流的方向。
4.根據(jù)權(quán)利要求2或3的存儲單元，其中所述連接裝置包括至少一個開關(guān)。
5.根據(jù)權(quán)利要求4的存儲單元，其中所述開關(guān)是由晶體管構(gòu)成的。
6.根據(jù)權(quán)利要求2-5中任一權(quán)利要求的存儲單元，其中所述第一導(dǎo)電條配有一線驅(qū)動器。
7.根據(jù)權(quán)利要求6的存儲單元，其中所述線驅(qū)動器是三態(tài)驅(qū)動器。
8.根據(jù)權(quán)利要求2-7中任一權(quán)利要求的存儲單元，其中所述磁阻元件包括一個磁性隧道結(jié)。
9.一種具有按邏輯上編組的行和列排列的磁阻存儲單元的矩陣，每個存儲單元都包括一個磁阻元件，所述矩陣配有至少一個第一導(dǎo)電條和至少一個第二導(dǎo)電條，同一行上的所有存儲單元可磁耦合于至少一個第一導(dǎo)電條的其中之一，同一列上的所有存儲單元可被磁耦合于至少一個第二導(dǎo)電條的其中之一，其中所述矩陣包括連接裝置，用于臨時將至少一個第一導(dǎo)電條的其中之一電連接于至少一個第二導(dǎo)電條的其中之一。
10.根據(jù)權(quán)利要求9的矩陣，其中所述磁阻元件包括一個磁性隧道結(jié)。
全文摘要
本發(fā)明提供一種用于以低電流消耗來對磁性隨機存取存儲器元件進行編程的方法和裝置，該方法和裝置利用所選方向上所選的位線來重新路由數(shù)字線電流。
文檔編號G11C11/16GK1717742SQ200380104246
公開日2006年1月4日 申請日期2003年10月29日 優(yōu)先權(quán)日2002年11月27日
發(fā)明者A·M·H·迪特維格, R·庫彭斯 申請人:皇家飛利浦電子股份有限公司