專利名稱：集成電路中多端口存儲(chǔ)器的刷新的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及集成電路(ICs)，更具體地，本發(fā)明涉及在ICs中刷新多端口存儲(chǔ)器陣列。
背景技術(shù)：
集成電路，例如，數(shù)字信號(hào)處里器(DSPs)，會(huì)使用芯片上存儲(chǔ)器(on-chip memory)(存儲(chǔ)器模件)以存儲(chǔ)待處理的信息，而該芯片上存儲(chǔ)器包括，舉例而言，一個(gè)靜態(tài)隨機(jī)存取存儲(chǔ)器單元陣列、或動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器單元陣列，其中，所述存儲(chǔ)器單元被連接至在一個(gè)方向中移動(dòng)的字線，以及被連接至在另一個(gè)方向中移動(dòng)的位線。而動(dòng)態(tài)存儲(chǔ)器單元?jiǎng)t包括一個(gè)存儲(chǔ)電容器以及至少一個(gè)存取晶體管。存儲(chǔ)在該存儲(chǔ)電容器中的電荷作為所存儲(chǔ)信息的指示(例如，邏輯0、或邏輯1)。由于泄漏效應(yīng)(leakageeffect)，在該存儲(chǔ)電容器中的電荷隨著時(shí)間而消散，因此，該存儲(chǔ)的電荷必須周期性地進(jìn)行刷新，以確保該存儲(chǔ)器單元會(huì)在該IC之操作期間維持該正確的信息。
在一些應(yīng)用中，使用一種雙端口存儲(chǔ)器模件。一個(gè)雙端口存儲(chǔ)器模件包括第一以及第二端口，而通過(guò)所述端口，即可以對(duì)所述存儲(chǔ)器單元進(jìn)行存取，其中，每一個(gè)端口包括用于接收地址、數(shù)據(jù)、以及控制信號(hào)的信號(hào)線，并且，每一個(gè)端口，舉例而言，包括一地址譯碼器，其在該存儲(chǔ)器單元陣列的范圍中選擇一特別的位線、或一特別的存儲(chǔ)器單元行。所述存儲(chǔ)器單元通過(guò)兩個(gè)分開的位線以及兩個(gè)分開的位線而被連接至兩個(gè)存取端口。
該陣列的所述存儲(chǔ)器單元必須在一特定的時(shí)間(例如，保存時(shí)間(retention time))之后進(jìn)行刷新，然而，該刷新循環(huán)卻可以與通過(guò)所述存取端口的其中任一而對(duì)該存儲(chǔ)器單元提出的一存取請(qǐng)求同時(shí)發(fā)生，因此，傳統(tǒng)地，對(duì)于該存儲(chǔ)器模件的存取被暫停，直到該刷新循環(huán)已經(jīng)完成為止，而此不利地沖擊該系統(tǒng)的效能。
根據(jù)先前的討論，有需要提供一多端口存儲(chǔ)器模件，且在其中，該刷新循環(huán)對(duì)該系統(tǒng)效能所造成的沖擊可以被降低。

發(fā)明內(nèi)容
本發(fā)明一般地涉及具有一種存儲(chǔ)器模件的ICs，具體地，本發(fā)明涉及有效率地刷新一個(gè)多端口存儲(chǔ)器模件。在一實(shí)施例中，所述存儲(chǔ)器模件包括第一以及第二端口。一控制模塊管理所述存儲(chǔ)器存取以及刷新請(qǐng)求。在一個(gè)實(shí)施例中，該控制模塊包括一競(jìng)爭(zhēng)檢測(cè)電路，其監(jiān)控通過(guò)所述存取端口以及所述刷新操作的所述存儲(chǔ)器存取請(qǐng)求。一刷新計(jì)數(shù)器提供待刷新的存儲(chǔ)器單元的行的地址順序。在每一個(gè)端口范圍中的該地址譯碼器激活用于刷新或用于存儲(chǔ)器存取的該行。競(jìng)爭(zhēng)電路確保一刷新操作被分配至同時(shí)未被用于存儲(chǔ)器存取的一端口。


圖1示出一雙端口存儲(chǔ)器的一模塊圖；圖2示出在圖1中所示的該存儲(chǔ)器單元陣列的一特定的存儲(chǔ)器單元；圖3示出一刷新循環(huán)的圖式；圖4示出一刷新控制電路的一功能圖；以及圖5示出一刷新循環(huán)的一交替時(shí)序圖。
具體實(shí)施例方式
圖1顯示依照本發(fā)明的一實(shí)施例的一雙端口存儲(chǔ)器模件的模塊圖。而該存儲(chǔ)器模件，舉例而言，可以被嵌入一IC中，例如，一DSP，當(dāng)然，其它類型的ICs，例如，存儲(chǔ)ICs，亦可以使用。正如圖1所示，該存儲(chǔ)器模件包括一存儲(chǔ)器陣列1，其可以通過(guò)第一以及第二端口(端口A以及端口B)，存取。不過(guò)，亦可使用具有額外的存儲(chǔ)器陣列、或額外的端口的一存儲(chǔ)器模件。該存儲(chǔ)器模件，舉例而言，可以通過(guò)多重信號(hào)處理器或微控制器而進(jìn)行存取。
該存儲(chǔ)器陣列1包括多個(gè)配置為行13以及列14的存儲(chǔ)器單元11。一行存儲(chǔ)器單元包括第一以及第二字線103a-b，該第一字線通過(guò)一第一行譯碼器21a而被控制，以及該第二字線通過(guò)一第二行譯碼器21b而被控制。一列存儲(chǔ)器單元包括第一以及第二位線101a-b，第一讀出放大器(senseamplifier)107被耦合至該第一位線，以及第二讀出放大器107b被耦合至該第二位線。
圖2顯示依照本發(fā)明的一實(shí)施例的一雙端口存儲(chǔ)器單元，其中，該存儲(chǔ)器單元包括兩個(gè)存取晶體管110，111，以及一存儲(chǔ)晶體管112，而該存儲(chǔ)晶體管112包括連接至所述存取晶體管110、111的漏極以及源極終端。在一個(gè)實(shí)施例中，所述晶體管為n-FETs。亦可以使用p-FETs、或n以及p-FETs的結(jié)合。該第一存取晶體管110用作該第一端口，且被耦合至該第一位線101以及該第一字線103；該第二存取晶體管用作該第二端口，且被耦合至該第二位線102以及該第二字線104。該存儲(chǔ)晶體管的一柵極被耦合至一激活信號(hào)，以提供該晶體管傳導(dǎo)性。在一實(shí)施例中，一n-FET存儲(chǔ)晶體管將其柵極耦合至VDD，另外，為了通過(guò)所述端口的其中任一來(lái)存取該存儲(chǔ)器單元，該分別的字線利用一高電位(VDD)而被激活，以提供該分別的存取晶體管傳導(dǎo)，而利用大于VDD的一提升電壓(boosted voltage)來(lái)激活所述字線亦可行。其它類型的雙端口、或多端口存儲(chǔ)器單元亦可以被使用于該存儲(chǔ)器模件中。
回到圖1，提供一控制模塊14，以用于控制對(duì)該存儲(chǔ)器陣列的存取，而該控制模塊，舉例而言，為一狀態(tài)機(jī)(state machine)。其它類型的電路、或邏輯模塊亦可使用。該控制模塊接收控制信號(hào)，例如，讀取/寫入，以及地址信息，并且，響應(yīng)地產(chǎn)生用于存取該存儲(chǔ)器模件的信號(hào)。為了通過(guò)端口A而存取該存儲(chǔ)器模件，該控制模塊產(chǎn)生激活CSA’信號(hào)，以及該待存取之存儲(chǔ)器單元的地址(ADRA’)。在一個(gè)實(shí)施例中，產(chǎn)生一讀取-寫入信號(hào)RWA’。根據(jù)該存取為一讀取、或一寫入存取，該RWA’信號(hào)將會(huì)為一邏輯1、或邏輯0。舉例而言，RWA’在用于一讀取存取時(shí)相等于一邏輯1，并且在用于一寫入存取時(shí)相等于一邏輯0。類似地，若該存取通過(guò)端口B時(shí)，CSB’以及該存儲(chǔ)器單元的地址(ADRB’)與RWB’一起產(chǎn)生，以指示該存取為一讀取、或一寫入。在一寫入存取期間提供數(shù)據(jù)或者在一讀取存取期間進(jìn)行檢索(例如，DATAA，DATAB)。
依照本發(fā)明的一個(gè)實(shí)施例，該控制模塊包括一刷新控制模塊，以用于控制所述刷新操作。也可使用與該控制模塊分開的一刷新控制模塊。在一個(gè)實(shí)施例中，該刷新控制啟動(dòng)在一刷新操作期間對(duì)于該存儲(chǔ)器模件的存儲(chǔ)器存取。
該刷新控制模塊產(chǎn)生刷新啟動(dòng)(RE)、刷新行地址(RR)、以及等待(WS)信號(hào)，并且，將它們輸出至所述端口A以及B的所述分別控制輸入端。這些信號(hào)將于之后進(jìn)行解釋。該控制電路4包括多路復(fù)用器41-46，其輸出用于對(duì)一端口的該正常存取，以及用于一刷新存取的交替信號(hào)。
圖3顯示依照本發(fā)明的一實(shí)施例的刷新時(shí)序。該刷新于位在時(shí)間瞬間0以及T之間的一刷新循環(huán)50范圍之中被執(zhí)行，兩個(gè)刷新循環(huán)50a-b通過(guò)刷新閑置時(shí)間(refresh idle time)I而被分開。保存時(shí)間R為刷新循環(huán)時(shí)間T以及閑置時(shí)間I的結(jié)合。該保存時(shí)間R系被選擇，以使得存儲(chǔ)在該存儲(chǔ)電容器中的電荷能有足夠高的量，以為了一接續(xù)刷新、或讀取操作而正確地被檢測(cè)。在一刷新循環(huán)50期間，該存儲(chǔ)器單元陣列的所有n行皆會(huì)進(jìn)行刷新。在一個(gè)實(shí)施例中，所述n行順序地通過(guò)該第一或第二端口進(jìn)行刷新。所述存儲(chǔ)器單元通過(guò)，舉例而言，對(duì)一行的所述存儲(chǔ)器單元執(zhí)行一讀取存取而進(jìn)行刷新，該刷新操作為了該單元陣列的所有n行重復(fù)n次。
圖4顯示依照本發(fā)明的一實(shí)施例的一控制電路4的一操作圖式。該控制電路，舉例而言，為一狀態(tài)機(jī)。該控制電路包括一控制模塊61，且該控制電路接收一系統(tǒng)時(shí)鐘信號(hào)CLK，而其控制該存儲(chǔ)器模件功能。該IC可以具有兩種操作模式，功率下降(power down)或正常(normal)，該IC的所述操作模式可以通過(guò)該P(yáng)D信號(hào)而被控制，在一個(gè)實(shí)施例中，一第二時(shí)鐘信號(hào)被提供至該控制模塊，該第二時(shí)鐘信號(hào)通過(guò)，舉例而言，一振蕩器60而被產(chǎn)生。
在一個(gè)實(shí)施例中，該控制模塊產(chǎn)生一刷新啟動(dòng)信號(hào)(RE)。該刷新啟動(dòng)信號(hào)可以與所述時(shí)鐘信號(hào)的其中任一進(jìn)行同步。該RE信號(hào)控制一提供該存儲(chǔ)器單元陣列的所述行地址的順序的刷新地址計(jì)數(shù)器62，而該刷新地址計(jì)數(shù)器則輸出該刷新地址RR。在一個(gè)實(shí)施例中，若是該IC處于功率下降模式(例如，PD＝1)時(shí)，則該刷新通過(guò)功能模塊63、并利用來(lái)自振蕩器60該刷新時(shí)鐘而被激活。在該功率下降模式期間，該IC并不允許通過(guò)端口A以及B而存取請(qǐng)求。
當(dāng)該IC處于正常操作(例如，PD＝0)時(shí)，該刷新地址RR被遞送至功能模塊64，而其執(zhí)行競(jìng)爭(zhēng)檢測(cè)。在一個(gè)實(shí)施例中，該競(jìng)爭(zhēng)檢測(cè)通過(guò)比較該存取的該地址與該刷新地址而被執(zhí)行，此外，功能模塊64被提供以任何通過(guò)端口A、或B而遭受一存取的地址ADRA，ADRB，以及所述端口選擇信號(hào)CSA，CSB，而在一刷新操作期間，可以發(fā)生四個(gè)不同的競(jìng)爭(zhēng)方案，如表1所示。
表1

狀態(tài)1代表在一刷新請(qǐng)求期間，沒有存儲(chǔ)器存取受到請(qǐng)求的狀況。在缺乏一刷新以及一存儲(chǔ)器存取之間的一競(jìng)爭(zhēng)的情形下，該刷新計(jì)數(shù)器所被尋址的該行可以通過(guò)所述端口的其中任一而進(jìn)行刷新，在一較佳實(shí)施例中，所述端口的其中之一(例如，端口A)可以在沒有競(jìng)爭(zhēng)發(fā)生時(shí)專屬于刷新之用。
狀態(tài)2代表一存儲(chǔ)器存取系通過(guò)端口A而提出請(qǐng)求，且同時(shí)，一刷新進(jìn)行請(qǐng)求的狀況。該刷新以及存取的所述地址被比較。若該存取及刷新的所述地址針對(duì)不同行時(shí)，則該存取通過(guò)端口A而進(jìn)行導(dǎo)通，同時(shí)，該刷新操作被分配給端口B。所以相對(duì)應(yīng)于該刷新地址的該行通過(guò)端口B而進(jìn)行刷新?？蛇x擇地，通過(guò)端口B地一存儲(chǔ)器存取與一刷新請(qǐng)求同時(shí)提出請(qǐng)求的狀況，如狀態(tài)3所表示，在如此的狀況下，若該存取以及刷新的所述地址針對(duì)不同行的時(shí)候，則該存儲(chǔ)器存取通過(guò)端口B而被執(zhí)行，且同時(shí)，該刷新通過(guò)端口A而進(jìn)行導(dǎo)通。
此外，對(duì)狀態(tài)2、或3而言，在一存取為對(duì)該待進(jìn)行刷新地相同行的讀取存取的一個(gè)實(shí)施例中，該刷新受到抑制、或省略。該行的所有所述存儲(chǔ)器單元被讀取。然而，僅有來(lái)自該所選擇地單元、或該行地單元的數(shù)據(jù)被輸出。對(duì)一寫入操作而言，該行地所述未被選擇單元在不輸出它們地?cái)?shù)據(jù)的情形下進(jìn)行讀取?？蛇x擇地，該刷新系以由一個(gè)端口被執(zhí)行，同時(shí)，該存取由其它的端口被執(zhí)行。
在同時(shí)經(jīng)由該兩個(gè)端口地存儲(chǔ)器存取與一刷新請(qǐng)求一起提出請(qǐng)求的例子中(狀態(tài)4)，若所述存取都不是針對(duì)該待刷新的行時(shí)，則所述存取的其中之一通過(guò)所述端口的其中之一而被執(zhí)行，且同時(shí)，一刷新通過(guò)另一個(gè)端口而被執(zhí)行。該第二存取則是由于一等待信號(hào)而受到延遲，直到該刷新完成為止。舉例而言，該對(duì)于端口A的存取被執(zhí)行，該對(duì)于端口B的存取被延遲，并且該刷新通過(guò)端口B而被執(zhí)行。在此例中，將優(yōu)先權(quán)分配給針對(duì)端口B的存儲(chǔ)器存取亦為可行。對(duì)于所述端口的存取的該優(yōu)先權(quán)可以通過(guò)一標(biāo)記的使用而進(jìn)行循環(huán)。其它的分配存取優(yōu)先權(quán)方法亦為可行。
在所述存取的其中之一為針對(duì)一代刷新的行的例子中，該刷新操作可以被禁能(disabled)。兩行皆可以進(jìn)行存取。在一寫入存取針對(duì)在該待刷新的行上的一存儲(chǔ)器單元而被執(zhí)行的例子中，該所選擇的存儲(chǔ)器單元可以進(jìn)行寫入，同時(shí)，該行的所述其它存儲(chǔ)器單元可以進(jìn)行讀取。
當(dāng)端口A、或端口B被用于該刷新時(shí)，則于該分別的端口A、或B中的該行譯碼器被提供以來(lái)自該刷新地址計(jì)數(shù)器的該行的該地址。
該用于檢測(cè)競(jìng)爭(zhēng)以及比較地址的功能模塊64執(zhí)行下列的決定1.當(dāng)RE＝0時(shí)，在端口存取以及刷新之間不會(huì)具有沖突。該地址ADRA通過(guò)其輸入端ADRA’而被提供至該第一譯碼器，且該地址ADRB通過(guò)其輸入端ADRB’而被提供至該第二譯碼器，而所述譯碼器則是激活字線的其中之一，以讀取自、或?qū)懭胫烈恍兄龃鎯?chǔ)器單元的其中之一、或數(shù)個(gè)。
2.當(dāng)RE＝1，且所述端口A、或B皆沒有被選擇用于一外部存取時(shí)，則該刷新地址RR通過(guò)輸入端ADRA’以及ADRB’的其中之一而被提供至端口A、或B的其中之一。
3.當(dāng)RE＝1，且僅端口A被選擇用于一外部存取時(shí)，則通過(guò)端口A的用于該存取的該地址ADRA’被提供至該第一行譯碼器，且該刷新地址RR被提供至該第二行譯碼器，以執(zhí)行該刷新。
4.當(dāng)RE＝1，且僅端口B被選擇用于一外部存取時(shí)，則通過(guò)端口B的用于該存取的該地址ADRB’被提供至該第二行譯碼器，且該刷新地址RR被提供至該第一行譯碼器，以執(zhí)行該刷新。
5.當(dāng)RE＝1，且端口A以及B皆被選擇用于一外部存取時(shí)，若是該存取優(yōu)先權(quán)被分配至端口A時(shí)，則用于端口A的存取的該地址ADRA’被提供至該第一行譯碼器，以執(zhí)行所請(qǐng)求的該刷新?？蛇x擇地，存儲(chǔ)器存取的優(yōu)先權(quán)亦可以被分配至端口B，來(lái)自刷新地址計(jì)數(shù)器62之該刷新地址RR被提供至該第二行譯碼器，以執(zhí)行該刷新。一等待循環(huán)信號(hào)WS通過(guò)刷新控制模塊4而被發(fā)送，以相對(duì)于地址ADRB而延遲該讀取/寫入地址一個(gè)循環(huán)，因而使得該刷新循環(huán)可以通過(guò)端口B的該第二行地址譯碼器而被執(zhí)行。
在3至5的所有狀況中，假設(shè)來(lái)自刷新地址計(jì)數(shù)器62的該刷新地址RR不同于所述讀取/寫入地址ADRA’、ADRB’的。如果不是這個(gè)狀況，且該刷新地址RR相等于為了一存取所準(zhǔn)備之所述地址ADRA’、ADRB’的其中之一時(shí)，則該特別地行的該刷新受到抑制。同樣地，在狀況5中，所述待循環(huán)信號(hào)WS的該發(fā)送亦被省略。取而代之的是，執(zhí)行該存取。該功能模塊64包含一比較器，其比較待讀取/寫入存取的存儲(chǔ)器單元的所述行地址與一刷新的該行地址。
在圖5中顯示一交替時(shí)間計(jì)劃，以執(zhí)行該存儲(chǔ)器單元陣列的周期性刷新，其中，在該刷新啟動(dòng)信號(hào)RE的脈沖71以及72之間時(shí)間周期于圖3中相同。相較于圖3，該刷新啟動(dòng)信號(hào)具有一系列的較短脈沖，并且重復(fù)數(shù)次。該刷新啟動(dòng)信號(hào)分布于該周期R的N個(gè)脈沖。反之，所有的N行于根據(jù)圖3的時(shí)間周期O、T中進(jìn)行刷新，僅有所述N行的其中之一會(huì)在所述脈沖的其中之一(例如，圖5中之71)中進(jìn)行刷新。
當(dāng)本發(fā)明特別地以各種實(shí)施例作為參考而被顯示以及敘述的同時(shí)，本領(lǐng)域的技術(shù)人員將可以了解，其可以對(duì)本發(fā)明作為修飾以及改變，卻不脫離本發(fā)明之精神以及范疇。因此，本發(fā)明的范疇不應(yīng)該以上述的敘述作為參考而決定，而是應(yīng)該以所附權(quán)利請(qǐng)求以及與其等義的所有范圍作為參考而被決定。
權(quán)利要求
1.一種存儲(chǔ)器裝置，包括；一存儲(chǔ)器單元陣列，其具有多個(gè)存儲(chǔ)器單元，第一以及第二位線，以及第一以及第二字線，所述存儲(chǔ)器單元的每一個(gè)耦合至所述第一位線的其中之一、所述第二位線的其中之一、所述第一字線的其中之一、以及所述第二字線的其中之一；一第一字線譯碼器，其耦合至該多個(gè)第一字線，以激活所述字線的其中之一；一第二字線譯碼器，其耦合至該多個(gè)字線，以激活所述第二字線的其中之一；以及一刷新控制電路配置，其包括一競(jìng)爭(zhēng)電路，而該競(jìng)爭(zhēng)電路將一刷新分配至所述字線譯碼器的其中之一，借此，所述字線譯碼器的其中之一于當(dāng)時(shí)不被使用于針對(duì)該存儲(chǔ)器單元陣列的所述存儲(chǔ)器單元的其一的一外部存取。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其中，所述第一以及第二字線譯碼器的每一個(gè)被設(shè)計(jì)為啟動(dòng)該多個(gè)字線的其中之一而執(zhí)行針對(duì)所述存儲(chǔ)器單元的其中之一的一存取，其中，該競(jìng)爭(zhēng)電路被設(shè)計(jì)為選擇所述第一以及第二字線譯碼器的其中之一，進(jìn)而執(zhí)行針對(duì)與耦合于所述第一以及第二字線譯碼器的該其中之一的該多個(gè)字線相連接的所述存儲(chǔ)器單元的一刷新操作，并用以選擇所述第一以及第二字線譯碼器的其中另一，進(jìn)而執(zhí)行一外部存取。
3.根據(jù)權(quán)利要求2所述的存儲(chǔ)器裝置，其中，該競(jìng)爭(zhēng)電路用以在所述第一以及第二字線譯碼器的其中之一接收了一外部請(qǐng)求的存取時(shí)，發(fā)送用于所述一字線譯碼器的一等待循環(huán)。
4.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其中，該刷新控制電路配置包括一刷新地址計(jì)數(shù)器，其計(jì)數(shù)所述待刷新字線的地址，以及包括一比較器，其比較該待刷新字線的該地址與依照一外部請(qǐng)求而進(jìn)行存取的一字線的一地址，其中，為了響應(yīng)一地址匹配，一刷新循環(huán)被抑制。
5.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其具有一第一存取端口以及一第二存取端口，該第一存取端口包括所述第一字線譯碼器并且該第二存取端口包括所述第二字線譯碼器；提供一第一選擇信號(hào)以啟動(dòng)通過(guò)該第一端口的一存取的一終端；以及提供一第二選擇信號(hào)以啟動(dòng)通過(guò)該第二端口的一存取的一終端，該競(jìng)爭(zhēng)電路在該第一存取端口上的端口選擇信號(hào)被激活、且被提供至該第二存取端口的端口選擇信號(hào)被去激活時(shí)，提供所述存儲(chǔ)器單元進(jìn)行刷新的一字線的一地址給該第一存取端口的該行譯碼器。
6.根據(jù)權(quán)利要求5所述的存儲(chǔ)器裝置，其中，該競(jìng)爭(zhēng)電路在提供至該第一以及該第二存取端口的所述端口選擇信號(hào)皆被激活的時(shí)候，提供所述存儲(chǔ)器單元進(jìn)行刷新的一字線的一地址給該第一存取端口的該行譯碼器，以及其中，在該刷新通過(guò)該第一存取端口而執(zhí)行的期間，該競(jìng)爭(zhēng)電路發(fā)送一等待信號(hào)，以延遲通過(guò)該第一存取端口而針對(duì)一存儲(chǔ)器單元的一外部請(qǐng)求存取。
7.根據(jù)權(quán)利要求5或6所述的存儲(chǔ)器裝置，其中，該競(jìng)爭(zhēng)電路被設(shè)計(jì)為在該第一以及該第二端口選擇信號(hào)被激活時(shí)，執(zhí)行用于對(duì)所述端口其中之一的一外部請(qǐng)求存取的一等待循環(huán)。
8.根據(jù)權(quán)利要求1至7所述的存儲(chǔ)器裝置，其中，各存儲(chǔ)器單元包括一存儲(chǔ)裝置，其具有一第一以及一第二終端，一連接至該第一終端的第一存取晶體管，以及一連接至該第二終端的第二存取晶體管，且該第一存取晶體管連接至該多個(gè)第一字線以及第一位線的其中之一，該第二存取晶體管連接至該多個(gè)第二字線以及第二位線的其中之一。
9.一種操作存儲(chǔ)器裝置的方法，其中，該存儲(chǔ)器裝置具有第一以及第二存取端口，而存儲(chǔ)器單元被配置于多個(gè)行中，每一行皆可通過(guò)所述第一以及該第二端口而存取，以及第一以及第二行譯碼器響應(yīng)一分別的行地址而譯碼所述行的其中之一，其中，一刷新會(huì)通過(guò)啟動(dòng)所述行的其中之一并通過(guò)該第一行譯碼器而在該其中一行的所述存儲(chǔ)器單元上執(zhí)行，且同時(shí)，通過(guò)該第二行譯碼器，另一行會(huì)響應(yīng)一外部請(qǐng)求存取而進(jìn)行存取。
10.根據(jù)權(quán)利要求9所述的方法，其中，當(dāng)該第一以及該第二存取端口的每一個(gè)皆接收一外部請(qǐng)求存取時(shí)，用于一外部請(qǐng)求存取的一等待循環(huán)被發(fā)送于該第一行譯碼器的該其中一端口。
11.根據(jù)權(quán)利要求9所述的方法，其還包括，當(dāng)一外部請(qǐng)求存取的一行地址以及該待刷新的行的行地址彼此匹配時(shí)，計(jì)數(shù)待刷新的行的行地址并抑制一行的存儲(chǔ)器單元的一刷新的步驟。
全文摘要
本發(fā)明涉及集成電路中多端口存儲(chǔ)器的刷新。一種雙端口存儲(chǔ)模件，包括為了檢測(cè)在外部請(qǐng)求存取以及刷新操作之間的沖突而進(jìn)行刷新的一個(gè)競(jìng)爭(zhēng)電路。該刷新操作被分配至未進(jìn)行外部存取的端口。當(dāng)通過(guò)兩個(gè)端口的存取提出請(qǐng)求時(shí)，將插入用于其中一個(gè)存取請(qǐng)求的等待循環(huán)，直到該刷新被終止。
文檔編號(hào)G11C11/406GK1685440SQ03822470
公開日2005年10月19日 申請(qǐng)日期2003年8月26日 優(yōu)先權(quán)日2002年9月19日
發(fā)明者R·K·賈恩 申請(qǐng)人:因芬尼昂技術(shù)股份公司