專利名稱：存儲(chǔ)器編程用的行譯碼器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)器，更具體地說(shuō)涉及一種存儲(chǔ)器編程用的行譯碼器電路。
背景技術(shù)：
在一般每一存儲(chǔ)單元的容量為一比特的存儲(chǔ)裝置中，該存儲(chǔ)單元可處于兩種信息存儲(chǔ)狀態(tài)之一，即一接通狀態(tài)或一斷開狀態(tài)。這一接通狀態(tài)或一斷開狀態(tài)的組合定為一比特的信息。在兩級(jí)的存儲(chǔ)器中，由于該存儲(chǔ)單元只有兩個(gè)不同的臨界電壓值，Vt，因此在讀取操作期間，只需檢測(cè)是否編址晶體管處于導(dǎo)通狀態(tài)。一般的做法是，使流過(guò)存儲(chǔ)晶體管的電流與流過(guò)參考晶體管的電流比較，兩者均加以預(yù)定的漏極對(duì)源極和柵極對(duì)源極偏壓，直接以通過(guò)電流方式檢測(cè)或者經(jīng)電流對(duì)電壓轉(zhuǎn)換后，以電壓方式檢測(cè)。
在一個(gè)典型的閃存儲(chǔ)單元編程中，該單元的控制柵極被施加一高電壓(例如，大約3-12伏特)，其源極端接地，而漏極端連接到大約5伏特的電壓。這種編程操作可以在一陣列中實(shí)現(xiàn)，即選擇性地把脈沖施加于連接到控制柵極的字線路，再對(duì)連接到漏極的比特線路加偏壓。這在先有技術(shù)中通常稱之閃存單元編程的熱電子注入法。熱電子注入用于使電荷移入該浮動(dòng)?xùn)艠O，因此改變了該晶體管浮動(dòng)?xùn)艠O的臨界電壓。由于高壓施加于控制柵極，因此造成電子在通道流動(dòng)，而浮動(dòng)?xùn)艠O上注入了一些熱電子并使浮動(dòng)?xùn)艠O的電壓變得更加負(fù)性。所以，電子注入趨向飽和，而晶體管浮動(dòng)?xùn)艠O的臨界電壓跟隨同樣趨向飽和。該晶體管存儲(chǔ)單元的存儲(chǔ)狀態(tài)可這樣讀取或檢測(cè)，即在晶體管存儲(chǔ)單元把工作電壓(例如，大約4-6伏特)施加在控制柵極上以及把大約0.5-1.0伏特電壓施加在漏極上，之后檢測(cè)源極和漏極之間的電流值。
多級(jí)存儲(chǔ)器的編程和檢測(cè)方案是較為復(fù)雜，通常需要2n-1參考電壓，其中n是存儲(chǔ)在一存儲(chǔ)單元的比特的數(shù)量。參照?qǐng)D5，其所示為先有技術(shù)的一多級(jí)存儲(chǔ)器實(shí)例，其中每一存儲(chǔ)單元的容量為二比特；其所對(duì)應(yīng)的為三參考電壓、四個(gè)存儲(chǔ)級(jí)別。由二進(jìn)制11表示的第一存儲(chǔ)級(jí)別321為存儲(chǔ)單元沒(méi)有電荷的狀態(tài)。由二進(jìn)制00表示的存儲(chǔ)級(jí)別324為存儲(chǔ)單元完全充足電的狀態(tài)。(本文及本文討論中所使用的術(shù)語(yǔ)“沒(méi)有電荷”及“完全充足電”為解釋用，不應(yīng)視為限定。例如，狀態(tài)(11)可代表有少量的電荷，而狀態(tài)(00)可代表有比最大電荷少的電荷。)由二進(jìn)制10表示的第一中間存儲(chǔ)級(jí)別322，其中存儲(chǔ)單元有小量的電荷；和由二進(jìn)制01表示的第二中間存儲(chǔ)級(jí)別323，其中存儲(chǔ)單元有較在10狀態(tài)時(shí)多的電荷但不是完全地負(fù)載電荷，均處于沒(méi)有電荷狀態(tài)(11)121和完全充足電狀態(tài)(00)324之間。存儲(chǔ)單元的每個(gè)存儲(chǔ)狀態(tài)之間所顯示的臨界電壓(Vt)，表示存儲(chǔ)單元狀態(tài)之間轉(zhuǎn)換所需的臨界電壓。正如對(duì)具有四個(gè)存儲(chǔ)級(jí)別的一兩比特存儲(chǔ)單元討論的那樣，它具有三個(gè)參考電壓311，312，和313。例如，在臨界電壓為Vt＝2.5伏特，存儲(chǔ)狀態(tài)在參考存儲(chǔ)級(jí)別311，其中存儲(chǔ)單元將從狀態(tài)11過(guò)渡到狀態(tài)10。在臨界電壓為Vt＝3.5伏特，存儲(chǔ)狀態(tài)在參考存儲(chǔ)級(jí)別312，其中存儲(chǔ)單元將從狀態(tài)10過(guò)渡到狀態(tài)01。在臨界電壓為Vt＝4.5伏特，存儲(chǔ)狀態(tài)在參考存儲(chǔ)級(jí)別313，其中存儲(chǔ)單元將從狀態(tài)01過(guò)渡到狀態(tài)00。圖5所示的臨界電壓值僅供說(shuō)明用，實(shí)際值Vt將取決于存儲(chǔ)單元的構(gòu)造。
實(shí)現(xiàn)非易失性的多級(jí)存儲(chǔ)器中的一個(gè)主要困難在于能準(zhǔn)確地對(duì)存儲(chǔ)單元進(jìn)行編程，即為把獲得所要求的臨界電壓值所需的剛好數(shù)量的電荷施加到晶體管單元的浮動(dòng)?xùn)艠O上。先有技術(shù)中解決準(zhǔn)確施加電荷問(wèn)題的通常方法是采用一種逐個(gè)存儲(chǔ)單元編程和核實(shí)的方法。在所述的逐一編程和核實(shí)方法中，編程操作劃分成若干單獨(dú)的步驟，并在每一步驟之后檢測(cè)單元，以確定所要求的臨界電壓值是否達(dá)到，以便繼續(xù)進(jìn)行編程，如果沒(méi)有達(dá)到的話。在編程期間，每一存儲(chǔ)單元是獨(dú)立地受控的，因此這種技術(shù)能對(duì)整個(gè)字節(jié)或甚至多字節(jié)同時(shí)進(jìn)行編程。這一編程確保精確地達(dá)到所要求的Vt電壓值，而這由采用有限編程步驟中固有的量化過(guò)程所提供的。然而，這編程是很費(fèi)時(shí)的，并且必須交由芯片的邏輯電路控制。
圖6所示為一種典型編程和核實(shí)技術(shù)。如圖6所示，存儲(chǔ)單元的編程是通過(guò)交替的編程和核實(shí)脈沖電壓實(shí)現(xiàn)的。每一編程脈沖的電壓330隨時(shí)間332逐漸地增加，直至達(dá)到所要求的電壓。在編程過(guò)程中，核實(shí)脈沖的電平是保持不變的。例如，如圖6所示，第一核實(shí)脈沖351之后，是第一編程脈沖341，然后是第二核實(shí)脈沖352。施加一逐漸增加的電壓的一編程脈沖342，跟隨的是一核實(shí)脈沖353，再跟隨的是電壓從先前編程脈沖342增加的第三編程脈沖343，接著是第三核實(shí)脈沖354，等等，直到施加最后的一編程脈沖347，使該存儲(chǔ)單元達(dá)到所要求的存儲(chǔ)狀態(tài)的臨界電壓。正如可從圖6看到的那樣，圖表的形狀類似樓梯，而先有技術(shù)中這個(gè)編程稱為樓梯形柵極電壓編程方法。這種樓梯形電壓編程方法在許多專利中有敘述，例如，美國(guó)專利5,043,940；5,268,870；5,293,560；和5,434,825。
每個(gè)存儲(chǔ)單元在一存儲(chǔ)器陣列中排成行(字線)和列(比特線)。通常，在一閃型存儲(chǔ)器陣列中，在行中的存儲(chǔ)單元的所有柵極端連接到同樣的字線；而在一列中的存儲(chǔ)單元的所有漏極端連接到同樣的比特線；在該部分中的所有存儲(chǔ)單元的源極連接到一共源極線路。這種配置安排通常重復(fù)8或16次，以獲得字節(jié)或字輸出。其它比特長(zhǎng)度的輸出也有可能。為了對(duì)在存儲(chǔ)器陣列之內(nèi)的存儲(chǔ)單元中的資料尋址，可使用行譯碼器(也稱為x譯碼器)和列譯碼器(y譯碼器)電路，以選擇所要求的存儲(chǔ)單元。如上所述，在編程每一單元一比特及多級(jí)存儲(chǔ)器單元之中的編程和核實(shí)(讀取)步驟可籍施加一編程脈沖或一核實(shí)(讀取)脈沖于該存儲(chǔ)單元的控制柵極來(lái)實(shí)現(xiàn)。
因?yàn)榇鎯?chǔ)單元的控制柵極連接到存儲(chǔ)器陣列的字線，因此字線連接到可提供編程或核實(shí)電壓的電源線路。參照?qǐng)D4，一字線217連接到存儲(chǔ)器陣列的一具體行中的存儲(chǔ)單元的每個(gè)控制柵極(圖中未顯示)。供給一選擇信號(hào)212于行譯碼器214的一字線選擇電路213，以選擇一與該字線217連接的存儲(chǔ)單元。一電源線路225連接到字線選擇電路213，以為存儲(chǔ)單元編程提供編程或核實(shí)脈沖。如前所述，編程的電壓(大約5-6伏特)與核實(shí)(讀取)的電壓(大約3-12伏特)，一般是不同的。所以，在電源線路225的電壓必須在編程電壓和核實(shí)電壓之間反復(fù)改變。由于需要在電源線路改變電壓，因此限制了在短期內(nèi)提供編程和核實(shí)脈沖的能力，并因而限制了整體的編程速度。另外，在多級(jí)存儲(chǔ)器的方案中，由于需要在電源線路改變電壓，因此限制了準(zhǔn)確地控制編程算法的能力。
本發(fā)明的目的在于，提供存儲(chǔ)單元編程用的一種行譯碼器電路，其在存儲(chǔ)單元編程時(shí)不需在電源線路上改變電壓。

發(fā)明內(nèi)容
上述目的可由一行譯碼器電路實(shí)現(xiàn)，該行譯碼器電路設(shè)有一待編程的存儲(chǔ)單元的字線的選擇裝置；還設(shè)有一從連接到字線的一雙分開的電源線路輸入電壓的一字線驅(qū)動(dòng)電路，其包括一提供編程電壓的第一電源線路以及一提供讀取或核實(shí)電壓的第二電源線路。該行譯碼器的字線驅(qū)動(dòng)電路包括在二條電源線路之間的轉(zhuǎn)換裝置，為字線提供當(dāng)中一組電壓。由于該電路在二條電源線路之間作轉(zhuǎn)換，而不要求在一電源線路上改變其電壓，這可以供更短周期的編程和讀取或核實(shí)待用脈沖之用，并且可提升整體的編程能力。該行譯碼器電路并提供對(duì)多級(jí)存儲(chǔ)器的存儲(chǔ)單元更好的編程控制，以及由于排除了在先有技術(shù)行譯碼器電路中普遍存在的寄生電壓，因而可節(jié)省電力。


圖1是本發(fā)明行譯碼器電路的一張示意圖。
圖2是本發(fā)明行譯碼器電路的一具體實(shí)施例的電路圖。
圖3是圖2所示行譯碼器的一字線驅(qū)動(dòng)電路的電路圖。
圖4是先有技術(shù)的一行譯碼器電路示意圖。
圖5是先有技術(shù)中公知的一個(gè)兩比特存儲(chǔ)單元示意圖，其具有的四個(gè)存儲(chǔ)狀態(tài)。
圖6是先有技術(shù)中公知的曲線圖，其表示樓梯編程方法的編程和核實(shí)脈沖步驟中的電壓與時(shí)間的關(guān)系。
具體實(shí)施例方式
參照?qǐng)D1，行譯碼器14的輸出是字線17，該輸出連接到存儲(chǔ)器陣列的一具體行中的每個(gè)存儲(chǔ)單元的控制柵極(圖中未示)。將一選擇信號(hào)12供給行譯碼器14的字線選擇電路13，以選擇與待編程的存儲(chǔ)單元連接的字線17。在行譯碼器14之內(nèi)的一字線驅(qū)動(dòng)電路100接受源自一雙電源線路16，18的電壓。第一電力線路18提供編程電壓，而第二電力線路16提供讀取或核實(shí)電壓。字線驅(qū)動(dòng)電路100包括一使字線17與編程電壓電源線路18或讀取或核實(shí)電壓電源線路16連接的轉(zhuǎn)換裝置15。轉(zhuǎn)換裝置15接受在轉(zhuǎn)換控制線路19上的轉(zhuǎn)換控制信號(hào)。如前所述，讀取或核實(shí)電壓電源線路16提供大約5-6伏特的一讀取或核實(shí)電壓，而編程電壓電源線路18提供大約3-12伏特的一編程電壓。與先有技術(shù)相比，先有技術(shù)儀有一條電源線路并要求在一電源線路上改變電壓，以便提供編程和讀取或核實(shí)電壓；在本發(fā)明中，編程和讀取或核實(shí)電源線路分別施加合適的電平而字線在兩條電源線路之間轉(zhuǎn)換。
圖2所示為本發(fā)明行譯碼器電路14的第一具體施例。可通過(guò)不同的方式實(shí)現(xiàn)所述的行譯碼器電路14，圖2電路為一實(shí)例。在一內(nèi)部操作期間，選擇存儲(chǔ)器陣列的一組一行或多行。在一具體實(shí)施例，所選擇的組包括八行存儲(chǔ)單元。對(duì)于待選擇的一組，信號(hào)BANK SELECT*21的配置為”真”(在圖2電路中，”真”的條件為低電平或邏輯0)。將所述的BANK SELECT*信號(hào)饋入包括p型MOS晶體管51和n型MOS晶體管52的邏輯逆變器的輸入端21。如圖2所示，晶體管53，54，55，56，57，58，59和60配置成一雙高壓移位器電路72，其用于把邏輯選擇信號(hào)轉(zhuǎn)換成BSEL線路34和BSEL*線路36上的高壓的正和負(fù)電壓信號(hào)。VMP信號(hào)22端接受行譯碼器的正電VMP，而VMN信號(hào)23端接受負(fù)電壓VMN。通常，這些電壓VMP，VMN是通過(guò)內(nèi)部電荷泵送獲得。當(dāng)在輸入端21上的BANK SELECT*信號(hào)是真(低)，BSEL線路34通過(guò)一雙高壓移位器電路72連接到VMP線路22，而BSEL線路36通過(guò)晶體管60和54連接到VMN線路23。當(dāng)BANK SELECT*信號(hào)選擇一組，與字線驅(qū)動(dòng)電路100連接的所有行根據(jù)編程電源線路18和讀取或核實(shí)電源線路16的電平的條件下，處于被選狀態(tài)。當(dāng)BANK SELECT的信號(hào)是假的(高)，BSEL線路34通過(guò)一雙高壓移位器電路72連接到線路VMN 23，和BSEL*線路36連接到線路VMP 22。使一組行由處于非選擇狀態(tài)的字線驅(qū)動(dòng)電路所驅(qū)動(dòng)。所有非選擇狀態(tài)的行連接到一VBIAS電壓，以下將作進(jìn)一步敘述。
多條控制信號(hào)和電源線路連接到字線驅(qū)動(dòng)電路100。編程電源線路18的電壓一般為3-12伏特，該電壓用于編程存儲(chǔ)單元中所使用的編程脈沖。該讀取或核實(shí)電源線路16的電壓大約為5-6伏特，該電壓用于提供在編程存儲(chǔ)單元中所使用的讀取或核實(shí)脈沖。當(dāng)BANK SELECT信號(hào)不選該組，該XBIASen*信號(hào)線路26用于把一偏壓施加于不被選擇的行。所述VBIAS線路28為不被選的組或?yàn)樗x的組的不被選的行供給所述偏壓。編程控制信號(hào)(Xpg)與及編程讀取或核實(shí)(Xrv)信號(hào)33是控制用的信號(hào)，所述的信號(hào)用于控制字線17與編程電源線路18或核實(shí)電源線路16連接的轉(zhuǎn)換。參照?qǐng)D3，將對(duì)這些線路作更加詳細(xì)的論述。Xdis 31線路為所選的行的放電之用。VM1線路27用于NT器件的n型井隔阻植入物。晶體管54和60是三井的器件，它們要由VM1提供一單獨(dú)的偏壓。最后，字線17是字線驅(qū)動(dòng)電路100的輸出并連接到一所選的行中的存儲(chǔ)單元的控制柵極。
參照?qǐng)D3，其所示為字線驅(qū)動(dòng)電路100。在非擦除操作的操作期間，譬如在編程和讀取或核實(shí)操作期間，第一n型晶體管102用于把偏壓電壓28施加于不被選的行。在擦除操作期間，P型晶體管103用于把電壓28施加于一所選的組中的不被選的行的字線。在擦除操作期間，P型晶體管101用于把偏壓施加于一所不選的組中的行的字線。晶體管106和108用于為所選的行提供一對(duì)地放電的通道。編程控制(Xpg*)信號(hào)32驅(qū)動(dòng)一由p型晶體管109和n型晶體管110組成的高壓逆變器。讀取或核實(shí)控制(Xrv*)信號(hào)33驅(qū)動(dòng)一由p型晶體管112和n型晶體管113組成的高壓逆變器。編程控制信號(hào)32和讀取或核實(shí)控制信號(hào)總是在相反的邏輯狀態(tài)。該兩逆變器連接在BSEL線路34和VMN線路23之間。一雙n型晶體管116，118的柵極端分別與逆變器109，110和112，113的輸出端連接，以使相應(yīng)的編程和讀取或核實(shí)電壓可通過(guò)或不可通過(guò)。如果這個(gè)組不被選，晶體管111和114用于關(guān)閉逆變器。當(dāng)編程控制信號(hào)32是真的(低)，這把一高位信號(hào)放置于逆變器的輸出上并輸送到n型晶體管116的柵極。
這使晶體管116導(dǎo)通，以把編程電壓線路18上的編程電壓施加于字線17上。在這種情況下，當(dāng)編程控制信號(hào)是低位，讀取或核實(shí)控制信號(hào)33會(huì)是高位，則應(yīng)在n型晶體管118的柵極，逆變器112，113的輸出端產(chǎn)生一低輸出值。這關(guān)閉了晶體管118，因而讀取或核實(shí)電壓16不會(huì)施加到字線上。
通過(guò)對(duì)控制信號(hào)32，33的值的交換，以產(chǎn)生讀取或核實(shí)脈沖。在那種情況下，讀取或核實(shí)控制信號(hào)33變成低位，在晶體管118的柵極上產(chǎn)生高輸出值。這使晶體管118導(dǎo)通，因而讀取或核實(shí)電壓16會(huì)輸送到字線17。在讀取或核實(shí)操作期間，編程控制信號(hào)32是關(guān)閉(或高)的，這使晶體管116變成關(guān)閉狀態(tài)，因而編程電壓18不會(huì)輸送到字線17。
因而，在行譯碼器中的字線驅(qū)動(dòng)電路100提供了一種所為與字線17連接在編程電源線路18和讀取或核實(shí)電源線路16之間設(shè)置的轉(zhuǎn)換裝置，由此，為存儲(chǔ)單元的編程提供了所需的讀取或核實(shí)和編程脈沖。再者，因?yàn)榭煽焖俚貓?zhí)行線路轉(zhuǎn)換，故而可在較短時(shí)間內(nèi)使用編程和核實(shí)脈沖，因而提高了整體編程運(yùn)作的速度、節(jié)省電力以及對(duì)多級(jí)存儲(chǔ)器存儲(chǔ)單元提供更好的編程控制。
權(quán)利要求
1.在一設(shè)有多存儲(chǔ)單元的存儲(chǔ)器陣列中，所述每一存儲(chǔ)單元有多存儲(chǔ)狀態(tài)，并在一種所述的存儲(chǔ)狀態(tài)下可通過(guò)至少一施加于與一所選存儲(chǔ)單元的柵極作電耦合的一字線的脈沖進(jìn)行編程，以及所述的存儲(chǔ)單元的存儲(chǔ)狀態(tài)由至少一施加于所述的字線的讀取或核實(shí)脈沖核實(shí)，一行譯碼器電路包括一與所選存儲(chǔ)單元作電耦合的字線的選擇裝置；以及一字線驅(qū)動(dòng)電路，其接受第一電源線路上的一編程電壓及第二電源線路上的一讀取或核實(shí)電壓；所述字線驅(qū)動(dòng)電路還包括一在編程電壓和讀取或核實(shí)電壓之間設(shè)置的轉(zhuǎn)換裝置，以把至少一編程脈沖和至少一讀取或核實(shí)脈沖供給所述的字線，由此，可對(duì)所選存儲(chǔ)單元進(jìn)行編程。
2.根據(jù)權(quán)利要求1所述的行譯碼器電路，其特征在于所述的轉(zhuǎn)換裝置包括一雙控制信號(hào)，每一控制信號(hào)彼此處在相反的邏輯狀態(tài)，所述一雙控制信號(hào)的第一控制信號(hào)在第一逆變器的輸入端被接收，所述第一逆變器的輸出端與第一導(dǎo)通晶體管的柵極連接，所述第一導(dǎo)通晶體管的漏極與第一電源線路連接而其源極連接到字線；所述一雙控制信號(hào)的第二控制信號(hào)在第二逆變器的輸入端被接收，所述第二逆變器的輸出端與第二導(dǎo)通晶體管的柵極連接，所述第二導(dǎo)通晶體管的漏極與第二電源線路連接而其源極連接到字線。
3.根據(jù)權(quán)利要求1所述的行譯碼器電路，其特征在于所述的電路還包括一在字線的不被選狀態(tài)時(shí)，將一偏壓施加于字線之上的裝置。
4.根據(jù)權(quán)利要求3所述的行譯碼器電路，其特征在于所述在字線的不被選狀態(tài)時(shí)，將一偏壓施加于字線之上的裝置包括一第一偏壓晶體管，在編程、或讀取或核實(shí)操作期間，其接受在柵極端的第一補(bǔ)全選擇信號(hào)及把所述偏壓施加于不被選的行的字線上；一第二偏壓晶體管，在擦除操作期間，其接受在柵極端的第二補(bǔ)全選擇信號(hào)及把所述偏壓施加于在一所選組中的不被選的行的字線上；以及一第三偏壓晶體管，在擦除操作期間，其接受在柵極端的一偏壓許可信號(hào)及把所述偏壓施加于在一不被選組中的行的字線上。
5.根據(jù)權(quán)利要求1所述的行譯碼器電路，其特征在于所述字線的選擇裝置包括一選擇逆變器，其在一輸入端接受一行選擇信號(hào)并在一輸出端產(chǎn)生一倒置的行選擇信號(hào)；以及一移位器電路，其接受所述行選擇信號(hào)和所述倒置的行選擇信號(hào)并產(chǎn)生一雙補(bǔ)全選擇信號(hào)。
6.根據(jù)權(quán)利要求5所述的行譯碼器電路，其特征在于將所述的一雙補(bǔ)全選擇信號(hào)供給所述字線驅(qū)動(dòng)電路。
7.根據(jù)權(quán)利要求6所述的行譯碼器電路，其特征在于所述的字線驅(qū)動(dòng)電路接受一雙控制信號(hào)，每一控制信號(hào)彼此處在相反的邏輯狀態(tài)，并且所述字線驅(qū)動(dòng)電路包括一第一逆變器，其輸入端接受所述一雙控制信號(hào)的第一控制信號(hào)，而其輸出端與第一導(dǎo)通晶體管柵極連接，所述第一導(dǎo)通晶體管的漏極與第一電源線路連接，而其源極連接到字線；以及一第二逆變器，其輸入端接受所述一雙控制信號(hào)的第二控制信號(hào)，而其輸出端與第二導(dǎo)通晶體管柵極連接，所述第二導(dǎo)通晶體管的漏極與第二電源線路連接，而其源極連接到字線。
8.根據(jù)權(quán)利要求1所述的行譯碼器電路，其特征在于所述的編程電壓范圍在3伏特和12伏特之間。
9.根據(jù)權(quán)利要求1所述的行譯碼器電路，其特征在于所述的讀取或核實(shí)電壓范圍在5伏特和6伏特之間。
10.根據(jù)權(quán)利要求1所述的行譯碼器電路，其特征在于所述字線的選擇裝置選取由字線驅(qū)動(dòng)電路驅(qū)動(dòng)由8行組成的一組。
11.根據(jù)權(quán)利要求1所述行的譯碼器電路，其特征在于所述的多存儲(chǔ)單元是多級(jí)存儲(chǔ)單元，其單個(gè)存儲(chǔ)狀態(tài)籍由一系行交替的編程和施加于與一所選存儲(chǔ)單元的柵極作電耦合的字線上的讀取或核實(shí)脈沖進(jìn)行編程和核實(shí)。
全文摘要
本發(fā)明涉及一種存儲(chǔ)器編程用的行譯碼器電路(14)。該行譯碼器電路包括，選擇一待編程存儲(chǔ)單元的字線的一選擇裝置(13)；一待編程存儲(chǔ)單元的一字線；和為了對(duì)在字線(17)上的一所選存儲(chǔ)單元的柵極提供編程電壓或讀取或核實(shí)電壓，而在提供編程電壓(V
文檔編號(hào)G11C8/10GK1675718SQ03819561
公開日2005年9月28日 申請(qǐng)日期2003年4月14日 優(yōu)先權(quán)日2002年6月18日
發(fā)明者D·I·馬尼 申請(qǐng)人:愛(ài)特梅爾股份有限公司