專利名稱：具有存儲(chǔ)區(qū)塊搬移功能的儲(chǔ)存裝置及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲(chǔ)裝置，尤其是一種具有存儲(chǔ)區(qū)塊搬移功能的儲(chǔ)存裝置及其方法，特別有關(guān)于一種具有區(qū)塊搬移功能的智慧型單晶靜態(tài)隨機(jī)存取存儲(chǔ)器(1T-SRAM)、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)或是快閃存儲(chǔ)器。
背景技術(shù)：
隨著制程技術(shù)的進(jìn)步，在晶片上可執(zhí)行的功能的復(fù)雜度快速地增加。然而由于市場上對(duì)高容量存儲(chǔ)器產(chǎn)品及短促的產(chǎn)品生命周期壓力，使得產(chǎn)品的設(shè)計(jì)必須越來越快速。這種市場壓力與縮短設(shè)計(jì)時(shí)間的要求，必須在集成電路設(shè)計(jì)流程的效率上不斷取得改進(jìn)，因而驅(qū)使原來完全非標(biāo)準(zhǔn)的應(yīng)用集成電路(AS)或晶片上系統(tǒng)(SoC)的設(shè)計(jì)產(chǎn)生出了標(biāo)準(zhǔn)設(shè)計(jì)流程。對(duì)于晶片上系統(tǒng)的設(shè)計(jì)，越來越高的電路復(fù)雜度必須依靠提高各個(gè)不同功能電路方塊間的介面效率來達(dá)成。在晶片上匯流排(on-chipbus)標(biāo)準(zhǔn)化及硅材料性能的改良下，使得各功能方塊電路間更容易進(jìn)行分隔。然而功能方塊間的整合若沒有相對(duì)制程技術(shù)的配合將會(huì)是設(shè)計(jì)晶片上系統(tǒng)時(shí)的一大難題。在傳統(tǒng)上，制造存儲(chǔ)器裝置時(shí)均會(huì)使用非常精細(xì)且專屬的制程。以動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器為例，其制程中通常包含了3或4層的制程產(chǎn)生操作，為了展開這些制程所花費(fèi)的時(shí)間、成本在與基本的邏輯制程比較下，其具有較高的儲(chǔ)存容量單位成本與較低的系統(tǒng)性能。因此，如果能夠在標(biāo)準(zhǔn)邏輯制程中使用高性能的內(nèi)嵌式存儲(chǔ)器的話，將可以為晶片上系統(tǒng)的設(shè)計(jì)解決掉許多難題。傳統(tǒng)的六晶(six-transistor)靜態(tài)隨機(jī)存取存儲(chǔ)器并不能有效地為標(biāo)準(zhǔn)邏輯制程帶來降低成本的益處。目前較佳的解決方法是使用單晶靜態(tài)隨機(jī)存取存儲(chǔ)器。
對(duì)于可攜式及無線裝置來說，晶片上系統(tǒng)包括了數(shù)個(gè)處理器、存儲(chǔ)器及特殊模組。此類的晶片上系統(tǒng)設(shè)計(jì)的主要著眼點(diǎn)在于低功率與高性能。在深次微米的制程技術(shù)中，晶片上系統(tǒng)包含了幾百萬個(gè)晶體管且必需操作在極低的操作電壓下以避免產(chǎn)生高功率耗損。因此，使用于這些晶片上系統(tǒng)中的存儲(chǔ)器裝置必需被設(shè)計(jì)適用于低操作電壓，且其對(duì)于導(dǎo)線延遲、信號(hào)輸入斜率、雜訊及交互干擾(crosstalk)必須有極佳的防護(hù)效能。低功率的晶片上系統(tǒng)必需使用低功率元件做為處理器核心電路、存儲(chǔ)器等等。然而存儲(chǔ)器是晶片上系統(tǒng)最主要耗用電源的元件，在設(shè)計(jì)晶片上系統(tǒng)時(shí)必需十分強(qiáng)調(diào)對(duì)于存儲(chǔ)器的省電設(shè)計(jì)。
由于單晶及低功率靜態(tài)隨機(jī)存取存儲(chǔ)器的儲(chǔ)存容量密度高及低耗能的特性，十分適合且常用于對(duì)存儲(chǔ)器容量及功率消耗規(guī)格要求較高的可攜式裝置，如個(gè)人數(shù)字助理或是手機(jī)。然而，這些存儲(chǔ)器裝置并沒有具備主動(dòng)搬移儲(chǔ)存區(qū)塊的功能，而必需通過一數(shù)字信號(hào)處理器或是中央處理器來執(zhí)行。這種缺點(diǎn)將會(huì)額外增加數(shù)字信號(hào)處理器或中央處理器的負(fù)擔(dān)而降低其性能表現(xiàn)。

發(fā)明內(nèi)容
為了解決上述問題，本發(fā)明提供一種具有儲(chǔ)存區(qū)塊搬移功能的智慧型單晶靜態(tài)隨機(jī)存取存儲(chǔ)器，數(shù)字信號(hào)處理器或是中央處理器僅需發(fā)出一區(qū)塊搬移指令至此存儲(chǔ)器裝置，便可由此存儲(chǔ)器裝置自行進(jìn)行區(qū)塊搬移的動(dòng)作，減小了數(shù)字信號(hào)處理器或中央處理器的負(fù)擔(dān)。
為達(dá)成上述目的，本發(fā)明首先提出一種具有儲(chǔ)存區(qū)塊搬移功能的儲(chǔ)存裝置，其包括一解碼裝置，對(duì)一區(qū)塊搬移指令進(jìn)行解碼而產(chǎn)生一區(qū)塊搬移信號(hào)，該區(qū)塊搬移指令載有一啟始地址、目標(biāo)地址及搬移資料長度；一程序裝置，當(dāng)該區(qū)塊搬移信號(hào)產(chǎn)生時(shí)，產(chǎn)生一第一、第二及第三載入信號(hào)；一接收裝置，當(dāng)該第一、第二及第三載入信號(hào)產(chǎn)生時(shí)分別接收該啟始地址、目標(biāo)地址及搬移資料長度；一第一搬移裝置，在一讀取周期中，將該啟始地址送至一存儲(chǔ)器，并將該存儲(chǔ)器中所儲(chǔ)存的自該啟始地址開始且與一緩沖器資料長度相等的資料搬移至一緩沖器；一第二搬移裝置，在一寫入周期中，將該目標(biāo)地址送至該存儲(chǔ)器，并自該緩沖器中將于讀取周期搬移至該緩沖器的資料再搬移至該存儲(chǔ)器中，并儲(chǔ)存于自該目標(biāo)值址開始的位置；以及一計(jì)算裝置，將該搬移資料長度減去一個(gè)該緩沖資料長度，并使該啟始地址及目標(biāo)地址增加一個(gè)該緩沖資料長度。
另外，本發(fā)明還提出一種儲(chǔ)存區(qū)塊搬移的方法，包括以下步驟對(duì)一區(qū)塊搬移指令進(jìn)行解碼而產(chǎn)生一區(qū)塊搬移信號(hào)，該區(qū)塊搬移指令載有一啟始地址、目標(biāo)地址及搬移資料長度；當(dāng)該區(qū)塊搬移信號(hào)產(chǎn)生時(shí)，產(chǎn)生一第一、第二及第三載入信號(hào)；當(dāng)該第一、第二及第三載入信號(hào)產(chǎn)生時(shí)，分別接收該啟始地址、目標(biāo)地址及搬移資料長度；在一讀取周期中，將該啟始地址送至一存儲(chǔ)器，并將該存儲(chǔ)器中所儲(chǔ)存的自該啟始地址開始且與一緩沖器資料長度相等的資料搬移至一緩沖器；在一寫入周期中，將該目標(biāo)地址送至該存儲(chǔ)器，并自該緩沖器中將于讀取周期搬移至該緩沖器的資料再搬移至該存儲(chǔ)器中，并儲(chǔ)存于自該目標(biāo)地址開始的性置；以及將該搬移資料長度減去一個(gè)該緩沖資料長度，并使該啟始地址及目標(biāo)地址增加一個(gè)該緩沖資料長度。
本發(fā)明使用了一個(gè)專門用以進(jìn)行區(qū)塊搬移的電路設(shè)計(jì)，使得數(shù)字信號(hào)處理器或中央處理器不需要全程自行控制與執(zhí)行區(qū)塊搬移的動(dòng)作，而僅需對(duì)存儲(chǔ)器裝置發(fā)出區(qū)塊搬移指令即可由存儲(chǔ)器裝置自行完成。


圖1是本發(fā)明一實(shí)施例中的具有區(qū)塊搬移功能的存儲(chǔ)器裝置；圖2A及2B顯示了圖1中的存儲(chǔ)器裝置使用的信號(hào)時(shí)序；圖3是本發(fā)明一實(shí)施例中的存儲(chǔ)器區(qū)塊搬移方法的流程圖。
具體實(shí)施例方式
圖1是本發(fā)明一實(shí)施例中的具有區(qū)塊搬移功能的存儲(chǔ)器裝置。其中包括了區(qū)塊搬移指令解碼器11、區(qū)塊搬移地址程序電路12、區(qū)塊讀取/寫入控制電路13、搬移資料長度計(jì)數(shù)器141、啟始地址計(jì)數(shù)器142、目標(biāo)地址計(jì)數(shù)器143、控制信號(hào)單元15、多工器16、主存儲(chǔ)器(單晶靜態(tài)隨機(jī)存取存儲(chǔ)器、靜態(tài)隨機(jī)存取存儲(chǔ)器、低功率靜態(tài)隨機(jī)存取存儲(chǔ)器或快閃存儲(chǔ)器)17以及緩沖器18。區(qū)塊搬移指令解碼器11接收一區(qū)塊搬移指令。區(qū)塊搬移指令是由來自數(shù)字信號(hào)處理器或中央處理器(圖未顯示)的地址信號(hào)Adress、外部晶片選擇信號(hào)CS、外部寫入致能信號(hào)WE及外部輸出致能信號(hào)OE所組成。地址信號(hào)Address載有一啟始地址、一目標(biāo)地址及一搬移資料長度。區(qū)塊搬移指令解碼器11亦接收一指令信號(hào)Command來識(shí)別數(shù)字信號(hào)處理器或中央處理器是否送出區(qū)塊搬移指令。區(qū)塊搬移指令被解碼器11解碼后產(chǎn)生一區(qū)塊搬移信號(hào)BM。區(qū)塊搬移地址程序電路12在區(qū)塊搬移信號(hào)BM產(chǎn)生時(shí)，送出三個(gè)載入信號(hào)LD1、LD2、LD3。啟始地址計(jì)數(shù)器142、目標(biāo)地址計(jì)數(shù)器143及搬移資料長度計(jì)數(shù)器141分別在載入信號(hào)LD1、LD2、LD3產(chǎn)生時(shí)，接收啟始地址、目標(biāo)地址及搬移資料長度。
在一讀取周期中，多工器16選擇來自計(jì)數(shù)器142的啟始地址做為其輸出至主存儲(chǔ)器17的信號(hào)AD，并對(duì)主存儲(chǔ)器17中自啟始地址開始且與緩沖器18的緩沖資料長度相等的一段資料進(jìn)行存取。這個(gè)被存取的資料被送入緩沖器18中。接著，在一寫入周期中，多工器16選擇來自計(jì)數(shù)器143的目標(biāo)地址做為其輸出至主存儲(chǔ)器17的信號(hào)AD，并將在上述讀取周期中存入緩沖器18的資料，再搬移至主存儲(chǔ)器17中自目標(biāo)地址開始的位置。在經(jīng)過一個(gè)讀取及寫入周期后，計(jì)數(shù)器141將其所接收的搬移資料長度值減去一個(gè)緩沖資料長度。以搬移資料長度32而緩沖資料長度4為例，在經(jīng)過一個(gè)讀取及寫入周期后，計(jì)數(shù)器141中的搬移資料長度將為32-4＝28。緩沖器18所提供的緩沖資料長度越長，區(qū)塊搬移的速度就可以加快。計(jì)數(shù)器142、143也同樣地將啟始地址及目標(biāo)地址增加一個(gè)緩沖資料長度。接著繼續(xù)重復(fù)讀取與寫入周期。此一循環(huán)將操作至計(jì)數(shù)器141中的搬移資料長度被減至零為止。當(dāng)計(jì)數(shù)器141中的搬移資料長度為零時(shí)便會(huì)產(chǎn)生一中止信號(hào)STOP。區(qū)塊搬移讀取/寫入控制電路13在收到區(qū)塊搬移信號(hào)BM時(shí)會(huì)產(chǎn)生一內(nèi)部晶片選擇信號(hào)CS’、內(nèi)部寫入致能信號(hào)WE’及內(nèi)部輸出致能信號(hào)OE’，而在收到中止信號(hào)STOP時(shí)，會(huì)產(chǎn)生一讀取/寫入正常信號(hào)RWN。控制信號(hào)單元電路15在收到區(qū)塊搬移信號(hào)BM時(shí)，會(huì)輸出時(shí)脈信號(hào)CLK及內(nèi)部晶片選擇信號(hào)CS’、內(nèi)部寫入致能信號(hào)WE’、內(nèi)部輸出致能信號(hào)OE’至主存儲(chǔ)器17，而在收到讀取/寫入正常信號(hào)RWN時(shí)，輸出外部晶片選擇信號(hào)CS’、外部寫入致能信號(hào)WE’、外部輸出致能信號(hào)OE’至主存儲(chǔ)器17。
圖2A顯示了圖1中的存儲(chǔ)器裝置在讀取與寫入周期開始之前的信號(hào)時(shí)序。數(shù)字信號(hào)處理器或中央處理器通過信號(hào)CS、COMMAND、DE、OE及Address下達(dá)區(qū)塊搬移的指令。啟始地址、目標(biāo)地址及搬移資料長度均由信號(hào)Address承載。載入信號(hào)LD1、LD2、LD3則具有脈沖型式的信號(hào)，使搬移資料長度、啟始地址、目標(biāo)地址在脈沖產(chǎn)生時(shí)送入計(jì)數(shù)器141、142及143。
圖2B顯示了圖1中的存儲(chǔ)器裝置在讀取與寫入周期中的信號(hào)時(shí)序。在讀取周期中，內(nèi)部寫入致能信號(hào)WE’具有一高電位，同時(shí)啟始地址經(jīng)由多工器16的輸出信號(hào)AD送至主存儲(chǔ)器17。隨著時(shí)脈信號(hào)CLK被輸出至緩沖器18，驅(qū)使主存儲(chǔ)器17中依據(jù)啟始地址與緩沖資料長度所欲存取的資料傳送至緩沖器18中。在寫入周期中，內(nèi)部寫入致能信號(hào)WE’具有一低電位，同時(shí)目標(biāo)地址經(jīng)由多工器16的輸出信號(hào)AD送至主存儲(chǔ)器17。隨著時(shí)脈信號(hào)CLK被輸出至緩沖器18，驅(qū)使緩沖器18中暫存的資料依據(jù)目標(biāo)地址被送入主存儲(chǔ)器17中的相對(duì)位置。
圖3是本發(fā)明一實(shí)施例中的存儲(chǔ)器區(qū)塊搬移方法的流程圖，適用于單晶靜態(tài)隨機(jī)存取存儲(chǔ)器、靜態(tài)隨機(jī)存取存儲(chǔ)器、低功率靜態(tài)隨機(jī)存取存儲(chǔ)器或是快閃存儲(chǔ)器。
首先，在步驟31中，對(duì)一區(qū)塊搬移指令進(jìn)行解碼而產(chǎn)生一區(qū)塊搬移信號(hào)，該區(qū)塊搬移指令載有一啟始地址、目標(biāo)地址及搬移資料長度。
接著，在步驟32中，當(dāng)區(qū)塊搬移信號(hào)產(chǎn)生時(shí)，產(chǎn)生一第一、第二及第三載入信號(hào)，輸出一內(nèi)部晶片選擇信號(hào)、內(nèi)部寫入致能信號(hào)、內(nèi)部輸出致能信號(hào)至主存儲(chǔ)器中，以及輸出一時(shí)脈信號(hào)至一緩沖器。
然后，在步驟33中，當(dāng)該第一、第二及第三載入信號(hào)產(chǎn)生時(shí)，分別接收該啟始地址、目標(biāo)地址及搬移資料長度。
再者，在步驟34中，在一讀取周期中，將啟始地址送至主存儲(chǔ)器，并將主存儲(chǔ)器中儲(chǔ)存于自啟始地址開始且與緩沖器資料長度相等的資料搬移至緩沖器。這些資料的存取與傳輸均由時(shí)脈信號(hào)、內(nèi)部晶片選擇信號(hào)、內(nèi)部寫入致能信號(hào)及內(nèi)部輸出致能信號(hào)所控制。
接著，在步驟35中，在一寫入周期中，將目標(biāo)地址送至主存儲(chǔ)器，并自緩沖器中將于讀取周期搬移至緩沖器的資料再搬移至主存儲(chǔ)器中，并儲(chǔ)存于自目標(biāo)地址開始的位置。
然后，在步驟36中，將搬移資料長度減去一個(gè)緩沖資料長度，并使啟始地址及目標(biāo)地址增加一個(gè)緩沖資料長度。
再者，在步驟37中，判斷搬移資料長度是否為零。若是，則產(chǎn)生一中止信號(hào)；若否，則回到步驟35。
接著，在步驟38中，在中止信號(hào)產(chǎn)生后，產(chǎn)生一信號(hào)通知中央處理器或數(shù)字信號(hào)處理器已經(jīng)完成區(qū)塊搬移。
最后，在步驟39中，關(guān)閉區(qū)塊搬移功能。
綜合上述，本發(fā)明提供了一種具有區(qū)塊搬移功能的智慧型單晶靜態(tài)隨機(jī)存取存儲(chǔ)器、靜態(tài)隨機(jī)存取存儲(chǔ)器、同步靜態(tài)隨機(jī)存取存儲(chǔ)器或快閃存儲(chǔ)器。通過提供一專用于進(jìn)行區(qū)塊搬移動(dòng)作的特殊電路，使得數(shù)字信號(hào)處理器或中央處理器不需要自行執(zhí)行整個(gè)區(qū)塊搬移的動(dòng)作，而僅需對(duì)存儲(chǔ)器發(fā)出區(qū)塊搬移指令來觸發(fā)此特殊電路。如此可以避免增加數(shù)字信號(hào)處理器或中央處理器的負(fù)擔(dān)而不會(huì)降低其性能表現(xiàn)。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟悉此項(xiàng)技藝者，在不脫離本發(fā)明之精神和范圍內(nèi)，當(dāng)可做些許更動(dòng)與潤飾，因此本發(fā)明之保護(hù)范圍當(dāng)視權(quán)利要求書范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種具有儲(chǔ)存區(qū)塊搬移功能的儲(chǔ)存裝置，其特征是包括一解碼裝置，對(duì)一區(qū)塊搬移指令進(jìn)行解碼而產(chǎn)生一區(qū)塊搬移信號(hào)，該區(qū)塊搬移指令載有一啟始地址、目標(biāo)地址及搬移資料長度；一程序裝置，當(dāng)該區(qū)塊搬移信號(hào)產(chǎn)生時(shí)，產(chǎn)生一第一、第二及第三載入信號(hào)；一接收裝置，當(dāng)該第一、第二及第三載入信號(hào)產(chǎn)生時(shí)分別接收該啟始地址、目標(biāo)地址及搬移資料長度；一第一搬移裝置，在一讀取周期中，將該啟始地址送至一存儲(chǔ)器，并將該存儲(chǔ)器中所儲(chǔ)存的自該啟始地址開始且與一緩沖器資料長度相等的資料搬移至一緩沖器；一第二搬移裝置，在一寫入周期中，將該目標(biāo)地址送至該存儲(chǔ)器，并自該緩沖器中將于讀取周期搬移至該緩沖器的資料再搬移至該存儲(chǔ)器中，并儲(chǔ)存于自該目標(biāo)值址開始的位置；以及一計(jì)算裝置，將該搬移資料長度減去一個(gè)該緩沖資料長度，并使該啟始地址及目標(biāo)地址增加一個(gè)該緩沖資料長度。
2.如權(quán)利要求1所述的儲(chǔ)存裝置，其特征是該解碼裝置是一區(qū)塊搬移指令解碼器。
3.如權(quán)利要求1所述的儲(chǔ)存裝置，其特征是該程序裝置是一區(qū)塊搬移地址程序電路。
4.如權(quán)利要求1所述的儲(chǔ)存裝置，其特征是該接收裝置及該計(jì)算裝置整合為一計(jì)數(shù)器。
5.如權(quán)利要求1所述的儲(chǔ)存裝置，其特征是該第一及第二搬移裝置包括一多工器。
6.如權(quán)利要求1所述的儲(chǔ)存裝置，其特征是還包括一中止信號(hào)產(chǎn)生裝置，當(dāng)該搬移資料長度減少至零時(shí)，產(chǎn)生一中止信號(hào)；一控制裝置，當(dāng)該區(qū)塊搬移信號(hào)產(chǎn)生時(shí)，產(chǎn)生一內(nèi)部晶片選擇信號(hào)、內(nèi)部寫入致能信號(hào)及內(nèi)部輸出致能信號(hào)，而當(dāng)該中止信號(hào)產(chǎn)生時(shí)，產(chǎn)生一讀取/寫入正常信號(hào)；以及一控制信號(hào)產(chǎn)生裝置，當(dāng)該區(qū)塊搬移信號(hào)產(chǎn)生時(shí)，產(chǎn)生一時(shí)脈信號(hào)至該緩沖器并輸出該內(nèi)部晶片選擇信號(hào)、內(nèi)部寫入致能信號(hào)及內(nèi)部輸出致能信號(hào)至該存儲(chǔ)器，而當(dāng)該讀取/寫入正常信號(hào)產(chǎn)生時(shí)，輸出一外部晶片選擇信號(hào)、外部寫入致能信號(hào)及外部輸出致能信號(hào)至該存儲(chǔ)器。
7.如權(quán)利要求6所述的儲(chǔ)存裝置，其特征是該中止信號(hào)產(chǎn)生裝置是一計(jì)數(shù)器。
8.如權(quán)利要求6所述的儲(chǔ)存裝置，其特征是該控制裝置是一讀取/寫入控制電路。
9.如權(quán)利要求6所述的儲(chǔ)存裝置，其特征是該控制信號(hào)產(chǎn)生裝置是一控制信號(hào)單元電路。
10.如權(quán)利要求1所述的儲(chǔ)存裝置，其特征是該存儲(chǔ)器包括一靜態(tài)隨機(jī)讀取存儲(chǔ)器。
11.如權(quán)利要求1所述的儲(chǔ)存裝置，其特征是該存儲(chǔ)器包括一同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。
12.如權(quán)利要求1所述的儲(chǔ)存裝置，其特征是該存儲(chǔ)器包括一快閃存儲(chǔ)器。
13.一種儲(chǔ)存區(qū)塊搬移的方法，其特征是包括以下步驟對(duì)一區(qū)塊搬移指令進(jìn)行解碼而產(chǎn)生一區(qū)塊搬移信號(hào)，該區(qū)塊搬移指令載有一啟始地址、目標(biāo)地址及搬移資料長度；當(dāng)該區(qū)塊搬移信號(hào)產(chǎn)生時(shí)，產(chǎn)生一第一、第二及第三載入信號(hào)；當(dāng)該第一、第二及第三載入信號(hào)產(chǎn)生時(shí)，分別接收該啟始地址、目標(biāo)地址及搬移資料長度；在一讀取周期中，將該啟始地址送至一存儲(chǔ)器，并將該存儲(chǔ)器中所儲(chǔ)存的自該啟始地址開始且與一緩沖器資料長度相等的資料搬移至一緩沖器；在一寫入周期中，將該目標(biāo)地址送至該存儲(chǔ)器，并自該緩沖器中將于讀取周期搬移至該緩沖器的資料再搬移至該存儲(chǔ)器中，并儲(chǔ)存于自該目標(biāo)地址開始的性置；以及將該搬移資料長度減去一個(gè)該緩沖資料長度，并使該啟始地址及目標(biāo)地址增加一個(gè)該緩沖資料長度。
14.如權(quán)利要求13所述的方法，其特征是更包括以下步驟當(dāng)該搬移資料長度減少至零時(shí)，產(chǎn)生一中止信號(hào)；當(dāng)該區(qū)塊搬移信號(hào)產(chǎn)生時(shí)，產(chǎn)生一內(nèi)部晶片選擇信號(hào)、內(nèi)部寫入致能信號(hào)及內(nèi)部輸出致能信號(hào)，而當(dāng)該中止信號(hào)產(chǎn)生時(shí)，產(chǎn)生一讀取/寫入正常信號(hào)；以及當(dāng)該區(qū)塊搬移信號(hào)產(chǎn)生時(shí)，產(chǎn)生一時(shí)脈信號(hào)至該緩沖器并輸出該內(nèi)部晶片選擇信號(hào)、內(nèi)部寫入致能信號(hào)及內(nèi)部輸出致能信號(hào)至該存儲(chǔ)器，而當(dāng)該讀取/寫入正常信號(hào)產(chǎn)生時(shí)，輸出一外部晶片選擇信號(hào)、外部寫入致能信號(hào)及外部輸出致能信號(hào)至該存儲(chǔ)器。
15.如權(quán)利要求13所述的方法，其特征是該存儲(chǔ)器包括一靜態(tài)隨機(jī)讀取存儲(chǔ)器。
16.如權(quán)利要求13所述的方法，其特征是該存儲(chǔ)器包括一同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。
17.如權(quán)利要求13所述的方法，其特征是該存儲(chǔ)器包括一快閃存儲(chǔ)器。
全文摘要
一種具有存儲(chǔ)區(qū)塊搬移功能的儲(chǔ)存裝置及其方法，包括一解碼裝置，對(duì)一載有啟始地址、目標(biāo)地址及搬移資料長度的區(qū)塊搬移指令進(jìn)行解碼；一程序裝置，產(chǎn)生一第一、第二及第三載入信號(hào)；一接收裝置，當(dāng)?shù)谝?、第二及第三載入信號(hào)產(chǎn)生時(shí)分別接收該啟始地址、目標(biāo)地址及搬移資料長度；一第一搬移裝置，將啟始地址送至一存儲(chǔ)器，并將資料搬移至一緩沖器；一第二搬移裝置，將目標(biāo)地址送至存儲(chǔ)器，并將資料再搬移至該存儲(chǔ)器中；以及一計(jì)算裝置，將搬移資料長度減去緩沖資料長度，并使該啟始地址及目標(biāo)地址增加一個(gè)該緩沖資料長度；本發(fā)明通過專門進(jìn)行區(qū)塊搬移的電路設(shè)計(jì)，使得數(shù)字信號(hào)處理器或中央處理器僅需對(duì)存儲(chǔ)器裝置發(fā)出區(qū)塊搬移指令即可由存儲(chǔ)器裝置自行完成。
文檔編號(hào)G11C11/34GK1508802SQ0215804
公開日2004年6月30日 申請(qǐng)日期2002年12月20日 優(yōu)先權(quán)日2002年12月20日
發(fā)明者林正民, 汪中權(quán) 申請(qǐng)人:捷誠科技股份有限公司