專(zhuān)利名稱(chēng)：一種智能終端接收故障指示器光纖信號(hào)的解碼方法
技術(shù)領(lǐng)域：
本發(fā)明屬于配網(wǎng)自動(dòng)化技術(shù)領(lǐng)域，涉及一種配電網(wǎng)絡(luò)自動(dòng)化智能終端接收故障指示器光纖信號(hào)的解碼方法，用于配電網(wǎng)絡(luò)自動(dòng)化終端系統(tǒng)，無(wú)需修改硬件電路，可獲取各類(lèi)采用光纖通信方式的故障指示器的數(shù)據(jù)，提高智能終端的通用性及集成度，縮短開(kāi)發(fā)周期，節(jié)省用戶(hù)成本。
背景技術(shù)：
故障指示器在電力系統(tǒng)中有著廣泛的應(yīng)用，過(guò)去僅通過(guò)故障時(shí)翻牌，為線路維修人員提供線路故障狀態(tài)指示，國(guó)內(nèi)有制造廠家數(shù)百個(gè)。隨著配網(wǎng)自動(dòng)化技術(shù)的發(fā)展，故障指示器由過(guò)去的無(wú)通信方式，逐步轉(zhuǎn)變?yōu)闊o(wú)線通信方式和由光纖接入配網(wǎng)智能終端方式；光纖接入方式目前普遍采用專(zhuān)用芯片(如RS232接口芯片)或單片機(jī)進(jìn)行通信碼狀態(tài)掃描方式完成數(shù)據(jù)的接收。由于故障指示器通信缺乏統(tǒng)一的國(guó)家標(biāo)準(zhǔn)，采用專(zhuān)用芯片的終端無(wú)法適應(yīng)不同廠家的故障指示器接口標(biāo)準(zhǔn)，單片機(jī)通信碼狀態(tài)掃描方式是采用單片機(jī)快速掃描通信碼的電平高低變化，并記錄變化時(shí)間，通過(guò)約定的速率，計(jì)算出通信數(shù)據(jù)值，該方式占用(PU大量資源，CPU事務(wù)處理能力下降。基于原有方案存在的弊端，需要一種新的方法解決通信兼容性及CPU占用率問(wèn)題，同時(shí)滿(mǎn)足接收信息量大，成本低的要求。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)存在的缺點(diǎn)，尋求設(shè)計(jì)提供一種配網(wǎng)智能終端接收故障指示器光纖信號(hào)的解碼方法，該方法無(wú)需修改硬件電路，實(shí)現(xiàn)96臺(tái)不同通信編碼方式故障指示器的信息接收，保證極端情況下智能終端的CPU資源利用效率，適應(yīng)不同的故障指示器通信編碼需求，同時(shí)滿(mǎn)足幾十條信息通道的信息接收而不對(duì)CPU產(chǎn)生過(guò)于頻繁的中斷，導(dǎo)致系統(tǒng)資源不足。為了實(shí)現(xiàn)上述目的，本發(fā)明采用大規(guī)?？删幊踢壿嬓酒?FPGA)作為通信解碼及數(shù)據(jù)緩存的核心部件，通過(guò)可編程邏輯芯片(FPGA)軟件設(shè)計(jì)，實(shí)現(xiàn)通信碼的接收處理和數(shù)據(jù)緩存，并以一定的周期(例如I毫秒)檢測(cè)數(shù)據(jù)接收情況，并通過(guò)中斷，通知CPU進(jìn)行數(shù)據(jù)讀?。黄渚唧w工藝步驟為(I)、光纖信號(hào)經(jīng)光電轉(zhuǎn)換電路后形成電信號(hào)，在晶振驅(qū)動(dòng)下，可編程邏輯芯片(FPGA)接收電平狀態(tài)變化，按照編碼規(guī)則和通信速率將數(shù)據(jù)逐位寫(xiě)入接收寄存器；(2)、在晶振驅(qū)動(dòng)下，判斷接收寄存器的數(shù)據(jù)是否完整，若完整則寫(xiě)入低位數(shù)據(jù)寄存器，并設(shè)置有效標(biāo)志作為有效數(shù)據(jù)；(3)、在晶振驅(qū)動(dòng)下，可編程邏輯芯片(FPGA)順序判斷數(shù)據(jù)寄存器，將有效數(shù)據(jù)由高位到低位進(jìn)行排序，為CPU讀取奠定基礎(chǔ)；(4)、在晶振驅(qū)動(dòng)下，通過(guò)分頻邏輯實(shí)現(xiàn)特定掃描周期，每個(gè)周期檢測(cè)高位數(shù)據(jù)寄存器是否有效，若發(fā)現(xiàn)有高位數(shù)據(jù)寄存器有效，則向CPU發(fā)送中斷請(qǐng)求；CPU在中斷服務(wù)程序中讀取各數(shù)據(jù)寄存器，可編程邏輯芯片(FPGA)自動(dòng)完成各數(shù)據(jù)寄存器有效標(biāo)志的清除，實(shí)現(xiàn)光纖信號(hào)的解碼。本發(fā)明涉及的可編程邏輯芯片(FPGA)為每條通信通道分配一個(gè)16位接收寄存器和多個(gè)數(shù)據(jù)寄存器，接收寄存器用于逐位存儲(chǔ)接收到通信位碼，解決頻繁中斷CPU的問(wèn)題；各數(shù)據(jù)寄存器用于緩存接收寄存器接收完整的數(shù)據(jù)，并按照固定周期檢測(cè)后由CPU讀??；各數(shù)據(jù)寄存器的最小數(shù)量由光纖速率確定；各數(shù)據(jù)寄存器檢測(cè)周期固定為I毫秒，一個(gè)數(shù)據(jù)寄存器為16位，為保證通信數(shù)據(jù)不丟失，則最大通信速率為I毫秒允許16位數(shù)據(jù)接收，即16Kbit/s ;同理，兩個(gè)數(shù)據(jù)寄存器的最大通信頻率為32Kbit/s ;依此類(lèi)推，設(shè)最大頻率為M，數(shù)據(jù)寄存器數(shù)量為n，則公式為M= (16 X η) Kbit/s。本發(fā)明與現(xiàn)有技術(shù)相比，其工藝過(guò)程簡(jiǎn)單，CPU處理能力提高，利用效率高，信息接收量大，成本低，能適應(yīng)不同的故障指示器通信編碼需求。


圖1為本發(fā)明的工藝流程及結(jié)構(gòu)原理示意框圖。
具體實(shí)施例方式下面通過(guò)實(shí)施例并結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步說(shuō)明。實(shí)施例本實(shí)施例采用大規(guī)?？删幊踢壿嬓酒?FPGA)作為通信解碼及數(shù)據(jù)緩存的核心部件，通過(guò)可編程邏輯芯片(FPGA)軟件設(shè)計(jì)，實(shí)現(xiàn)通信碼的接收處理，數(shù)據(jù)緩存，并以特定周期(例如I毫秒)檢測(cè)數(shù)據(jù)接收情況，并通過(guò)中斷，通知CPU進(jìn)行數(shù)據(jù)讀??；其具體工藝步驟為
`
(I)、光纖信號(hào)經(jīng)光電轉(zhuǎn)換電路I后形成電信號(hào)，在晶振6的驅(qū)動(dòng)下，可編程邏輯芯片(FPGA)接收電平狀態(tài)變化，按照編碼規(guī)則和通信速率將數(shù)據(jù)逐位寫(xiě)入接收寄存器2 ；(2)、在晶振6的驅(qū)動(dòng)下，判斷接收寄存器2數(shù)據(jù)是否完整，若完整則寫(xiě)入低位數(shù)據(jù)寄存器3，并設(shè)置有效標(biāo)志作為有效數(shù)據(jù)；(3)、在晶振6的驅(qū)動(dòng)下，可編程邏輯芯片(FPGA)順序判斷低位數(shù)據(jù)寄存器3，將有效數(shù)據(jù)由高位到低位進(jìn)行排序，為CPU5讀取奠定基礎(chǔ)；(4)、在晶振6的驅(qū)動(dòng)下，通過(guò)分頻邏輯4實(shí)現(xiàn)特定掃描周期，每個(gè)周期檢測(cè)高位數(shù)據(jù)寄存器7是否有效，若發(fā)現(xiàn)有高位數(shù)據(jù)寄存器7有效，則向CPU5發(fā)送中斷請(qǐng)求；CPU5在中斷服務(wù)程序中讀取各數(shù)據(jù)寄存器，可編程邏輯芯片(FPGA)自動(dòng)完成各數(shù)據(jù)寄存器有效標(biāo)志的清除，實(shí)現(xiàn)光纖信號(hào)的解碼。本實(shí)施例涉及的可編程邏輯芯片(FPGA)為每條通信通道分配一個(gè)16位接收寄存器2和多個(gè)數(shù)據(jù)寄存器，接收寄存器2用于逐位存儲(chǔ)接收到通信位碼，解決頻繁中斷CPU5的問(wèn)題；各數(shù)據(jù)寄存器用于緩存接收寄存器2接收完整的數(shù)據(jù)，并按照固定周期檢測(cè)后由CPU5讀??；各數(shù)據(jù)寄存器3的最小數(shù)量由光纖速率確定；各數(shù)據(jù)寄存器檢測(cè)周期固定為I毫秒，一個(gè)數(shù)據(jù)寄存器為16位，為保證通信數(shù)據(jù)不丟失，則最大通信速率為I毫秒允許16位數(shù)據(jù)接收，即16Kbit/s，同理，兩個(gè)數(shù)據(jù)寄存器的最大通信頻率為32Kbit/s，依此類(lèi)推，設(shè)最大頻率為M,數(shù)據(jù)寄存器數(shù)量為n，則公式為M= (16 X η) Kbit/s。本實(shí)施例涉及的硬件設(shè)施包括晶振6、光電轉(zhuǎn)換電路2、可編程邏輯芯片和CPU均采用常規(guī)的市售產(chǎn)品電連通后，在所用的軟件設(shè)計(jì)下實(shí)現(xiàn)應(yīng)用功效。
權(quán)利要求
1.一種智能終端接收故障指示器光纖信號(hào)的解碼方法，其特征在于采用大規(guī)模可編程邏輯芯片作為通信解碼及數(shù)據(jù)緩存的核心部件，通過(guò)可編程邏輯芯片軟件設(shè)計(jì)，實(shí)現(xiàn)通信碼的接收處理和數(shù)據(jù)緩存，并以一定的周期檢測(cè)數(shù)據(jù)接收情況，并通過(guò)中斷，通知CPU進(jìn)行數(shù)據(jù)讀取；其具體工藝步驟為 (1)、光纖信號(hào)經(jīng)光電轉(zhuǎn)換電路后形成電信號(hào)，在晶振驅(qū)動(dòng)下，可編程邏輯芯片接收電平狀態(tài)變化，按照編碼規(guī)則和通信速率將數(shù)據(jù)逐位寫(xiě)入接收寄存器； (2)、在晶振驅(qū)動(dòng)下，判斷接收寄存器的數(shù)據(jù)是否完整，若完整則寫(xiě)入低位數(shù)據(jù)寄存器，并設(shè)置有效標(biāo)志作為有效數(shù)據(jù)； (3)、在晶振驅(qū)動(dòng)下，可編程邏輯芯片順序判斷數(shù)據(jù)寄存器，將有效數(shù)據(jù)由高位到低位進(jìn)行排序，為CPU讀取奠定基礎(chǔ)； (4)、在晶振驅(qū)動(dòng)下，通過(guò)分頻邏輯實(shí)現(xiàn)特定掃描周期，每個(gè)周期檢測(cè)高位數(shù)據(jù)寄存器是否有效，若發(fā)現(xiàn)有高位數(shù)據(jù)寄存器有效，則向CPU發(fā)送中斷請(qǐng)求；CPU在中斷服務(wù)程序中讀取各數(shù)據(jù)寄存器，可編程邏輯芯片自動(dòng)完成各數(shù)據(jù)寄存器有效標(biāo)志的清除，實(shí)現(xiàn)光纖信號(hào)的解碼。
2.根據(jù)權(quán)利要求1所述的智能終端接收故障指示器光纖信號(hào)的解碼方法，其特征在于涉及的可編程邏輯芯片為每條通信通道分配一個(gè)16位接收寄存器和多個(gè)數(shù)據(jù)寄存器，接收寄存器用于逐位存儲(chǔ)接收到通信位碼，解決頻繁中斷CPU的問(wèn)題；各數(shù)據(jù)寄存器用于緩存接收寄存器接收完整的數(shù)據(jù)，并按照固定周期檢測(cè)后由CPU讀??；各數(shù)據(jù)寄存器的最小數(shù)量由光纖速率確定；各數(shù)據(jù)寄存器檢測(cè)周期固定為I毫秒，一個(gè)數(shù)據(jù)寄存器為16位，為保證通信數(shù)據(jù)不丟失，則最大通信速率為I毫秒允許16位數(shù)據(jù)接收，即16Kbit/s ;同理，兩個(gè)數(shù)據(jù)寄存器的最大通信頻率為32Kbit/s ;依此類(lèi)推，設(shè)最大頻率為M，數(shù)據(jù)寄存器數(shù)量為n，則公式為 M= (16 X η) Kbit/s。
全文摘要
本發(fā)明屬于配網(wǎng)自動(dòng)化技術(shù)領(lǐng)域，涉及一種智能終端接收故障指示器光纖信號(hào)的解碼方法，采用大規(guī)模可編程邏輯芯片作為通信解碼及數(shù)據(jù)緩存的核心部件，通過(guò)可編程邏輯芯片軟件設(shè)計(jì)，實(shí)現(xiàn)通信碼的接收處理和數(shù)據(jù)緩存，并以一定的周期檢測(cè)數(shù)據(jù)接收情況，并通過(guò)中斷通知CPU進(jìn)行數(shù)據(jù)讀取，實(shí)現(xiàn)光纖信號(hào)的解碼；其工藝過(guò)程簡(jiǎn)單，CPU處理能力提高，利用效率高，信息接收量大，成本低，能適應(yīng)不同的故障指示器通信編碼需求。
文檔編號(hào)G08C23/06GK103065458SQ20121057406
公開(kāi)日2013年4月24日 申請(qǐng)日期2012年12月26日 優(yōu)先權(quán)日2012年12月26日
發(fā)明者呂光林 申請(qǐng)人:青島乾程電子科技有限公司