膜厚的檢測裝置的制造方法
【專利摘要】本申請?zhí)峁┝艘环N膜厚的檢測裝置。該檢測裝置包括公共電極與檢測芯片，檢測芯片包括：檢測電極陣列，與公共電極在第一方向上相對且間隔設置，包括多個依次排列的檢測電極，公共電極與檢測電極陣列之間的間隔構成待測膜的傳輸通道；檢測電路，與檢測電極陣列電連接，用于檢測各檢測電極的感應電信號；檢測芯片由結構膜層形成，結構膜層包括：基板與絕緣膜，基板設置于基板的表面上，絕緣膜包括與基板接觸設置的第一絕緣層，第一絕緣層為氧化絕緣層，檢測電極陣列設置在絕緣膜的遠離基板的表面上。該檢測裝置使用方便，且檢測精度高。
【專利說明】
膜厚的檢測裝置
技術領域
[0001]本申請涉及膜厚的檢測領域，具體而言，涉及一種膜厚的檢測裝置。
【背景技術】
[0002]在金融領域中，驗鈔機、ATM機與清分機通過各種方式對紙幣的真?zhèn)芜M行鑒別并篩選，其中，很多都是通過對紙幣的厚度的檢測來辨別紙幣的真?zhèn)?。而紙幣厚度的檢測大多都采用壓輪的檢測方式，即紙幣通過壓輪時，測量壓輪的間隙，進而通過間隙來判斷紙幣的厚度。這種檢測方式存在檢測結構龐大與檢測精度較低的缺陷。

【發(fā)明內容】

[0003]本申請的主要目的在于提供一種膜厚的檢測裝置，以解決現(xiàn)有技術中檢測結構龐大的問題。
[0004]為了實現(xiàn)上述目的，根據本申請的一個方面，提供了一種膜厚的檢測裝置，該檢測裝置包括公共電極與檢測芯片，其中，上述檢測芯片包括:檢測電極陣列，與上述公共電極在第一方向上相對且間隔設置，上述檢測電極陣列包括多個依次排列的檢測電極，上述公共電極與上述檢測電極陣列之間的間隔構成待測膜的傳輸通道;檢測電路，與上述檢測電極陣列電連接，用于檢測各上述檢測電極的感應電信號;上述檢測芯片由結構膜層形成，上述結構膜層包括:基板與絕緣膜，上述基板設置于上述基板的表面上，上述絕緣膜包括與上述基板接觸設置的第一絕緣層，上述第一絕緣層為氧化絕緣層，上述檢測電極陣列設置在上述絕緣膜的遠離上述基板的表面上。
[0005]進一步地，上述檢測電極為窄條狀電極，上述窄條狀電極在第二方向上的最大寬度小于在第三方向上的最大寬度，上述第二方向和上述第三方向均與上述第一方向垂直，且上述第三方向為上述待測膜的移動方向。
[0006]進一步地，至少一個上述檢測電極包括多個頂電極與底電極區(qū)域，上述底電極區(qū)域設置在上述絕緣膜中，上述底電極區(qū)域與上述基板不接觸設置，上述絕緣膜的遠離上述基板的表面開設有多個過孔，上述頂電極與上述過孔一一對應，各上述頂電極與上述底電極區(qū)域通過對應的過孔電連接。
[0007]進一步地，上述絕緣膜包括:第二絕緣層，設置在上述第一絕緣層的遠離上述基板的表面上;第三絕緣層，設置于上述第二絕緣層的遠離上述第一絕緣層的表面上。
[0008]進一步地，上述底電極區(qū)域設置在上述第三絕緣層中，多個上述過孔開設于上述第三絕緣層的遠離上述第二絕緣層的表面。
[0009]進一步地，各上述結構膜層芯片還包括:保護層，覆蓋各上述檢測電極的裸露表面與上述絕緣膜的裸露表面。
[0010]進一步地，上述檢測電極為鋁電極。
[0011 ]進一步地，上述檢測電路包括初始放大單元，包括多個初始放大器，上述初始放大器與上述檢測電極一一對應，上述初始放大器的輸入端與對應的檢測電極電連接，用于放大對應的各上述檢測電極的感應電信號:移位控制單元，包括移位輸入端與移位輸出端，上述移位輸入端與上述初始放大單元電連接，用于控制各上述檢測電極的感應電信號的輸出順序;掃描位總線，與上述移位輸出端電連接，用于接收上述各初始放大器的輸出信號;邏輯控制單元，用于接收外界的輸入信號、產生控制上述檢測芯片的控制信號與輸出檢測信號。
[0012]進一步地，上述移位控制單元包括:移位開關陣列，包括多個移位開關，上述移位開關與上述初始放大器一一對應，各上述移位開關包括移位開關第一端、移位開關第二端與移位關第三端，上述移位開關第一端與對應的初始放大器的輸出端電連接;移位控制電路，與各上述移位開關電連接，用于控制各上述移位開關的接通與關斷。
[0013]應用本申請的技術方案，檢測裝置將檢測電極陣列與檢測電路集成在一個檢測芯片上，使得用于檢測的檢測電極的體積較小，能夠提高檢測裝置的分辨率，進而能夠提高檢測精度，且該檢測裝置使用方便，且檢測電極設置在絕緣膜的遠離基板的表面上，這樣的檢測電極能夠更加靈敏地感應電信號，并且，與基板接觸設置的為氧化絕緣層，該氧化絕緣層能夠隔離檢測電極與基板之間的電連接，使檢測電極上感應的電荷不易流失，提高了檢測精度。
【附圖說明】
[0014]構成本申請的一部分的說明書附圖用來提供對本申請的進一步理解，本申請的示意性實施例及其說明用于解釋本申請，并不構成對本申請的不當限定。在附圖中:
[0015]圖1示出了本申請一種典型實施方式提供的檢測芯片的局部剖面結構示意圖；
[0016]圖2示出了本申請又一種實施例提供的檢測芯片的局部剖面結構示意圖；
[0017]圖3示出了本申請另一種實施例提供的檢測芯片的局部俯視圖；
[0018]圖4示出了圖3所示的局部檢測芯片的剖面結構示意圖；
[0019]圖5示出了本申請再一種實施例提供的檢測芯片的局部俯視圖；
[0020]圖6示出了圖5所示的局部檢測芯片的剖面結構示意圖；
[0021]圖7示出了本申請又一種實施例提供的檢測芯片的局部正視圖；
[0022]圖8示出了圖7所示的局部檢測芯片的剖面結構示意圖；
[0023]圖9示出了本申請又一種實施例提供的檢測裝置的局部電路結構示意圖；
[0024]圖10示出了本申請另一種實施例提供的檢測裝置的局部電路結構示意圖；以及
[0025]圖11示出了本申再一種請實施例提供的檢測裝置的局部電路結構示意圖。
[0026]其中，上述附圖包括以下附圖標記:
[0027]01、掃描位總線;011、掃描位總線鉗位開關;02、復位位總線;021、復位位總線鉗位開關；11、檢測電極；12、絕緣I吳；20、復位開關;30、初始放大器;40、移位開關;41、移位控制電路;42、第一移位開關;43、第二移位開關;50、掃描存儲開關;60、掃描存儲電容;70、復位存儲開關;80、復位存儲電容;91、增益放大器;92、基準電壓取樣電路;93、輸出緩沖電路；100、公共電極；101、基板；102、第一絕緣層；103、第二絕緣層；104、第三絕緣層；105、底電極區(qū)域；106、過孔；107、頂電極；108、保護層。
【具體實施方式】
[0028]應該指出，以下詳細說明都是例示性的，旨在對本申請?zhí)峁┻M一步的說明。除非另有指明，本文使用的所有技術和科學術語具有與本申請所屬技術領域的普通技術人員通常理解的相同含義。
[0029]需要注意的是，這里所使用的術語僅是為了描述【具體實施方式】，而非意圖限制根據本申請的示例性實施方式。如在這里所使用的，除非上下文另外明確指出，否則單數形式也意圖包括復數形式，此外，還應當理解的是，當在本說明書中使用術語“包含”和/或“包括”時，其指明存在特征、步驟、操作、器件、組件和/或它們的組合。
[0030]正如【背景技術】所介紹的，現(xiàn)有技術中的膜厚的檢測裝置體積龐大與檢測精度較低，為了解決如上的技術問題，本申請?zhí)岢隽艘环N膜厚的檢測裝置。
[0031]本申請一種典型的實施方式中，提供了一種膜厚的檢測裝置，上述檢測裝置包括公共電極100與檢測芯片，其中，上述檢測芯片包括檢測電極陣列與檢測電路，檢測電極陣列與上述公共電極100在第一方向上相對且間隔設置，上述檢測電極陣列包括多個依次排列的檢測電極11，上述公共電極100與各上述檢測電極陣列之間的間隔構成待測膜的傳輸通道;檢測電路與上述檢測電極陣列電連接，用于檢測各上述檢測電極11的感應電信號，上述檢測芯片由結構膜層形成，如圖1所示，上述結構膜層包括:基板101與絕緣膜12，其中，絕緣膜12設置于上述基板101的表面上，上述絕緣膜12包括與上述基板101接觸設置的第一絕緣層102，上述第一絕緣層102為氧化絕緣層;檢測電極陣列設置于上述絕緣膜12的遠離上述基板101的表面上，圖1中只示出了一個檢測電極11設置在第一絕緣層102的表面上。
[0032]上述的檢測電極11也是結構膜層中的一層，集成的檢測芯片中的檢測電路也是由結構膜層形成的，形成檢測電路的結構膜層不僅包括基板101與絕緣膜12，還包括其他的本領域技術人員知曉的結構膜層，這里就不再闡述了。
[0033]上述的檢測裝置將檢測電極陣列與檢測電路集成在一個檢測芯片上，使得用于檢測的檢測電極11的體積$父小，能夠提尚檢測裝置的分辨率，進而能夠提尚檢測精度，且該檢測裝置使用方便，且檢測電極11設置在絕緣膜12的遠離基板101的表面上，這樣的檢測電極11能夠更加靈敏地感應電信號，并且，與基板101接觸設置的為氧化絕緣層，該氧化絕緣層能夠隔離檢測電極11與基板101之間的電連接，使檢測電極11上感應的電荷不易流失。
[0034]為了進一步降低此檢測電極11的面積，進而降低其寄生容量，提高掃描時檢測電極11上電壓復位速度，進而提高整個檢測裝置的檢測速度，如圖3與圖4所示，本申請優(yōu)選上述檢測電極11為窄條狀電極，且上述窄條狀電極在第二方向上的最大寬度小于在第三方向上的最大寬度，上述第二方向和上述第三方向均與上述第一方向垂直，且上述第三方向為待測膜的移動方向，
[0035]本申請的另一種實施例中，如圖5至圖8所示，至少一個檢測電極11包括多個頂電極107與底電極區(qū)域105，底電極區(qū)域105設置在上述絕緣膜12中，上述底電極區(qū)域105與上述基板101不接觸設置，上述絕緣膜12的遠離上述基板101的表面開設有多個過孔106，上述頂電極107與上述過孔106——對應，各上述頂電極107與上述底電極區(qū)域105通過對應的上述過孔106電連接。這種結構的頂電極107相當于將原來一個大的檢測電極分割成長條狀(長方體)或方塊(正方體)陣列的頂電極107，增加了檢測電極11與外界電場的接觸面積，進一步提高檢測電極11感度。
[0036]由圖3、圖5或圖7所示，檢測電極11或者底電極區(qū)域105不是嚴格的長方體或正方體，而是在一面具有一個小突起，小突起利于電荷集中，便于與其他的結構進行電氣連接的。這個小突起也可以沒有的，本領域技術人員可以根據實際情況設置檢測電極或者底電極區(qū)域的形狀。
[0037]為了進一步保證檢測電極11的與其他電路之間的絕緣性與其簡化其制備工藝，如圖2、圖4、圖6與或8所示(圖6與圖8的檢測芯片的結構本身不相同，但是，剖面結構圖是相同的)，本申請優(yōu)選上述絕緣膜12包括第二絕緣層103與第三絕緣層104，其中，第二絕緣層103設置在上述第一絕緣層102的遠離上述基板101的表面上；第三絕緣層104設置于上述第二絕緣層103的遠離上述第一絕緣層102的表面上。
[0038]本申請的再一種實施例中，如圖6與圖8所示，上述底電極區(qū)域105設置在上述第三絕緣層104中，多個上述過孔106開設于上述第三絕緣層104的遠離上述第二絕緣層103的表面上。
[0039]為了保護檢測電極11不受外界因素影響，如圖2、圖4、圖6與圖8所示，本申請優(yōu)選上述結構膜層還包括保護層108，該保護層108覆蓋上述檢測電極11的裸露表面與上述絕緣膜12的裸露表面。
[0040]上述的每一種檢測電極11的結構可以應用到上述不同的檢測芯片中。本領域技術人員可以根據具體的情況，將檢測芯片中的檢測電極11設置為合適的結構。
[0041]本申請的再一種實施例中，上述檢測電極為鋁電極。
[0042]本申請的又一種實施例中，上述檢測電路包括:初始放大單元、移位控制單元、掃描位總線01與邏輯控制單元。其中，初始放大單元包括多個初始放大器30，上述初始放大器30與上述檢測電極11——對應，上述初始放大器30的輸入端與對應的上述檢測電極11電連接，用于放大對應的各上述檢測電極11的感應電信號；移位控制單元包括移位輸入端與移位輸出端，上述移位輸入端與上述初始放大單元電連接，用于控制各上述檢測電極11的感應電信號的輸出順序;掃描位總線01與上述移位輸出端電連接，用于接收上述各初始放大器30的輸出信號;邏輯控制單元用于接收外界的輸入信號、產生控制上述檢測芯片的控制信號與輸出檢測信號。
[0043]上述提到的“上述復位開關20與上述檢測電極11一一對應”表示復位開關陣列中的復位開關20的個數與檢測電極11的個數是相同的，且復位開關20與檢測電極11--對應連接。本申請凡是類似的表述，均表示二者的個數相同，且--對應。
[0044]該檢測裝置中的公共電極100用于在掃描時提供一個恒定電場，數量可以是一個或者多個，檢測芯片也可以是一個或者多個，當公共電極100是一個時，檢測芯片可以是一個也可以是級聯(lián)的多個；當公共電極100是多個時，檢測芯片可以是級聯(lián)的多個也可以是一個。無論是一個還是多個，公共電極100均需要覆蓋所有的檢測電極陣列。本領域技術人員可以根據實際情況確定檢測芯片與公共電極100的個數。
[0045]為了能夠更好地控制各上述檢測電極11的感應電信號的輸出順序，本申請優(yōu)選上述移位控制單元包括移位開關陣列，移位開關陣列包括多個移位開關40與移位控制電路41，且上述移位開關40與上述初始上述放大器一一對應，各上述移位開關40包括移位開關40第一端、移位開關40第二端與移位開關40第三端，上述移位開關40第一端與對應的上述初始放大器30的輸出端電連接，移位開關40第三端與掃描位總線01電連接;移位控制電路41與各上述移位開關40第二端電連接，用于控制各上述移位開關40的接通與關斷。
[0046]本申請的另一種實施例中，該實施例的局部示意圖為圖9。該檢測電路中還包括復位開關陣列與增益放大單元。其中，復位開關陣列包括多個復位開關，上述復位開關20與上述檢測電極11--對應，各上述復位開關20包括復位開關第一端、復位開關第二端與復位開關第三端，上述復位開關第一端連接固定電壓(即對應圖9中的Vreset)，上述復位開關第二端接入復位信號(即Sr信號)，上述復位開關第三端與對應的上述檢測電極11電連接，上述復位信號控制上述復位開關20接通，將對應的上述檢測電極11的電壓進行復位。
[0047]增益放大單元包括第一輸入端與第二輸入端，上述第一輸入端與上述掃描位總線01的一個掃描連接點電連接;且該增益放大單元包括:增益放大器91、基準電壓取樣電路92與輸出緩沖電路93。其中，增益放大器91包括兩個輸入端與一個輸出端，兩個輸入端分別對應上述第一輸入端與上述第二輸入端，上述第一輸入端與上述掃描位總線01電連接，上述第二輸入端與基準電壓VREF電連接;基準電壓取樣電路92用于調節(jié)上述增益放大器91的輸出電壓;上述輸出緩沖電路93的輸入端與上述基準電壓取樣電路92電連接，用于增大上述增益放大器91的輸出信號驅動能力。
[0048]且該實施例中，邏輯控制單元包括輸入引腳與輸出引腳，其中，上述輸出引腳為掃描結束信號引腳，當上述掃描信號結束時，用于輸出脈沖信號。上述輸入引腳包括:時鐘信號引腳、掃描啟動信號引腳、第一芯片選擇引腳與分辨率選擇引腳。
[0049]圖9示出了該檢測裝置的局部結構示意圖，矩形虛線框中表示與一個檢測電極11連接的電路單元，在實際的檢測裝置中，包括多個同樣的電路單元。
[0050]圖9代表的檢測裝置中，公共檢測電極11的控制信號為電極脈沖信號，檢測芯片的掃描啟動信號到來時，電極脈沖信號為低電平，復位信號(即Sr信號)為高電平時，各復位開關接通若干個時鐘信號周期，初始化對應連接的檢測電極11上的電壓(即復位)后斷開；電極脈沖信號為高電平，復位信號為低電平時，各復位開關關斷，檢測電極陣列開始實時地檢測外界電場變化，當紙幣通過芯片表面時，紙幣厚度的不同會影響對向脈沖電極和芯片檢測電極陣列之間的電場，進而導致檢測電極陣列的檢測電極11上電壓值發(fā)生變化。各檢測電極11上的電壓值經過對應的初級放大器放大后實時輸出，移位控制電路41控制各移位開關40依次接通，將各初級放大器的輸出值依次輸送到掃描位總線01，再經過增益放大單元進行放大，輸出一行代表紙幣厚度的電壓值。檢測芯片在邏輯控制單元的控制下高速掃描一行檢測電極陣列上的電壓，連續(xù)掃描多行即可完成整幅紙幣厚度的檢測。
[0051]圖9代表的檢測裝置將檢測電極陣列、復位開關陣列、初始放大器30陣列、移位開關陣列、移位控制電路41、掃描位總線01、增益放大單元與邏輯控制單元集成在一個檢測芯片上，使得膜厚的檢測裝置體積較小，避免了現(xiàn)有技術中的檢測裝置體積龐大導致的檢測不便和分辨率低的問題，并且，該檢測芯片中包括復位開關陣列，進行紙幣檢測前，即檢測各檢測電極11的電壓值前，該復位開關陣列將各檢測電極11的電壓值復位，避免檢測前，檢測電極11上的電壓值會影響檢測值，進而避免檢測結果不精確，提高了檢測裝置的檢測精度。
[0052]再一種實施例中，如圖10所示(檢測裝置的局部示意圖)，在圖9代表的檢測裝置的基礎上，增加了掃描存儲開關陣列、掃描存儲電容陣列、掃描位總線鉗位開關011。
[0053]掃描存儲開關陣列包括多個掃描存儲開關50，上述掃描存儲開關50與上述初始放大器30—一對應，各上述掃描存儲開關50包括掃描存儲開關第一端、掃描存儲開關第二端與掃描存儲開關第三端，上述掃描存儲開關第一端與上述初始放大器30的輸出端電連接，上述掃描存儲開關第二端接入掃描開關信號(也稱St信號)；掃描存儲電容陣列包括多個掃描存儲電容60，上述掃描存儲電容60包括掃描電容第一端與掃描電容第二端，上述掃描存儲電容60與上述掃描存儲開關50—一對應，各上述掃描電容第一端電連接在對應的上述掃描存儲開關第三端與對應的各上述移位開關40的上述移位開關40第一端之間，上述掃描電容第二端接地，各上述掃描存儲電容60用于存儲對應的上述初始放大器30在掃描對應的上述檢測電極11時的輸出電壓。圖10示出了該檢測裝置的局部結構示意圖，矩形虛線框中表示與一個檢測電極11連接的電路單元，在實際的檢測裝置中，包括多個同樣的電路單元。
[0054]掃描位總線鉗位開關011包括掃描鉗位開關第一端、掃描鉗位開關第二端與掃描鉗位開關第三端，上述掃描鉗位開關第一端電連接在上述掃描位總線01與上述增益放大單元的上述第一輸入端之間，上述掃描鉗位開關第三端接入固定電壓Vc，上述掃描鉗位開關第二端與鉗位開關信號(也稱Sc信號)電連接，在讀取各上述掃描存儲電容60的電壓前，上述鉗位開關信號控制上述掃描位總線鉗位開關011接通，將上述掃描位總線01的電壓鉗位到電壓Vc。并且，鉗位開關信號與移位控制電路41的信號相反，即當鉗位開關信號控制掃描位總線鑰'位開關011接通時，移位控制電路41控制各移位開關40關斷。
[0055]圖10的矩形虛線框中僅示出了與一個檢測電極11連接的單元電路，與圖9比較，該電路僅增加了一個掃描存儲開關50、一個掃描存儲電容60與掃描位總線鉗位開關011，該檢測芯片中一共有多個此類單元電路;在讀取每個掃描存儲電容60前，掃描位總線鉗位開關011接通，將掃描位總線01的電壓鉗位到Vc，通常Vc和基準電壓引腳的基準電壓VREF等電位。
[0056]圖10所示的檢測裝置一行掃描工作的時序如下，檢測芯片的掃描啟動信號到來時，電極脈沖信號為低電平時，復位信號為高電平時，各復位開關20接通若干個時鐘信號周期，初始對應化各檢測電極11上的電壓后斷開；電極脈沖信號為高電平，復位信號為低電平，掃描開關信號為高電平時，各檢測電極11開始實時檢測外界電場變化，各檢測電極11上的檢測電壓實時由對應的初始放大器30陣列放大;掃描存儲開關陣列接通若干時鐘信號周期，將初始放大器30陣列放大的電壓存儲到對應的掃描存儲電容60中，然后，掃描存儲開關50關斷。移位控制電路41控制各移位開關40依次接通，將掃描存儲電容60上的電壓依次輸送到掃描位總線01，掃描位總線01上的電壓經過增益放大器91與基準電壓(由基準電壓取樣電路92提供)依次進行差分放大，最后經過輸出緩沖電路93輸出一行電壓信號。此實施例采用掃描存儲電容陣列，將檢測芯片一行檢測電壓同時存儲后再依次讀出，避免了邊掃描邊讀取方式產生的偏差，且在每次讀取掃描電容電壓前，掃描位總線鉗位開關011接通，使得掃描位總線01被鉗位到Vc，減小了位總線寄生電容造成的影響，提高掃描精度。
[0057]又一種實施例中，如圖11所示(檢測裝置的局部示意圖)，在圖10代表的檢測裝置的基礎上，增加了復位存儲開關陣列、復位存儲電容陣列、復位位總線02與復位位總線鉗位開關021。
[0058]其中，復位存儲開關陣列包括多個復位存儲開關70，上述復位存儲開關70與上述初始放大器30 對應，各上述復位存儲開關70包括復位存儲開關第一端、復位存儲開關第二端與復位存儲開關第三端，上述復位存儲開關第一端與上述初始放大器30的輸出端電連接，上述復位存儲開關第二端接入復位開關信號(也稱Sd信號)；復位存儲電容陣列包括多個復位存儲電容80，上述復位存儲電容80與上述復位存儲開關70—一對應，各上述復位存儲電容80包括復位電容第一端與復位電容第二端，上述復位電容第一端電連接在對應的上述復位存儲開關第三端與對應的上述第二移位開關43第一端之間，上述復位電容第二端接地，各上述復位存儲電容80用于存儲對應的上述初始放大器30在復位對應的上述檢測電極11時的輸出電壓;復位位總線02包括多個復位連接點，一個上述復位連接點電連接在對應的上述第二移位開關的第三端與上述增益放大單元的上述第二輸入端，或者一個上述復位連接點與對應的上述第二移位開關的第三端電連接，另一個上述復位連接點與上述增益放大單元的上述第二輸入端電連接。
[0059]復位位總線鉗位開關021包括復位鉗位開關第一端、復位鉗位開關第二端與復位鉗位開關第三端，上述復位鉗位開關第一端電連接在上述復位位總線02與上述增益放大單元的上述第二輸入端之間，上述復位鉗位開關第三端接入固定電壓Vc，上述復位鉗位開關第二端接入上述鉗位開關信號，在讀取各上述復位存儲電容80前，上述鉗位開關信號控制上述復位位總線鉗位開關021接通，將上述復位位總線02的電壓鉗位到電壓Vc。
[0060]圖11的矩形虛線框中僅示出了與一個檢測電極11連接的單元電路，檢測芯片中一共有多個此類單元電路;與圖10相比，該圖中增加了一個第二移位開關43(第一移位開關42相當于圖10中的移位開關40)、一個為復位存儲開關70、一個為復位存儲電容80、復位位總線02與復位位總線鉗位開關021，復位位總線02連接到增益放大器91的第二輸入端。復位位總線鉗位開關021，用于在讀取每一個復位存儲電容80前將復位位總線02鉗位到Vc，復位位總線鉗位開關021和掃描位總線鉗位開關011同時通斷。本實施例中的第一移位開關42和第二移位開關43由移位控制電路41同時接通、斷開，用于同時將掃描存儲電容60的電壓和復位存儲電容80的電壓傳送到掃描位總線01和復位位總線02。
[0061]圖11的檢測裝置的一行掃描工作時序如下，檢測芯片的掃描啟動信號到來時，電極脈沖信號為低電平，且復位信號為高電平，復位開關陣列接通若干時鐘信號周期，初始化對應各檢測電極11上的電壓，復位存儲開關陣列接通，復位存儲電容陣列存儲此時各初始放大器30的放大電壓，隨后復位存儲開關70斷開，各復位開關20斷開。電極脈沖信號為高電平，復位信號為低電平，掃描開關信號為高電平，檢測電極陣列開始實時檢測外界電場變化，各檢測電極11上的檢測電壓實時由初始放大器30陣列放大;若干時鐘信號周期后掃描存儲開關陣列接通，將各初始放大器30此時放大的電壓一同存儲到對應的各掃描存儲電容60中，掃描存儲開關陣列關斷。
[0062]掃描存儲電容陣列存儲電極脈沖信號為高電平時，初始放大器30陣列輸出的掃描電壓，復位存儲電容陣列存儲電極脈沖信號為低電平時，初始放大器30陣列輸出的復位電壓。移位控制電路41控制移位開關陣列依次接通，依次將掃描存儲電容60上的電壓和復位存儲電容80上的電壓同時輸送到掃描位總線01和復位位總線02上;在每對移位開關40接通前，可由邏輯控制電路控制鉗位開關接通，將掃描位總線01和復位位總線02電壓同時鉗位至IJVc。掃描位總線01上的電壓與復位位總線02上的電壓經過增益放大器91依次進行差分放大，最后，經緩沖電路輸出一行電壓信號。
[0063]此實施例采用復位存儲電容陣列，各單元電路存儲復位狀態(tài)下初始放大器30電壓，在后續(xù)增益放大時，各單元電路的掃描存儲電容60電壓減去復位存儲電容80電壓后進行放大，消除了各單元電路之間的離散性，進一步提高厚度檢測精度。
[0064]本申請中的檢測電路可以與任意一種結構的檢測電極11相結合。本領域技術人員可以根據實際情況選擇合適的檢測電路與合適的檢測電極11結構。
[0065]該檢測裝置中檢測芯片是集成電路芯片，其制備可以通過集成電路工藝實現(xiàn)，此處就不再贅述了。
[0066]并且，上述提到的移位開關40與復位開關20均是MOSFET，本申請中提到的其它開關在沒有特殊說明的情況下，均是M0SFET。但是上述所有的開關并不限于M0SFET，本領域技術人員可以根據實際情況選擇合適的開關。
[0067]本申請的電信號沒有特殊說明均指電壓信號。但是并不限于電壓信號，不同的情況中，該電壓信號也可以是電流信號等。本領域技術人員可以根據具體的情況將上述的電信號設置為具體的電壓或電流信號。
[0068]為了使得本領域技術人員可以更加清楚地了解本申請的技術方案，以下將結合具體的實施例說明本申請的技術方案。
[0069]實施例1
[0070]檢測裝置中的檢測芯片由結構膜層形成，如圖2所示，其結構膜層由下至上依次包括基板101、氧化絕緣層(第一絕緣層102)、第二絕緣層103、第三絕緣層104、檢測電極11與保護層108。且檢測電極11為鋁電極。該檢測電極11此結構是固定分辨率下面積最大的一種檢測電極11結構。
[0071]實施例2
[0072]如圖3與圖4所示，結構膜層由下至上依次包括基板101、氧化絕緣層(第一絕緣層102)、第二絕緣層103、第三絕緣層104、檢測電極11與保護層108。且檢測電極11為鋁電極。且檢測電極11為窄條狀電極。此類型檢測電極11由于面積較小，其寄生容量小，在高速掃描時檢測電極11上電壓復位速度很快。
[0073]實施例3
[0074]如圖5與圖6所示，結構膜層由下至上依次包括基板101、氧化絕緣層(第一絕緣層102)、第二絕緣層103、第三絕緣層104、檢測電極11與保護層108。且檢測電極11包括多個頂電極107與底電極區(qū)域105，頂電極107為鋁電極。且頂電極107為窄條狀電極。其中，底電極區(qū)域105設置在第三絕緣層104中，并且，在第三絕緣層104的遠離第二絕緣層103的表面沿同第二方向開設多個過孔106，每個過孔106上都設置有頂電極107。如圖5所示，這種結構的各檢測電極11包括多個窄條狀電極，增加了與外界電場的接觸面積，進一步提高檢測電極11感度。
[0075]實施例4
[0076]如圖7與圖8所示，結構膜層由下至上依次包括基板101、氧化絕緣層(第一絕緣層102)、第二絕緣層103、第三絕緣層104、檢測電極11與保護層108。且檢測電極11包括多個頂電極107與底電極區(qū)域105，頂電極107為鋁電極，且頂電極107為方塊狀電極。底電極區(qū)域105設置在第三絕緣層104中，并且，在第三絕緣層104的遠離第二絕緣層103的表面沿第二方向與第三方向均開設多個過孔106，每個過孔106上都設置有頂電極107。如圖7所示，這種結構的各檢測電極11包括多個在第一方向上的截面為正方形的頂電極107，該檢測電極11中，多個頂電極107進一步增加了與外界電場的接觸面積，進一步提高檢測電極11感度。
[0077]從以上的描述中，可以看出，本申請上述的實施例實現(xiàn)了如下技術效果:
[0078]本申請的檢測裝置將檢測電極陣列與檢測電路集成在一個檢測芯片上，使得用于檢測的檢測電極的體積較小，能夠提高檢測裝置的分辨率，進而能夠提高檢測精度，且該檢測裝置使用方便，且該檢測電極包括由下至上依次為基板、絕緣膜與頂電極，這樣的檢測電極能夠更加靈敏地感應電信號，并且，與基板接觸設置的為氧化絕緣層，該絕緣層能夠隔離檢測電極與基板之間的電連接，使檢測電極上感應的電荷不易流失。
[0079]以上所述僅為本申請的優(yōu)選實施例而已，并不用于限制本申請，對于本領域的技術人員來說，本申請可以有各種更改和變化。凡在本申請的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本申請的保護范圍之內。
【主權項】
1.一種膜厚的檢測裝置，其特征在于，所述檢測裝置包括公共電極與檢測芯片，其中，所述檢測芯片包括: 檢測電極陣列，與所述公共電極在第一方向上相對且間隔設置，所述檢測電極陣列包括多個依次排列的檢測電極，所述公共電極與所述檢測電極陣列之間的間隔構成待測膜的傳輸通道； 檢測電路，與所述檢測電極陣列電連接，用于檢測各所述檢測電極的感應電信號； 所述檢測芯片由結構膜層形成，所述結構膜層包括: 基板； 絕緣膜，設置于所述基板的表面上，所述絕緣膜包括與所述基板接觸設置的第一絕緣層，所述第一絕緣層為氧化絕緣層，所述檢測電極陣列設置在所述絕緣膜的遠離所述基板的表面上。2.根據權利要求1所述的檢測裝置，其特征在于，所述檢測電極為窄條狀電極，所述窄條狀電極在第二方向上的最大寬度小于在第三方向上的最大寬度，所述第二方向和所述第三方向均與所述第一方向垂直，且所述第三方向為所述待測膜的移動方向。3.根據權利要求1所述的檢測裝置，其特征在于，至少一個所述檢測電極包括多個頂電極與底電極區(qū)域，所述底電極區(qū)域設置在所述絕緣膜中，所述底電極區(qū)域與所述基板不接觸設置，所述絕緣膜的遠離所述基板的表面開設有多個過孔，所述頂電極與所述過孔一一對應，各所述頂電極與所述底電極區(qū)域通過對應的過孔電連接。4.根據權利要求3中所述的檢測裝置，其特征在于，所述絕緣膜包括: 第二絕緣層，設置在所述第一絕緣層的遠離所述基板的表面上；以及 第三絕緣層，設置于所述第二絕緣層的遠離所述第一絕緣層的表面上。5.根據權利要求4所述的檢測裝置，其特征在于，所述底電極區(qū)域設置在所述第三絕緣層中，多個所述過孔開設于所述第三絕緣層的遠離所述第二絕緣層的表面。6.根據權利要求1至5中任一項所述的檢測裝置，其特征在于，各所述結構膜層還包括: 保護層，覆蓋各所述檢測電極的裸露表面與所述絕緣膜的裸露表面。7.根據權利要求6所述的檢測裝置，其特征在于，所述檢測電極為鋁電極。8.根據權利要求1所述的檢測裝置，其特征在于，所述檢測電路包括: 初始放大單元，包括多個初始放大器，所述初始放大器與所述檢測電極一一對應，所述初始放大器的輸入端與對應的檢測電極電連接，用于放大對應的各所述檢測電極的感應電信號； 移位控制單元，包括移位輸入端與移位輸出端，所述移位輸入端與所述初始放大單元電連接，用于控制各所述檢測電極的感應電信號的輸出順序； 掃描位總線，與所述移位輸出端電連接，用于接收所述各初始放大器的輸出信號；以及邏輯控制單元，用于接收外界的輸入信號、產生控制所述檢測芯片的控制信號與輸出檢測信號。9.根據權利要求8所述的檢測裝置，其特征在于，所述移位控制單元包括: 移位開關陣列，包括多個移位開關，所述移位開關與所述初始放大器 對應，各所述移位開關包括移位開關第一端、移位開關第二端與移位關第三端，所述移位開關第一端與對應的初始放大器的輸出端電連接;以及移位控制電路，與各所述移位開關電連接，用于控制各所述移位開關的接通與關斷。
【文檔編號】G07D7/026GK105931360SQ201610206226
【公開日】2016年9月7日
【申請日】2016年4月1日
【發(fā)明人】林永輝, 韓曉偉, 戴朋飛
【申請人】威海華菱光電股份有限公司