基于sopc技術(shù)的mvb總線解碼與隨車記錄系統(tǒng)的制作方法
【專利摘要】本發(fā)明涉及一種基于SOPC技術(shù)的MVB總線解碼與隨車記錄系統(tǒng)，包括FPGA芯片、EPCS串行FLASH芯片、SDRAM芯片、SRAM芯片、SD卡和MVB電平轉(zhuǎn)換電路，所述的FPGA芯片包括NIOS-II軟核處理器、鎖相環(huán)倍頻器、MVB解碼器、SRAM讀寫控制器、SPI接口切換模塊和SPI接口，所述的NIOS-II軟核處理器分別與EPCS串行FLASH芯片、SDRAM芯片、鎖相環(huán)倍頻器、MVB解碼器、SRAM讀寫控制器和SPI接口連接，所述的MVB解碼器分別與鎖相環(huán)倍頻器、MVB電平轉(zhuǎn)換電路和SRAM讀寫控制器連接，所述的SPI接口切換模塊分別與SPI接口、SRAM讀寫控制器和SD卡連接。與現(xiàn)有技術(shù)相比，本發(fā)明具有軟硬結(jié)合、可靠性高、操作方便、實時性好等優(yōu)點。
【專利說明】基于SOPC技術(shù)的MVB總線解碼與隨車記錄系統(tǒng)

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種MVB總線數(shù)據(jù)分析與存儲技術(shù)，尤其是涉及一種基于SOPC技術(shù)的MVB總線解碼與隨車記錄系統(tǒng)。

【背景技術(shù)】
[0002]隨著高速鐵路與現(xiàn)代軌道交通技術(shù)的發(fā)展,列車通信網(wǎng)絡(luò)(Train Communicat1nNetwork, TCN)已成為一種主流的車輛及列車數(shù)據(jù)通信系統(tǒng)。國際電工技術(shù)委員會的IEC-61375標準，將列車通信網(wǎng)絡(luò)分成用于連接各節(jié)可動態(tài)編組的鉸鏈式列車總線WTB(Wire Train Bus)和用于連接車輛內(nèi)固定設(shè)備的多功能車輛總線MVB(Multifunct1nVehicle Bus)。與其他的通用現(xiàn)場總線在列車上的應(yīng)用相比，MVB在實時性、可靠性、可管理性、介質(zhì)訪問控制方法、尋址方式及通信服務(wù)種類等方面具有更大的優(yōu)勢。
[0003]MVB總線數(shù)據(jù)以幀為基本單位，數(shù)據(jù)傳輸速率為1.5Mbps，數(shù)據(jù)幀采用了曼徹斯特碼傳輸，因此編碼后的波特率為3Mbaud。編碼器和解碼器不僅要完成曼徹斯特編解碼、CRC序列的生成和校驗，同時還要添加和識別幀頭幀尾以實現(xiàn)數(shù)據(jù)幀的同步。MVB中有兩種幀:一種是只能由總線主設(shè)備發(fā)送的主設(shè)備幀，簡稱“主幀”，主幀內(nèi)容包含了所問詢的設(shè)備端口號和功能碼；另一種為響應(yīng)主幀而由從設(shè)備發(fā)送的從設(shè)備幀，簡稱“從幀”，從幀的長度和類型是由功能碼決定的。
[0004]軌道交通列車在正常運行情況下，MVB總線上會產(chǎn)生大量的數(shù)據(jù)，MVB數(shù)據(jù)按報文的類型可以分為過程數(shù)據(jù)、信息數(shù)據(jù)和監(jiān)視數(shù)據(jù)。通過收集列車上的MVB設(shè)備的狀態(tài)監(jiān)測和故障診斷信息，可以分析列車及設(shè)備運行的可靠性與安全性，為列車設(shè)備的維護和維修提供有用的信息。所謂MVB設(shè)備是指軌道交通列車上使用了 MVB通信控制芯片，能夠按照MVB通訊協(xié)議進行數(shù)據(jù)通訊的設(shè)備。傳統(tǒng)的MVB通信控制器芯片雖然囊括了 MVB數(shù)據(jù)鏈路層及應(yīng)用層的完整功能，但因其成本昂貴，使用復(fù)雜，且由國外的公司技術(shù)壟斷，并不適合作為自主開發(fā)的MVB總線分析儀的首選。


【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的就是為了克服上述現(xiàn)有技術(shù)存在的缺陷而提供一種軟硬結(jié)合、可靠性高、操作方便、實時性好的基于SOPC技術(shù)的MVB總線解碼與隨車記錄系統(tǒng)，用于MVB總線數(shù)據(jù)的實時分析及大容量數(shù)據(jù)的實時存儲。
[0006]本發(fā)明的目的可以通過以下技術(shù)方案來實現(xiàn):
[0007]一種基于SOPC技術(shù)的MVB總線解碼與隨車記錄系統(tǒng)，其特征在于，包括FPGA芯片、EPCS串行FLASH芯片、SDRAM芯片、SRAM芯片、SD卡和MVB電平轉(zhuǎn)換電路，所述的FPGA芯片包括N1S-1I軟核處理器、鎖相環(huán)倍頻器、MVB解碼器、SRAM讀寫控制器、SPI接口切換模塊和SPI接口，所述的N1S-1I軟核處理器分別與EPCS串行FLASH芯片、SDRAM芯片、鎖相環(huán)倍頻器、MVB解碼器、SRAM讀寫控制器和SPI接口連接，所述的MVB解碼器分別與鎖相環(huán)倍頻器、MVB電平轉(zhuǎn)換電路和SRAM讀寫控制器連接，所述的MVB電平轉(zhuǎn)換電路與MVB總線連接，所述的SPI接口切換模塊分別與SPI接口、SRAM讀寫控制器和SD卡連接。
[0008]EPCS串行FLASH芯片作為程序存儲器，以及引導(dǎo)程序下載和加載的EPCS控制器；
[0009]SDRAM芯片作為處理器的內(nèi)存，以及控制內(nèi)存讀寫的SDRAM控制器；
[0010]鎖相環(huán)倍頻器(PLL)，為N1S-1I軟核提供高速的系統(tǒng)工作時鐘，同時為MVB解碼、數(shù)據(jù)存儲模塊提供數(shù)倍于MVB碼率的工作時鐘；
[0011]MVB解碼器完成MVB數(shù)據(jù)解碼的全部工作，解碼得到的串行數(shù)據(jù)經(jīng)過串行轉(zhuǎn)并行處理后，通過SRAM讀寫控制器寫入SRAM芯片緩存；
[0012]SRAM讀寫控制器，緩存的輸入來自MVB解碼后的數(shù)據(jù)，輸出到并行轉(zhuǎn)串行及格式轉(zhuǎn)換模塊，最后經(jīng)過SPI接口切換模塊寫入SD卡；
[0013]SPI接口切換模塊，用于控制來自SRAM內(nèi)緩存的解碼數(shù)據(jù)流和來自N1S-1I數(shù)據(jù)流的SD卡讀寫切換。
[0014]與SRAM讀寫控制器連接的SRAM芯片，解決了高速寫SD卡所需的FPGA片內(nèi)緩存不足的問題。
[0015]所述的MVB解碼器包括分界符識別模塊、曼徹斯特解碼模塊、CRC校驗器、定時器、總線異常管理單元和解碼流程控制單元，所述的分界符識別模塊包括主幀幀頭識別單元、從幀幀頭識別單元和幀尾識別單元，所述的解碼流程控制單元分別與主幀幀頭識別單元、從幀幀頭識別單元、幀尾識別單元、曼徹斯特解碼模塊、CRC校驗器、定時器和總線異常管理單元連接，所述的總線異常管理單元分別與曼徹斯特解碼模塊、CRC校驗器連接；
[0016]通過分界符識別模塊來實現(xiàn)幀定位，所述的曼徹斯特解碼模塊解碼主幀，所述的CRC校驗器校驗數(shù)據(jù)，獲取功能碼后確定回復(fù)的從幀格式，再對從幀進行解碼；
[0017]所述的定時器用于判斷從幀超時未響應(yīng)的計時；總線異常管理單元用于收集各單元反饋的異常信號并反饋給解碼流程控制單元。
[0018]所述的異常信號包括曼徹斯特解碼異常、CRC檢驗結(jié)果錯誤、幀長度錯誤和從幀超時未響應(yīng)。
[0019]所述的MVB解碼器采用FSM(Finite State Machine，有限狀態(tài)機)方法來進行幀同步和曼徹斯特解碼。
[0020]所述的SRAM讀寫控制器包括:
[0021]一是由硬件實現(xiàn)緩存讀寫控制器，負責(zé)簡單、重復(fù)但是大量、高速的數(shù)據(jù)搬運工作；
[0022]二是采用了乒乓操作的數(shù)據(jù)流控制方法，將SRAM緩存空間劃分為兩個緩沖區(qū)，數(shù)據(jù)的輸入與輸出總是連續(xù)、交替循環(huán)在兩個緩沖區(qū)內(nèi)進行，實現(xiàn)數(shù)據(jù)的高速緩存。
[0023]所述的N1S-1I軟核處理器運行SD卡傳輸協(xié)議及FAT32文件系統(tǒng)協(xié)議程序，支持FAT32文件系統(tǒng)下的SD卡讀寫。
[0024]所述的SPI接口切換模塊將SRAM讀寫控制器緩存的解碼數(shù)據(jù)和N10S-1I軟核處理器的SD卡傳輸協(xié)議及FAT32文件系統(tǒng)協(xié)議程序(包括SD卡初始化、讀寫控制指令等底層驅(qū)動、FAT32文件系統(tǒng)讀取SD卡系統(tǒng)引導(dǎo)扇區(qū)、更新文件分配表等操作)所產(chǎn)生的數(shù)據(jù)流在時序的配合下通過SPI接口，完成數(shù)據(jù)的實時、高速地存儲。
[0025]還包括PC端的MVB數(shù)據(jù)分析軟件，用于導(dǎo)出、查看、分析SD卡中記錄的原始數(shù)據(jù)文件，并可對數(shù)據(jù)進行后期的處理，軟件在Microsoft Visual Stud1 2010編譯環(huán)境下,使用C#語言編寫PC端軟件。軟件功能具體包括:
[0026]根據(jù)用戶自定義MVB設(shè)備診斷字表或幀的位定義，對記錄的幀數(shù)據(jù)進行解析，獲取MVB設(shè)備名稱、邏輯地址、設(shè)備地址、故障類型、狀態(tài)變化信息，使用戶能夠更加直觀地分析列車運行時MVB設(shè)備狀態(tài)的變化和可能出現(xiàn)的故障。
[0027]本發(fā)明系統(tǒng)的軟硬件功能劃分:系統(tǒng)硬件負責(zé)處理數(shù)據(jù)量大、算法相對單一的MVB解碼功能和數(shù)據(jù)緩存，而相對復(fù)雜、不易于硬件實現(xiàn)的文件系統(tǒng)協(xié)議和SD卡傳輸協(xié)議則由N1S-1I處理器以軟件的方式完成。硬件部分通過硬件描述語言Verilog編寫，F(xiàn)PGA片上的可編程邏輯資源綜合實現(xiàn)；軟件部分由C語言編寫，在FPGA芯片上的N1S-1I軟核內(nèi)運行。
[0028]數(shù)據(jù)解析功能由MVB解碼模塊完成，MVB電平轉(zhuǎn)換接口實現(xiàn)物理電平的轉(zhuǎn)換。數(shù)據(jù)解析過程全部由硬件實現(xiàn)，因此能夠滿足高速、實時地解析數(shù)據(jù)幀。
[0029]記錄功能則由N1S-1I處理器、緩存SRAM讀寫控制器、SPI接口配合完成。N1S-1I運行相對復(fù)雜、不易于硬件實現(xiàn)的FAT32 (File Allocat1n Table)文件系統(tǒng)協(xié)議和SD卡傳輸協(xié)議，緩存讀寫控制器負責(zé)簡單、重復(fù)但是大量、高速的數(shù)據(jù)搬運工作，而不需要處理器內(nèi)核額外的干預(yù)，N1S-1I產(chǎn)生數(shù)據(jù)流和解碼得到的數(shù)據(jù)流在時序的配合下經(jīng)SPI接口，寫入SD卡。SD卡內(nèi)的數(shù)據(jù)為去除幀頭幀尾、曼徹斯特解碼并經(jīng)CRC校驗確認數(shù)據(jù)正確的幀信息，使數(shù)據(jù)量較原始的總線數(shù)據(jù)大為較少。
[0030]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點:
[0031]I)軟硬結(jié)合、可靠性高，系統(tǒng)充分利用了嵌入式處理器內(nèi)核與可編程邏輯器件的軟硬件協(xié)同工作優(yōu)勢，系統(tǒng)硬件負責(zé)處理數(shù)據(jù)量大、算法相對單一的MVB解碼功能和數(shù)據(jù)緩存，而相對復(fù)雜、不易于硬件實現(xiàn)的文件系統(tǒng)協(xié)議和SD卡傳輸協(xié)議則由N1S-1I處理器以軟件的方式完成。
[0032]2)操作方便、實時性好，系統(tǒng)以隨車安裝、在線監(jiān)視MVB總線的方式，實現(xiàn)實時地、長時間地、不間斷地收集列車上的MVB設(shè)備的狀態(tài)監(jiān)測和故障診斷信息，為分析列車及設(shè)備運行的可靠性與安全性提供依據(jù)。

【專利附圖】

【附圖說明】
[0033]圖1為基于SOPC技術(shù)的MVB數(shù)據(jù)解碼與隨車記錄系統(tǒng)的系統(tǒng)框圖；
[0034]圖2為MVB解碼模塊內(nèi)部系統(tǒng)框圖；
[0035]圖3為起始分界符的識別及對應(yīng)的狀態(tài)轉(zhuǎn)移示意圖。

【具體實施方式】
[0036]下面結(jié)合附圖和具體實施例對本發(fā)明進行詳細說明。
[0037]實施例
[0038]圖1是基于SOPC技術(shù)的MVB數(shù)據(jù)解碼與隨車記錄系統(tǒng)的系統(tǒng)框圖。包括:
[0039]N1S-1I軟核，運行SD卡傳輸協(xié)議及FAT32文件系統(tǒng)協(xié)議程序，為支持FAT32文件系統(tǒng)下的SD卡讀寫而設(shè)計；
[0040]EPCS串行FLASH芯片作為程序存儲器，以及引導(dǎo)程序下載和加載的EPCS控制器；
[0041]SDRAM芯片作為處理器的內(nèi)存，以及控制內(nèi)存讀寫的SDRAM控制器；
[0042]鎖相環(huán)倍頻器(PLL)，為N1S-1I軟核提供高速的系統(tǒng)工作時鐘；同時為MVB解碼、數(shù)據(jù)存儲模塊提供數(shù)倍于MVB波特率的工作時鐘，解碼的工作時鐘理論上應(yīng)大于兩倍的MVB波特率，并且倍數(shù)越高分辨率和容錯性越強，但受限于鎖相環(huán)倍頻輸出的最高頻率、FPGA器件性能以及盡量降低功耗的原則，應(yīng)綜合考慮穩(wěn)定性、容錯性和可行性選擇合適的時鐘頻率(本設(shè)計實際測試中采用24MHz的工作時鐘，經(jīng)驗證工作穩(wěn)定可靠)；
[0043]MVB解碼器完成MVB數(shù)據(jù)解碼的全部工作，解碼得到的串行數(shù)據(jù)經(jīng)過串行轉(zhuǎn)并行處理后，通過SRAM讀寫控制器寫入SRAM芯片緩存；
[0044]SRAM 芯片 IS61WV5128BLL，512KX8bit 高速異步 CMOS 靜態(tài) RAM，解決了高速寫 SD卡所需的FPGA片內(nèi)緩存不足的問題；
[0045]SRAM讀寫控制器采用乒乓操作的數(shù)據(jù)流控制方法，即將SRAM空間劃分為“緩沖區(qū)A”和“緩沖區(qū)B”，數(shù)據(jù)的輸入與輸出總是連續(xù)、交替循環(huán)在兩個緩沖區(qū)內(nèi)進行。數(shù)據(jù)的輸入來自MVB解碼后的數(shù)據(jù)，數(shù)據(jù)輸出到并行轉(zhuǎn)串行及格式轉(zhuǎn)換模塊，最后經(jīng)過SPI接口切換模塊寫入SD卡。
[0046]SPI接口切換模塊，用于控制來自SRAM內(nèi)緩存的解碼數(shù)據(jù)流和來自N1S-1I數(shù)據(jù)流的SD卡讀寫切換。來自SRAM的解碼緩存的大量數(shù)據(jù)，和來自N1S的SD卡初始化、讀寫控制指令等底層驅(qū)動、FAT32文件系統(tǒng)讀取SD卡系統(tǒng)引導(dǎo)扇區(qū)、更新文件分配表等操作所產(chǎn)生的數(shù)據(jù)流，在時序的配合下通過SPI接口，完成數(shù)據(jù)的存儲。
[0047]圖2是MVB解碼模塊的內(nèi)部組成框圖，按照FPGA系統(tǒng)自頂向下的設(shè)計理念，將其分解為分界符識別(包括主幀幀頭識別、從幀幀頭識別、幀尾識別)、曼徹斯特解碼、CRC校驗、定時器、總線異常管理、解碼流程控制單元。
[0048]解碼流程控制單元，使能、復(fù)位解碼各子模塊的。解碼的控制流程:通過分界符識別模塊來實現(xiàn)幀定位，曼徹斯特解碼模塊解碼主幀，CRC校驗器校驗數(shù)據(jù)，獲取功能碼后確定回復(fù)的從幀格式，再對從幀進行解碼。
[0049]定時器，用于判斷從幀超時未響應(yīng)的計時；
[0050]總線異常管理單元，用于收集各單元反饋的異常信號，反饋給解碼控制單元?？偩€的異常包括曼徹斯特解碼異常、CRC檢驗結(jié)果錯誤、幀長度錯誤、從幀超時未響應(yīng)等。
[0051]圖3是FSM(Finite State Machine,有限狀態(tài)機)方法實現(xiàn)從巾貞起始分界符檢測的狀態(tài)轉(zhuǎn)移圖。因為MVB波特率為3Mbaud，所以每個碼元在總線上停留時間為l/3us，理論上使用兩倍于MVB波特率的采樣率(即6MHz采樣率)就可以對信號進行還原，但為了提高分辨率和容錯性，往往會盡可能采用高一點的采樣率；但受限于鎖相環(huán)倍頻輸出的最高頻率、FPGA器件性能以及盡量降低功耗的原則，所以應(yīng)該綜合考慮穩(wěn)定性、容錯性和可行性選擇合適的時鐘頻率。
[0052]下面以24MHz的采樣率為例，來說明應(yīng)用FSM方法實現(xiàn)幀同步的具體步驟。24MHz的采樣率，即理想情況下一個碼元對應(yīng)8個采樣點。若對圖3中從幀起始分界符的第一個碼元進行采樣，圖中標明了第I至10個采樣點位置，理想情況下應(yīng)檢測到8個高電平，但由于信道噪聲等因素影響會稍微偏離8個采樣點的高電平，因此我們設(shè)定6?10個采樣點為高電平即判定該碼元為高電平無誤，即該碼元電平持續(xù)時間(即圖中所指的碼元的長度)是6?10個采樣點的時間。若計數(shù)未達到6個高電平就檢測到低電平，或者計數(shù)滿10個高電平仍在第11個采樣點檢測到高電平，則認為該碼元錯誤一若該碼元為分界符的一個碼元，則返回初始的狀態(tài)重新進行檢測(實際中分界符的第一個碼元除外，下一段進行說明)；若該碼元為曼徹斯特編碼的一個碼元，則認為曼徹斯特編碼錯誤，產(chǎn)生一個異常信號反饋給解碼流程控制單元并記錄。顯然這是相鄰兩個碼元為不同電平的時候的處理方法，若相鄰兩個碼元為相同電平，則檢測同一種電平的持續(xù)時間不再是6?10個采樣點，而是12?20個采樣點(2倍于6?10個采樣點)，相鄰三個碼元為相同電平的情況可以依次類推，圖中用m?η個采樣點統(tǒng)一表示。
[0053]那么如何將上述方法通過有限狀態(tài)機實現(xiàn)呢？我們將初始的狀態(tài)設(shè)為SO—當它檢測到一個高電平時(即圖中的狀態(tài)跳轉(zhuǎn)條件‘I’)，它便進入狀態(tài)sl_l，此時是第一個碼元的第一個采樣點；如果它一直檢測到低電平，則一直停留在初始狀態(tài)sO。在計數(shù)未達到6個高電平之前，它是sl_l—即未達到電平持續(xù)時間下限的狀態(tài)，當達到6個采樣點的高電平的時候(即圖中的狀態(tài)跳轉(zhuǎn)條件m個‘I’)，它便進入狀態(tài)sl_2——達到下限但未超過上限的狀態(tài)，但實際上，分界符的第一個碼元比較特殊，它的前面可能是一段持續(xù)時間未知的總線上的默認電平，因此它沒有上限，只要是檢測到高電平，它就一直保持在狀態(tài)sl_2 ;正常情況下，例如檢測第二個碼元的第二個狀態(tài)s2_2，當連續(xù)檢測到的低電平大于η個時，它應(yīng)該回到初始狀態(tài)sO。接下來的每個碼元的檢測，包括單個碼元、電平相同的相鄰碼元的檢測(當然設(shè)定的m、n值不同)，均可以按照這種方法類推下去，當它通過這些跳轉(zhuǎn)條件最終達到最右端的狀態(tài)時，說明它已經(jīng)完成了對分界符的最后一個碼元的檢測——至此，從幀分解符識別模塊成功識別出從幀幀頭，將從幀已同步的信號反饋給解碼控制單元，解碼控制單元使能曼徹斯特解碼模塊進行后續(xù)的解碼工作。其他分界符的檢測同理，曼徹斯特解碼的方法也是仿照此思路進行設(shè)計。
[0054]為了方便導(dǎo)出、查看、分析SD卡中記錄的原始數(shù)據(jù)文件，需要配套相應(yīng)的上位機來對數(shù)據(jù)進行后期的處理。開發(fā)中采用在Microsoft Visual Stud1 2010編譯環(huán)境下,使用C#語言編寫PC端軟件。
[0055]軟件的功能包括根據(jù)用戶自定義MVB設(shè)備診斷字表或幀的位定義，對記錄的幀數(shù)據(jù)進行解析，獲取MVB設(shè)備名稱、邏輯地址(端口號)、設(shè)備地址、故障類型、狀態(tài)變化等信息，使用戶能夠更加直觀地分析列車運行時MVB設(shè)備狀態(tài)的變化和可能出現(xiàn)的故障。
[0056]使用本系統(tǒng)隨車在線監(jiān)視MVB總線的具體操作步驟如下:
[0057]步驟1:需為MVB數(shù)據(jù)實時解碼記錄系統(tǒng)提供5V電源供電，將系統(tǒng)的MVB接口連接至列車的MVB總線，系統(tǒng)上電后，首先對SD卡進行初始化，并讀取SD卡文件系統(tǒng)信息，確認SD卡被格式化為FAT32文件系統(tǒng)；此時系統(tǒng)開始對總線上的數(shù)據(jù)進行實時地、不間斷地解碼，并記錄到SD卡上。
[0058]步驟2:當需要查看數(shù)據(jù)時，需將插在系統(tǒng)SD卡槽中SD卡取下，如果選擇大容量的SD卡，例如32G的SD卡，假定系統(tǒng)24小時不間斷地對MVB總線監(jiān)聽，解碼后數(shù)據(jù)量按lOOKbyte/s計，則可以存儲3.79天的數(shù)據(jù)。若超過時限未更換SD卡，新的數(shù)據(jù)將覆蓋舊的數(shù)據(jù)。
[0059]步驟3:將取下的SD卡連接至PC機，通過配套的相應(yīng)的軟件，軟件的功能一是可以導(dǎo)出SD卡中記錄的數(shù)據(jù)文件，查看去除幀頭幀尾、經(jīng)CRC校驗、曼徹斯特解碼后的數(shù)據(jù)；二是用戶可以通過自定義MVB設(shè)備診斷字表或幀的位定義，對這些記錄的數(shù)據(jù)進行進一步地解析，獲取MVB設(shè)備名稱、邏輯地址(端口號)、設(shè)備地址、故障類型、狀態(tài)變化等信息，使用戶能夠更加直觀地分析列車運行時MVB設(shè)備狀態(tài)的變化和可能出現(xiàn)的故障。
[0060]整個系統(tǒng)可以隨車安裝、保持長時間、不間斷地監(jiān)聽MVB總線，對總線數(shù)據(jù)進行實時地解碼、存儲。配套PC端的數(shù)據(jù)分析軟件，方便了進一步提取、分析狀態(tài)信息和故障信息，以及信息的歸類和保存。對列車上的MVB設(shè)備的狀態(tài)監(jiān)測和故障診斷信息收集和分析，可以為分析和保障列車及設(shè)備運行的可靠性與安全性的提供依據(jù)。
【權(quán)利要求】
1.一種基于SOPC技術(shù)的MVB總線解碼與隨車記錄系統(tǒng)，其特征在于，包括FPGA芯片、EPCS串行FLASH芯片、SDRAM芯片、SRAM芯片、SD卡和MVB電平轉(zhuǎn)換電路，所述的FPGA芯片包括N1S-1I軟核處理器、鎖相環(huán)倍頻器、MVB解碼器、SRAM讀寫控制器、SPI接口切換模塊和SPI接口，所述的N1S-1I軟核處理器分別與EPCS串行FLASH芯片、SDRAM芯片、鎖相環(huán)倍頻器、MVB解碼器、SRAM讀寫控制器和SPI接口連接，所述的MVB解碼器分別與鎖相環(huán)倍頻器、MVB電平轉(zhuǎn)換電路和SRAM讀寫控制器連接，所述的MVB電平轉(zhuǎn)換電路與MVB總線連接，所述的SPI接口切換模塊分別與SPI接口、SRAM讀寫控制器和SD卡連接，所述的SRAM讀寫控制器與SRAM芯片連接。
2.根據(jù)權(quán)利要求1所述的一種基于SOPC技術(shù)的MVB總線解碼與隨車記錄系統(tǒng)，其特征在于，所述的MVB解碼器包括分界符識別模塊、曼徹斯特解碼模塊、CRC校驗器、定時器、總線異常管理單元和解碼流程控制單元，所述的分界符識別模塊包括主幀幀頭識別單元、從幀幀頭識別單元和幀尾識別單元，所述的解碼流程控制單元分別與主幀幀頭識別單元、從幀幀頭識別單元、幀尾識別單元、曼徹斯特解碼模塊、CRC校驗器、定時器和總線異常管理單元連接，所述的總線異常管理單元分別與曼徹斯特解碼模塊、CRC校驗器連接； 通過分界符識別模塊來實現(xiàn)幀定位，所述的曼徹斯特解碼模塊解碼主幀，所述的CRC校驗器校驗數(shù)據(jù)，獲取功能碼后確定回復(fù)的從幀格式，再對從幀進行解碼； 所述的定時器用于判斷從幀超時未響應(yīng)的計時；總線異常管理單元用于收集各單元反饋的異常信號并反饋給解碼流程控制單元。
3.根據(jù)權(quán)利要求2所述的一種基于SOPC技術(shù)的MVB總線解碼與隨車記錄系統(tǒng)，其特征在于，所述的異常信號包括曼徹斯特解碼異常、CRC檢驗結(jié)果錯誤、幀長度錯誤和從幀超時未響應(yīng)。
4.根據(jù)權(quán)利要求1所述的一種基于SOPC技術(shù)的MVB總線解碼與隨車記錄系統(tǒng)，其特征在于，所述的SPI接口切換模塊將SRAM讀寫控制器緩存的解碼數(shù)據(jù)和N1S-1I軟核處理器的SD卡傳輸協(xié)議及FAT32文件系統(tǒng)協(xié)議程序所產(chǎn)生的數(shù)據(jù)流在時序的配合下通過SPI接口，完成數(shù)據(jù)的實時、高速地存儲。
5.根據(jù)權(quán)利要求1所述的一種基于SOPC技術(shù)的MVB總線解碼與隨車記錄系統(tǒng)，其特征在于，還包括PC端的MVB數(shù)據(jù)分析軟件，用于導(dǎo)出、查看、分析SD卡中記錄的原始數(shù)據(jù)文件，并可對數(shù)據(jù)進行后期的處理，具體包括: 根據(jù)用戶自定義MVB設(shè)備診斷字表或幀的位定義，對記錄的幀數(shù)據(jù)進行解析，獲取MVB設(shè)備名稱、邏輯地址、設(shè)備地址、故障類型、狀態(tài)變化信息，使用戶能夠更加直觀地分析列車運行時MVB設(shè)備狀態(tài)的變化和可能出現(xiàn)的故障。
【文檔編號】G07C5/08GK104282054SQ201410382432
【公開日】2015年1月14日 申請日期:2014年8月6日 優(yōu)先權(quán)日:2014年8月6日
【發(fā)明者】楊月仲, 張峰, 張士文 申請人:上海交通大學(xué)