專利名稱：一種三相本地費(fèi)控智能電能表的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及三相智能電能表技術(shù)領(lǐng)域，具體說是一種使用射頻CPU卡的三相本地費(fèi)控智能電能表。
背景技術(shù)：
目前國網(wǎng)本地費(fèi)控智能電能表一般采用接觸式CPU卡作為卡介質(zhì)，采用接觸式 CPU卡的智能電能表均有一個(gè)卡口和外界相連，這種不完全密封的結(jié)構(gòu)對環(huán)境敏感，易產(chǎn)生靜電攻擊，同時(shí)防水防塵的要求也比較高；另一方面，接觸式CPU卡不能解決無源和免接觸等問題，易被磨損和破壞。
發(fā)明內(nèi)容[0003]本實(shí)用新型的目的就是為了克服上述現(xiàn)有技術(shù)中的不足之處，而提供一種三相本地費(fèi)控智能電能表，使用射頻CPU卡作為卡介質(zhì)，不僅解決了無源(卡中無電源)和免接觸等問題，而且電能表表體本身密封完整，不易產(chǎn)生靜電攻擊，受外界環(huán)境的影響較小，減少被磨損和破壞等問題。本實(shí)用新型的目的是通過如下技術(shù)措施來實(shí)現(xiàn)的一種三相本地費(fèi)控智能電能表，包括電源模塊、單片機(jī)中央處理單元、射頻CPU卡接口模塊和三相智能電能表基本功能模塊，所述電源模塊分別與單片機(jī)中央處理單元和射頻CPU卡接口模塊相連供電，射頻CPU 卡接口模塊與單片機(jī)中央處理單元相連，單片機(jī)中央處理單元和三相智能電能表基本功能模塊相連。在上述技術(shù)方案中，所述射頻CPU卡接口模塊包括電感Ll 電感L3、電容Cl 電容 C16、電阻Rl 電阻R5、晶體Yl和射頻芯片Ul，射頻芯片Ul的型號為FM1701芯片；所述射頻芯片Ul的1腳連接到單片機(jī)中央處理單元的射頻復(fù)位端；射頻芯片Ul的2腳經(jīng)電容Cl 連接到GND，射頻芯片Ul的3腳經(jīng)電容C2連接到GND，晶體Yl連接在射頻芯片Ul的2腳和3腳之間；射頻芯片Ul的5腳經(jīng)電容C3連接到射頻芯片Ul的7腳，電容C4和電容C5 并聯(lián)在電容C3的兩端，射頻芯片Ul的5腳與射頻芯片Ul的16腳相連，射頻芯片Ul的5 腳經(jīng)電感Ll連接到單片機(jī)中央處理單元的射頻電源端，射頻芯片Ul的5腳經(jīng)電感Ll連接到射頻芯片Ul的15腳；射頻芯片Ul的6腳經(jīng)電感L3、電容C9和電阻Rl連接到射頻天線的1端，射頻芯片Ul的6腳經(jīng)電感L3和電容C14連接到射頻芯片Ul的18腳，電容C15并聯(lián)在電容C14的兩端；射頻芯片Ul的7腳經(jīng)電感L2連接到GND，射頻芯片Ul的7腳經(jīng)電容ClO連接到射頻芯片Ul的16腳；射頻芯片Ul的8腳和9腳連接到GND ；射頻芯片Ul的 10腳連接到單片機(jī)中央處理單元的射頻數(shù)據(jù)輸出端；射頻芯片Ul的11腳連接到GND ；射頻芯片Ul的12腳連接到單片機(jī)中央處理單元的射頻片選端；射頻芯片Ul的13腳連接到單片機(jī)中央處理單元的射頻數(shù)據(jù)輸入端；射頻芯片Ul的14腳連接到單片機(jī)中央處理單元的射頻時(shí)鐘端；射頻芯片Ul的15腳經(jīng)電容Cll連接到GND，電容C12和電容C13并聯(lián)在電容 Cll的兩端；射頻芯片Ul的16腳經(jīng)電容ClO連接到射頻芯片Ul的18腳，射頻芯片Ul的16腳經(jīng)電容ClO和電容C6連接到射頻芯片Ul的20腳；射頻芯片Ul的18腳經(jīng)電阻R2連接到射頻天線的2端；射頻芯片Ul的19腳經(jīng)電阻R5、電容C16、電阻R3和電阻Rl連接到射頻天線的1端，射頻芯片Ul的20腳經(jīng)電阻R4、電阻R5、電容C16、電阻R3和電阻Rl連接到射頻天線的1端，射頻天線的1端經(jīng)電阻R1、電容C7和電阻R2連接到射頻天線的2端， 電容C8并聯(lián)在電容C7的兩端。本實(shí)用新型的有益之處在于電能表使用射頻CPU卡作為卡介質(zhì)，射頻CPU卡無需專門的供電電源，它與讀卡器間無機(jī)械接觸，避免了接觸故障；而且射頻CPU卡電能表表體本身密封完整，無裸露部分，對環(huán)境不敏感，受外界環(huán)境的影響較小，不易產(chǎn)生靜電攻擊，減少被磨損和破壞等問題，具有可靠性高，使用方便，操作速度快等優(yōu)點(diǎn)。

圖1為本實(shí)用新型三相本地費(fèi)控智能電能表的電路原理圖。圖2為本實(shí)用新型中射頻CPU卡接口模塊部分的電路連接圖。
具體實(shí)施方式
以下結(jié)合附圖及實(shí)施例對本實(shí)用新型作進(jìn)一步的描述。如圖1所示，本實(shí)施例提供一種三相本地費(fèi)控智能電能表，包括電源模塊、單片機(jī)中央處理單元、射頻CPU卡接口模塊和三相智能電能表基本功能模塊，所述電源模塊分別與單片機(jī)中央處理單元和射頻CPU卡接口模塊相連供電，射頻CPU卡接口模塊與單片機(jī)中央處理單元相連，單片機(jī)中央處理單元和三相智能電能表基本功能模塊相連。上述實(shí)施例中，如圖2所示，所述射頻CPU卡接口模塊包括電感Ll 電感L3、電容 Cl 電容C16、電阻Rl 電阻R5、晶體Yl和射頻芯片Ul，射頻芯片Ul的型號為FM1701芯片； 所述射頻芯片Ul的1腳連接到單片機(jī)中央處理單元的射頻復(fù)位端；射頻芯片Ul的2腳經(jīng)電容Cl連接到GND，射頻芯片Ul的3腳經(jīng)電容C2連接到GND，晶體Yl連接在射頻芯片Ul 的2腳和3腳之間；射頻芯片Ul的5腳經(jīng)電容C3連接到射頻芯片Ul的7腳，電容C4和電容C5并聯(lián)在電容C3的兩端，射頻芯片Ul的5腳與射頻芯片Ul的16腳相連，射頻芯片 Ul的5腳經(jīng)電感Ll連接到單片機(jī)中央處理單元的射頻電源端，射頻芯片Ul的5腳經(jīng)電感 Ll連接到射頻芯片Ul的15腳；射頻芯片Ul的6腳經(jīng)電感L3、電容C9和電阻Rl連接到射頻天線的1端，射頻芯片Ul的6腳經(jīng)電感L3和電容C14連接到射頻芯片Ul的18腳，電容C15并聯(lián)在電容C14的兩端；射頻芯片Ul的7腳經(jīng)電感L2連接到GND，射頻芯片Ul的7 腳經(jīng)電容ClO連接到射頻芯片Ul的16腳；射頻芯片Ul的8腳和9腳連接到GND ；射頻芯片Ul的10腳連接到單片機(jī)中央處理單元的射頻數(shù)據(jù)輸出端；射頻芯片Ul的11腳連接到 GND ；射頻芯片Ul的12腳連接到單片機(jī)中央處理單元的射頻片選端；射頻芯片Ul的13腳連接到單片機(jī)中央處理單元的射頻數(shù)據(jù)輸入端；射頻芯片Ul的14腳連接到單片機(jī)中央處理單元的射頻時(shí)鐘端；射頻芯片Ul的15腳經(jīng)電容Cll連接到GND，電容C12和電容C13并聯(lián)在電容Cll的兩端；射頻芯片Ul的16腳經(jīng)電容ClO連接到射頻芯片Ul的18腳，射頻芯片Ul的16腳經(jīng)電容ClO和電容C6連接到射頻芯片Ul的20腳；射頻芯片Ul的18腳經(jīng)電阻R2連接到射頻天線的2端；射頻芯片Ul的19腳經(jīng)電阻R5、電容C16、電阻R3和電阻Rl 連接到射頻天線的1端，射頻芯片Ul的20腳經(jīng)電阻R4、電阻R5、電容C16、電阻R3和電阻Rl連接到射頻天線的1端，射頻天線的1端經(jīng)電阻R1、電容C7和電阻R2連接到射頻天線的2端，電容C8并聯(lián)在電容C7的兩端。 本說明書未作詳細(xì)描述的內(nèi)容屬于本領(lǐng)域?qū)I(yè)技術(shù)人員公知的現(xiàn)有技術(shù)。
權(quán)利要求1.一種三相本地費(fèi)控智能電能表，包括電源模塊、單片機(jī)中央處理單元、射頻CPU卡接口模塊和三相智能電能表基本功能模塊，其特征是所述電源模塊分別與單片機(jī)中央處理單元和射頻CPU卡接口模塊相連供電，射頻CPU卡接口模塊與單片機(jī)中央處理單元相連，單片機(jī)中央處理單元和三相智能電能表基本功能模塊相連。
2.根據(jù)權(quán)利要求1所述的三相本地費(fèi)控智能電能表，其特征是所述射頻CPU卡接口模塊包括電感Ll 電感L3、電容Cl 電容C16、電阻Rl 電阻R5、晶體Yl和射頻芯片U1， 射頻芯片Ul的型號為FM1701芯片；所述射頻芯片Ul的1腳連接到單片機(jī)中央處理單元的射頻復(fù)位端；射頻芯片Ul的2腳經(jīng)電容Cl連接到GND，射頻芯片Ul的3腳經(jīng)電容C2連接到GND，晶體Yl連接在射頻芯片Ul的2腳和3腳之間；射頻芯片Ul的5腳經(jīng)電容C3連接到射頻芯片Ul的7腳，電容C4和電容C5并聯(lián)在電容C3的兩端，射頻芯片Ul的5腳與射頻芯片Ul的16腳相連，射頻芯片Ul的5腳經(jīng)電感Ll連接到單片機(jī)中央處理單元的射頻電源端，射頻芯片Ul的5腳經(jīng)電感Ll連接到射頻芯片Ul的15腳；射頻芯片Ul的6腳經(jīng)電感L3、電容C9和電阻Rl連接到射頻天線的1端，射頻芯片Ul的6腳經(jīng)電感L3和電容C14連接到射頻芯片Ul的18腳，電容C15并聯(lián)在電容C14的兩端；射頻芯片Ul的7腳經(jīng)電感L2連接到GND，射頻芯片Ul的7腳經(jīng)電容ClO連接到射頻芯片Ul的16腳；射頻芯片Ul的8腳和9腳連接到GND ；射頻芯片Ul的10腳連接到單片機(jī)中央處理單元的射頻數(shù)據(jù)輸出端；射頻芯片Ul的11腳連接到GND ；射頻芯片Ul的12腳連接到單片機(jī)中央處理單元的射頻片選端；射頻芯片Ul的13腳連接到單片機(jī)中央處理單元的射頻數(shù)據(jù)輸入端；射頻芯片Ul的14腳連接到單片機(jī)中央處理單元的射頻時(shí)鐘端；射頻芯片Ul的15腳經(jīng)電容 Cll連接到GND，電容C12和電容C13并聯(lián)在電容Cll的兩端；射頻芯片Ul的16腳經(jīng)電容 ClO連接到射頻芯片Ul的18腳，射頻芯片Ul的16腳經(jīng)電容ClO和電容C6連接到射頻芯片Ul的20腳；射頻芯片Ul的18腳經(jīng)電阻R2連接到射頻天線的2端；射頻芯片Ul的19 腳經(jīng)電阻R5、電容C16、電阻R3和電阻Rl連接到射頻天線的1端，射頻芯片Ul的20腳經(jīng)電阻R4、電阻R5、電容C16、電阻R3和電阻Rl連接到射頻天線的1端，射頻天線的1端經(jīng)電阻R1、電容C7和電阻R2連接到射頻天線的2端，電容C8并聯(lián)在電容C7的兩端。
專利摘要本實(shí)用新型涉及三相智能電能表技術(shù)領(lǐng)域，提供一種使用射頻CPU卡的三相本地費(fèi)控智能電能表，包括電源模塊、單片機(jī)中央處理單元、射頻CPU卡接口模塊和三相智能電能表基本功能模塊，所述電源模塊分別與單片機(jī)中央處理單元和射頻CPU卡接口模塊相連供電，射頻CPU卡接口模塊與單片機(jī)中央處理單元相連，單片機(jī)中央處理單元和三相智能電能表基本功能模塊相連。本實(shí)用新型使用射頻CPU卡作為卡介質(zhì)，不僅解決了無源(卡中無電源)和免接觸等問題，而且電能表表體本身密封完整，不易產(chǎn)生靜電攻擊，受外界環(huán)境的影響較小，減少被磨損和破壞等問題。
文檔編號G07F15/00GK202189408SQ20112028148
公開日2012年4月11日 申請日期2011年8月4日 優(yōu)先權(quán)日2011年8月4日
發(fā)明者李中澤 申請人:武漢盛帆電子股份有限公司