專利名稱：獲取設(shè)備運(yùn)行時(shí)間的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及設(shè)備內(nèi)部時(shí)間基準(zhǔn)，尤指獲取設(shè)備運(yùn)行時(shí)間的裝置。
背景技術(shù)：
由于業(yè)界各種CPU結(jié)構(gòu)和性能不同，提供的內(nèi)部定時(shí)器不同，單純依賴CPU提供的定時(shí)器，經(jīng)常出現(xiàn)定時(shí)器數(shù)量不夠、計(jì)數(shù)寬度不夠、計(jì)數(shù)精度不夠等缺陷，不能滿足設(shè)備要求。另外，隨著電子技術(shù)的發(fā)展，對(duì)電子、通信等產(chǎn)品的可靠性要求也越來越高，經(jīng)常需要將設(shè)備已運(yùn)行時(shí)間、重要事件發(fā)生的時(shí)間等記錄下來，而當(dāng)設(shè)備復(fù)位、故障、升級(jí)等重要事件發(fā)生時(shí)，CPU內(nèi)部的定時(shí)器無法正常使用或不能滿足要求，所以不能將這些事件發(fā)生的時(shí)間記錄下來。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種獲取設(shè)備運(yùn)行時(shí)間的裝置，可以隨時(shí)獲取設(shè)備或模塊的運(yùn)行時(shí)間。
為解決上述問題，本發(fā)明提供了一種獲取設(shè)備運(yùn)行時(shí)間的裝置，該設(shè)備包括有CPU，且該裝置獨(dú)立于CPU，包括計(jì)數(shù)器，用于設(shè)備上電后在上電賦值控制信號(hào)的控制下被賦初值，開始計(jì)數(shù)輸出，其寬度由輸入時(shí)鐘和計(jì)數(shù)時(shí)間長(zhǎng)度確定；鎖存器，在鎖存控制信號(hào)的控制下鎖存計(jì)數(shù)器的當(dāng)前計(jì)數(shù)輸出，以供CPU讀取。
所述上電賦值控制信號(hào)為上電復(fù)位信號(hào)。
所述鎖存控制信號(hào)為CPU讀信號(hào)。
計(jì)數(shù)器由若干個(gè)16位子計(jì)數(shù)器合并，低一級(jí)的子計(jì)數(shù)器向高一位的子計(jì)數(shù)器產(chǎn)生進(jìn)位信號(hào)。
設(shè)備運(yùn)行時(shí)間等于CPU讀取的計(jì)數(shù)輸出值除以輸入時(shí)鐘頻率。
與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)本發(fā)明獲取設(shè)備運(yùn)行時(shí)間的裝置，獨(dú)立于CPU，只要設(shè)備不掉電，則該裝置一直運(yùn)行計(jì)時(shí)。可以獲得設(shè)備的運(yùn)行時(shí)間，同時(shí)提供了一個(gè)靈活可靠的計(jì)數(shù)器，軟件可以用做定時(shí)器使用，也可以通過讀取計(jì)數(shù)值，獲取設(shè)備復(fù)位、故障、升級(jí)等重要事件發(fā)生的時(shí)間，方便設(shè)備的維護(hù)。


圖1是本發(fā)明獲取設(shè)備運(yùn)行時(shí)間的裝置框圖。
圖2是本發(fā)明獲取設(shè)備運(yùn)行時(shí)間的裝置實(shí)施例框圖。
具體實(shí)施例方式
請(qǐng)參照?qǐng)D1所示，本發(fā)明獲取設(shè)備運(yùn)行時(shí)間的裝置，該設(shè)備設(shè)置有CPU，該裝置獨(dú)立于CPU，包括計(jì)數(shù)器，用于設(shè)備上電后在上電賦值控制信號(hào)的控制下被賦初值，開始計(jì)數(shù)輸出，其寬度由輸入時(shí)鐘和計(jì)數(shù)時(shí)間長(zhǎng)度確定，例如，需要計(jì)數(shù)時(shí)間長(zhǎng)度是10年，在輸入時(shí)鐘100MHz的情況下，計(jì)數(shù)器寬度需要55位，輸入時(shí)鐘頻率越高，計(jì)數(shù)精度越高。；鎖存器，在鎖存控制信號(hào)的控制下鎖存計(jì)數(shù)器的當(dāng)前計(jì)數(shù)輸出，以供CPU讀取。所以只要設(shè)備不掉電，計(jì)數(shù)器就一直計(jì)數(shù)。
所述設(shè)備運(yùn)行時(shí)間等于CPU讀取的計(jì)數(shù)輸出值除以輸入時(shí)鐘頻率，CPU讀到的是64位的計(jì)數(shù)值，CPU再計(jì)算得到設(shè)備上電的時(shí)間。設(shè)備上電的時(shí)間＝計(jì)數(shù)值/計(jì)數(shù)器時(shí)鐘頻率。
請(qǐng)參照?qǐng)D2所示，所述上電賦值控制信號(hào)為上電復(fù)位信號(hào)。該上電復(fù)位信號(hào)可以由ADM706產(chǎn)生，ADM706是ADM公司生產(chǎn)的看門狗復(fù)位器件，在電子產(chǎn)品領(lǐng)域非常通用。計(jì)數(shù)器復(fù)位時(shí)賦初值，初值一般為零，也可以為其它值。
所述鎖存控制信號(hào)可以為CPU讀信號(hào)，也就是說每次當(dāng)CPU來讀計(jì)數(shù)值時(shí)，通過鎖存器將當(dāng)前計(jì)數(shù)值保存下來供CPU讀取，同時(shí)又不影響計(jì)數(shù)器的計(jì)數(shù)。
計(jì)數(shù)器由若干個(gè)16位子計(jì)數(shù)器合并，低一級(jí)的子計(jì)數(shù)器向高一位的子計(jì)數(shù)器產(chǎn)生進(jìn)位信號(hào)，當(dāng)?shù)?6位的計(jì)數(shù)器計(jì)數(shù)到0xfffe時(shí)，低位計(jì)數(shù)器產(chǎn)生進(jìn)位信號(hào)，高位計(jì)數(shù)器在低位計(jì)數(shù)器進(jìn)位信號(hào)每次有效時(shí)加一計(jì)數(shù)；依次類推。本發(fā)明中計(jì)數(shù)器與一般計(jì)數(shù)器的不同是位數(shù)比較多，這樣組合邏輯較大導(dǎo)致計(jì)數(shù)器速度上不去，所以一般可以將本發(fā)明中計(jì)數(shù)器分成多個(gè)位數(shù)較少的子計(jì)數(shù)器再組合起來。例如用4個(gè)16位的子計(jì)數(shù)器并起來，低一級(jí)的子計(jì)數(shù)器向上一級(jí)子計(jì)數(shù)器產(chǎn)成進(jìn)位信號(hào)。
本發(fā)明獲取設(shè)備運(yùn)行時(shí)間的裝置可以通過邏輯器件(如FPGA、CPLD等)實(shí)現(xiàn)，也可以通過分離元件實(shí)現(xiàn)；可用來獲得設(shè)備運(yùn)行時(shí)間，也可用于一般的定時(shí)、計(jì)數(shù)等。
采用本發(fā)明獲取設(shè)備運(yùn)行時(shí)間的裝置可以獲得設(shè)備的運(yùn)行時(shí)間，同時(shí)提供了一個(gè)靈活可靠的計(jì)數(shù)器，軟件可以用做定時(shí)器使用，也可以通過讀取計(jì)數(shù)值，獲取設(shè)備復(fù)位、故障、升級(jí)等重要事件發(fā)生的時(shí)間，方便設(shè)備的維護(hù)。
權(quán)利要求
1.一種獲取設(shè)備運(yùn)行時(shí)間的裝置，該設(shè)備包括有CPU，其特征在于，該裝置獨(dú)立于CPU，包括計(jì)數(shù)器，用于設(shè)備上電后在上電賦值控制信號(hào)的控制下被賦初值，開始計(jì)數(shù)輸出，其寬度由輸入時(shí)鐘和計(jì)數(shù)時(shí)間長(zhǎng)度確定；鎖存器，在鎖存控制信號(hào)的控制下鎖存計(jì)數(shù)器的當(dāng)前計(jì)數(shù)輸出，以供CPU讀取。
2.如權(quán)利要求1所述的獲取設(shè)備運(yùn)行時(shí)間的裝置，其特征在于，所述上電賦值控制信號(hào)為上電復(fù)位信號(hào)。
3.如權(quán)利要求1所述的獲取設(shè)備運(yùn)行時(shí)間的裝置，其特征在于，所述鎖存控制信號(hào)為CPU讀信號(hào)。
4.如權(quán)利要求1所述的獲取設(shè)備運(yùn)行時(shí)間的裝置，其特征在于，計(jì)數(shù)器由若干個(gè)16位子計(jì)數(shù)器合并，低一級(jí)的子計(jì)數(shù)器向高一位的子計(jì)數(shù)器產(chǎn)生進(jìn)位信號(hào)。
5.如權(quán)利要求1-4任一項(xiàng)所述的獲取設(shè)備運(yùn)行時(shí)間的裝置，其特征在于，設(shè)備運(yùn)行時(shí)間等于CPU讀取的計(jì)數(shù)輸出值除以輸入時(shí)鐘頻率。
全文摘要
本發(fā)明公開了一種獲取設(shè)備運(yùn)行時(shí)間的裝置，該設(shè)備包括有CPU；計(jì)數(shù)器，用于設(shè)備上電后在上電賦值控制信號(hào)的控制下被賦初值，開始計(jì)數(shù)輸出，其寬度由輸入時(shí)鐘和計(jì)數(shù)時(shí)間長(zhǎng)度確定；鎖存器，在鎖存控制信號(hào)的控制下鎖存計(jì)數(shù)器的當(dāng)前計(jì)數(shù)輸出，以供CPU讀取。本發(fā)明獲取設(shè)備運(yùn)行時(shí)間的裝置，獨(dú)立于CPU，只要設(shè)備不掉電，則該裝置一直運(yùn)行計(jì)時(shí)?？梢垣@得設(shè)備的運(yùn)行時(shí)間，同時(shí)提供了一個(gè)靈活可靠的計(jì)數(shù)器，軟件可以用做定時(shí)器使用，也可以通過讀取計(jì)數(shù)值，獲取設(shè)備復(fù)位、故障、升級(jí)等重要事件發(fā)生的時(shí)間，方便設(shè)備的維護(hù)。
文檔編號(hào)G07C3/00GK1779722SQ20041009044
公開日2006年5月31日 申請(qǐng)日期2004年11月18日 優(yōu)先權(quán)日2004年11月18日
發(fā)明者秦旭, 趙俊峰, 李友誼, 秦志海, 雷春, 柳精偉 申請(qǐng)人:華為技術(shù)有限公司